CN104064521A - 半导体工艺方法以及半导体结构 - Google Patents

半导体工艺方法以及半导体结构 Download PDF

Info

Publication number
CN104064521A
CN104064521A CN201410315127.2A CN201410315127A CN104064521A CN 104064521 A CN104064521 A CN 104064521A CN 201410315127 A CN201410315127 A CN 201410315127A CN 104064521 A CN104064521 A CN 104064521A
Authority
CN
China
Prior art keywords
semiconductor
type field
effect transistor
field effect
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410315127.2A
Other languages
English (en)
Other versions
CN104064521B (zh
Inventor
王昌峰
杨列勇
李润领
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410315127.2A priority Critical patent/CN104064521B/zh
Publication of CN104064521A publication Critical patent/CN104064521A/zh
Application granted granted Critical
Publication of CN104064521B publication Critical patent/CN104064521B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Abstract

本发明提供半导体工艺方法以及半导体结构，包括：提供半导体衬底，所述半导体衬底上形成有N型场效应晶体管和P型场效应晶体管；在所述N型场效应晶体管和所述P型场效应晶体管表面形成一第一保护层；对所述第一保护层进行一离子注入过程和一峰值退火过程，形成第二保护层；对所述P型场效应晶体管的所述第二保护层和所述半导体衬底进行选择性刻蚀，形成漏凹槽、源凹槽；在所述漏凹槽和所述源凹槽中生长一半导体合金层；去除所述第二保护层。本发明中，抑制半导体合金层在所述第二保护层上沉积，提高半导体合金层生长工艺窗口，改善器件性能。

Description

半导体工艺方法以及半导体结构
技术领域
本发明涉及半导体器件制造技术领域，特别是涉及一种半导体工艺方法以及半导体结构。
背景技术
随着超大规模集成电路技术的迅速发展，场效应晶体管器件(MOSFET)的尺寸在不断减小，如何改善迁移率以及器件性能(特别是PMOS)成为新工艺开发中最难以解决的问题。源漏端嵌入式锗硅技术(EmbeddingSiGe)能够非常有效地改善空穴的迁移率。载流子的迁移率取决于载流子的有效质量和运动过程中受到的各种机制的散射，降低载流子有效质量或者减小散射几率都可以提高载流子的迁移率。源漏端嵌入式锗硅技术通过在沟道中产生单轴压应力来提高PMOS的空穴迁移率，从而提高它的电流驱动能力。其原理是：通过在硅衬底上刻蚀凹槽，选择性地外延生长锗硅(GeSi)层，因锗硅晶格常数与硅的不匹配，在垂直沟道方向硅晶格受到拉伸产生张应力，沿沟道方向Si晶格受到压缩产生压应力，当施加了适当的应力以后，原子之间的作用力会随之变化，从而使原来简并的能带发生偏移或者分裂，进而可以降低载流子有效质量或者减小散射几率，最终使得载流子的迁移率得到提高。此外，由于锗硅具有较小的电阻率，可提高电流驱动能力。
现有的源漏端嵌入锗硅技术的各步骤相应结构的剖面示意图具体请参考图1a至图1d。
参考图1a，首先提供半导体衬底1000，所述半导体衬底1000上形成有N型场效应管晶体管1100和P型场效应晶体管1200。较佳的，所述N型场效应晶体管和所述P型场效应晶体管之间有浅沟槽隔离结构1300。所述N型场效应晶体管有一栅极1110，所述栅极1110包括栅极氧化层1111以及覆盖栅极氧化层1111的栅极电极1112。所述P型场效应晶体管有一栅极1210，所述栅极1210包括栅极氧化层1211以及覆盖栅极氧化层1211的栅极电极1212。所述半导体衬底1100上有一第一保护层1400。现有技术中，所述半导体衬底1000为硅衬底，所述第一保护层1400为氮化硅。
参考图1b，在所述N型场效应晶体管上形成一光阻1120，刻蚀所述P型场效应晶体管1200的所述第一保护层1400和所述半导体衬底1100，形成漏凹槽1230、源凹槽1240，在所述漏凹槽1230和所述源凹槽1240生长一半导体合金层1250，如图1c所示。现有技术中，所述半导体合金层1250的材料为硅锗合金，采用外延工艺在所述漏凹槽1230和所述源凹槽1240内生长所述半导体合金层1250，所述漏凹槽1230和所述源凹槽1240内通入二氯二氢硅(DCS)、氯化氢(HCl)、四氢化锗(GeH4,)气体生长所述半导体合金层1250。
参考图1d，去除所述光阻1120,和所述第一保护层1400，形成最终的半导体器件结构1。
然而，现有的源漏端嵌入锗硅技术中存在以下缺陷：在锗硅外延工艺中，由于是选择性外延工艺，锗硅合金很容易在源漏区的硅表面的沟槽中生长，而多晶硅栅极上由于有氮化硅保护层，锗硅很难在其表面成核生长。但是由于氮化硅中有硅原子的自由悬挂键，并且只要这种自由悬挂键浓度高过一定值，锗硅会在氮化硅上生长，给源漏凹槽区锗硅外延以及后续的氮化硅保护层的去除带来了很大的影响。
发明内容
本发明的目的在于，提供半导体工艺方法，可以抑制锗硅合金在多晶硅栅极上的沉积，从而不影响后续氮化硅保护层的去除，改善半导体器件的性能。
为解决上述技术问题，本发明提供的半导体工艺方法，包括：
提供半导体衬底，所述半导体衬底上形成有N型场效应晶体管和P型场效应晶体管；
在所述N型场效应晶体管和所述P型场效应晶体管表面形成一第一保护层；
对所述第一保护层进行一离子注入过程和一峰值退火过程，形成第二保护层；
对所述P型场效应晶体管的所述第二保护层和所述半导体衬底进行选择性刻蚀，在所述半导体衬底中形成漏凹槽、源凹槽；
在所述漏凹槽和所述源凹槽中生长一半导体合金层；
去除所述第二保护层。
进一步的，所述半导体衬底为硅衬底。
进一步的，所述第一保护层为氮化硅。
进一步的，所述离子注入过程注入的离子为碳离子，注入浓度为大于等于5E14。
进一步的，所述离子注入过程注入的离子为氮离子，注入浓度为大于等于5E14。
进一步的，所述峰值退火过程采用的退火温度为850℃-1150℃。
进一步的，通入氮气和氦气进行所述峰值退火过程。
进一步的，所述半导体合金层的材料为硅锗合金。
进一步的，采用外延工艺在所述漏凹槽和所述源凹槽内生长所述半导体合金层。
进一步的，所述漏凹槽和所述源凹槽内通入二氯二氢硅(DCS)、氯化氢(HCl)、四氢化锗(GeH4,)气体生长所述半导体合金层。
根据本发明的另一面，还提供一种采用如上任意一项所述半导体工艺方法制备的半导体结构，包括：
半导体衬底，所述半导体衬底上形成有N型场效应晶体管和P型场效应晶体管；
所述P型场效应晶体管的所述半导体衬底中形成有漏凹槽、源凹槽；
所述漏凹槽和所述源凹槽中生长有一半导体合金层。
与现有技术相比，本发明提供的半导体工艺方法具有以下优点：在所述N型场效应晶体管和所述P型场效应晶体管表面形成一第一保护层，对所述第一保护层进行一离子注入过程和一峰值退火过程，使得所述第一保护层中的自由悬挂键与注入的离子反应形成稳定的共价键，从而形成第二保护层的结构，抑制所述半导体合金层在所述第二保护层上沉积，从而不影响后续对所述第二保护层的去除，使得所述半导体合金层合金生长工艺窗口得到明显的提高，改善半导体器件的性能。
附图说明
图1a至图1d为现有的源漏端嵌入锗硅技术的各步骤相应结构的剖面示意图；
图2为本发明一实施例中半导体工艺方法的流程图；
图3a至图3e为本发明一实施例中半导体工艺方法中各步骤相应结构的剖面示意图；
图4为本发明一实施例中半导体合金层在不同衬底上成膜厚度与成核时间的关系。
具体实施方式
下面将结合示意图对本发明的半导体工艺方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心在于，提供的半导体工艺方法具有以下优点：在所述N型场效应晶体管和所述P型场效应晶体管表面形成一第一保护层，对所述第一保护层进行一离子注入过程和一峰值退火过程，使得所述第一保护层中的自由悬挂键与注入的离子反应形成稳定的共价键，从而形成第二保护层的结构，抑制所述半导体合金层在所述第二保护层上沉积，从而不影响后续对所述第二保护层的去除，使得所述半导体合金层合金生长工艺窗口得到明显的提高，改善半导体器件的性能。
具体的，结合上述核心思想，本发明提供的半导体工艺方法，流程图参考图2，具体步骤包括：
步骤S100，提供半导体衬底，所述半导体衬底上形成有N型场效应晶体管和P型场效应晶体管；
步骤S101，在所述N型场效应晶体管和所述P型场效应晶体管表面形成一第一保护层；
步骤S102，对所述第一保护层进行一离子注入过程和一峰值退火过程，形成第二保护层；
步骤S103，对所述P型场效应晶体管的所述第二保护层和所述半导体衬底进行选择性刻蚀，在所述半导体衬底中形成漏凹槽、源凹槽；
步骤S104，在所述漏凹槽和所述源凹槽中生长一半导体合金层；
步骤S105，去除所述第二保护层。
以下列举所述半导体工艺方法的几个实施例，以清楚说明本发明的内容，应当明确的是，本发明的内容并不限制于以下实施例，其他通过本领域普通技术人员的常规技术手段的改进亦在本发明的思想范围之内。
以下结合图3a至图3e，具体说明本发明的半导体工艺方法。
参考图3a，首先提供半导体衬底1000，所述半导体衬底1000上形成有N型场效应管晶体管1100和P型场效应晶体管1200，较佳的，所述N型场效应晶体管和所述P型场效应晶体管之间有浅沟槽隔离结构1300。所述N型场效应晶体管有一栅极1110，所述栅极1110包括栅极氧化层1111以及覆盖栅极氧化层1111的栅极电极1112。所述P型场效应晶体管有一栅极1210，所述栅极1210包括栅极氧化层1211以及覆盖栅极氧化层1211的栅极电极1212。所述半导体衬底1100上有一第一保护层1400。在本实施例中，所述半导体衬底1000为硅衬底，所述第一保护层1400为氮化硅。
参考图3b，对所述第一保护层1400进行一离子注入过程，将所述离子1510注入到所述第一保护层1400中，并对所述第一保护层1400进行一峰值退火过程，所述第一保护层1400中的自由悬挂键与注入的离子反应形成稳定的共价键，使所述第一保护层1400形成第二保护层1600。较佳的，所述离子注入过程1500注入的离子为碳离子或者氮离子，注入浓度为大于等于5E14，如5E14，所述峰值退火过程1520采用的退火温度为850℃-1150℃，如1000℃。较佳的，通入氮气和氦气进行所述峰值退火过程，用于维持所述峰值退火过程中的气压并快速升温。
参考图3c，在所述N型场效应晶体管上形成一光阻1120，刻蚀所述P型场效应晶体管1200的所述第一保护层1400和所述半导体衬底1100，形成漏凹槽1230、源凹槽1240，在所述漏凹槽1230和所述源凹槽1240生长一半导体合金层1250，如图3d所示。在本实施例中，所述半导体合金层1250的材料为硅锗合金，采用外延工艺在所述漏凹槽1230和所述源凹槽1240内生长所述半导体合金层1250，所述漏凹槽1230和所述源凹槽1240内通入DCS,HCl,GeH4等气体生长所述半导体合金层1250。所述第二保护层1600中硅的自由悬挂键与注入的碳离子或氮离子反应形成稳定的共价键，抑制所述半导体合金层1250生长过程中采用的锗硅合金在所述第二保护层1600上沉积，从而不影响后续第二保护层1600的去除，使得所述半导体合金层生长工艺窗口得到明显的提高。
参考图3e，去除所述光阻1120和所述第二保护层1600，形成最终的半导体结构2。所述半导体结构2包括半导体衬底1000，所述半导体衬底1000上形成有N型场效应晶体管1100和P型场效应晶体管1200，所述P型场效应晶体管1200的所述半导体衬底1000中形成有漏凹槽1230、源凹槽1240；所述漏凹槽1230和所述源凹槽124中生长有一半导体合金层1240。
在本实施例中，所述第二保护层1600中硅的自由悬挂键与注入的碳离子或氮离子反应形成稳定的共价键，抑制所述半导体合金层1250生长过程中采用的锗硅合金在所述第二保护层1600上沉积，从而不影响后续第二保护层1600的去除，使得所述半导体合金层生长工艺窗口得到明显的提高。图4为本发明一实施例中所述半导体合金层1250在所述第一保护层1400和所述第二保护层1600上成膜厚度与成核时间的关系。在相同时间内，所述半导体合金层1250在所述第二保护层1600上成膜厚度小于在所述第一保护层1400上成膜厚度，更好的验证本发明的效果。
综上所述，本发明提供的半导体工艺方法具有以下优点：在所述N型场效应晶体管和所述P型场效应晶体管表面形成一第一保护层，对所述第一保护层进行一离子注入过程和一峰值退火过程，使得所述第一保护层中的自由悬挂键与注入的离子反应形成稳定的共价键，从而形成第二保护层的结构，抑制所述半导体合金层在所述第二保护层上沉积，从而不影响后续对所述第二保护层的去除，使得所述半导体合金层合金生长工艺窗口得到明显的提高，改善半导体器件的性能。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (11)

1.一种半导体工艺方法，包括：
提供半导体衬底，所述半导体衬底上形成有N型场效应晶体管和P型场效应晶体管；
在所述N型场效应晶体管和所述P型场效应晶体管表面形成一第一保护层；
对所述第一保护层进行一离子注入过程和一峰值退火过程，形成第二保护层；
对所述P型场效应晶体管的所述第二保护层和所述半导体衬底进行选择性刻蚀，在所述半导体衬底中形成漏凹槽、源凹槽；
在所述漏凹槽和所述源凹槽中生长一半导体合金层；
去除所述第二保护层。
2.如权利要求1所述的半导体工艺方法，其特征在于，所述半导体衬底为硅衬底。
3.如权利要求1所述的半导体工艺方法，其特征在于，所述第一保护层为氮化硅。
4.如权利要求1所述的半导体工艺方法，其特征在于，所述离子注入过程注入的离子为碳离子，注入浓度为大于等于5E14。
5.如权利要求1所述的半导体工艺方法，其特征在于，所述离子注入过程注入的离子为氮离子，注入浓度为大于等于5E14。
6.如权利要求1所述的半导体工艺方法，其特征在于，所述峰值退火过程采用的退火温度为850℃-1150℃ 。
7.如权利要求6所述的半导体工艺方法，其特征在于，通入氮气和氦气进行所述峰值退火过程。
8.如权利要求1所述的半导体工艺方法，其特征在于，所述半导体合金层的材料为硅锗合金。
9.如权利要求7所述的半导体工艺方法，其特征在于，采用外延工艺在所述空腔内生长所述半导体合金层。
10.如权利要求7所述的半导体工艺方法，其特征在于，向所述漏凹槽和所述源凹槽内通入二氯二氢硅、氯化氢、四氢化锗气体生长所述半导体合金层。
11.一种采用如权利要求1-10中任意一项所述半导体工艺方法制备的半导体结构，包括：
半导体衬底，所述半导体衬底上形成有N型场效应晶体管和P型场效应晶体管；
所述P型场效应晶体管的所述半导体衬底中形成有漏凹槽、源凹槽；
所述漏凹槽和所述源凹槽中生长有一半导体合金层。
CN201410315127.2A 2014-07-03 2014-07-03 半导体工艺方法以及半导体结构 Active CN104064521B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410315127.2A CN104064521B (zh) 2014-07-03 2014-07-03 半导体工艺方法以及半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410315127.2A CN104064521B (zh) 2014-07-03 2014-07-03 半导体工艺方法以及半导体结构

Publications (2)

Publication Number Publication Date
CN104064521A true CN104064521A (zh) 2014-09-24
CN104064521B CN104064521B (zh) 2017-02-15

Family

ID=51552170

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410315127.2A Active CN104064521B (zh) 2014-07-03 2014-07-03 半导体工艺方法以及半导体结构

Country Status (1)

Country Link
CN (1) CN104064521B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105185746A (zh) * 2015-08-20 2015-12-23 上海华力微电子有限公司 Cmos器件工艺中锗硅外延层的制备方法
CN105206525A (zh) * 2015-09-28 2015-12-30 上海华力微电子有限公司 解决锗硅生长工艺中栅极顶角缺陷的方法
CN105845568A (zh) * 2015-01-12 2016-08-10 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110042729A1 (en) * 2009-08-21 2011-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method for improving selectivity of epi process
CN102362344A (zh) * 2008-12-31 2012-02-22 先进微装置公司 有具逐渐成形构造的嵌入应变引发材料的晶体管
US20120299058A1 (en) * 2011-05-27 2012-11-29 United Microelectronics Corp. Semiconductor device and method for fabricating the same
CN103035523A (zh) * 2011-09-30 2013-04-10 中芯国际集成电路制造(上海)有限公司 一种晶体管形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102362344A (zh) * 2008-12-31 2012-02-22 先进微装置公司 有具逐渐成形构造的嵌入应变引发材料的晶体管
US20110042729A1 (en) * 2009-08-21 2011-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method for improving selectivity of epi process
US20120299058A1 (en) * 2011-05-27 2012-11-29 United Microelectronics Corp. Semiconductor device and method for fabricating the same
CN103035523A (zh) * 2011-09-30 2013-04-10 中芯国际集成电路制造(上海)有限公司 一种晶体管形成方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105845568A (zh) * 2015-01-12 2016-08-10 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法
CN105845568B (zh) * 2015-01-12 2018-12-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法
CN105185746A (zh) * 2015-08-20 2015-12-23 上海华力微电子有限公司 Cmos器件工艺中锗硅外延层的制备方法
CN105185746B (zh) * 2015-08-20 2018-06-22 上海华力微电子有限公司 Cmos器件工艺中锗硅外延层的制备方法
CN105206525A (zh) * 2015-09-28 2015-12-30 上海华力微电子有限公司 解决锗硅生长工艺中栅极顶角缺陷的方法

Also Published As

Publication number Publication date
CN104064521B (zh) 2017-02-15

Similar Documents

Publication Publication Date Title
US8796735B2 (en) Fabrication of a vertical heterojunction tunnel-FET
US9698249B2 (en) Epitaxy in semiconductor structure and manufacturing method of the same
CN102938377B (zh) 半导体结构及其形成方法,pmos晶体管及其形成方法
US9165767B2 (en) Semiconductor structure with increased space and volume between shaped epitaxial structures
CN104201108A (zh) SiGe源/漏区的制造方法
US10658175B2 (en) Semiconductor device and manufacturing method therefor
US20080048217A1 (en) Semiconductor device and method of fabricating the same
SG191250A1 (en) Uniaxially strained quantum well device and method of making same
CN102403227B (zh) 台阶状硅锗源/漏结构的制造方法
CN105448991A (zh) 晶体管及其形成方法
US20130175585A1 (en) Methods of Forming Faceted Stress-Inducing Stressors Proximate the Gate Structure of a Transistor
CN104064521A (zh) 半导体工艺方法以及半导体结构
CN102468166B (zh) 晶体管及其制造方法
CN105529268A (zh) 晶体管及其形成方法
CN105514158A (zh) 半导体结构和测试结构的形成方法、测试方法
CN102800594A (zh) Pmos管的制作方法
US20170250186A1 (en) Method of fabricating semiconductor device and semiconductor device fabricated thereby
CN202948903U (zh) 晶体管
CN105244263A (zh) 一种提高SiGe源/漏区质量的制造方法
CN104538448A (zh) 具有SiGe源漏区的PMOS结构及其制造方法
US9349864B1 (en) Methods for selectively forming a layer of increased dopant concentration
CN105632928A (zh) Mos晶体管的形成方法
CN103779218A (zh) 半导体器件及其制造方法
US9224657B2 (en) Hard mask for source/drain epitaxy control
CN103377945B (zh) Mos晶体管的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant