CN101442307A - 电平转换器 - Google Patents
电平转换器 Download PDFInfo
- Publication number
- CN101442307A CN101442307A CNA200810086045XA CN200810086045A CN101442307A CN 101442307 A CN101442307 A CN 101442307A CN A200810086045X A CNA200810086045X A CN A200810086045XA CN 200810086045 A CN200810086045 A CN 200810086045A CN 101442307 A CN101442307 A CN 101442307A
- Authority
- CN
- China
- Prior art keywords
- transistor
- voltage
- coupled
- reference voltage
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 3
- 238000013461 design Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 3
- 238000012545 processing Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 16
- 230000037361 pathway Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000013519 translation Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
- H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
Landscapes
- Logic Circuits (AREA)
Abstract
本发明提供一种电平转换器，包含：参考电压产生器，用于产生第一参考电压及第二参考电压；反相缓冲器级，包含用于接收第一参考电压的电源端，用于接收具有第一电压工作范围的第一信号的输入端，用于输出反相于第一信号且具有第二电压工作范围的第二信号的输出端；第一晶体管，其源极用于接收第二参考电压；第二晶体管，其源极耦合于接地端；第三晶体管，其源极用于接收第二参考电压；第四晶体管，其栅极耦合于反相缓冲器级的输入端。第一晶体管的漏极、第二晶体管的漏极与第三晶体管的栅极耦合于输出具有第三电压工作范围的第三信号的第一节点。本发明提供了一种稳健的电路设计方法，提升了电路效能，使本发明的电平转换器兼具高速操作与低漏电性能。
Description
技术领域
本发明是关于一种电平转换器(voltage level shifter)，尤其是一种用于耦合(interface)具有不同电压工作范围的两电路系统的兼具高速及低漏电工作特性的电平转换器。
背景技术
为降低电子电路的功率消耗，研究降低电源供应电压的技术一直是主要的发展重点。先进电子技术已发展出使用1.8伏特电源供应电压的低功率高速集成电路，但是，如何耦合使用低电源供应电压的集成电路与使用高电源供应电压的集成电路，成为另一个重要课题。所以，当使用低电源供应电压的集成电路要耦合至使用高电源供应电压的外部电路时，就必须提供一个具有电位转换功能的接口，以提供具有较高电压的输出。
典型的电位转换接口是电平转换器，即在具有低电压工作范围的内部电路与具有高电压工作范围的外部电路之间，耦合一个低转高电平转换器(intermediate voltage level shifter)，如1.8伏特至3.3伏特的低转高电平转换器。
请参考图1，图1是现有技术中电平转换器100的电路示意图。电平转换器100包含第一晶体管111、第二晶体管112、第三晶体管121、第四晶体管122及反相器131。此外，另包含有参考电压产生器190，用于提供高供应电压VCCH及低供应电压VCCL。
反相器131所使用的供应电压为低供应电压VCCL。外部输出信号Vout从第一节点113输出。反相器131执行外部输入信号Vin的反相处理，在第三节点132产生内部输入信号VX。所以，当外部输入信号Vin为接地电压信号时，内部输入信号VX为低电压信号，而当外部输入信号Vin为低电压信号时，内部输入信号VX为接地电压信号。
第一晶体管111至第四晶体管122组合成反相电路，此反相电路的输入电压工作范围不同于输出电压工作范围，也就是说，当内部输入信号VX为接地电压信号时，外部输出信号Vout为高电压信号，当内部输入信号VX为低电压信号时，外部输出信号Vout为接地电压信号。
所以，当具有接地电压的外部输入信号Vin输入至反相器131时，反相器131在第三节点132输出具有低电压的内部输入信号VX，因而使第二晶体管112导通，外部输出信号Vout就被下拉至接地电压。具有接地电压的外部输出信号Vout被送至第三晶体管121的栅极，因而使第三晶体管121导通，第二节点123的电压就被上拉至高供应电压VCCH，具有高供应电压VCCH的第二节点123的电压被送至第一晶体管111的栅极，因而使第一晶体管111截止，因此，外部输出信号Vout无法通过第一晶体管111被上拉至高供应电压。此时，因第四晶体管122的栅极电压为低供应电压VCCL，而耦合于第三节点132的源极电压的低电压约为低供应电压VCCL，所以第四晶体管122的栅源极压降约为0伏特，即第四晶体管122处在截止状态。上述是电平转换器100在输入具有接地电压的外部输入信号Vin时，电路互相配合的操作状况。
当具有低供应电压VCCL的外部输入信号Vin输入至反相器131时，反相器131在第三节点132输出具有接地电压的内部输入信号VX，因而使第二晶体管112截止，因此，耦合于第二晶体管112的漏极的外部输出信号Vout无法被下拉至接地电压。此时，因第四晶体管122的栅极电压为低供应电压VCCL，而源极(即第三节点132)电压为接地电压，所以第四晶体管122的栅源极压降约为低供应电压VCCL，即第四晶体管122处在导通状态，所以第二节点123的电压就被下拉至接地电压，此具有接地电压的第二节点123的电压被送至第一晶体管111的栅极，因而使第一晶体管111导通，将外部输出信号Vout上拉至高供应电压VCCH，具有高供应电压VCCH的外部输出信号Vout被送至第三晶体管121的栅极，因而使第三晶体管121截止。上述是电平转换器100在输入具有低供应电压VCCL的外部输入信号Vin时，电路互相配合的操作状况。
在电平转换器100的电路设计中，第四晶体管122是厚栅极氧化层元件，也就是说，其栅极临界电压高于薄栅极氧化层元件的栅极临界电压。当第三节点132的内部输入信号VX由接地电压改变至低供应电压时，第二晶体管112由截止状态切换至导通状态，同时第四晶体管122由导通状态切换至截止状态。第二晶体管112与第四晶体管122的状态切换过程必须相互配合以协调操作。又因第四晶体管122的导通截止切换速度影响到第三节点132的电压切换速度，而第三节点132的电压切换速度又影响到第二晶体管112的导通截止切换速度，因而影响到外部输出信号Vout的电压切换速度。然而，由于第四晶体管122的高栅极临界电压与栅极的固定低供应电压VCCL，第三节点132上用于第四晶体管122导通截止状态切换的内部输入电压VX的电压工作范围也变大。所以，在相同转换速率(slew rate)条件下，具有高栅极临界电压的晶体管的导通截止切换延迟时间也较长，即信号处理速度较慢，因此如果向此电路中输入高速切换的信号，电路将无法正常工作而输出错误信号。但由于集成电路的高速信号处理已是时势所趋，所以现有的电平转换器100的电路设计已不符合高速处理需求。
请参考图2，图2是现有技术另一电平转换器200的电路示意图。电平转换器200包含第一晶体管211、第二晶体管212、第三晶体管221、第四晶体管222及反相器231，其中第四晶体管222为具有低栅极临界电压或甚至零栅极临界电压的晶体管。此外，另包含有参考电压产生器290，用于提供高供应电压VCCH及低供应电压VCCL。
反相器231所使用的供应电压为低供应电压VCCL，反相器231包含第五晶体管235及第六晶体管236。电平转换器200的工作原理与电平转换器100的工作原理基本上相同，主要差异是因使用具有低栅极临界电压的第四晶体管222，所以可提高电平转换器200的工作速度。然而，在电平转换器200的电路工作中，却可能发生漏电状况，详述如下。当具有接地电压的外部输入信号Vin输入至反相器231时，第五晶体管235的栅极及第六晶体管236的栅极均同时接收接地电压，因而使第五晶体管235导通第六晶体管236截止，此时第三节点232的内部输入信号VX可通过第五晶体管235而上拉至低供应电压VCCL，此第三节点232的低供应电压VCCL又输入至第二晶体管212的栅极，使第二晶体管212导通，所以外部输出信号Vout就被下拉至接地电压。
具有接地电压的外部输出信号Vout被送至第三晶体管221的栅极，因而使第三晶体管221导通，第二节点223的电压就被上拉至高供应电压VCCH。此时，因低供应电压VCCL被送至第四晶体管222的栅极，而第四晶体管222的源极电压则为第三节点232的低供应电压VCCL，所以理想状况下，第四晶体管222的栅源极压降为零伏特，即第四晶体管222应该在截止状态。第四晶体管222的栅极上的电压精确地等于低供应电压VCCL，而第三节点232(即第四晶体管222的源极)上的电压由于反相器231的内部压降，实际上略小于低供应电压VCCL，本领域技术人员应可理解。换句话说，由于第四晶体管222的源极经由第五晶体管235而导通至低供应电压VCCL，因此实际上，第四晶体管222的源极电压为低供应电压VCCL减去第五晶体管235的通道压降所产生的电压，即第四晶体管222的栅源极压降约为第五晶体管235的通道压降，又由于第四晶体管222是具有低栅极临界电压的晶体管，所以当第四晶体管222的栅源极压降(即第五晶体管235的通道压降)超过低栅极临界电压时，第四晶体管222很可能无法有效关闭其漏极与源极之间的通道，导致高供应电压VCCH可经由第三晶体管221、第四晶体管222及第五晶体管235而导通至低供应电压VCCL(如图2中所示的路径240)，造成漏电现象。因此，提供一种具有高速操作及低漏电特性的电平转换器成为当务之急。
发明内容
为了适应高速操作的需求并解决漏电问题，本发明提供了一种兼具高速操作与低漏电特性的电平转换器(voltage level shifter)。
根据本发明技术方案的实施例，揭露一种电平转换器，包含参考电压产生器、反相缓冲器级、第一晶体管、第二晶体管、第三晶体管及第四晶体管。参考电压产生器用于产生第一参考电压及第二参考电压。反相缓冲器级包含输入端、输出端及电源端，电源端耦合于参考电压产生器，用于接收第一参考电压，输入端用于接收具有第一电压工作范围的第一信号，输出端耦合于第三节点，用于输出反相于第一信号且具有第二电压工作范围的第二信号。第一晶体管包含源极、漏极与栅极，源极耦合于参考电压产生器，用于接收第二参考电压，漏极耦合于第一节点，栅极耦合于第二节点。第二晶体管包含源极、漏极与栅极，源极耦合于接地端，漏极耦合于第一节点，栅极耦合于第三节点。第三晶体管包含源极、漏极与栅极，源极耦合于参考电压产生器，用于接收第二参考电压，漏极耦合于第二节点，栅极耦合于第一节点。第四晶体管包含源极、漏极与栅极，源极耦合于第三节点，漏极耦合于第二节点，栅极耦合于反相缓冲器级的输入端。其中第一节点输出具有第三电压工作范围的第三信号。
根据本发明技术方案的实施例，揭露另一种电平转换器，包含参考电压产生器、第一反相缓冲器级、第二反相缓冲器级、第一晶体管、第二晶体管、第三晶体管及第四晶体管。参考电压产生器用于产生第一参考电压及第二参考电压。第一反相缓冲器级包含输入端、输出端及电源端，电源端耦合于参考电压产生器，用于接收第一参考电压，输入端用于接收具有第一电压工作范围的第一信号，输出端耦合于第三节点，用于输出反相于第一信号并具有第二电压工作范围的第二信号。第二反相缓冲器级包含输入端、输出端及电源端，电源端耦合于参考电压产生器，用于接收第一参考电压，输入端耦合于第三节点，用于接收第二信号，输出端耦合于第四节点，用于输出反相于第二信号并具有第三电压工作范围的第三信号。第一晶体管包含源极、漏极与栅极，源极耦合于参考电压产生器，用于接收第二参考电压，漏极耦合于第一节点，栅极耦合于第二节点。第二晶体管包含源极、漏极与栅极，源极耦合于第二反相缓冲器级的输出端，漏极耦合于第一节点，栅极耦合于第三节点。第三晶体管包含源极、漏极与栅极，源极耦合于参考电压产生器，用于接收第二参考电压，漏极耦合于第二节点，栅极耦合于第一节点。第四晶体管包含源极、漏极与栅极，源极耦合于第三节点，漏极耦合于第二节点，栅极耦合于第一反相缓冲器级的输入端或第四节点。其中第一节点输出具有第四电压工作范围的第四信号。
根据本发明技术方案的实施例，还揭露一种电平转换器，包含参考电压产生器、第一反相缓冲器级、第二反相缓冲器级、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管及第六晶体管。参考电压产生器用于产生第一参考电压及第二参考电压。第一反相缓冲器级包含输入端、输出端及电源端，电源端耦合于参考电压产生器，用于接收第一参考电压，输入端用于接收具有第一电压工作范围的第一信号，输出端耦合于第五节点，用于输出反相于第一信号并具有第二电压工作范围的第二信号。第二反相缓冲器级包含输入端、输出端及电源端，电源端耦合于参考电压产生器，用于接收第一参考电压，输入端耦合于第五节点，用于接收第二信号，输出端耦合于第六节点，用于输出反相于第二信号并具有第三电压工作范围的第三信号。第一晶体管包含源极、漏极与栅极，源极耦合于参考电压产生器，用于接收第二参考电压，漏极耦合于第一节点，栅极耦合于第五节点。第二晶体管包含源极、漏极与栅极，源极耦合于第一节点，漏极耦合于第二节点，栅极耦合于第四节点。第三晶体管包含源极、漏极与栅极，源极耦合于第六节点，漏极耦合于第二节点，栅极耦合于第五节点。第四晶体管包含源极、漏极与栅极，源极耦合于参考电压产生器，用于接收第二参考电压，漏极耦合于第三节点，栅极耦合于第一反相缓冲器级的输入端或第六节点。第五晶体管包含源极、漏极与栅极，源极耦合于第三节点，漏极耦合于第四节点，栅极耦合于第二节点。第六晶体管包含源极、漏极与栅极，源极耦合于第五节点，漏极耦合于第四节点，栅极耦合于第一反相缓冲器级的输入端或第六节点。其中第二节点输出具有第四电压工作范围的第四信号。
与现有技术相比，本发明的电平转换器的有益效果包括：提供了一种稳健的电路设计方法，提升了电路效能，使得本发明的电平转换器具备了高速操作与低漏电性能。
附图说明
图1是现有技术的电平转换器的电路示意图。
图2是现有技术的另一电平转换器的电路示意图。
图3是依据本发明第一实施例的电平转换器的电路示意图。
图4是依据本发明第二实施例的电平转换器的电路示意图。
图5是依据本发明第三实施例的电平转换器的电路示意图。
图6是依据本发明第四实施例的电平转换器的电路示意图。
图7是依据本发明第五实施例的电平转换器的电路示意图。
图8是依据本发明第六实施例的电平转换器的电路示意图。
具体实施方式
为了使本发明更明显易懂，下文对依据本发明的用于高速及低漏电操作的电平转换器(voltage level shifter)进行描述，特举多个实施例并配合附图作详细说明，但所提供的实施例并不限制本发明所涵盖的范围。
请参考图3，图3是依据本发明第一实施例的电平转换器300的电路示意图。电平转换器300包含第一晶体管311、第二晶体管312、第三晶体管321、第四晶体管322及反相器331，其中第四晶体管322为具有低栅极临界电压或甚至零栅极临界电压的晶体管，第一晶体管311与第三晶体管321为P沟道金属氧化半导体(P-channel Metal Oxide Semiconductor，以下简称为PMOS)晶体管，第二晶体管312与第四晶体管322为N沟道金属氧化半导体(N-channel Metal Oxide Semiconductor，以下简称为NMOS)晶体管。此外，另包含有参考电压产生器390，用于提供高供应电压VCCH及低供应电压VCCL，在以下说明书中，高电压即表示VCCH，低电压即表示VCCL，而接地电压即表示零电位。
第一晶体管311的漏极与第二晶体管312的漏极电连接于第一节点313，第三晶体管321的漏极与第四晶体管322的漏极电连接于第二节点323。第一晶体管311的源极与第三晶体管321的源极耦合于参考电压产生器390，用于接收高供应电压VCCH。第二晶体管312的源极耦合至接地端GND以接收接地电压，第三晶体管321的栅极电连接于第一节点313，第一晶体管311的栅极电连接于第二节点323。第四晶体管322的栅极与反相器331的输入端均用于接收外部输入信号Vin。反相器331的输出端、第二晶体管312的栅极及第四晶体管322的源极均电连接于第三节点332。反相器331所使用的供应电压为低供应电压VCCL。外部输出信号Vout从第一节点313输出。
反相器331执行外部输入信号Vin的反相处理，在第三节点332产生内部输入信号VX。所以，当外部输入信号Vin为接地电压信号时，内部输入信号VX为低电压信号，而当外部输入信号Vin为低电压信号时，内部输入信号VX为接地电压信号。
第一晶体管311至第四晶体管322组合成反相电路，此反相电路的输入电压工作范围不同于输出电压工作范围，也就是说，当内部输入信号VX为接地电压信号时，外部输出信号Vout为高电压信号，当内部输入信号VX为低电压信号时，外部输出信号Vout为接地电压信号。电平转换器300的电路操作原理详述如下。
当具有接地电压的外部输入信号Vin输入至反相器331时，反相器331在第三节点332输出具有低电压的内部输入信号VX，因而使第二晶体管312导通，外部输出信号Vout就被下拉至接地电压。具有接地电压的外部输出信号Vout被送至第三晶体管321的栅极，因而使第三晶体管321导通，第二节点323的电压就被上拉至高供应电压VCCH，具有高供应电压VCCH的第二节点323的电压被送至第一晶体管311的栅极，因而使第一晶体管311截止，因此，外部输出信号Vout无法通过第一晶体管311被上拉至高供应电压。此时，因第四晶体管322的栅极电压为外部输入信号Vin的接地电压，而第四晶体管322的源极电压约为低供应电压VCCL，所以第四晶体管322的栅源极压降为负电压，此负电压可将第四晶体管322的漏极与源极之间的通道关闭，因而避免可能产生漏电的路径。上述是当输入具有接地电压的外部输入信号Vin至电平转换器300时，在可避免漏电状况下，电路互相配合的操作状况。
当具有低供应电压VCCL的外部输入信号Vin输入至反相器331时，反相器331在第三节点332输出具有接地电压的内部输入信号VX，因而使第二晶体管312截止，因此，耦合于第二晶体管312的漏极的外部输出信号Vout无法被下拉至接地电压。此时，因第四晶体管322的栅极电压为外部输入信号Vin的低供应电压VCCL，而第四晶体管322的源极电压为接地电压，所以第四晶体管322的栅源极压降约为低供应电压VCCL，即第四晶体管322处在导通状态，所以第二节点323的电压就被下拉至接地电压，此具有接地电压的第二节点323的电压被送至第一晶体管311的栅极，因而使第一晶体管311导通，将外部输出信号Vout上拉至高供应电压VCCH，具有高供应电压VCCH的外部输出信号Vout被送至第三晶体管321的栅极，因而使第三晶体管321截止。上述是当输入具有低供应电压VCCL的外部输入信号Vin至电平转换器300时，电路互相配合的操作状况。
所以，依本发明的电平转换器300，即使为达到电路高速信号处理的目的，而使用具有低栅极临界电压或甚至零栅极临界电压的第四晶体管322，也不会发生漏电现象。
请参考图4，图4是依据本发明第二实施例的电平转换器400的电路示意图。电平转换器400包含第一晶体管411、第二晶体管412、第三晶体管421、第四晶体管422、第五晶体管424及反相器431，其中第四晶体管422为具有低栅极临界电压或甚至零栅极临界电压的晶体管，第一晶体管411、第三晶体管421及第五晶体管424为PMOS晶体管，第二晶体管412与第四晶体管422为NMOS晶体管。此外，另包含有参考电压产生器490，用于提供高供应电压VCCH及低供应电压VCCL。反相器431所使用的供应电压为低供应电压VCCL。
与电平转换器300的电路结构相比较，电平转换器400另增加第五晶体管424，其耦合于第三晶体管421与参考电压产生器490之间，第五晶体管424的栅极用于接收外部输入信号Vin，第五晶体管424的源极耦合于参考电压产生器490，用于接收高供应电压VCCH，第五晶体管424的漏极耦合于第三晶体管421的源极。其余电路结构均相同，所以不再赘述。
反相器431执行外部输入信号Vin的反相处理，在第三节点432产生内部输入信号VX。所以，当外部输入信号Vin为接地电压信号时，内部输入信号VX为低电压信号，而当外部输入信号Vin为低电压信号时，内部输入信号VX为接地电压信号。
第一晶体管411至第五晶体管424组合成反相电路，此反相电路的输入电压工作范围不同于输出电压工作范围，也就是说，当内部输入信号VX为接地电压信号时，外部输出信号Vout为高电压信号，当内部输入信号VX为低电压信号时，外部输出信号Vout为接地电压信号。电平转换器400的电路操作原理详述如下。
当具有接地电压的外部输入信号Vin输入至反相器431时，反相器431在第三节点432输出具有低电压的内部输入信号VX，因而使第二晶体管412导通，外部输出信号Vout就被下拉至接地电压。具有接地电压的外部输出信号Vout被送至第三晶体管421的栅极，因而使第三晶体管421导通，而第五晶体管424的栅极电压为外部输入信号Vin的接地电压，所以第五晶体管424也导通，因此第四节点425的电压与第二节点423的电压均被上拉至高供应电压VCCH，具有高供应电压VCCH的第二节点423的电压被送至第一晶体管411的栅极，因而使第一晶体管411截止。因此，外部输出信号Vout无法通过第一晶体管411被上拉至高电压。此时，因第四晶体管422的栅极电压为外部输入信号Vin的接地电压，而第四晶体管422的源极电压约为低供应电压VCCL，所以第四晶体管422的栅源极压降为负电压，此负电压可将第四晶体管422的漏极与源极之间的通道关闭，因而避免可能产生漏电的路径。上述是当输入具有接地电压的外部输入信号Vin至电平转换器400时，在可避免漏电状况下，电路互相配合的操作状况。
当具有低供应电压VCCL的外部输入信号Vin输入至反相器431时，反相器431在第三节点432输出具有接地电压的内部输入信号VX，因而使第二晶体管412截止，因此，耦合于第二晶体管412的漏极的外部输出信号Vout无法被下拉至接地电压。此时，因第四晶体管422的栅极电压为外部输入信号Vin的低供应电压VCCL，而第四晶体管422的源极电压为接地电压，所以第四晶体管422的栅源极压降约为低供应电压VCCL，即第四晶体管422处在导通状态，所以第二节点423的电压就被下拉至接地电压，此具有接地电压的第二节点423的电压被送至第一晶体管411的栅极，因而使第一晶体管411导通，第一节点413通过第一晶体管411电连接至高供应电压VCCH，将外部输出信号Vout上拉至高供应电压VCCH，具有高供应电压VCCH的外部输出信号Vout被送至第三晶体管421的栅极，因而使第三晶体管421截止，而第五晶体管424的栅极电压为外部输入信号Vin的低供应电压VCCL，所以第五晶体管424也截止。上述是当输入具有低供应电压VCCL的外部输入信号Vin至电平转换器400时，电路互相配合的操作状况。
所以，依本发明的电平转换器400，即使为达到电路高速信号处理的目的，而使用具有低栅极临界电压或甚至零栅极临界电压的第四晶体管422，也不会发生漏电现象。
请参考图5，图5是依据本发明第三实施例的电平转换器500的电路示意图。电平转换器500包含第一晶体管511、第二晶体管512、第三晶体管521、第四晶体管522、第一反相器531及第二反相器535，其中第四晶体管522为具有低栅极临界电压或甚至零栅极临界电压的晶体管，第一晶体管511及第三晶体管521为PMOS晶体管，第二晶体管512与第四晶体管522为NMOS晶体管。此外，另包含有参考电压产生器590，用于提供高供应电压VCCH及低供应电压VCCL。第一反相器531及第二反相器535所使用的供应电压均为低供应电压VCCL。
与电平转换器300的电路结构相比较，电平转换器500另增加第二反相器535，其耦合于第二晶体管512的栅极与源极之间。第二反相器535的输入端、第二晶体管512的栅极及第一反相器531的输出端均电连接于第三节点532，第二反相器535的输出端电连接于第二晶体管512的源极。其余电路结构均相同，所以不再赘述。
第一反相器531执行外部输入信号Vin的反相处理，在第三节点532产生内部输入信号VX。所以，当外部输入信号Vin为接地电压信号时，内部输入信号VX为低电压信号，而当外部输入信号Vin为低电压信号时，内部输入信号VX为接地电压信号。第二反相器535执行内部输入信号VX的反相处理，在第二晶体管512的源极产生内部输入信号VX的反相信号。所以，当内部输入信号VX为接地电压信号时，第二晶体管512的源极电压为低电压，而当内部输入信号VX为低电压信号时，第二晶体管512的源极电压为接地电压。
第一晶体管511至第四晶体管522配合第二反相器535组合成反相电路，此反相电路的输入电压工作范围不同于输出电压工作范围，也就是说，当内部输入信号VX为接地电压信号时，外部输出信号Vout为高电压信号，当内部输入信号VX为低电压信号时，外部输出信号Vout为接地电压信号。电平转换器500的电路操作原理详述如下。
当具有接地电压的外部输入信号Vin输入至第一反相器531时，第一反相器531在第三节点532输出具有低电压的内部输入信号VX，第二反相器535执行内部输入信号VX的反相处理，使第二晶体管512的源极电压为接地电压，即第二晶体管512的栅源极压降为低供应电压VCCL，因而使第二晶体管512导通，外部输出信号Vout就被下拉至接地电压。具有接地电压的外部输出信号Vout被送至第三晶体管521的栅极，因而使第三晶体管521导通，第二节点523的电压就被上拉至高供应电压VCCH，具有高供应电压VCCH的第二节点523的电压被送至第一晶体管511的栅极，因而使第一晶体管511截止。因此，外部输出信号Vout无法通过第一晶体管511被上拉至高电压。此时，因第四晶体管522的栅极电压为外部输入信号Vin的接地电压，而第四晶体管522的源极电压约为低供应电压VCCL，所以第四晶体管522的栅源极压降为负电压，此负电压可将第四晶体管522的漏极与源极之间的通道关闭，因而避免可能产生漏电的路径。上述是当输入具有接地电压的外部输入信号Vin至电平转换器500时，在可避免漏电状况下，电路互相配合的操作状况。
当具有低供应电压VCCL的外部输入信号Vin输入至第一反相器531时，第一反相器531在第三节点532输出具有接地电压的内部输入信号VX，第二反相器535执行内部输入信号VX的反相处理，使第二晶体管512的源极电压为低供应电压VCCL，即第二晶体管512的栅源极压降为负电压，因而使第二晶体管512截止，因此，耦合于第二晶体管512的漏极的外部输出信号Vout无法被下拉至接地电压。此时，因第四晶体管522的栅极电压为外部输入信号Vin的低供应电压VCCL，而第四晶体管522的源极电压为接地电压，所以第四晶体管522的栅源极压降约为低供应电压VCCL，即第四晶体管522处在导通状态，所以第二节点523的电压就被下拉至接地电压，此具有接地电压的第二节点523的电压被送至第一晶体管511的栅极，因而使第一晶体管511导通，将外部输出信号Vout上拉至高供应电压VCCH，具有高供应电压VCCH的外部输出信号Vout被送至第三晶体管521的栅极，因而使第三晶体管521截止。上述是当输入具有低供应电压VCCL的外部输入信号Vin至电平转换器500时，电路互相配合的操作状况。
此外，第二反相器535包含有第七晶体管与第八晶体管，未显示在附图中，其结构类似于图2所示的反相器231。
所以，依本发明的电平转换器500，即使为达到电路高速信号处理的目的，而使用具有低栅极临界电压或甚至零栅极临界电压的第四晶体管522，也不会发生漏电现象。
请参考图6，图6是依据本发明第四实施例的电平转换器600的电路示意图。电平转换器600包含第一晶体管611、第二晶体管612、第三晶体管621、第四晶体管622、第一反相器631及第二反相器635，其中第四晶体管622为具有低栅极临界电压或甚至零栅极临界电压的晶体管，第一晶体管611及第三晶体管621为PMOS晶体管，第二晶体管612与第四晶体管622为NMOS晶体管。此外，另包含有参考电压产生器690，用于提供高供应电压VCCH及低供应电压VCCL。第一反相器631及第二反相器635所使用的供应电压均为低供应电压VCCL。
与电平转换器500的电路结构相比较，电平转换器600将第四晶体管622的栅极耦合于第二晶体管612的源极。其余电路结构均相同，所以不再赘述。
第一反相器631执行外部输入信号Vin的反相处理，在第三节点632产生内部输入信号VX。所以，当外部输入信号Vin为接地电压信号时，内部输入信号VX为低电压信号，而当外部输入信号Vin为低电压信号时，内部输入信号VX为接地电压信号。第二反相器635执行内部输入信号VX的反相处理，在第四节点636(即第二晶体管612的源极)产生内部输入信号VX的反相信号。所以，当内部输入信号VX为接地电压信号时，第二晶体管612的源极电压为低电压，而当内部输入信号VX为低电压信号时，第二晶体管612的源极电压为接地电压。
第一晶体管611至第四晶体管622配合第二反相器635组合成反相电路，此反相电路的输入电压工作范围不同于输出电压工作范围，也就是说，当内部输入信号VX为接地电压信号时，外部输出信号Vout为高电压信号，当内部输入信号VX为低电压信号时，外部输出信号Vout为接地电压信号。电平转换器600的电路操作原理详述如下。
当具有接地电压的外部输入信号Vin输入至第一反相器631时，第一反相器631在第三节点632输出具有低电压的内部输入信号VX，第二反相器635执行内部输入信号VX的反相处理，使第二晶体管612的源极电压为接地电压，即第二晶体管612的栅源极压降为低供应电压VCCL，因而使第二晶体管612导通，外部输出信号Vout就被下拉至接地电压。具有接地电压的外部输出信号Vout被送至第三晶体管621的栅极，因而使第三晶体管621导通，第二节点623的电压就被上拉至高供应电压VCCH，具有高供应电压VCCH的第二节点623的电压被送至第一晶体管611的栅极，因而使第一晶体管611截止。因此，外部输出信号Vout无法通过第一晶体管611被上拉至高电压。此时，因第四晶体管622的栅极电压为第二晶体管612的源极的接地电压，而第四晶体管622的源极电压约为低供应电压VCCL，所以第四晶体管622的栅源极压降为负电压，此负电压可将第四晶体管622的漏极与源极之间的通道关闭，因而避免可能产生漏电的路径。上述是当输入具有接地电压的外部输入信号Vin至电平转换器600时，在可避免漏电状况下，电路互相配合的操作状况。
当具有低供应电压VCCL的外部输入信号Vin输入至第一反相器631时，第一反相器631在第三节点632输出具有接地电压的内部输入信号VX，第二反相器635执行内部输入信号VX的反相处理，使第二晶体管612的源极电压为低供应电压VCCL，即第二晶体管612的栅源极压降为负电压，因而使第二晶体管612截止，因此，耦合于第二晶体管612的漏极的外部输出信号Vout无法被下拉至接地电压。此时，因第四晶体管622的栅极电压为第二晶体管612的源极的低供应电压VCCL，而第四晶体管622的源极电压为接地电压，所以第四晶体管622的栅源极压降约为低供应电压VCCL，即第四晶体管622处在导通状态，所以第二节点623的电压就被下拉至接地电压，此具有接地电压的第二节点623的电压被送至第一晶体管611的栅极，因而使第一晶体管611导通，将外部输出信号Vout上拉至高供应电压VCCH，第一节点613的具有高供应电压VCCH的外部输出信号Vout被送至第三晶体管621的栅极，因而使第三晶体管621截止。上述是当输入具有低供应电压VCCL的外部输入信号Vin至电平转换器600时，电路互相配合的操作状况。
所以，依本发明的电平转换器600，即使为达到电路高速信号处理的目的，而使用具有低栅极临界电压或甚至零栅极临界电压的第四晶体管622，也不会发生漏电现象。
请参考图7，图7是依据本发明第五实施例的电平转换器700的电路示意图。电平转换器700包含第一晶体管711、第二晶体管712、第三晶体管713、第四晶体管721、第五晶体管722、第六晶体管723、第一反相器731及第二反相器735，其中第六晶体管723为具有低栅极临界电压或甚至零栅极临界电压的晶体管，第一晶体管711、第二晶体管712、第四晶体管721及第五晶体管722为PMOS晶体管，第三晶体管713与第六晶体管723为NMOS晶体管。此外，另包含有参考电压产生器790，用于提供高供应电压VCCH及低供应电压VCCL。第一反相器731及第二反相器735所使用的供应电压均为低供应电压VCCL。
与电平转换器500的电路结构相比较，电平转换器700另增加第一晶体管711及第四晶体管721。第一晶体管711耦合于参考电压产生器790与第二晶体管712之间，第一晶体管711的源极耦合于参考电压产生器790，用于接收高供应电压VCCH，第一晶体管711的栅极耦合于第三晶体管713的栅极，第一晶体管711的漏极耦合于第二晶体管712的源极。第四晶体管721耦合于参考电压产生器790与第五晶体管722之间，第四晶体管721的源极耦合于参考电压产生器790，用于接收高供应电压VCCH，第四晶体管721的栅极耦合于第六晶体管723的栅极，第四晶体管721的漏极耦合于第五晶体管722的源极。其余电路结构均相同，所以不再赘述。
第一反相器731执行外部输入信号Vin的反相处理，在第五节点732产生内部输入信号VX。所以，当外部输入信号Vin为接地电压信号时，内部输入信号VX为低电压信号，而当外部输入信号Vin为低电压信号时，内部输入信号VX为接地电压信号。第二反相器735执行内部输入信号VX的反相处理，在第三晶体管713的源极产生内部输入信号VX的反相信号。所以，当内部输入信号VX为接地电压信号时，第三晶体管713的源极电压为低电压，而当内部输入信号VX为低电压信号时，第三晶体管713的源极电压为接地电压。
第一晶体管711至第六晶体管723配合第二反相器735组合成反相电路，此反相电路的输入电压工作范围不同于输出电压工作范围，也就是说，当内部输入信号VX为接地电压信号时，外部输出信号Vout为高电压信号，当内部输入信号VX为低电压信号时，外部输出信号Vout为接地电压信号。电平转换器700的电路操作原理详述如下。
当具有接地电压的外部输入信号Vin输入至第一反相器731时，第一反相器731在第五节点732输出具有低电压的内部输入信号VX，第二反相器735执行内部输入信号VX的反相处理，使第三晶体管713的源极电压为接地电压，即第三晶体管713的栅源极压降为低供应电压VCCL，因而使第三晶体管713导通，外部输出信号Vout就被下拉至接地电压。具有接地电压的外部输出信号Vout被送至第五晶体管722的栅极，因而使第五晶体管722导通，而第四晶体管721的栅极电压为外部输入信号Vin的接地电压，所以第四晶体管721也导通，因此第三节点724的电压与第四节点725的电压均被上拉至高供应电压VCCH，具有高供应电压VCCH的第四节点725的电压被送至第二晶体管712的栅极，因而使第二晶体管712截止，而第一晶体管711的栅极电压为第五节点732的低供应电压VCCL，所以第一晶体管711也截止。因此，外部输出信号Vout无法通过第一晶体管711与第二晶体管712被上拉至高电压。此时，因第六晶体管723的栅极电压为外部输入信号Vin的接地电压，而第六晶体管723的源极电压约为低供应电压VCCL，所以第六晶体管723的栅源极压降为负电压，此负电压可将第六晶体管723的漏极与源极之间的通道关闭，因而避免可能产生漏电的路径。上述是当输入具有接地电压的外部输入信号Vin至电平转换器700时，在可避免漏电状况下，电路互相配合的操作状况。
当具有低供应电压VCCL的外部输入信号Vin输入至第一反相器731时，第一反相器731在第五节点732输出具有接地电压的内部输入信号VX，第二反相器735执行内部输入信号VX的反相处理，使第三晶体管713的源极电压为低供应电压VCCL，即第三晶体管713的栅源极压降为负电压，因而使第三晶体管713截止，因此，耦合于第三晶体管713的漏极的外部输出信号Vout无法被下拉至接地电压。此时，因第六晶体管723的栅极电压为外部输入信号Vin的低供应电压VCCL，而第六晶体管723的源极电压为接地电压，所以第六晶体管723的栅源极压降约为低供应电压VCCL，即第六晶体管723处在导通状态，所以第四节点725的电压就被下拉至接地电压，此具有接地电压的第四节点725的电压被送至第二晶体管712的栅极，因而使第二晶体管712导通，而第一晶体管711的栅极电压为第五节点732的接地电压，所以第一晶体管711也导通，因此第一节点714的电压及第二节点715的电压均被上拉至高供应电压VCCH，即外部输出信号Vout被上拉至高供应电压VCCH，具有高供应电压VCCH的外部输出信号Vout被送至第五晶体管722的栅极，因而使第五晶体管722截止，而第四晶体管721的栅极电压为外部输入信号Vin的低供应电压VCCL，所以第四晶体管721也截止。上述是当输入具有低供应电压VCCL的外部输入信号Vin至电平转换器700时，电路互相配合的操作状况。
所以，依本发明的电平转换器700，即使为达到电路高速信号处理的目的，而使用具有低栅极临界电压或甚至零栅极临界电压的第六晶体管723，也不会发生漏电现象。
请参考图8，图8是依据本发明第六实施例的电平转换器800的电路示意图。电平转换器800包含第一晶体管811、第二晶体管812、第三晶体管813、第四晶体管821、第五晶体管822、第六晶体管823、第一反相器831及第二反相器835，其中第六晶体管823为具有低栅极临界电压或甚至零栅极临界电压的晶体管，第一晶体管811、第二晶体管812、第四晶体管821及第五晶体管822为PMOS晶体管，第三晶体管813与第六晶体管823为NMOS晶体管。此外，另包含有参考电压产生器890，用于提供高供应电压VCCH及低供应电压VCCL。第一反相器831及第二反相器835所使用的供应电压均为低供应电压VCCL。
与电平转换器700的电路结构相比较，电平转换器800将第四晶体管821的栅极与第六晶体管823的栅极耦合于第三晶体管813的源极。其余电路结构均相同，所以不再赘述。
第一反相器831执行外部输入信号Vin的反相处理，在第五节点832产生内部输入信号VX。所以，当外部输入信号Vin为接地电压信号时，内部输入信号VX为低电压信号，而当外部输入信号Vin为低电压信号时，内部输入信号VX为接地电压信号。第二反相器835执行内部输入信号VX的反相处理，在第三晶体管813的源极产生内部输入信号VX的反相信号。所以，当内部输入信号VX为接地电压信号时，第三晶体管813的源极电压为低电压，而当内部输入信号VX为低电压信号时，第三晶体管813的源极电压为接地电压。
第一晶体管811至第六晶体管823配合第二反相器835组合成反相电路，此反相电路的输入电压工作范围不同于输出电压工作范围，也就是说，当内部输入信号VX为接地电压信号时，外部输出信号Vout为高电压信号，当内部输入信号VX为低电压信号时，外部输出信号Vout为接地电压信号。电平转换器800的电路操作原理详述如下。
当具有接地电压的外部输入信号Vin输入至第一反相器831时，第一反相器831在第五节点832输出具有低电压的内部输入信号VX，第二反相器835执行内部输入信号VX的反相处理，使第三晶体管813的源极电压为接地电压，即第三晶体管813的栅源极压降为低供应电压VCCL，因而使第三晶体管813导通，外部输出信号Vout就被下拉至接地电压。具有接地电压的外部输出信号Vout被送至第五晶体管822的栅极，因而使第五晶体管822导通，而第四晶体管821的栅极电压为第三晶体管813的源极的接地电压，所以第四晶体管821也导通，因此第三节点824的电压与第四节点825的电压均被上拉至高供应电压VCCH，具有高供应电压VCCH的第四节点825的电压被送至第二晶体管812的栅极，因而使第二晶体管812截止，而第一晶体管811的栅极电压为第五节点832的低供应电压VCCL，所以第一晶体管811也截止。因此，外部输出信号Vout无法通过第一晶体管811与第二晶体管812被上拉至高电压。此时，因第六晶体管823的栅极电压为第三晶体管813的源极的接地电压，而第六晶体管823的源极电压约为低供应电压VCCL，所以第六晶体管823的栅源极压降为负电压，此负电压可将第六晶体管823的漏极与源极之间的通道关闭，因而避免可能产生漏电的路径。上述是当输入具有接地电压的外部输入信号Vin至电平转换器800时，在可避免漏电状况下，电路互相配合的操作状况。
当具有低供应电压VCCL的外部输入信号Vin输入至第一反相器831时，第一反相器831在第五节点832输出具有接地电压的内部输入信号VX，第二反相器835执行内部输入信号VX的反相处理，使第三晶体管813的源极电压为低供应电压VCCL，即第三晶体管813的栅源极压降为负电压，因而使第三晶体管813截止，因此，耦合于第三晶体管813的漏极的外部输出信号Vout无法被下拉至接地电压。此时，因第六晶体管823的栅极电压为第三晶体管813的源极的低供应电压VCCL，而第六晶体管823的源极电压为接地电压，所以第六晶体管823的栅源极压降约为低供应电压VCCL，即第六晶体管823处在导通状态，所以第四节点825的电压就被下拉至接地电压，此具有接地电压的第四节点825的电压被送至第二晶体管812的栅极，因而使第二晶体管812导通，而第一晶体管811的栅极电压为第五节点832的接地电压，所以第一晶体管811也导通，因此第一节点814的电压及第二节点815的电压均被上拉至高供应电压VCCH，即外部输出信号Vout被上拉至高供应电压VCCH，具有高供应电压VCCH的外部输出信号Vout被送至第五晶体管822的栅极，因而使第五晶体管822截止，而第四晶体管821的栅极电压为第三晶体管813的源极的低供应电压VCCL，所以第四晶体管821也截止。上述是当输入具有低供应电压VCCL的外部输入信号Vin至电平转换器800时，电路互相配合的操作状况。
所以，依本发明的电平转换器800，即使为达到电路高速信号处理的目的，而使用具有低栅极临界电压或甚至零栅极临界电压的第六晶体管823，也不会发生漏电现象。
上述实施例中所提到的反相器可视为包含输入端、输出端与电源端的反相缓冲器级，用于对输入信号执行反相操作。
虽然本发明已以实施例揭露如上，然其并非用于限定本发明，本领域技术人员，在不脱离本发明的精神和范围内，当可作各种更动与润饰，因此本发明的保护范围应当以权利要求书所界定的范围为准。
Claims (20)
1.一种电平转换器，其特征在于，所述电平转换器包含：
参考电压产生器，用于产生第一参考电压及第二参考电压；
反相缓冲器级，其包含输入端、输出端及电源端，所述电源端耦合于所述参考电压产生器，用于接收所述第一参考电压，所述输入端用于接收具有第一电压工作范围的第一信号，所述输出端耦合于第三节点，用于输出反相于所述第一信号且具有第二电压工作范围的第二信号；
第一晶体管，其包含源极、漏极及栅极，所述源极耦合于所述参考电压产生器，用于接收所述第二参考电压，所述漏极耦合于第一节点，所述栅极耦合于第二节点；
第二晶体管，其包含源极、漏极及栅极，所述源极耦合于接地端，所述漏极耦合于所述第一节点，所述栅极耦合于所述第三节点；
第三晶体管，其包含源极、漏极及栅极，所述源极耦合于所述参考电压产生器，用于接收所述第二参考电压，所述漏极耦合于所述第二节点，所述栅极耦合于所述第一节点；以及
第四晶体管，其包含源极、漏极及栅极，所述源极耦合于所述第三节点，所述漏极耦合于所述第二节点，所述栅极耦合于所述反相缓冲器级的输入端；
其中所述第一节点输出具有第三电压工作范围的第三信号。
2.如权利要求1所述的电平转换器，其特征在于，所述第二参考电压大于所述第一参考电压。
3.如权利要求1所述的电平转换器，其特征在于，所述第一电压工作范围等于所述第二电压工作范围。
4.如权利要求3所述的电平转换器，其特征在于，
所述第一电压工作范围及所述第二电压工作范围包含第一低电压及第一高电压；
所述第三电压工作范围包含第二低电压及第二高电压；以及
所述第二高电压大于所述第一高电压。
5.如权利要求1所述的电平转换器，其特征在于，其中所述反相缓冲器级包含反相器，所述反相器至少包含第五晶体管及第六晶体管，所述第五晶体管的漏极耦合于所述第六晶体管的漏极，所述第五晶体管的源极耦合于所述参考电压产生器，用于接收所述第一参考电压，所述第六晶体管的源极耦合于所述接地端。
6.如权利要求5所述的电平转换器，其特征在于，所述第五晶体管是P沟道金属氧化半导体场效应管。
7.如权利要求1所述的电平转换器，其特征在于，所述电平转换器另包含第七晶体管，其包含源极、漏极及栅极，所述源极耦合于所述参考电压产生器，用于接收所述第二参考电压，所述漏极耦合于所述第三晶体管的源极，所述栅极耦合于所述反相缓冲器级的输入端。
8.一种电平转换器，其特征在于，所述电平转换器包含：
参考电压产生器，用于产生第一参考电压及第二参考电压；
第一反相缓冲器级，其包含输入端、输出端及电源端，所述电源端耦合于所述参考电压产生器，用于接收所述第一参考电压，所述输入端用于接收具有第一电压工作范围的第一信号，所述输出端耦合于第三节点，用于输出反相于所述第一信号并具有第二电压工作范围的第二信号；
第二反相缓冲器级，其包含输入端、输出端及电源端，所述电源端耦合于所述参考电压产生器，用于接收所述第一参考电压，所述输入端耦合于所述第三节点，用于接收所述第二信号，所述输出端耦合于第四节点，用于输出反相于所述第二信号并具有第三电压工作范围的第三信号；
第一晶体管，其包含源极、漏极及栅极，所述源极耦合于所述参考电压产生器，用于接收所述第二参考电压，所述漏极耦合于第一节点，所述栅极耦合于第二节点；
第二晶体管，其包含源极、漏极及栅极，所述源极耦合于所述第二反相缓冲器级的输出端，所述漏极耦合于所述第一节点，所述栅极耦合于所述第三节点；
第三晶体管，其包含源极、漏极及栅极，所述源极耦合于所述参考电压产生器，用于接收所述第二参考电压，所述漏极耦合于所述第二节点，所述栅极耦合于所述第一节点；以及
第四晶体管，其包含源极、漏极及栅极，所述源极耦合于所述第三节点，所述漏极耦合于所述第二节点，所述栅极耦合于所述第一反相缓冲器级的输入端或所述第四节点；
其中所述第一节点输出具有第四电压工作范围的第四信号。
9.如权利要求8所述的电平转换器，其特征在于，所述第二参考电压大于所述第一参考电压。
10.如权利要求8所述的电平转换器，其特征在于，所述第一电压工作范围、所述第二电压工作范围及所述第三电压工作范围具有相同的电压工作范围。
11.如权利要求10所述的电平转换器，其特征在于，
所述第一电压工作范围、所述第二电压工作范围及所述第三电压工作范围包含第一低电压及第一高电压；
所述第四电压工作范围包含第二低电压及第二高电压；以及
所述第二高电压大于所述第一高电压。
12.如权利要求8所述的电平转换器，其特征在于，所述第一反相缓冲器级包含反相器，所述反相器至少包含第五晶体管及第六晶体管，所述第五晶体管的漏极耦合于所述第六晶体管的漏极，所述第五晶体管的源极耦合于所述参考电压产生器，用于接收所述第一参考电压，所述第六晶体管的源极耦合于接地端。
13.如权利要求8所述的电平转换器，其特征在于，其中所述第二反相缓冲器级包含反相器，所述反相器至少包含第七晶体管及第八晶体管，所述第七晶体管的漏极耦合于所述第八晶体管的漏极，所述第七晶体管的源极耦合于所述参考电压产生器，用于接收所述第一参考电压，所述第八晶体管的源极耦合于接地端。
14.一种电平转换器，其特征在于，所述电平转换器包含：
参考电压产生器，用于产生第一参考电压及第二参考电压；
第一反相缓冲器级，其包含输入端、输出端及电源端，所述电源端耦合于所述参考电压产生器，用于接收所述第一参考电压，所述输入端用于接收具有第一电压工作范围的第一信号，所述输出端耦合于第五节点，用于输出反相于所述第一信号并具有第二电压工作范围的第二信号；
第二反相缓冲器级，其包含输入端、输出端及电源端，所述电源端耦合于所述参考电压产生器，用于接收所述第一参考电压，所述输入端耦合于所述第五节点，用于接收所述第二信号，所述输出端耦合于第六节点，用于输出反相于所述第二信号并具有第三电压工作范围的第三信号；
第一晶体管，其包含源极、漏极及栅极，所述源极耦合于所述参考电压产生器，用于接收所述第二参考电压，所述漏极耦合于第一节点，所述栅极耦合于所述第五节点；
第二晶体管，其包含源极、漏极及栅极，所述源极耦合于所述第一节点，所述漏极耦合于第二节点，所述栅极耦合于第四节点；
第三晶体管，其包含源极、漏极及栅极，所述源极耦合于所述第六节点，所述漏极耦合于所述第二节点，所述栅极耦合于所述第五节点；
第四晶体管，其包含源极、漏极及栅极，所述源极耦合于所述参考电压产生器，用于接收所述第二参考电压，所述漏极耦合于第三节点，所述栅极耦合于所述第一反相缓冲器级的输入端或所述第六节点；
第五晶体管，其包含源极、漏极及栅极，所述源极耦合于所述第三节点，所述漏极耦合于所述第四节点，所述栅极耦合于所述第二节点；以及
第六晶体管，其包含源极、漏极及栅极，所述源极耦合于所述第五节点，所述漏极耦合于所述第四节点，所述栅极耦合于所述第一反相缓冲器级的输入端或所述第六节点；
其中所述第二节点输出具有第四电压工作范围的第四信号。
15.如权利要求14所述的电平转换器，其特征在于，所述第四晶体管的栅极及所述第六晶体管的栅极均耦合于所述第一反相缓冲器级的输入端或所述第六节点。
16.如权利要求14所述的电平转换器，其特征在于，所述第二参考电压大于所述第一参考电压。
17.如权利要求14所述的电平转换器，其特征在于，所述第一电压工作范围、所述第二电压工作范围及所述第三电压工作范围具有相同的电压工作范围。
18.如权利要求17所述的电平转换器，其特征在于，
所述第一电压工作范围、所述第二电压工作范围及所述第三电压工作范围包含第一低电压及第一高电压；
所述第四电压工作范围包含第二低电压及第二高电压；以及
所述第二高电压大于所述第一高电压。
19.如权利要求14所述的电平转换器，其特征在于，所述第一反相缓冲器级包含反相器，所述反相器至少包含第七晶体管及第八晶体管，所述第七晶体管的漏极耦合于所述第八晶体管的漏极，所述第七晶体管的源极耦合于所述参考电压产生器，用于接收所述第一参考电压，所述第八晶体管的源极耦合于接地端。
20.如权利要求14所述的电平转换器，其特征在于，所述第二反相缓冲器级包含反相器，所述反相器至少包含第九晶体管及第十晶体管，所述第九晶体管的漏极耦合于所述第十晶体管的漏极，所述第九晶体管的源极耦合于所述参考电压产生器，用于接收所述第一参考电压，所述第十晶体管的源极耦合于接地端。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/944,418 | 2007-11-22 | ||
| US11/944,418 US7777547B2 (en) | 2007-11-22 | 2007-11-22 | Level shifter for high-speed and low-leakage operation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101442307A true CN101442307A (zh) | 2009-05-27 |
| CN101442307B CN101442307B (zh) | 2011-06-29 |
Family
ID=40669172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200810086045XA Active CN101442307B (zh) | 2007-11-22 | 2008-03-14 | 电平转换器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7777547B2 (zh) |
| CN (1) | CN101442307B (zh) |
| TW (1) | TWI350439B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102394106A (zh) * | 2011-10-27 | 2012-03-28 | 上海新储集成电路有限公司 | 基于相变存储单元的可编程双电平转换器及其实现方法 |
| WO2012155624A1 (zh) * | 2011-08-29 | 2012-11-22 | 中兴通讯股份有限公司 | 一种电平转换的方法及系统 |
| CN105515596A (zh) * | 2014-10-10 | 2016-04-20 | 三星电子株式会社 | 接收器电路及其信号接收方法 |
| CN108270430A (zh) * | 2016-12-30 | 2018-07-10 | 中芯国际集成电路制造(上海)有限公司 | 电平转换电路 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2179507A1 (en) * | 2007-08-13 | 2010-04-28 | Nxp B.V. | Level shifter circuit |
| US8564357B2 (en) * | 2011-04-20 | 2013-10-22 | Pacesetter, Inc. | Voltage level shifting circuit |
| US9124259B2 (en) | 2011-04-20 | 2015-09-01 | Pacesetter, Inc. | Voltage level shifting circuit |
| US8653877B2 (en) | 2012-01-13 | 2014-02-18 | National Tsing Hua University | Current mirror modified level shifter |
| US8816748B2 (en) | 2012-06-12 | 2014-08-26 | Lsi Corporation | Jitter reduction in high speed low core voltage level shifter |
| US9306553B2 (en) | 2013-03-06 | 2016-04-05 | Qualcomm Incorporated | Voltage level shifter with a low-latency voltage boost circuit |
| US20180285241A1 (en) * | 2017-03-28 | 2018-10-04 | Carnegie Mellon University | Energy-interference-free debugger for intermittent energy-harvesting systems |
| US10560084B2 (en) * | 2017-09-08 | 2020-02-11 | Toshiba Memory Corporation | Level shift circuit |
| TWI633561B (zh) * | 2017-11-10 | 2018-08-21 | 修平學校財團法人修平科技大學 | 具高寫入速度之７ｔ雙埠靜態隨機存取記憶體 |
| TWI633560B (zh) * | 2017-11-10 | 2018-08-21 | 修平學校財團法人修平科技大學 | 單埠靜態隨機存取記憶體 |
| TWI660364B (zh) * | 2017-11-10 | 2019-05-21 | Hsiuping University Of Science And Technology | ７t雙埠靜態隨機存取記憶體 |
| TWI633545B (zh) * | 2017-11-24 | 2018-08-21 | 修平學校財團法人修平科技大學 | 具高寫入速度之７ｔ靜態隨機存取記憶體 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4486670A (en) * | 1982-01-19 | 1984-12-04 | Intersil, Inc. | Monolithic CMOS low power digital level shifter |
| JPH09148914A (ja) * | 1995-11-21 | 1997-06-06 | Sony Corp | レベル変換回路 |
| US6614283B1 (en) | 2002-04-19 | 2003-09-02 | Lsi Logic Corporation | Voltage level shifter |
| US6642769B1 (en) | 2002-07-23 | 2003-11-04 | Faraday Technology Corporation | High speed voltage level shifter with a low input voltage |
| TWI223921B (en) | 2003-07-23 | 2004-11-11 | Realtek Semiconductor Corp | Low-to-high level shift circuit |
| US20070176666A1 (en) * | 2006-01-30 | 2007-08-02 | Broadcom Corporation | Level translator for adapting a signal to a voltage level |
| US7446566B1 (en) * | 2007-10-16 | 2008-11-04 | Freescale Semiconductor, Inc. | Level shifter |
-
2007
- 2007-11-22 US US11/944,418 patent/US7777547B2/en active Active
-
2008
- 2008-03-06 TW TW097107873A patent/TWI350439B/zh active
- 2008-03-14 CN CN200810086045XA patent/CN101442307B/zh active Active
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012155624A1 (zh) * | 2011-08-29 | 2012-11-22 | 中兴通讯股份有限公司 | 一种电平转换的方法及系统 |
| CN102957415A (zh) * | 2011-08-29 | 2013-03-06 | 中兴通讯股份有限公司 | 一种电平转换的方法及系统 |
| CN102957415B (zh) * | 2011-08-29 | 2017-04-12 | 中兴通讯股份有限公司 | 一种电平转换的方法及系统 |
| CN102394106A (zh) * | 2011-10-27 | 2012-03-28 | 上海新储集成电路有限公司 | 基于相变存储单元的可编程双电平转换器及其实现方法 |
| CN102394106B (zh) * | 2011-10-27 | 2014-06-04 | 上海新储集成电路有限公司 | 基于相变存储单元的可编程双电平转换器及其实现方法 |
| CN105515596A (zh) * | 2014-10-10 | 2016-04-20 | 三星电子株式会社 | 接收器电路及其信号接收方法 |
| CN105515596B (zh) * | 2014-10-10 | 2019-09-13 | 三星电子株式会社 | 接收器电路及其信号接收方法 |
| CN108270430A (zh) * | 2016-12-30 | 2018-07-10 | 中芯国际集成电路制造(上海)有限公司 | 电平转换电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090134929A1 (en) | 2009-05-28 |
| TWI350439B (en) | 2011-10-11 |
| US7777547B2 (en) | 2010-08-17 |
| CN101442307B (zh) | 2011-06-29 |
| TW200923613A (en) | 2009-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101442307B (zh) | 电平转换器 | |
| CN108155903B (zh) | 应用于GaN栅极驱动的高速高压电平转换电路 | |
| CN107181482B (zh) | 输入输出接收电路 | |
| CN101800534A (zh) | 电平偏移电路 | |
| WO2022057366A1 (zh) | 一种负压电平转换控制电路和方法 | |
| CN107301834B (zh) | 一种逻辑单元电路和像素驱动电路 | |
| CN102487240B (zh) | 电压转换速率控制电路和输出电路 | |
| JP2010187122A (ja) | レベルシフタ回路 | |
| CN107370485B (zh) | 负压电平转换电路 | |
| CN110928356A (zh) | 全摆幅电压转换电路及应用其的运算单元、芯片、算力板和计算设备 | |
| CN112532230A (zh) | 电平转换电路 | |
| CN103944556A (zh) | 电平转移电路 | |
| CN110932705A (zh) | 一种电源轨切换电路 | |
| CN108781071B (zh) | 方波产生方法及方波产生电路 | |
| US8570091B2 (en) | Level shifter | |
| CN113726330B (zh) | 一种电平转换电路及芯片 | |
| CN214504253U (zh) | 一种低输入电源幅度的电平转换电路 | |
| CN107181481B (zh) | 输入输出接收电路 | |
| US20130300486A1 (en) | Reduced delay level shifter | |
| CN106664090B (zh) | 一种缓冲器电路和采用该电路的电子设备 | |
| CN107528580B (zh) | 电平转换电路 | |
| KR101704507B1 (ko) | 고전압 트랜지스터 수가 감소된 cmos 레벨 시프터 | |
| CN114389595A (zh) | 电平转换电路 | |
| CN111478693A (zh) | 一种近阈值电平转换器 | |
| CN101227181A (zh) | 电位切换器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |