CN100477004C - 电压提升电路及静态随机存取存储器、半导体装置 - Google Patents
电压提升电路及静态随机存取存储器、半导体装置 Download PDFInfo
- Publication number
- CN100477004C CN100477004C CNB2003101148563A CN200310114856A CN100477004C CN 100477004 C CN100477004 C CN 100477004C CN B2003101148563 A CNB2003101148563 A CN B2003101148563A CN 200310114856 A CN200310114856 A CN 200310114856A CN 100477004 C CN100477004 C CN 100477004C
- Authority
- CN
- China
- Prior art keywords
- mentioned
- voltage
- phase inverter
- output terminal
- voltage source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003068 static effect Effects 0.000 title claims abstract description 28
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 108010032595 Antibody Binding Sites Proteins 0.000 claims description 20
- 230000004913 activation Effects 0.000 claims description 15
- 229910044991 metal oxide Inorganic materials 0.000 claims description 15
- 150000004706 metal oxides Chemical class 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 12
- 230000000295 complement effect Effects 0.000 description 2
- 238000006880 cross-coupling reaction Methods 0.000 description 2
- 230000008520 organization Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
- G11C11/419—Read-write [R-W] circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
Abstract
本发明提供了一种电压提升电路及包括该电压提升电路的静态随机存取存储器、半导体装置，该静态随机存取存储器包括：存储阵列，多个字符线，多个互补位线，多个存储单元，以及多个电压提升电路，对应于多个字符线，每一电压提升电路具有一电压输出端，耦接于对应的字符线的多个存储单元的电压端，并且具有一选择端，用以接收字符译码信号，其中当字符译码信号致能时，电压输出端提供的电压接近一高电压，当字符译码信号非致能时，电压输出端提供的电压接近一低电压。
Description
技术领域
本发明有关于一种半导体装置，特别有关于一种电压提升电路及包括该电压提升电路的静态随机存取存储器、半导体装置。
背景技术
当设计准则(design rule)随着高密度和高性能的需求而持续缩小，操作电压也随着热稳定性、可靠性、省电等需求而降低。在深次微米制程中，静态随机存取存储器(SRAM)是一常见的储存单元，其用在高速、省电、通讯、系统整合芯片(SOC，即system on chip)等产品。但是当操作电压下降，静态随机存取存储器面临一严重问题，就是低操作电压导致读取限度(read margin)降低。
图1表示现有静态随机存取存储器的读取操作示意图。如图1所示，SRAM单元具有一位节点D，互补位节点DB，无论位节点的数据是1或是0，一定会有一节点储存0，读取限度的临界点通常是在储存0的节点。不失一般性，以下假设位节点D的数据是0，互补位节点DB的数据是1。
在读取操作时，位线BL和互补位线BLB都会充电到1，字符线WL则导通开关晶体管SW1，位线BL通过晶体管M1放电，位节点D的电压则决定于开关晶体管SW1、晶体管M1的阻抗比例。位节点D耦合到晶体管M3的输入端，当位节点D的电压超过晶体管M3，M4所组成的反相器临界电压Vt，晶体管M3开始导通，互补位节点DB的电压被拉下，储存的数据也就损毁。类似的结果也会发生在位节点D的数据是0，互补位节点的数据是1的情况下。
图2表示现有静态随机存取存储器的写入操作示意图。和读取限度相反，写入限度的临界点通常是在储存1的节点。以下假设位节点D的数据是1，互补位节点的数据是0。
在写入0操作时，位线BL的数据为0，互补位线BLB的数据为1，字符线WL则导通开关晶体管SW1，位节点D的电压则决定于开关晶体管SW1、晶体管M2的阻抗比例。位节点D耦合到晶体管M3的输入端，位节点D的电压必须被拉下低于晶体管M3，M4所组成的反相器临界电压Vt，关闭晶体管M3，才可以成功写入0。
可见，为了增加读取限度，必须提高存储单元的栓锁反相器的临界电压。
发明内容
有鉴于此，本发明的目的就在于提高静态随机存取存储器读取限度。为达成上述目的，本发明提供静态随机存取存储器，其包括：存储阵列，其具有多个字符线，多个字符线，多个互补位线，多个存储单元，其中多个存储单元设置于多个字符线和多个字符线交错之处，每一存储单元具有一电压端用以提供逻辑状态所需要的电压；多个字符线接收一字符译码信号用以选择多个字符线之一；以及多个电压提升电路，对应于多个字符线，每一电压提升电路具有一电压输出端，耦接于对应的字符线的多个存储单元的电压端，并且具有一选择端，用以接收字符译码信号，其中当字符译码信号致能时，电压输出端提供的电压接近一高电压，当字符译码信号非致能时，电压输出端提供的电压接近一低电压。
本发明的技术方案是这样实现的：
一种电压提升电路，用以提供存储单元逻辑状态所需要的电压，其特征在于包括：
一第一反相器，由一第一电压源提供工作所需要的电压，其输入端接收一字符译码信号；
一第二反相器，由上述第一电压源提供工作所需要的电压，其输入端耦接上述第一反相器的输出端；
一第一P型金属氧化物半导体晶体管，其源极耦接于一第二电压源，其栅极耦接上述第一反相器的输入端；
一第二P型金属氧化物半导体晶体管，其耦接于上述第一P型金属氧化物半导体晶体管的漏极和上述第二反相器的输出端之间，其栅极耦接于上述第一反相器的输出端；
其中，上述第一电压源的电位大于上述第二电压源的电位，当上述字符译码信号致能时，上述第二P型金属氧化物半导体晶体管导通，使上述第一电压源提供电压给上述存储单元；当上述字符译码信号非致能时，上述第一P型金属氧化物半导体晶体管导通，使上述第二电压源提供电压给上述存储单元。
本发明还提供了一种静态随机存取存储器，其特征在于包括：
多个存储单元，配置成阵列的形态；
多个字符线，每一上述字符线对应每一列上述存储单元；
多个位线对，每一上述位线对是对应每一行上述存储单元；
多个电压提升电路，分别提供上述每列存储单元逻辑状态所需要的电压；
其中，当任一上述字符线所接收到的一字符译码信号为致能时，对应上述字符线的上述电压提升电路则通过一第一电压源提供电压给对应列的存储单元；当上述字符译码信号为非致能时，对应上述字符线的上述电压提升电路则通过一第二电压源提供电压给上述对应列的存储单元；上述第一电压源的电位大于上述第二电压源的电位。
其中，每一上述电压提升电路包括：
一第一反相器，由上述第一电压源提供工作所需要的电压，其输入端接收上述字符译码信号，
一第二反相器，由上述第一电压源提供工作所需要的电压，其输入端耦接上述第一反相器的输出端；
一第一P型金属氧化物半导体晶体管，其源极耦接于上述第二电压源，其栅极耦接上述第一反相器的输入端；以及
一第二P型金属氧化物半导体晶体管，其耦接于上述第一P型金属氧化物半导体晶体管的漏极和上述第二反相器的输出端之间，其栅极耦接于上述第一反相器的输出端；
当上述字符译码信号致能时，上述第二P型金属氧化物半导体晶体管导通，使上述第一电压源提供电压给上述存储单元；当上述字符译码信号非致能时，上述第一P型金属氧化物半导体晶体管导通，使上述第二电压源提供电压给上述存储单元。
其中，每一上述存储单元包括：
一第三反相器；
一第四反相器，其输入端耦接上述第三反相器的输出端，其输出端耦接上述第三反相器的输入端；
一第三N型金属氧化物半导体晶体管，耦接于上述第三反相器的输出端与对应的上述位线对的正向位线之间，其栅极耦接于对应的上述字符线；
一第四N型金属氧化物半导体晶体管，耦接于上述第四反相器的输出端与对应的上述位线对的互补位线之间，其栅极耦接于对应的上述字符线；
上述第三、四反相器是由对应的电压提升电路提供工作所需的电压。
本发明还提供了一种静态随机存取存储器，其特征在于包括：
多个存储单元，配置成阵列的形态；
多个字符线，每一上述字符线对应每一列上述存储单元；
多个位线对，每一上述位线对是对应每一行上述存储单元；
多个电压提升电路，分别提供上述每列存储单元逻辑状态所需要的电压；
其中，当任一上述字符线所接收到的一字符译码信号为致能时，对应上述字符线的上述电压提升电路则通过一第一电压源提供电压给对应列的存储单元；当上述字符译码信号为非致能时，对应上述字符线的上述电压提升电路则通过一第二电压源提供电压给上述对应列的存储单元；上述第一电压源的电位大于上述第二电压源的电位；
其中，每一上述电压提升电路包括：
一第一反相器，由上述第一电压源提供工作所需要的电压，其输入端接收上述字符译码信号，
一第二反相器，由上述第一电压源提供工作所需要的电压，其输入端耦接上述第一反相器的输出端；
一第一P型金属氧化物半导体晶体管，其源极耦接于上述第二电压源，其栅极耦接上述第一反相器的输入端；以及
一第二P型金属氧化物半导体晶体管，其耦接于上述第一P型金属氧化物半导体晶体管的漏极和上述第二反相器的输出端之间，其栅极耦接于上述第一反相器的输出端；
当上述字符译码信号致能时，上述第二P型金属氧化物半导体晶体管导通，使上述第一电压源提供电压给上述存储单元；当上述字符译码信号非致能时，上述第一P型金属氧化物半导体晶体管导通，使上述第二电压源提供电压给上述存储单元。
其中，每一上述存储单元还包括：
一第三反相器；
一第四反相器，其输入端耦接上述第三反相器的输出端，其输出端耦接上述第三反相器的输入端；
一第三N型金属氧化物半导体晶体管，耦接于上述第三反相器的输出端与对应的上述位线对的正向位线之间，其栅极耦接于对应的上述字符线；
一第四N型金属氧化物半导体晶体管，耦接于上述第四反相器的输出端与对应的上述位线对的互补位线之间，其栅极耦接于对应的上述字符线；
上述第三、四反相器是由对应的电压提升电路提供工作所需的电压。
本发明还提供了一种电压提升电路，其特征在于包括：
一第一反相器，由一第一电压源提供工作所需要的电压，并具有一第一输入端及一第一输出端，其中该第一输入端接收一字符译码信号；
一第二反相器，由上述第一电压源提供工作所需要的电压，并具有一第二输入端及一第二输出端，其中该第一输入端耦接上述第一反相器的第一输出端；及
一第一开关及一第二开关，具有一共同输出端，其中，该第一开关耦接于上述第一反相器的第一输入端与一第二电压源之间，并于该字符译码信号非致能时导通，以输出一第二电压源提供的电压于该共同输出端；该第二开关则耦接于上述第一反相器的第一输出端及上述第二反相器的第二输出端间，并于该字符译码信号致能时导通，以输出该第一电压源提供的电压于该共同输出端；其中该第一电压源提供的电压电位大于该第二电压源提供的电压电位。
其中，该第一开关为一晶体管开关。
其中，该第一开关为一P型金属氧化物半导体晶体管开关。
其中，该第二开关为一晶体管开关。
其中，该第二开关为一P型金属氧化物半导体晶体管开关。
本发明还提供了一种半导体装置，其特征在于包括上述的电压提升电路。
本发明还提供了一种静态随机存取存储器，其特征在于包括：
多个存储单元，配置成阵列的形态；
多个字符线，每一上述字符线对应每一列上述存储单元；
多个位线对，每一上述位线对是对应每一行上述存储单元；及
多个电压提升电路，分别提供上述每列存储单元逻辑状态所需要的电压；
其中，每一上述电压提升电路包括：
一第一反相器，由一第一电压源提供工作所需要的电压，并具有一第一输入端及一第一输出端，其中该第一输入端接收一字符译码信号；
一第二反相器，由上述第一电压源提供工作所需要的电压，并具有一第二输入端及一第二输出端，其中该第一输入端耦接上述第一反相器的第一输出端；及
一第一开关及一第二开关，具有一共同输出端，其中，该第一开关耦接于上述第一反相器的第一输入端与一第二电压源之间，并于对应的上述字符线所接收到的一字符译码信号为非致能时导通，以输出一第二电压源提供的电压于该共同输出端；该第二开关则耦接于上述第一反相器的第一输出端及上述第二反相器的第二输出端间，并于对应的上述字符线所接收到的字符译码信号为致能时导通，以输出该第一电压源提供的电压于该共同输出端；其中该共同输出端耦接于上述各对应列存储单元，上述第一电压源的电位大于上述第二电压源的电位。
其中，该第一开关为一晶体管开关。
其中，该第一开关为一P型金属氧化物半导体晶体管开关。
其中，该第二开关为一晶体管开关。
其中，该第二开关为一P型金属氧化物半导体晶体管开关。
附图说明
图1表示现有静态随机存取存储器的读取操作示意图。
图2表示现有静态随机存取存储器的写入操作示意图。
图3表示本发明静态随机存取存储器的架构图。
图4表示本发明电压提升电路的电路图。
图5表示存储单元的电路图。
图6表示改善读取限度的示意图。
图7表示写入限度的示意图。
其中，附图标记说明如下：
10～存储阵列；
100～静态随机存取存储器；
WL1-WLn～字符线；
BL1-BLm～位线；
BLB1-BLBm～互补位线；
MRij～存储单元；
VCT1-VCTn～电压提升电路。
具体实施方式
本发明主要公开了一种电压提升电路，其可应用于半导体装置，例如图3揭示的本发明静态随机存取存储器的架构图。如图3所示，静态随机存取存储器100其包括：存储阵列10，其具有多个字符线WL1-WLn，多个字符线BL1-BLm，多个互补位线BLB1-BLBm，多个存储单元MRij，多个电压提升电路其VCT1-VCTn。多个存储单元MRij设置于多个字符线WL1-WLn和多个位线BL1-BLn，多个互补位线BL1-BLn交错之处，多个存储单元MRij具有一电压端用以提供逻辑状态所需要的电压源。字符译码信号用以选择多个字符线WL1-WLn。
参照图4，每一电压提升电路VCTi，1≤i≤n，具有一电压输出端VCout，耦接到对应的字符线WLi所耦接的多个存储单元MRij的电压端，并且具有一选择端耦接到字符线WLi，用以接收字符译码信号，其中当字符译码信号致能时，电压输出端VCout提供一高电压源Vcc，当上述字符译码信号非致能时上述电压输出端提供一低电压源Vdd。
图4表示本发明电压提升电路的电路图。如图4所示，电压提升电路VCTi包括第一反相器、第二反相器，其中第一反相器，由一第一电压源Vcc提供工作所需要的电压，并具有一第一输入端及一第一输出端Node-1，其中第一输入端接收一字符译码信号WLi；一第二反相器，由上述第一电压源Vcc提供工作所需要的电压，并具有一第二输入端及一第二输出端Node-2，其中第一输入端耦接上述第一反相器的第一输出端Node-1。
电压提升电路VCTi还包括由晶体管如第一P型金属氧化物半导体晶体管构成的第一开关MP1，和由晶体管如第二P型金属氧化物半导体晶体管构成的第二开关MP2，然而，上述第一及第二开关实施例并不以此为限。
对于上述第一反相器，是包括P型金属氧化物半导体晶体管MP4，N型金属氧化物半导体晶体管MN4，其具有一输入端，也就是选择端，耦接到字符线WLi，一输出端Node-1，耦接到第二反相器的输入端，和一电压端，也就是P型金属氧化物半导体晶体管MP4的源极耦接到高电压源Vcc。
对于上述第二反相器，包括P型金属氧化物半导体晶体管MP3，N型金属氧化物半导体晶体管MN3，其具有一输入端，其耦接到第一反相器的输出端；一输出端Node-2，耦接到第二P型金属氧化物半导体晶体管MP2的源极，和一电压端，也就是P型金属氧化物半导体晶体管MP3的源极耦接到高电压源Vcc；第一P型金属氧化物半导体晶体管MP1，其耦接于低电压源Vdd和电压提升电路的共同电压输出端Vcout之间，其栅极耦接到字符线WLi用以接收字符译码信号；以及第二P型金属氧化物半导体晶体管MP2，其耦接于上述第二反相器的输出端和电压提升电路的共同电压输出端Vcout之间，其栅极耦接于上述第一反相器的输出端。其中高电压源Vcc由芯片上的充电泵(Charge-pump)(未图示)提供。
图5表示存储单元的电路图。存储单元MRij位于字符线WLi，位线BLj，互补位线BLBj交错之处。其包括P型金属氧化物半导体晶体管PU1、PU2，N型金属氧化物半导体晶体管PD1、PD2组成的栓锁电路LRi，N型金属氧化物半导体晶体管PG1、PG2作为字符开关。P型金属氧化物半导体晶体管PU1、PU2组成一拉升交叉耦合对，分别耦接于数据端D和互补数据端DB。栓锁电路LRi的电压端LRV耦接于P型金属氧化物半导体晶体管PU1、PU2的源极，并且耦接于电压提升电路VCTi的输出端VCout。N型金属氧化物半导体晶体管PD1、PD2组成一拉下交叉耦合对，分别耦接于数据端D和互补数据端DB。N型金属氧化物半导体晶体管PG1耦接于位线BLj和数据端D之间，其栅极耦接于字符线WLi。N型金属氧化物半导体晶体管PG2耦接于互补位线BLBj和数据端DB之间，其栅极耦接于字符线WLi。
请参考图4，当字符译码信号未选到电压提升电路VCTi时，字符线WLi为低电位，选择端为低电位，节点Node-1为高电位，节点Node-2为低电位，P型金属氧化物半导体晶体管MP2关闭，防止低电压源Vdd耦接到节点Node-2，P型金属氧化物半导体晶体管MP1导通，因此电压提升电路VCTi的输出端VCout耦接到低电压源Vdd，存储单元MRij的栓锁电路LRi电压端耦接到低电压源Vdd，存储单元MRij的数据得以保持。
在读取操作时，字符译码信号选到字符线WLi，字符线WLi为高电位，并且选到电压提升电路VCTi，选择端为高电位，节点Node-1为低电位，节点Node-2为高电位，P型金属氧化物半导体晶体管MP2导通，P型金属氧化物半导体晶体管MP1关闭，因此电压提升电路VCTi的输出端VCout通过P型金属氧化物半导体晶体管MP2、MP3耦接到高电压源Vcc，存储单元MRij的栓锁电路电压端耦接到高电压源Vcc。
假设位节点D的数据是1，互补位节点DB的数据是0，读取限度的临界点是在储存0的节点DB。位线BLj和互补位线BLBj都会充电到低电压源Vdd，字符线WLi则导通开关晶体管PG1，PG2，位线BLBj通过晶体管PG2放电，位节点DB的电压则决定于开关晶体管PG2、晶体管PD2的阻抗比例，低电压源Vdd。存储单元MRij的栓锁电路LRij电压端耦接到高电压源Vcc，提高晶体管M3，M4所组成的反相器临界电压Vt，因此节点DB的电位不易超过临界电压Vt，也就因此增加读取限度。同样地，位节点D的数据是0，互补位节点DB的数据是1，读取限度是在储存0的节点D一样得到改善。
图6表示改善读取限度的示意图。如图4所示，当低电压源Vdd的电压为1V，低电压源Vcc的电压为1V，读取限度归一化为1。当低电压源Vdd的电压为1V，低电压源Vcc的电压为1.1V，读取限度增加为120％。当低电压源Vdd的电压为1V，低电压源Vcc的电压为1.2V，读取限度增加为143％。
图7表示写入限度的示意图。如图5所示，当低电压源Vdd的电压为1V，低电压源Vcc的电压为1V，写入限度为190％。当低电压源Vdd的电压为1V，低电压源Vcc的电压为1.1V，写入限度为163％。当低电压源Vdd的电压为1V，低电压源Vcc的电压为1.2V，写入限度为138％。
存储单元MRij的栓锁电路电压端LRV的电压耦接到高电压源Vcc，提高晶体管M3，M4所组成的反相器临界电压Vt，因此会减少写入限度，但是由于写入限度已经足够，影响不大。此外，高电压源Vcc只有在被选择的字符线导通，因此增加的电力消耗和全部的电力消耗比较相差不多。
虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，本领域的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围应当以权利要求书所界定的保护范围为准。
Claims (16)
1.一种电压提升电路，用以提供存储单元逻辑状态所需要的电压，其特征在于包括：
一第一反相器，由一第一电压源提供工作所需要的电压，其输入端接收一字符译码信号；
一第二反相器，由上述第一电压源提供工作所需要的电压，其输入端耦接上述第一反相器的输出端；
一第一P型金属氧化物半导体晶体管，其源极耦接于一第二电压源，其栅极耦接上述第一反相器的输入端；
一第二P型金属氧化物半导体晶体管，其耦接于上述第一P型金属氧化物半导体晶体管的漏极和上述第二反相器的输出端之间，其栅极耦接于上述第一反相器的输出端；
其中，上述第一电压源的电位大于上述第二电压源的电位，当上述字符译码信号致能时，上述第二P型金属氧化物半导体晶体管导通，使上述第一电压源提供电压给上述存储单元；当上述字符译码信号非致能时，上述第一P型金属氧化物半导体晶体管导通，使上述第二电压源提供电压给上述存储单元。
2.一种静态随机存取存储器，其特征在于包括：
多个存储单元，配置成阵列的形态；
多个字符线，每一上述字符线对应每一列上述存储单元；
多个位线对，每一上述位线对是对应每一行上述存储单元；
多个电压提升电路，分别提供上述每列存储单元逻辑状态所需要的电压；
其中，当任一上述字符线所接收到的一字符译码信号为致能时，对应上述字符线的上述电压提升电路则通过一第一电压源提供电压给对应列的存储单元；当上述字符译码信号为非致能时，对应上述字符线的上述电压提升电路则通过一第二电压源提供电压给上述对应列的存储单元；上述第一电压源的电位大于上述第二电压源的电位。
3.如权利要求2所述的静态随机存取存储器，其特征在于，每一上述电压提升电路包括：
一第一反相器，由上述第一电压源提供工作所需要的电压，其输入端接收上述字符译码信号，
一第二反相器，由上述第一电压源提供工作所需要的电压，其输入端耦接上述第一反相器的输出端；
一第一P型金属氧化物半导体晶体管，其源极耦接于上述第二电压源，其栅极耦接上述第一反相器的输入端；以及
一第二P型金属氧化物半导体晶体管，其耦接于上述第一P型金属氧化物半导体晶体管的漏极和上述第二反相器的输出端之间，其栅极耦接于上述第一反相器的输出端；
当上述字符译码信号致能时，上述第二P型金属氧化物半导体晶体管导通，使上述第一电压源提供电压给上述存储单元；当上述字符译码信号非致能时，上述第一P型金属氧化物半导体晶体管导通，使上述第二电压源提供电压给上述存储单元。
4.如权利要求2所述的静态随机存取存储器，其特征在于，每一上述存储单元包括：
一第三反相器；
一第四反相器，其输入端耦接上述第三反相器的输出端，其输出端耦接上述第三反相器的输入端；
一第三N型金属氧化物半导体晶体管，耦接于上述第三反相器的输出端与对应的上述位线对的正向位线之间，其栅极耦接于对应的上述字符线；
一第四N型金属氧化物半导体晶体管，耦接于上述第四反相器的输出端与对应的上述位线对的互补位线之间，其栅极耦接于对应的上述字符线；
上述第三、四反相器是由对应的电压提升电路提供工作所需的电压。
5.如权利要求3所述的静态随机存取存储器，其特征在于，每一上述存储单元还包括：
一第三反相器；
一第四反相器，其输入端耦接上述第三反相器的输出端，其输出端耦接上述第三反相器的输入端；
一第三N型金属氧化物半导体晶体管，耦接于上述第三反相器的输出端与对应的上述位线对的正向位线之间，其栅极耦接于对应的上述字符线；
一第四N型金属氧化物半导体晶体管，耦接于上述第四反相器的输出端与对应的上述位线对的互补位线之间，其栅极耦接于对应的上述字符线；
上述第三、四反相器是由对应的电压提升电路提供工作所需的电压。
6.一种电压提升电路，其特征在于包括：
一第一反相器，由一第一电压源提供工作所需要的电压，并具有一第一输入端及一第一输出端，其中该第一输入端接收一字符译码信号；
一第二反相器，由上述第一电压源提供工作所需要的电压，并具有一第二输入端及一第二输出端，其中该第一输入端耦接上述第一反相器的第一输出端；及
一第一开关及一第二开关，具有一共同输出端，其中，该第一开关耦接于上述第一反相器的第一输入端与一第二电压源之间，并于该字符译码信号非致能时导通，以输出该第二电压源提供的电压于该共同输出端；该第二开关则耦接于上述第一反相器的第一输出端及上述第二反相器的第二输出端间，并于该字符译码信号致能时导通，以输出该第一电压源提供的电压于该共同输出端；其中该第一电压源提供的电压电位大于该第二电压源提供的电压电位。
7.如权利要求6所述的电压提升电路，其特征在于，该第一开关为一晶体管开关。
8.如权利要求7所述的电压提升电路，其特征在于，该第一开关为一P型金属氧化物半导体晶体管开关。
9.如权利要求6所述的电压提升电路，其特征在于，该第二开关为一晶体管开关。
10.如权利要求9所述的电压提升电路，其特征在于，该第二开关为一P型金属氧化物半导体晶体管开关。
11.一种半导体装置，其特征在于包括一电压提升电路，该电压提升电路包括：
一第一反相器，由一第一电压源提供工作所需要的电压，并具有一第一输入端及一第一输出端，其中该第一输入端接收一字符译码信号；
一第二反相器，由上述第一电压源提供工作所需要的电压，并具有一第二输入端及一第二输出端，其中该第一输入端耦接上述第一反相器的第一输出端；及
一第一开关及一第二开关，具有一共同输出端，其中，该第一开关耦接于上述第一反相器的第一输入端与一第二电压源之间，并于该字符译码信号非致能时导通，以输出该第二电压源提供的电压于该共同输出端；该第二开关则耦接于上述第一反相器的第一输出端及上述第二反相器的第二输出端间，并于该字符译码信号致能时导通，以输出该第一电压源提供的电压于该共同输出端；其中该第一电压源提供的电压电位大于该第二电压源提供的电压电位。
12.一种静态随机存取存储器，其特征在于包括：
多个存储单元，配置成阵列的形态；
多个字符线，每一上述字符线对应每一列上述存储单元；
多个位线对，每一上述位线对是对应每一行上述存储单元；及
多个电压提升电路，分别提供上述每列存储单元逻辑状态所需要的电压；
其中，每一上述电压提升电路包括：
一第一反相器，由一第一电压源提供工作所需要的电压，并具有一第一输入端及一第一输出端，其中该第一输入端接收一字符译码信号；
一第二反相器，由上述第一电压源提供工作所需要的电压，并具有一第二输入端及一第二输出端，其中该第一输入端耦接上述第一反相器的第一输出端；及
一第一开关及一第二开关，具有一共同输出端，其中，该第一开关耦接于上述第一反相器的第一输入端与一第二电压源之间，并于对应的上述字符线所接收到的一字符译码信号为非致能时导通，以输出该第二电压源提供的电压于该共同输出端；该第二开关则耦接于上述第一反相器的第一输出端及上述第二反相器的第二输出端间，并于对应的上述字符线所接收到的字符译码信号为致能时导通，以输出该第一电压源提供的电压于该共同输出端；其中该共同输出端耦接于上述各对应列存储单元，上述第一电压源的电位大于上述第二电压源的电位。
13.如权利要求12所述的静态随机存取存储器，其特征在于，该第一开关为一晶体管开关。
14.如权利要求13所述的静态随机存取存储器，其特征在于，该第一开关为一P型金属氧化物半导体晶体管开关。
15.如权利要求12所述的静态随机存取存储器，其特征在于，该第二开关为一晶体管开关。
16.如权利要求15所述的静态随机存取存储器，其特征在于，该第二开关为一P型金属氧化物半导体晶体管开关。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/290,622 | 2002-11-08 | ||
| US10/290,622 US6891745B2 (en) | 2002-11-08 | 2002-11-08 | Design concept for SRAM read margin |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1499529A CN1499529A (zh) | 2004-05-26 |
| CN100477004C true CN100477004C (zh) | 2009-04-08 |
Family
ID=32229058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2003101148563A Expired - Lifetime CN100477004C (zh) | 2002-11-08 | 2003-11-07 | 电压提升电路及静态随机存取存储器、半导体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6891745B2 (zh) |
| CN (1) | CN100477004C (zh) |
| SG (1) | SG134992A1 (zh) |
| TW (1) | TW578154B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108540124A (zh) * | 2018-04-16 | 2018-09-14 | 电子科技大学 | 一种电平转换电路 |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10139986A1 (de) * | 2001-08-22 | 2002-11-14 | Infineon Technologies Ag | Elektronisches Bauteil mit wenigstens einem Halbleiterchip und Verfahren zu seiner Herstellung |
| JP5000055B2 (ja) * | 2001-09-19 | 2012-08-15 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US7079426B2 (en) * | 2004-09-27 | 2006-07-18 | Intel Corporation | Dynamic multi-Vcc scheme for SRAM cell stability control |
| US7180818B2 (en) * | 2004-11-22 | 2007-02-20 | International Business Machines Corporation | High performance register file with bootstrapped storage supply and method of reading data therefrom |
| US7106620B2 (en) * | 2004-12-30 | 2006-09-12 | International Business Machines Corporation | Memory cell having improved read stability |
| US7436696B2 (en) * | 2006-04-28 | 2008-10-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Read-preferred SRAM cell design |
| US7359272B2 (en) * | 2006-08-18 | 2008-04-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Circuit and method for an SRAM with reduced power consumption |
| US7558145B2 (en) * | 2006-08-31 | 2009-07-07 | Infineon Technologies Ag | Word line control for improving read and write margins |
| US7623405B2 (en) * | 2007-02-15 | 2009-11-24 | Stmicroelectronics, Inc. | SRAM with switchable power supply sets of voltages |
| US20080211513A1 (en) * | 2007-02-15 | 2008-09-04 | Stmicroelectronics, Inc. | Initiation of fuse sensing circuitry and storage of sensed fuse status information |
| US7688669B2 (en) * | 2007-02-15 | 2010-03-30 | Stmicroelectronics, Inc. | Programmable SRAM source bias scheme for use with switchable SRAM power supply sets of voltages |
| US7586806B2 (en) * | 2007-08-27 | 2009-09-08 | International Business Machines Corporation | SRAM active write assist method for improved operational margins |
| US7957177B2 (en) * | 2008-06-05 | 2011-06-07 | Altera Corporation | Static random-access memory with boosted voltages |
| US8189368B2 (en) * | 2009-07-31 | 2012-05-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Cell structure for dual port SRAM |
| US8009463B2 (en) * | 2009-07-31 | 2011-08-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Cell structure for dual port SRAM |
| TWI425509B (zh) * | 2009-11-17 | 2014-02-01 | Univ Hsiuping Sci & Tech | 具放電路徑之雙埠靜態隨機存取記憶體 |
| US9858986B2 (en) * | 2010-08-02 | 2018-01-02 | Texas Instruments Incorporated | Integrated circuit with low power SRAM |
| TWI504259B (zh) * | 2011-01-03 | 2015-10-11 | Himax Imaging Inc | 暗陽補償電路 |
| CN102625057B (zh) * | 2011-01-26 | 2015-03-11 | 英属开曼群岛商恒景科技股份有限公司 | 暗阳补偿电路 |
| US8811068B1 (en) | 2011-05-13 | 2014-08-19 | Suvolta, Inc. | Integrated circuit devices and methods |
| KR101828872B1 (ko) * | 2011-05-23 | 2018-02-14 | 삼성전자주식회사 | 반도체 메모리 디바이스 |
| US8576655B2 (en) | 2011-06-21 | 2013-11-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor memories |
| US8819603B1 (en) | 2011-12-15 | 2014-08-26 | Suvolta, Inc. | Memory circuits and methods of making and designing the same |
| US8942052B2 (en) * | 2012-11-21 | 2015-01-27 | International Business Machines Corporation | Complementary metal-oxide-semiconductor (CMOS) min/max voltage circuit for switching between multiple voltages |
| US9865605B2 (en) * | 2016-01-14 | 2018-01-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory circuit having resistive device coupled with supply voltage line |
| US9659635B1 (en) | 2016-01-29 | 2017-05-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory array with bit-lines connected to different sub-arrays through jumper structures |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3179943B2 (ja) * | 1993-07-12 | 2001-06-25 | 株式会社東芝 | 半導体記憶装置 |
| JP3450896B2 (ja) | 1994-04-01 | 2003-09-29 | 三菱電機株式会社 | 不揮発性メモリ装置 |
| US5422296A (en) * | 1994-04-25 | 1995-06-06 | Motorola, Inc. | Process for forming a static-random-access memory cell |
| JP3188634B2 (ja) * | 1995-10-31 | 2001-07-16 | 松下電器産業株式会社 | データ保持回路 |
| US5726932A (en) | 1996-06-13 | 1998-03-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Trench free SRAM cell structure |
| US5898610A (en) * | 1996-12-31 | 1999-04-27 | Intel Corporation | Method and apparatus for bit cell ground choking for improved memory write margin |
| JPH11213674A (ja) * | 1998-01-20 | 1999-08-06 | Sony Corp | 電圧供給回路 |
| US6157558A (en) | 1999-05-21 | 2000-12-05 | Sandisk Corporation | Content addressable memory cell and array architectures having low transistor counts |
| JP3874584B2 (ja) * | 2000-01-19 | 2007-01-31 | 沖電気工業株式会社 | 強誘電体メモリおよびデータ読み出し方法 |
| US6266269B1 (en) | 2000-06-07 | 2001-07-24 | Xilinx, Inc. | Three terminal non-volatile memory element |
| JP2002368135A (ja) * | 2001-06-12 | 2002-12-20 | Hitachi Ltd | 半導体記憶装置 |
| US6683805B2 (en) * | 2002-02-05 | 2004-01-27 | Ibm Corporation | Suppression of leakage currents in VLSI logic and memory circuits |
-
2002
- 2002-11-08 US US10/290,622 patent/US6891745B2/en not_active Expired - Lifetime
-
2003
- 2003-01-29 TW TW092101932A patent/TW578154B/zh not_active IP Right Cessation
- 2003-10-02 SG SG200305757-7A patent/SG134992A1/en unknown
- 2003-11-07 CN CNB2003101148563A patent/CN100477004C/zh not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108540124A (zh) * | 2018-04-16 | 2018-09-14 | 电子科技大学 | 一种电平转换电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| SG134992A1 (en) | 2007-09-28 |
| CN1499529A (zh) | 2004-05-26 |
| TW200407896A (en) | 2004-05-16 |
| US20040090818A1 (en) | 2004-05-13 |
| US6891745B2 (en) | 2005-05-10 |
| TW578154B (en) | 2004-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100477004C (zh) | 电压提升电路及静态随机存取存储器、半导体装置 | |
| JP2589949B2 (ja) | 記憶セル | |
| US8330496B2 (en) | Semiconductor integrated circuit device | |
| CN102376350B (zh) | 具有容忍变异字元线驱动抑制机制的随机存取存储器 | |
| CN100520958C (zh) | 半导体存储器件 | |
| US20040165414A1 (en) | Semiconductor memory device | |
| CN101727971A (zh) | 一种集成电路结构 | |
| WO2003079368A1 (en) | Low standby power using shadow storage | |
| JP2007328906A (ja) | レベル変換器を備える行デコーダ | |
| US6970374B2 (en) | Low leakage current static random access memory | |
| US10062419B2 (en) | Digtial circuit structures | |
| CN101236969B (zh) | 静态随机存取存储器元件 | |
| KR20100101148A (ko) | 반도체 메모리 및 프로그램 | |
| Ukita et al. | A single-bit-line cross-point cell activation (SCPA) architecture for ultra-low-power SRAM's | |
| US12106802B2 (en) | Storage array having half schmitt inverter | |
| US20240212747A1 (en) | Shared power footer circuit | |
| US5978252A (en) | Ferroelectric memory device having fatigue averaging | |
| KR100409186B1 (ko) | 기록및독출에서독립적으로제어되는메모리셀회로 | |
| CN114496019A (zh) | 字线驱动电路与动态随机存取存储器 | |
| CN105590647B (zh) | 非易失静态随机存取存储器电路 | |
| CN112562756A (zh) | 抗辐射的静态随机存储器单元以及存储器 | |
| US10068638B2 (en) | Apparatus with low power SRAM retention mode | |
| CN214203218U (zh) | 一种静态随机存储单元及存储器 | |
| TW202401434A (zh) | 電力控制裝置、電路及方法 | |
| Chauhan et al. | Characterization of 6T CMOS SRAM in 90nm technology for various leakage reduction techniques |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20090408 |