CN101236969B - 静态随机存取存储器元件 - Google Patents

静态随机存取存储器元件 Download PDF

Info

Publication number
CN101236969B
CN101236969B CN200810006998.0A CN200810006998A CN101236969B CN 101236969 B CN101236969 B CN 101236969B CN 200810006998 A CN200810006998 A CN 200810006998A CN 101236969 B CN101236969 B CN 101236969B
Authority
CN
China
Prior art keywords
grid
electric crystal
contact hole
doped region
conducting layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200810006998.0A
Other languages
English (en)
Other versions
CN101236969A (zh
Inventor
黄怀莹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101236969A publication Critical patent/CN101236969A/zh
Application granted granted Critical
Publication of CN101236969B publication Critical patent/CN101236969B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开一种静态随机存取存储器元件，至少包括一第一反相器；一第二反相器与第一反相器交互耦合；一第一通过栅电晶体，连接第一反相器至一位元线；以及一第二通过栅电晶体，连接第二反相器至一互补位元线；其中，第一通过栅电晶体或第二通过栅电晶体具有一布局结构，其栅极导电层与其源极接触窗间的一第一距离实质不同于其栅极导电层与其漏极接触窗间的一第二距离，以减少因栅极导电层与源极接触窗未对齐所引起的漏电流。

Description

静态随机存取存储器元件
技术领域
本发明涉及一种集成电路设计，特别是涉及一种具有不对称布局结构的存储器元件。 
背景技术
图1是一典型静态随机存取存储器(Static Random Access Memory；SRAM)单元100，这常使用于电子产品的存储器元件中，例如手机、数位相机、个人数位助理以及个人电脑。此静态随机存取存储器元件100包括两交互耦合(Cross-coupled)的反相器102与104。反相器102至少包括一上拉p型金属氧化半导体(PMOS)电晶体106与一下拉n型金属氧化半导体(NMOS)电晶体108。反相器104至少包括一上拉p型金氧半导体电晶体110与一下拉n型金氧半导体电晶体112。PMOS电晶体106与110的源极耦合至一电源供应端Vcc。NMOS电晶体108与112的源极接地或耦合至与电源供应端互补的一电压端Vss。PMOS电晶体106与NMOS电晶体108的栅极互相耦接于一节点114，再耦接PMOS电晶体110与NMOS电晶体112的漏极。PMOS电晶体110与NMOS电晶体112的栅极互相耦接于一节点116，再耦接PMOS电晶体106与NMOS电晶体108的漏极。一第一通过栅电晶体(Pass GateTransistor)118耦接于节点114与一位元线BL之间，一第二通过栅电晶体120耦接于节点116与一互补位元线BLB之间。交互耦合的反相器102与104作为一栓锁，可在节点114与节点116分别储存一数值及其补数。 
图2是图1中的静态随机存取存储器元件的一布局结构200。一第一n型掺杂区202与一第二n型掺杂区208形成于一半导体基材中的p型阱上。一第一p型掺杂区204与一第二p型掺杂区206形成于半导体基材上。一栅极导电层210形成于第一n型掺杂区202之上，并沿其横向覆盖第一n型掺杂区202。一栅极导电层212形成于第一n型掺杂区202与第一p型掺杂区204之上，并沿其横向覆盖第一n型掺杂区202与第一p型掺杂区204。相似地，一栅极导电层216形成于第二n型掺杂区208之上，并沿其横向覆盖第二n型掺杂区208。一栅极导电层214形成于第二n型掺杂区208与第二p型掺杂区206之上，并沿其横向覆盖第二n型掺杂区208与第二p型掺杂区206。栅极导电层210与其下方的第一n型掺杂区202可作为一通过栅电晶体PG(Pass Gate Transistor)。栅极导电层212与其下方的第一n型掺杂区202与第一p型掺杂区204可分别作为一下拉电晶体PD与一上 拉电晶体PU。下拉电晶体PD的源极的一接触窗218、通过栅电晶体PG的漏极的一接触窗222以及通过栅电晶体PG的源极的一接触窗220形成于第一n型掺杂区202上，并由栅极导电层210与栅极导电层212分隔。 
当半导体工艺技术进步时，静态随机存取存储器元件100的布局结构200的尺寸会变得越来越小。因此，栅极导电层210与通过栅电晶体PG的源极的接触窗220也会变得越来越近。这造成栅极导电层210与接触窗220特别易受桥效应(Bridging Effect)影响，这是起因于两者间的空隙不足。这种桥效应可能会引起漏电流。举例而言，因为工艺不同，栅极导电层210可能会向下朝接触窗220移动。所以，会因为栅极导电层210与接触窗220间的接近而产生漏电流。 
因此，所需要的是一存储器元件，具有改善的布局结构，可帮助减少通过栅电晶体PG的栅极与源极间的漏电流。 
发明内容
本发明的主要目的在于，克服现有的静态随机存取存储器元件存在的缺陷，而提供一种新型结构的静态随机存取存储器元件，所要解决的技术问题是使其具有改善的布局结构，可帮助减少通过栅电晶体的栅极与源极间的漏电流，从而更加适于实用。 
本发明的另一目的在于，提供一种新型结构的静态随机存取存储器元件，所要解决的技术问题是使其具有不对称布局结构，可减少栅极导电层与源极接触窗间的漏电流，从而更加适于实用。 
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种静态随机存取存储器元件，其至少包括：一第一反相器；一第二反相器与该第一反相器交互耦合；一第一通过栅电晶体，连接该第一反相器至一位元线；以及一第二通过栅电晶体，连接该第二反相器至一互补位元线；其中，该第一通过栅电晶体或该第二通过栅电晶体具有一布局结构，其栅极导电层与其源极接触窗间的一第一距离不同于其栅极导电层与其漏极接触窗间的一第二距离，以增进该静态随机存取存储器元件的稳定性。 
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。 
前述的静态随机存取存储器元件，其中所述的第一距离长于该第二距离。 
前述的静态随机存取存储器元件，其中所述的第二距离为该第一距离的50至100％。 
前述的静态随机存取存储器元件，其中所述的第一反相器或第二反相器更至少包括一上拉电晶体，具有一布局结构，该布局结构至少包括一栅极导电层与一源极接触窗。 
前述的静态随机存取存储器元件，其中所述的通过栅电晶体的该漏极接触窗、该上拉电晶体的该源极接触窗以及该下拉电晶体的该源极接触窗会对齐。 
前述的静态随机存取存储器元件，其中所述的通过栅电晶体的该栅极导电层与该上拉电晶体及该下拉电晶体的该栅极导电层未对齐。 
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种静态随机存取存储器元件，具有至少一存储单元，其特征在于该静态随机存取存储器元件的布局结构至少包括：一第一掺杂区；一 
第一栅极导电层延伸穿过该第一掺杂区之上，该第一栅极导电层与该第一掺杂区一起作为该存储单元的一通过栅电晶体；一源极接触窗，该通过栅电晶体的该源极接触窗位于一n型掺杂区上的该栅极导电层的一侧；以及一漏极接触窗，该通过栅电晶体的该源极接触窗位于该n型掺杂区上的该栅极导电层的另一侧；其中，该第一栅极导电层与该源极接触窗间的一第一距离不同于该第一栅极导电层与该漏极接触窗间的一第二距离，以增进该静态随机存取存储器元件的稳定性。 
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。 
前述的静态随机存取存储器元件，其中所述的第一距离长于该第二距离。 
前述的静态随机存取存储器元件，其中所述的第二距离为该第一距离的50至100％。 
前述的静态随机存取存储器元件，其中所述的布局结构更至少包括一第二掺杂区，与该第一掺杂区平行相邻。 
前述的静态随机存取存储器元件，其中所述的布局结构更至少包括一第二栅极导电层延伸穿过该第一掺杂区与该第二掺杂区之上，该第二栅极导电层与该第一掺杂区作为一下拉电晶体，该第二栅极导电层与该第二掺杂区作为一上拉电晶体。 
前述的静态随机存取存储器元件，其中所述的布局结构更至少包括： 
一源极接触窗，该下拉电晶体的该源极接触窗位于该第一掺杂区上的该第二栅极导电层的一侧；以及 
一源极接触窗，该上拉电晶体的该源极接触窗位于该第二掺杂区上的该第二栅极导电层的一侧。 
借由上述技术方案，本发明静态随机存取存储器元件至少具有下列优点： 
本发明的一优点就是，本发明提供一种静态随机存取存储器元件，具有不对称布局结构，可减少栅极导电层与源极接触窗间的漏电流。 
本发明的另一优点就是，在本发明所提出的布局结构中，通过栅电晶体的栅极导电层与源极接触窗间所增加的距离并未实质增加存储器单元的面积。 
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明之上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。 
附图说明
图1是一典型静态随机存取存储器元件。 
图2是一静态随机存取存储器元件的一现有布局结构。 
图3是根据本发明一实施例的一静态随机存取存储器元件的一布局结构。 
图4是根据本发明另一实施例的一静态随机存取存储器元件的一布局结构，其中，栅极导电层向上移动。 
图5是根据本发明另一实施例的一静态随机存取存储器元件的一布局结构，其中，栅极导电层向下移动。 
图6A与图6B比较一提出的不对称布局结构与一现有的布局结构。 
图7A与图7B比较所提出的不对称布局结构与不同工艺的现有的布局结构。 
100：静态随机存取存储器元件    312：栅极导电层 
102：反相器                    314：栅极导电层 
104：反相器                    316：栅极导电层 
106：PMOS电晶体                318：接触窗 
108：NMOS电晶体                320：接触窗 
110：PMOS电晶体              322：接触窗 
112：NMOS电晶体              324：接触窗 
114：节点                    326：接触窗 
116：节点                    328：接触窗 
118：第一通过栅电晶体        330：源极接触窗 
120：第二通过栅电晶体        332：源极接触窗 
200：布局结构                334：接触窗 
202：第一n型掺杂区           336：接触窗 
204：第一p型掺杂区           400：布局结构 
206：第二p型掺杂区           402：栅极导电层 
208：第二n型掺杂区           404：栅极导电层 
210：栅极导电层              406：栅极导电层 
212：栅极导电层              408：栅极导电层 
214：栅极导电层              410：源极接触窗 
216：栅极导电层              500：布局结构 
218：接触窗                  502：栅极导电层 
220：接触窗                  504：栅极导电层 
222：接触窗                  506：栅极导电层 
300：布局结构                508：栅极导电层 
302：第一n型掺杂区           510：源极接触窗 
304：第一p型掺杂区           602：节点 
306：第二p型掺杂区           604：节点 
308：第二n型掺杂区           606：节点 
310：栅极导电层              608：节点 
610：节点 
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的静态随机存取存储器元件其具体实施方式、结构、特征及其功效，详细说明如后。 
图3绘示根据本发明一实施例的图1中的静态随机存取存储器元件的一布局结构300。一第一n型掺杂区302与一第二n型掺杂区308形成于一 半导体基材中的p型阱上。一第一p型掺杂区304与一第二p型掺杂区306形成于半导体基材上。一栅极导电层310形成于第一n型掺杂区302之上，并沿其横向覆盖第一n型掺杂区302。一栅极导电层312形成于第一n型掺杂区302与第一p型掺杂区304之上，并沿其横向覆盖第一n型掺杂区302与第一p型掺杂区304。相似地，一栅极导电层316形成于第二n型掺杂区308之上，并沿其横向覆盖第二n型掺杂区308。一栅极导电层314形成于第二n型掺杂区308与第二p型掺杂区306之上，并沿其横向覆盖第二n型掺杂区308与第二p型掺杂区306。栅极导电层310与其下方的第一n型掺杂区302可作为一通过栅电晶体PG1。栅极导电层312与其下方的第一n型掺杂区302与第一p型掺杂区304可分别作为一下拉电晶体PD1与一上拉电晶体PU1。相似地，栅极导电层316与其下方的第二n型掺杂区308可作为一通过栅电晶体PG2。栅极导电层314与其下方的第二n型掺杂区308与第二p型掺杂区306可分别作为一下拉电晶体PD2与一上拉电晶体PU2。 
下拉电晶体PD1的源极的一接触窗318、通过栅电晶体PG1的漏极的一接触窗322以及通过栅电晶体PG1的源极的一接触窗320形成于第一n型掺杂区302上，并由栅极导电层310与栅极导电层312分隔。下拉电晶体PD2的源极的一接触窗324、通过栅电晶体PG2的漏极的一接触窗326以及通过栅电晶体PG2的源极的一接触窗328形成于第二n型掺杂区308上，并由栅极导电层316与栅极导电层314分隔。源极接触窗330与源极接触窗332分别位于第一p型掺杂区304与一第二p型掺杂区306上。接触窗334连接第二p型掺杂区306与栅极导电层312。接触窗336连接第一p型掺杂区304与栅极导电层314。 
布局结构300具有一不对称设计，可帮助减少栅极、源极以及通过栅电晶体间的漏电流。通过栅电晶体PG1的栅极导电层310与源极接触窗320间的距离实质长于通过栅电晶体PG1的栅极导电层310与漏极接触窗322间的距离。通过栅电晶体PG2的栅极导电层316与源极接触窗328间的距离实质长于通过栅电晶体PG2的栅极导电层316与漏极接触窗326间的距离。在此实施例中，栅极导电层310与源极接触窗320间的距离约为栅极导电层310与漏极接触窗322间的距离的100％至200％。接触窗322、332以及324实质对齐时，栅极导电层310与314实质未对齐。 
栅极导电层310与源极接触窗320间的距离越长，可使布局结构300越禁得起工艺变化，不会引起漏电流。以下段落描述由不同工艺所制作的静态随机存取存储器元件的两个范例性布局结构。 
图4绘示一静态随机存取存储器元件的一布局结构400，其中，因为工艺不同，栅极导电层402、404、406以及408向上移动。因为不对称设计，通过栅电晶体PG2的栅极导电层404与源极接触窗410仍然可维持足够的距离。因此，可以减少栅极导电层404与源极接触窗410间的漏电流。 
图5绘示一静态随机存取存储器元件的一布局结构500，其中，因为工艺不同，栅极导电层502、504、506以及508向下移动。因为不对称设计，通过栅电晶体PG1的栅极导电层502与源极接触窗510仍然可维持足够的距离。因此，可以减少栅极导电层502与源极接触窗510间的漏电流。 
图6A至图7B绘示多个图示，比较所提出的不对称布局结构与现有对称的布局结构。请参考图6A，根据本发明所提出的不对称布局结构，节点602、604以及606分别代表一静态随机存取存储器元件中的通过栅电晶体的一漏极接触窗、一源极接触窗以及一栅极导电层。假设节点602与节点606间的距离为30nm，节点606与节点604间的距离为40nm。请参考图6B，节点608、610以及612分别代表一现有静态随机存取存储器元件中的通过栅电晶体的一漏极接触窗、一源极接触窗以及一栅极导电层。假设节点608与节点612间的距离为30nm，节点612与节点610间的距离亦为30nm。 
请参考图7A，因为工艺差异，所提出的布局结构的栅极导电层向右移动，比如说，18nm。结果，节点602与节点606间的距离变为48nm，而节点606与节点604间的距离则变为22nm。请参考图7B，因为同样的工艺差异，现有的布局结构的栅极导电层向右移动18nm。结果，节点602与节点606间的距离变为48nm，而节点606与节点604间的距离则变为12nm。因为节点606与604间的距离大于节点612与610间的距离，故所提出的布局结构可以减少通过栅电晶体的栅极导电层与源极接触窗间的漏电流。 
为静态随机存取存储器元件所提出的不对称布局结构可以减少通过栅电晶体的栅极导电层与源极接触窗间的漏电流，借以减少存储器元件未达最小电量需求的错误率。通过栅电晶体的栅极导电层与源极接触窗间所增加的距离并未实质增加存储器单元的面积。举例而言，若通过栅电晶体的栅极导电层与源极接触窗间的距离增加10nm，存储器单元的面积只增加3.15％。因此，所提出的布局结构并不会对存储器单元的面积造成实质不良的结果。 
由以上的叙述可知，本发明的一优点就是，本发明提供一种静态随机存取存储器元件，具有不对称布局结构，可减少栅极导电层与源极接触窗间的漏电流。 
本发明的另一优点就是，在本发明所提出的布局结构中，通过栅电晶体的栅极导电层与源极接触窗间所增加的距离并未实质增加存储器单元的面积。 
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例公开如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。 

Claims (8)

1.一种静态随机存取存储器元件，其特征在于至少包括：
一第一反相器；
一第二反相器与该第一反相器交互耦合；
一第一通过栅电晶体，连接该第一反相器至一位元线；以及
一第二通过栅电晶体，连接该第二反相器至一互补位元线；
其中，该第一通过栅电晶体与该第二通过栅电晶体各具有一布局结构，其栅极导电层与其源极接触窗间的一第一距离不同于其栅极导电层与其漏极接触窗间的一第二距离，该第一距离大于该第二距离，且小于或等于第二距离的两倍，以增进该静态随机存取存储器元件的稳定性。
2.根据权利要求1所述的静态随机存取存储器元件，其特征在于其中所述的第一反相器或第二反相器更至少包括一上拉电晶体及一下拉电晶体，该上拉电晶体及该下拉电晶体各具有一布局结构，该布局结构至少包括一栅极导电层与一源极接触窗。
3.根据权利要求2所述的静态随机存取存储器元件，其特征在于其中所述的通过栅电晶体的该漏极接触窗、该上拉电晶体的该源极接触窗以及该下拉电晶体的该源极接触窗会对齐。
4.根据权利要求3所述的静态随机存取存储器元件，其特征在于其中所述的通过栅电晶体的该栅极导电层与该上拉电晶体及该下拉电晶体的该栅极导电层未对齐。
5.一种静态随机存取存储器元件，具有至少一存储单元，其特征在于该静态随机存取存储器元件的布局结构至少包括：
一第一掺杂区；
一第一栅极导电层延伸穿过该第一掺杂区之上，该第一栅极导电层与该第一掺杂区一起作为该存储单元的一通过栅电晶体；
一源极接触窗，该通过栅电晶体的该源极接触窗位于一n型掺杂区上的该栅极导电层的一侧；以及
一漏极接触窗，该通过栅电晶体的该源极接触窗位于该n型掺杂区上的该栅极导电层的另一侧；
其中，该第一栅极导电层与该源极接触窗间的一第一距离不同于该第一栅极导电层与该漏极接触窗间的一第二距离，该第一距离大于该第二距离，且小于或等于第二距离的两倍，以增进该静态随机存取存储器元件的稳定性。
6.根据权利要求5所述的静态随机存取存储器元件，其特征在于其中所述的布局结构更至少包括一第二掺杂区，与该第一掺杂区平行相邻。
7.根据权利要求6所述的静态随机存取存储器元件，其特征在于其中所述的布局结构更至少包括一第二栅极导电层延伸穿过该第一掺杂区与该第二掺杂区之上，该第二栅极导电层与该第一掺杂区作为一下拉电晶体，该第二栅极导电层与该第二掺杂区作为一上拉电晶体。
8.根据权利要求7所述的静态随机存取存储器元件，其特征在于其中所述的布局结构更至少包括：
一源极接触窗，该下拉电晶体的该源极接触窗位于该第一掺杂区上的该第二栅极导电层的一侧；以及
一源极接触窗，该上拉电晶体的该源极接触窗位于该第二掺杂区上的该第二栅极导电层的一侧。
CN200810006998.0A 2007-01-29 2008-01-28 静态随机存取存储器元件 Active CN101236969B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/699,089 2007-01-29
US11/699,089 US7869262B2 (en) 2007-01-29 2007-01-29 Memory device with an asymmetric layout structure

Publications (2)

Publication Number Publication Date
CN101236969A CN101236969A (zh) 2008-08-06
CN101236969B true CN101236969B (zh) 2013-02-13

Family

ID=39667769

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810006998.0A Active CN101236969B (zh) 2007-01-29 2008-01-28 静态随机存取存储器元件

Country Status (2)

Country Link
US (1) US7869262B2 (zh)
CN (1) CN101236969B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101623882B1 (ko) * 2009-04-29 2016-05-25 삼성전자주식회사 자기 메모리 소자
US8315084B2 (en) * 2010-03-10 2012-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. Fully balanced dual-port memory cell
KR101914798B1 (ko) * 2010-07-20 2018-11-02 유니버시티 오브 버지니아 페이턴트 파운데이션 메모리 셀
JP5705053B2 (ja) * 2011-07-26 2015-04-22 ルネサスエレクトロニクス株式会社 半導体装置
US8735972B2 (en) * 2011-09-08 2014-05-27 International Business Machines Corporation SRAM cell having recessed storage node connections and method of fabricating same
US8581348B2 (en) * 2011-12-13 2013-11-12 GlobalFoundries, Inc. Semiconductor device with transistor local interconnects
US9946828B2 (en) 2014-10-30 2018-04-17 Samsung Electronics Co., Ltd. Integrated circuit and method of designing layout thereof
US9515077B1 (en) * 2015-12-18 2016-12-06 Taiwan Semiconductor Manufacturing Co., Ltd. Layout of static random access memory cell
US10748911B2 (en) * 2017-11-13 2020-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit for low power SRAM

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6888741B2 (en) * 2002-08-16 2005-05-03 International Business Machines Corporation Secure and static 4T SRAM cells in EDRAM technology
CN1652337A (zh) * 2004-02-03 2005-08-10 国际商业机器公司 静态随机存取存储器单元及制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7023056B2 (en) * 2003-11-26 2006-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell structure
KR100615085B1 (ko) * 2004-01-12 2006-08-22 삼성전자주식회사 노드 콘택 구조체들, 이를 채택하는 반도체소자들, 이를채택하는 에스램 셀들 및 이를 제조하는 방법들
US7485934B2 (en) * 2005-10-25 2009-02-03 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated semiconductor structure for SRAM cells
US7279755B2 (en) * 2005-12-02 2007-10-09 Taiwan Semiconductor Manufacturing Co., Ltd. SRAM cell with improved layout designs
US20070241411A1 (en) * 2006-04-12 2007-10-18 International Business Machines Corporation Structures and methods for forming sram cells with self-aligned contacts

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6888741B2 (en) * 2002-08-16 2005-05-03 International Business Machines Corporation Secure and static 4T SRAM cells in EDRAM technology
CN1652337A (zh) * 2004-02-03 2005-08-10 国际商业机器公司 静态随机存取存储器单元及制造方法

Also Published As

Publication number Publication date
US20080180980A1 (en) 2008-07-31
CN101236969A (zh) 2008-08-06
US7869262B2 (en) 2011-01-11

Similar Documents

Publication Publication Date Title
CN101236969B (zh) 静态随机存取存储器元件
CN100397658C (zh) 具有减少外部能量粒子冲击的半导体装置
TW201435909A (zh) 電子元件以及佈局元件
US10950597B2 (en) Electrostatic protection circuit and a semiconductor structure
US20120182793A1 (en) Asymmetric silicon-on-insulator sram cell
CN102779837B (zh) 一种六晶体管静态随机存储器单元及其制作方法
TWI550854B (zh) 用於穿隧場效電晶體（ｔｆｅｔ）的異質袋
WO2019245687A1 (en) A high density negative differential resistance based memory
CN106463509A (zh) 基于负微分电阻的存储器
CN104795395A (zh) 静态随机存储器及其形成方法
TWI237824B (en) Semiconductor memory apparatus
US8704376B2 (en) Layout of memory strap cell
Shin et al. Logic‐In‐Memory Characteristics of Reconfigurable Feedback Field‐Effect Transistors with Double‐Gated Structure
CN104217753A (zh) Sram单元
US10541244B1 (en) Layout pattern for static random access memory
TWI271849B (en) ESD protection circuit and method
Tanakamaru et al. A 0.5 V operation, 32% lower active power, 42% lower leakage current, ferroelectric 6T-SRAM with V TH self-adjusting function for 60% larger St atic Noise Margin
CN104579308A (zh) 一种改善电平转换电路负偏压温度不稳定性的恢复电路
US10290667B2 (en) Front-illuminated photosensitive logic cell
CN104751876A (zh) 双端口sram结构
Goel et al. Gate leakage and its reduction in deep submicron SRAM
CN112687691B (zh) 一种存储器件以及电子装置
US11676917B2 (en) Active protection circuits for semiconductor devices
Tanakamaru et al. A 0.5-V six-transistor static random access memory with ferroelectric-gate field effect transistors
Duari et al. Dual-Port 8T SRAM Cell Design with Shorted Gate FinFET for Leakage Reduction and Improved Stability

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant