CN100520958C - 半导体存储器件 - Google Patents

半导体存储器件 Download PDF

Info

Publication number
CN100520958C
CN100520958C CNB2006100847206A CN200610084720A CN100520958C CN 100520958 C CN100520958 C CN 100520958C CN B2006100847206 A CNB2006100847206 A CN B2006100847206A CN 200610084720 A CN200610084720 A CN 200610084720A CN 100520958 C CN100520958 C CN 100520958C
Authority
CN
China
Prior art keywords
storage unit
data
transistor
mos transistor
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006100847206A
Other languages
English (en)
Other versions
CN1866396A (zh
Inventor
金原旭成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1866396A publication Critical patent/CN1866396A/zh
Application granted granted Critical
Publication of CN100520958C publication Critical patent/CN100520958C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明提供一种常规电压下不加长字线激活时间而用低电压也能高速执行写入运作的半导体存储器件。具有：由2个NMOS晶体管(MN5、MN6)构成并将其各自的源极连接到接地电位且一晶体管(MN5)的漏极连接一条位线(BIT)而另一晶体管(MN6)的漏极连接另一条位线(NBIT)的写入电路(101)；以及产生写入数据(DI)的反相数据与写入用列选择信号(CW)的逻辑积(NDCW)并将该逻辑积(NDCW)输入到一晶体管(MN5)的栅极而且产生写入数据(DI)与写入用列选择信号(CW)的逻辑积(DCW)并将该逻辑积(DCW)输入到第1晶体管(MN6)的栅极的列选择和数据输入电路(102)。

Description

半导体存储器件
技术领域
本发明涉及半导体存储器件，尤其涉及其写入方式。
背景技术
参照图6的电路图，说明作为已有半导体存储器件的一个例子的SRAM。
如图6所示，将存储单元100配置成阵列状，并将各存储单元100分别连接到字线WL、位线对(BIT、NBIT)。
存储单元100如图7所示，利用共6个晶体管构成SRAM存储单元，这6个晶体管为：2个PMOS负载用晶体管MP1和MP2、2个NMOS驱动用晶体管MN1和MN2以及2个NMOS传送用(access)晶体管MN3和MN4。
即，将2个传送用晶体管MN3、MN4的栅极连接字线WL，将其漏极分别连接位线对BIT、NBIT。将2个负载用晶体管MP1、MP2的源极连接VDD(电源电位)，2个驱动用晶体管MN1、MN2的源极连接VSS(接地电位)。将负载用晶体管MP1的漏极连接驱动用晶体管MN3的源极、驱动用晶体管MN1的漏极、负载用晶体管MP2的栅极和驱动用晶体管MN2的栅极。将负载用晶体管MP2的漏极连接传送用晶体管MN4的源极、驱动用晶体管MN2的漏极、负载用晶体管MP1的栅极和驱动用晶体管MN1的栅极。
又，如图6所示，在位线对BIT、NBIT上连接预充电电路103、读出用列选择器104、写入用列选择器701，而且设置2个PMOS晶体管MP5、MP6，以便使存储单元100保持的数据DATA、NDATA反相。这些晶体管MP5、MP6各自的源极连接VDD，并且晶体管MP5的栅极连接位线NBIT，漏极连接位线BIT，而晶体管MP6的栅极连接位线BIT，漏极连接位线NBIT。
上述预充电电路103由3个PMOS晶体管MP7、MP8、MP9构成，其各自的栅极上输入预充电信号MPC，晶体管MP7的源极连接VDD，漏极连接位线BIT，而且晶体管MP8的源极连接VDD，漏极连接位线NBIT，晶体管MP9的源极和漏极分别连接位线BIT和NBIT。
上述读出用列选择器104由2个PMOS晶体管MP3、MP4构成，并且其各自的栅极输入读出用列选择信号CR。将晶体管MP3的漏极连接位线BIT，晶体管MP4的漏极连接位线NBIT。又将这些晶体管MP3和MP4的源极连接读出电路105，读出电路105则通过该读出用列选择器104连接到位线BIT、NBIT。
上述写入用列选择器701由2个NMOS晶体管MN7、MN8构成，并且其各自的栅极上输入写入用列选择信号CW。将晶体管MN7的漏极连接位线BIT，晶体管MN8的漏极连接位线NBIT。写入电路702由2个NMOS晶体管MN9、MN10构成，并将其各自的源极连接VSS，在晶体管MN9的栅极输入写入数据DI的反相数据，在晶体管MN10的栅极输入写入数据DI。然后，连接晶体管MN7的源极和晶体管MN9的漏极，连接晶体管MN8的源极和晶体管MN10的漏极。
参照图8，说明用低于常规电压的电压进行写入时的上述组成的半导体存储器件的运作。
启动写入时，预充电信号NPC为非激活状态，消除位线对BIT、NBIT的预充电。同时，写入用列选择信号CW为激活状态，根据数据信号DI、数据DI的反相数据，使位线对BIT、NBIT中一方的电位从VDD跌落。
这时，晶体管的驱动能力因电压低而降低，所以在字线WL激活的期间不能充分选出位线对BIT、NBIT中一方的电位，如图8所示，不能使存储单元100保持的数据DATA、NDATA反相。
为了解决这点，将字线WL的激活时间(脉冲宽度)设定得长，以充分选出位线对BIT、NBIT的电位，从而能使存储单元10的保持数据DATA、NDATA反相。
例如JP2001—196904A中揭示了在宽大的工作电压范围调整脉冲宽度的发明。
然而，依据低电压加长字线WL的激活时间(脉冲宽度)时，使常规电压下，字线WL的激活时间加长得超过需要的时间，存在工作频率降低的问题。还存在需要适应工作电压的外部命令的问题。
因此，本发明的目的在于提供一种在常规电压下不加长字线激活时间而能用低电压执行高速写入运作的半导体存储器件。
发明内容
为了达到上述目的，本发明的半导体存储器件，包含由2个N型晶体管构成并将其各自的源极连接到接地电位，而且一N型晶体管的漏极连接一条位线，而另一N型晶体管的漏极连接另一条位线的写入电路；以及产生写入数据的反相数据与写入用列选择信号的逻辑积，并将该逻辑积输入到所述一N型晶体管的栅极，而且产生所述写入数据与所述写入用列选择信号的逻辑积，并将该逻辑积输入到所述另一N型晶体管的栅极的列选择和数据输入电路。
根据上述组成，以不通过选择电路的方式将写入电路的N型晶体管的源极连接到接地电位，漏极连接到位线，从而在写入时，电路仅为1级N型晶体管，所以可在常规电压下不加长字线激活时间，而在低于常规电压的电压下高速选出位线电位，能电压低且高速地进行写入。而且，不需要适应工作电压的外部命令。
又，本发明的半导体存储器件，将写入电路的2个N型晶体管的源极分别连接负电位。
根据该组成，在写入时，使位线的电位为负电位，即便用低于常规电压的电压也能进一步高速写入。
又，本发明的半导体存储器件，存储单元利用2个PMOS负载用晶体管；2个NMOS驱动用晶体管；以及2个NMOS传送用晶体管，构成SRAM存储单元，并且在写入时，对连接非选择字线的存储单元的至少2个NMOS传送用晶体管施加负向偏压。
根据该组成，在写入时，使位线的电位为负电位，对所述位线上连接的非选择字线的存储单元的传送用晶体管施加负向偏压，从而非选择字线上连接的存储单元的传送用晶体管成为非导通状态，即使位线的电位为负电压，也保持连接非选择字线的存储单元的数据。
又，本发明的半导体存储器件，所述列选择和数据输入电路根据所述写入用列选择信号的输入，激活所述写入电路的N型晶体管。
根据该组成，能根据写入用列选择信号的输入执行写入运作。
又，本发明的半导体存储器件，对所述写入电路的N型晶体管施加正向偏压。
根据该组成，能利用施加正向偏压进一步高速地写入。
综上所述，本发明的半导体存储器件具有在常规电压下不加长字线激活时间，而能在低于常规电压的电压下高速选出位线的电位，即便用低电压也能高速写入的效果。
附图说明
图1是本发明实施方式1的半导体存储器件的电路图。
图2是示出该半导体存储器件的写入运作的特性图。
图3是本发明实施方式2的半导体存储器件的电路图。
图4是该半导体存储器件的存储单元的电路图。
图5是示出该半导体存储器件的写入运作的特性图。
图6是已有半导体存储器件的电路图。
图7是该半导体存储器件的存储单元的电路图。
图8是示出该半导体存储器件的写入运作的特性图。
具体实施方式
下面，参考附图说明本发明的实施方式。对与图6的背景技术(已有)的半导体存储器件的组成部分、图7的存储单元的组成部分相同的组成部分标注相同的标号，省略其说明。
实施方式1
图1是本发明实施方式1的半导体存储器件的组成图。
本发明的实施方式1中，设置写入电路101；以及列选择和数据输入电路102，以代替背景技术的写入用列选择器701和写入电路702。存储单元100的电路与图7的电路相同。
写入电路101由2个NMOS晶体管MN5、MN6构成，并将其各自的源极连接VSS，将晶体管MN5的漏极连接位线BIT，将N型晶体管MN6的漏极连接位线NBIT。
列选择和数据输入电路102产生写入数据DI的反相数据与写入用列选择信号CW的逻辑积NDCW，并且产生写入数据DI与写入用列选择信号CW的逻辑积DCW。然后，在写入电路101的晶体管MN5的栅极上输入列选择和数据输入电路102产生的逻辑积NDCW，在晶体管MN6的栅极上输入列选择和数据输入电路产生的逻辑积DCW。
参考图2，说明上述组成在低电压下的写入时的运作。决定选择连接字线WL0的存储单元100。
在字线WL0激活前，预充电信号NPC为高电平(下文称为“H”)，使预充电消除，并使数据输入信号DI输入低电平(下文称为“L”)，接着使写入用列选择信号CW为H。因此，激活逻辑积NDCW，并激活写入电路101的晶体管MN5。接着，作为列信号的字线WL0为H(被激活)时，使位线BIT的电位从VDD跌落到VSS。
这时，位线BIT、NBIT上连接的写入电路101仅为1级晶体管MN5和MN6，所以即便用低于常规电压的电压也能使位线BIT的电位高速跌落到VSS。因此，能高速改写存储单元100的内部数据DATA、NDATA。
综上所述，根据本实施方式1，则不通过选择器电路而直接将写入电路(缓存器)101连接到位线BIT、NBIT，从而写入中需要的电路仅为1级晶体管MN5、MN6，写入时在常规电压下不加长字线WL的激活时间而能在低电压下高速选出位线BIT的电位，即便用低电压也能以工作频率不降低的方式高速写入。而且，也可不需要适应工作电压的外部命令。
再者，通过对构成写入电路101的N型晶体管MN5、MN6施加正向偏压，使位线BIT的电位进一步高速地降低到VSS，能高速切换存储单元的内部数据DATA、NDATA，可高速写入。
当然，数据输入信号DI为H时也相同。
实施方式2
图3是本发明实施方式2的半导体存储器件的组成图。
上述实施方式1的组成中，将写入电路101的晶体管MN5、MN6的源极连接到VSS，但本实施方式2中，将晶体管MN5、MN6的源极连接到设定成负电位的负电源电路401，使写入时位线BIT、NBIT为负电位。
如图4所示，各列的存储单元100的4个NMOS晶体管(即2个驱动用晶体管MN1、MN2和2个传送用晶体管MN3、MN4)的衬底分别连接电位VSSB0、……、VSSBn-1。通过使该衬底电位VSSB0、……、VSSBn-1为电压VSS的电位，对4个NMOS晶体管MN1、MN2、MN3、MN4施加负向偏压。
参考图5，说明上述组成在低电压下写入时的运作。决定选择连接字线WL0的存储单元100。
在字线WL0激活前，预充电信号NPC为高电平(下文称为“H”)，使预充电消除，并使数据输入信号DI输入低电平(下文称为“L”)，接着使写入用列选择信号CW为H。因此，激活逻辑积NDCW，并激活写入电路101的晶体管MN5。接着，作为列信号的字线WL0为H(被激活)时，使字线WL0激活的存储单元的电位(位线BIT的电位)从VDD跌落到负电位。
这时，位线BIT、NBIT上连接的写入中需要的电路仅由1级晶体管MN5和MN6构成，并且由于使源极为负电位，即便用低电压也能使位线BIT的电位高速往低于VSS的电位降低。因此，能高速改写存储单元100的内部数据DATA、NDATA。
又，字线WL0为H时，同时或提前将非选择字线的源极电位VSSB1、VSSB2、……、VSSBn-1设定成低于VSS的电位，对写入时取为负电位的位线BIT、NBIT上连接的非选择字线的存储单元100的传送用晶体管MN3、MN4(和驱动用晶体管MN1、MN2)施加负向偏压。因此，非选择字线上连接的存储单元100的传送用晶体管MN3、MN4变成非导通状态，即使位线BIT、NBIT的电位为负电位，也保持非选择字线上连接的存储单元100的数据。
综上所述，根据本实施方式2，则不通过选择器电路而直接将写入电路(缓存器)101连接到位线BIT、NBIT，从而写入中需要的电路仅为1级晶体管MN5、MN6，而且将写入电路101的NMOS晶体管MN5、MN6的源极连接到负电源电路401，使写入时位线BIT、NBIT的电位为负电位，从而在常规电压下不加长字线WL的激活时间而用低电压也能以工作频率不降低的方式高速写入。而且，也可不需要适应工作电压的外部命令。
再者，通过对构成写入电路101的N型晶体管MN5、MN6施加正向偏压，使位线BIT的电位进一步高速地降低到VSS，能高速切换存储单元的内部数据DATA、NDATA，可高速写入。
当然，数据输入信号DI为H时也相同。
工业上的实用性
本发明的半导体存储器件的特征为：不通过写入用列选择器而直接将写入电路(缓存器)连接到位线，因此对高速且低电压运作的半导体存储器件有用。

Claims (7)

1、一种半导体存储器件，具有：
配置成栅格状的多个存储单元；
激活所述各存储单元的字线；以及
一对连接所述各存储单元的位线，其特征在于，包含
仅由2个N型MOS晶体管构成并将其各自的源极连接到接地电位，而且一N型MOS晶体管的漏极连接一条位线，而另一N型MOS晶体管的漏极连接另一条位线的写入电路；以及
产生写入数据的反相数据与写入用列选择信号的逻辑积，并将该逻辑积输入到所述一N型MOS晶体管的栅极，而且产生所述写入数据与所述写入用列选择信号的逻辑积，并将该逻辑积输入到所述另一N型MOS晶体管的栅极的列选择和数据输入电路。
2、如权利要求1中所述的半导体存储器件，其特征在于，
所述列选择和数据输入电路，根据写入数据的反向数据和写入用列选择信号的逻辑积，激活所述写入电路的N型MOS晶体管。
3、如权利要求1中所述的半导体存储器件，其特征在于，
对所述写入电路的2个N型MOS晶体管施加正向偏压。
4、一种半导体存储器件，具有：
配置成栅格状的多个存储单元；
激活所述各存储单元的字线；以及
一对连接所述各存储单元的位线，其特征在于，包含
仅由2个N型MOS晶体管构成并将其各自的源极连接到负电位，而且一N型MOS晶体管的漏极连接一条位线，而另一N型MOS晶体管的漏极连接另一条位线的写入电路；以及
产生写入数据的反相数据与写入用列选择信号的逻辑积，并将该逻辑积输入到所述一N型MOS晶体管的栅极，而且产生所述写入数据与所述写入用列选择信号的逻辑积，并将该逻辑积输入到所述另一N型MOS晶体管的栅极的列选择和数据输入电路。
5、如权利要求4中所述的半导体存储器件，其特征在于，
所述列选择和数据输入电路，根据写入数据的反向数据和写入用列选择信号的逻辑积，激活所述写入电路的N型晶体管。
6、如权利要求4中所述的半导体存储器件，其特征在于，
所述存储单元利用2个PMOS负载用晶体管；2个NMOS驱动用晶体管；以及2个NMOS传送用晶体管，构成SRAM存储单元，并且
在写入时，对连接非选择字线的存储单元的2个NMOS传送用晶体管施加负向偏压。
7、如权利要求4中所述的半导体存储器件，其特征在于，
对所述写入电路的2个N型MOS晶体管施加正向偏压。
CNB2006100847206A 2005-05-20 2006-05-18 半导体存储器件 Expired - Fee Related CN100520958C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005147429A JP2006323950A (ja) 2005-05-20 2005-05-20 半導体記憶装置
JP2005147429 2005-05-20

Publications (2)

Publication Number Publication Date
CN1866396A CN1866396A (zh) 2006-11-22
CN100520958C true CN100520958C (zh) 2009-07-29

Family

ID=37425389

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100847206A Expired - Fee Related CN100520958C (zh) 2005-05-20 2006-05-18 半导体存储器件

Country Status (3)

Country Link
US (1) US7366007B2 (zh)
JP (1) JP2006323950A (zh)
CN (1) CN100520958C (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7420835B2 (en) * 2006-11-30 2008-09-02 Taiwan Semiconductor Manufacturing Co. Ltd. Single-port SRAM with improved read and write margins
US7646658B2 (en) * 2007-05-31 2010-01-12 Qualcomm Incorporated Memory device with delay tracking for improved timing margin
JP4579965B2 (ja) * 2007-12-19 2010-11-10 パナソニック株式会社 半導体記憶装置
JP5256512B2 (ja) * 2008-06-06 2013-08-07 ルネサスエレクトロニクス株式会社 半導体記憶装置
US7800959B2 (en) * 2008-09-19 2010-09-21 Freescale Semiconductor, Inc. Memory having self-timed bit line boost circuit and method therefor
US8120975B2 (en) * 2009-01-29 2012-02-21 Freescale Semiconductor, Inc. Memory having negative voltage write assist circuit and method therefor
JP4802257B2 (ja) * 2009-03-16 2011-10-26 株式会社東芝 半導体記憶装置
JP5264611B2 (ja) * 2009-04-28 2013-08-14 パナソニック株式会社 半導体記憶装置
US11399153B2 (en) 2009-08-26 2022-07-26 Teladoc Health, Inc. Portable telepresence apparatus
US8384755B2 (en) 2009-08-26 2013-02-26 Intouch Technologies, Inc. Portable remote presence robot
JP2012069214A (ja) 2010-09-24 2012-04-05 Toshiba Corp ビット線負電位回路および半導体記憶装置
KR20120093531A (ko) 2011-02-15 2012-08-23 삼성전자주식회사 음 전압 생성기 및 반도체 메모리 장치
WO2015033491A1 (ja) * 2013-09-09 2015-03-12 パナソニック株式会社 半導体記憶装置およびセンスアンプ回路
JP6451177B2 (ja) 2014-09-25 2019-01-16 株式会社ソシオネクスト スタティックｒａｍおよびスタティックｒａｍを搭載する半導体装置
US9672898B1 (en) * 2016-08-15 2017-06-06 Samsung Electronics Co., Ltd. Read column select negative boost driver circuit, system, and method
WO2020003519A1 (ja) * 2018-06-29 2020-01-02 株式会社ソシオネクスト 半導体記憶装置およびデータ書き込み方法
CN111223868A (zh) * 2018-11-27 2020-06-02 钰成投资股份有限公司 半导体非挥发性存储元件结构

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0199458B1 (en) * 1985-03-18 1990-09-05 Nec Corporation Memory circuit having an improved writing scheme
JP3085073B2 (ja) * 1994-01-24 2000-09-04 富士通株式会社 スタティックｒａｍ
JPH09139086A (ja) * 1995-11-15 1997-05-27 Oki Electric Ind Co Ltd 半導体メモリ回路
JPH09231770A (ja) 1996-01-19 1997-09-05 Sgs Thomson Microelectron Inc メモリセルへの書込を終了させる回路及び方法
JPH1092183A (ja) * 1996-09-13 1998-04-10 Hitachi Ltd 半導体記憶装置
JP3085455B2 (ja) * 1997-06-25 2000-09-11 日本電気株式会社 スタティックｒａｍ
JP2001196904A (ja) 2000-01-13 2001-07-19 Mitsubishi Electric Corp 半導体集積回路
US6166946A (en) * 2000-01-21 2000-12-26 Hewlett-Packard Company System and method for writing to and reading from a memory cell
JP4656714B2 (ja) * 2000-10-10 2011-03-23 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP2002298586A (ja) * 2001-04-02 2002-10-11 Nec Corp 半導体記憶装置のデータ書き込み方法及び半導体記憶装置
JP3828847B2 (ja) * 2002-09-05 2006-10-04 日本テキサス・インスツルメンツ株式会社 半導体記憶装置
US6917536B1 (en) * 2002-09-13 2005-07-12 Lattice Semiconductor Corporation Memory access circuit and method for reading and writing data with the same clock signal
US6901003B2 (en) 2003-07-10 2005-05-31 International Business Machines Corporation Lower power and reduced device split local and continuous bitline for domino read SRAMs
JP4397195B2 (ja) * 2003-08-26 2010-01-13 日本電信電話株式会社 メモリ回路
US7283417B2 (en) * 2005-02-09 2007-10-16 International Business Machines Corporation Write control circuitry and method for a memory array configured with multiple memory subarrays

Also Published As

Publication number Publication date
US20060262635A1 (en) 2006-11-23
US7366007B2 (en) 2008-04-29
JP2006323950A (ja) 2006-11-30
CN1866396A (zh) 2006-11-22

Similar Documents

Publication Publication Date Title
CN100520958C (zh) 半导体存储器件
US10229732B2 (en) Semiconductor device
US7630229B2 (en) Semiconductor memory device
TWI485705B (zh) 具備列式讀取及／或寫入輔助電路之記憶體電路
CN100447896C (zh) 半导体存储装置
US7978562B2 (en) Semiconductor memory device
US8391097B2 (en) Memory word-line driver having reduced power consumption
JP2007103629A (ja) 半導体記憶装置
JP2007122814A (ja) 半導体集積回路及びリーク電流低減方法
CN101165806A (zh) 半导体存储器件
KR20100101148A (ko) 반도체 메모리 및 프로그램
JP2005085454A (ja) メモリアレイを含む集積回路装置、およびセンスアンプを有するメモリを組込んだ集積回路装置においてパワーゲートするための方法
US7885092B2 (en) Semiconductor storage device and operation method thereof
US7158404B2 (en) Power management circuit and memory cell
US7489581B2 (en) Semiconductor memory
JP5745668B2 (ja) 半導体装置
JP2010287287A (ja) 半導体装置
KR101696702B1 (ko) 정적 랜덤 액세스 메모리 및 그 구동 방법
JP2013246858A (ja) 半導体装置
KR20050119235A (ko) 반도체 메모리 장치의 셀 구동전압 제어회로 및 그 방법
JP2015135721A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090729

Termination date: 20110518