CN100456390C - 多模式多级的充电泵 - Google Patents

多模式多级的充电泵 Download PDF

Info

Publication number
CN100456390C
CN100456390C CN 200510083353 CN200510083353A CN100456390C CN 100456390 C CN100456390 C CN 100456390C CN 200510083353 CN200510083353 CN 200510083353 CN 200510083353 A CN200510083353 A CN 200510083353A CN 100456390 C CN100456390 C CN 100456390C
Authority
CN
China
Prior art keywords
stage
coupled
node
circuit
clock
Prior art date
Application number
CN 200510083353
Other languages
English (en)
Other versions
CN1825485A (zh
Inventor
林俞伸
林永丰
洪俊雄
陈耕晖
Original Assignee
旺宏电子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US11/064,920 priority Critical patent/US7595682B2/en
Priority to US11/064,920 priority
Application filed by 旺宏电子股份有限公司 filed Critical 旺宏电子股份有限公司
Publication of CN1825485A publication Critical patent/CN1825485A/zh
Application granted granted Critical
Publication of CN100456390C publication Critical patent/CN100456390C/zh

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073Charge pumps of the SCHENKEL type
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073Charge pumps of the SCHENKEL type
    • H02M2003/075Charge pumps of the SCHENKEL type including a plurality of stages and two sets of clock signals, one set for the odd and one set for the even numbered stages

Abstract

一种多模式充电泵电路具有对应子一组时钟信号的单一的充电泵。于一第一模式下所提供的这组时钟信号具有可变频率,此可变频率为一第一供应电位与温度的函数;而于一第二模式下所提供的这组时钟信号具有可变频率,此可变频率为一第二供应电位与温度的函数。电路设计在第一模式期间将所有级串联,以便产生较高电压输出,且电路设计在第二模式期间将多级的子集串联同时禁能其它级,以便产生较低电压输出。一个预充电电路亦被提供,其于第二模式下操作充当一供应源节点,并于第一模式下操作充当预充电/箝位器。

Description

多模式多级的充电泵

技术领域

本发明涉及充电泵电路,其包含使用于具有多模式操作的集成电路的充 电泵电路。

背景技术

充电泵使用于集成电路设计,以提供高于集成电路可利用的供应电位的 负电压及正电压。在某些集成电路中,需要一个以上的充电泵以适合于集成 电路上的不同模式的搮作,或适合于集成电路上的不同电路模块。在集成电 路上的充电泵适合于特定模式的操作或电路模块,以使充电泵的性能符合以 诸如输出电压电平、输出电流电平与反应性的这些参数被驱动的负栽的需 求。

举例而言,在包含闪存的集成电路装置中,在一读取模式期间可使用一 第一充电泵,而在一编程或擦除模式期间可使用一第二充电泵。在读取模式 期间所使用的充电泵,是将连接至字符线驱动器并具有一相当高电容负载的 一个输出节点维持于高于供应电位的相当小增量且必须支持快速反应时间

的电压(一般是4至5伏特)。在编程或擦除模式期间所使用的充电泵提供相 当高的电压(一般是7至10伏特),其应尽可能一致,以便维持遍及整个存 储器阵列的一致的编程或擦除性能。

充电泵常以串联配置的多级来实施,其中各级提供一个电压升压的增 量。因此,高电压的充电泵的串联级数常比低电压的充电泵的串联级数来得 多。经由研究可知,藉由选择性地增加或减少操作中的级数,多级的充电泵 中串联的数级可用以提供高电压与低电压模式。另外,多级的充电泵可以是 对供应电位的改变、提供来驱动充电泵的时钟频率的改变、以及由充电泵所 驱动的负栽的改变是4艮敏感的。因此,已经JC^数种技术以补偿这些改变。 代表性的多级的充电泵技术披露于美国专利第5,781,473号、美国专利第 5, 801, 987号、美国专利第6, 486,728号以及我们本身所取得的美国专利第 6, 573, 780号。

一种具有多模式的集成电路的现有技术构造示于图1中。图1的集成电

路包含一非易失性存储器阵列10,其包含在方块ll中具有对应组的字符线 驱动器的一字符线译码器、 一行译码器12、及一对应组的行选通门13。 一 第一充电泵14(读取)是在读取模式期间使用,而一第二充电泵25是在编程

与擦除模式期间使用。

第一充电泵14的输出輛接至一读取调整器15,并驱动一字符线电源节 点AVX,其具有相当的负栽电容,以节点AVX上的电^号17表示。漏电流 允许负载电容17上的电压以随着集成电路的温度改变的速率降低,第一充 电泵14被四相时钟18所驱动,四相时钟18是由一读取电平检测器19所回 授控制。四相时钟18是由将时钟致能或禁能的一控制逻辑块20所控制。第 一充电泵对应一"慢时钟(slow clock) "21而受到对应于输入地址的一地址 转变检测ATD系统22所致能,"慢时钟"21操作以在低的读取活动之间隔期 间定期地致能第一充电泵14,藉以维持节点AVX的电压,以使集成电路快速 地反应读取亊件。ATD系统22是在读取亊件期间基于输入地址的转变是主动 的,并在主动使用的周期期间维持节点AVX上的电压于期望读取电位。

第二充电泵25的输出(编程/擦除)耦接至一编程/擦除模式调整器26, 并在编程与擦除模式期间驱动一位线电源节点VPP,其在编程或擦除操作期 间经由行选通门13耦接至阵列中,由第二充电泵25所驱动的负载电容并未 显示于图中。然而,为了更一致的编程与擦除结果,理想上是可使电源节点 VPP在编程与擦除操作期间具有一致的电压电平。另外,在读取模式期间, 电源节点VPP典型地被以高于字符线电源节点AVX的电压驱动。

第二充电泵25由一第二种四相时钟27所驱动,第二种四相时钟27是 由一编程与擦除电平检测器28所回授控制。第二充电泵25与第二种四相时 钟27适合于编程与擦除模式,藉以具有需要符合系统规格而以不同的时钟 频率操作的不同数目的充电泵级。于此例子的第二充电泵是在为存储器阵列 10执行编程与擦除算法期间由一状态机29致能。状态机29对应一命令译码 器30而被管理, 一般是对应于数据总线31上的数据信号及被施加至芯片的 其它控制信号。

如图l所示,具有一个以上的操作模式并需要数个充电泵以供多模式用 的类似闪存装置的现有技术集成电路, 一般是需要以支持时钟与其它逻辑的 一个以上的充电泵电路。充电泵是相当大的电路,在集成电路上占空间的电

容器与其它组件。

理想上是可以提供让多模式电路用的充电泵技术,其节省在一集成电路 上的空间并改善集成电路的搡作效率。

发明内容

本发明提供一种多模式充电泵电路,其包含对应于一组时钟信号的具有 单一充电泵的数个实施例。多模式充电泵的实施例包含多级,其利用电路以 在第一模式期间将所有级设成串联以便产生较高电压输出,并在第二模式期 间将多级的子集设成串联同时禁能其它级,以便产生较低的电压输出,同时 于这两种模式下维持高充电泵效率。

说明于此的多模式充电泵的实施例包含一预充电电路,其耦接到至少一 对应级,并可于第一模式下以将较高的电压从前级至多模式充电泵中的相对

应的级的传送予以致能的方式搡作,且可于第二模式下以下述方式操作:藉 由譬如使用具有连接至一供应电位电源的 一漏极且将低电压施加至其栅极 的一 PM0S晶体管,来耦接输入供应电位至相对应的级而没有显著的电压损 失,并将较高的电压从前级至相对应的级的传送予以禁能。于此上下文的显 著的电压损失类似于从线性模式操作的晶体管的阈值降低的电压损失。

说明于此的预充电电路包含: 一第一PMOS晶体管,其具有耦接至一供 应电位电源的一源极接点、耦接至供应源节点的一漏极接点、以及一栅极; 一第二 PM0S晶体管,其具有耦接至电源节点的一源极接点、耦接至第一 PM0S 晶体管的栅极的一漏极接点、以及耦接至一控制节点的一栅极;以及一NM0S 晶体管,其具有耥接至一参考供应源的一源极接点、辆接至第一 PM0S晶体 管的栅极的一漏极接点、以及耦接至控制节点的一栅极。当控制节点位于高 电位时,笫一 PM0S晶体管的栅极受到低电压偏压,并传送供应电位至供应 源节点而没有显著的电压损失。

在多模式充电泵的实施例中所提供的电路,用以于一第一模式提供一组 具有可变频率的时钟信号,其频率为一第一供应电位与温度的函数,并于一 第二模式下提供具有可变频率的时钟信号,其频率为一第二供应电位与温度 的函数。在一例子中,第一函数对供应电位的改变呈一逆反关系且对于温度 的改变相当不敏感,而第二函数对于温度的改变具有一直接关系且对供应电 位的改变相当不敏感。

说明于此的充电泵设备包含多级,该多级包含一第一级、 一最终级、以 及串联配置在第 一与最终级之间的一个或多个中间级。每个级包含一供应源 节点、 一输出节点与一通门.通门配置成用以在供应源节点处于较高电压时 将供应源节点耦接至输出节点,并用以在输出节点处于较高电压时阻挡电荷 从输出节点回流至供应源节点。第一级的供应源节点耦接至一电源电压。中 间级的各个供应源节点耦接至在多级中的各前级的输出节点。在多级中的最 终级的供应源节点耥接至其前级的输出节点,而其输出节点一般经由 一 电压 调节器耦接至所欲由充电泵驱动的一负载。第一多个充电升压电路耦接至在 多级中的中间级与最终级的供应源节点。另外,第二多个充电升压电路耦接 至第一级、中间级与最终级的通门。

具有如上所述的第一与第二状态的一个或多个预充电电路分别耦接至 一个或多个中间级与最终级的供应源节点。预充电电i^利用以设计多个充 电泵级,所采用的方法是施加使预充电电路耦接至对应的中间级以进入第二 状态,同时使导致预充电电路耦接至后级以进入第一状态的控制信号.依此 方式,于第二状态下耦接至预充电电路的中间级变成供充电泵用的输入级, 且能经由譬如一晶体管接收一供应电位作为输入而实质上没有压降。

一时钟源提供多个时钟信号至第一与第二多个充电升压电路。多个时钟 信号的频率在一第一模式期间依据一第一函数改变,而在一第二模式依据一 第二函数改变,如上所述。集成电路上亦包含提供控制信号至一个或多个预 充电电路与时钟源的电路。

说明于此的技术提供可设计成在多模式环境下操作的充电泵技术,这些 多模式环境包含于不同模式下使用不同时钟以及于不同模式下使用不同数 目的充电泵级。充电泵技术因此允许最佳化的功率效率以及在具有多重充电

泵模式的单一集成电路上所需要的电容器的数目的减少。

说明于此的充电泵技术系适合于闪存,包含浮动栅存储器技术与类似氮 化层只读存储器的其它充电储存技术.闪存装置一般具有读取与备用模式及 编程或擦除模式。读取与备用模式需要在遍及宽广温度范围的快速反应时 间,但需要相对较低的充电泵输出电压,编程或擦除模式需要较高的充电泵 输出电压与对于改变的电源电压呈现一致的输出,而改变的电源电压是供编 程与擦除操作用,例如信道热电子注入与频带至频带的隧道型感应生成热电 洞注入。说明于此的充电泵技术适合使用单一充电泵来提供这些模式的操

作,藉以节省集成电路上所占的面积并提供更有效的功率操作。

为使本发明的上述目的、特征、和优点能更明显易懂,下文特举一较佳 实施例,并结合附图详细i兑明如下。

附图说明

图1为一种现有技术的包含两个充电泵的闪存装置的方块图。

图2为包含如说明于此的共享充电泵技术的闪存装置的方块图。 图3为供说明于此的充电泵技术的实施例用的时钟源的简图。 图4显示适合使用于说明于此的共享充电泵构造中的多级的充电泵。 图5显示与图4的多级的充电泵结合使用的控制电路。 图6为使用于图4的多级的充电泵的预充电电路的晶体管电平图。 图7显示适合驱动图4的多级的充电泵的多个时钟信号。 第8-10图显示用以依据供应电位与温度的函数产生一时钟信号的代表 电路。

图ll显示用以基于第8-10图的电路所产生的时钟信号来产生多个非重 迭时钟信号的电路。

图12显示使用来取代第9与10图的逻辑的输出逻辑,用以于一种技术 的实施例中产生一读取与备用模式时钟。

图13为显示使用图12的电路的备用模式的操作的时序图。

图14显示适合与第8-10图的电路一起使用的电流镜参考接脚(leg)与 频率控制电路,用以产生具有一频率的一时钟信号,此频率为随着具有对电 源电压的改变呈逆反关系并相对独立于温度的改变的函数。

图15显示适合与图8与图12的电路一起使用的电流镜参考接脚与频率 控制电路,用以产生具有一频率的一时钟信号,此频率为随着具有对温度的 改变呈直接关系且相对独立于电源电压的改变的函数。

图16显示适合与图2的双模式的充电泵一起使用的一输出电平检测器。

图17显示一种供一时钟信号用的替代时钟产生器,此时钟信号为随着 相对独立于电源电压的改变的函数。

图18显示供一时钟信号用的一替代时钟产生器,此时钟信号为随着对 电源电压的改变呈逆反关系的函数。

图19显示用以将第17与18图的时钟产生器的时钟信号转换成适合驱

动图4的多级的充电泵的四相时钟的逻辑。

附图符号说明

10~存储器阵列

11~方块

13~4亍选通门

14 ~第一充电泵

15-读取调整器

17~负载电容

18 ~四相时钟

19~读取电平检测器

20~控制逻辑块

21~慢时钟

22-ATD系统

25 ~第二充电泵

26~编程/擦除模式调整器

27〜第二种四相时钟

28~编程、擦除电平检测器

29 ~状态机

30~命令译码器

31~数据总线

50~充电泵

51-电平检测器

52 ~第一读取时钟

53~第二编程/擦除时钟

54~时钟多任务器

62~第一种四相时钟产生器

63 ~第二种四相时钟产生器

64~时钟緩沖器

100 ~节点

101 ~ 105 ~级

110~晶体管

111~晶体管

122 ~ 125—电容器

131~135~电容器

142~145~预充电电路

151-155~级

180~N0R门

181~反相器

200 ~节点

201 ~节点

800 -电流镜参考接脚 801~第一接脚

802 ~第二接脚

803 ~第三接脚

804 ~第四接脚

805 -频率电压控制电路 820-反相器 821~反相器

900 ~反相器

901 ~反相器

902 -NAND门 903〜謹D门 904-911 ~反相器 920 — NOR门

921、 922 ~反相器 923~N0R门

924 ~延迟电路

925 ~NOR门

926 ~延迟电路

927 ~ 930 ~反相器

940 ~赚门

941、 942 ~反相器

943、 945 — NOR门

944、 946 ~延迟电路 947 ~ 950 ~反相器 1000、 1001 ~反相器 1002、 1003 ~NAND门 1004 - 1009 ~反相器 1010~脉冲产生器 1011 ~NAND门

1020 ~ 1024 ~反相器

1300 ~脉冲

1301 ~痕迹

1400 ~参考接脚

1401 ~节点

1402 -差动放大器

1403 ~节点

1405 ~反相器

1406 ~节点1407 ~反相器 1408 ~反相器

1410 ~节点

1411 ~穗定电容器

1412 ~节点 1423 ~电阻

1500 ~参考接脚

1501 ~节点

1502 ~电阻

1503 ~ 1505 ~节点 1506 ~NAND门 1507、 1508 ~晶体管 1510~N0R门1511 ~延迟电路 1512、 1515~反相器 1516 ~节点 1517、 1518~反相器 1520 ~电容器

1600 ~比较器

1601 ~节点

1602 ~穗定参考电压 1603、 1604 ~传输门

1605 ~反相器

1606 -晶体管1610 ~ 0R门 1700 -参考接脚

1701、 1702 ~输出接脚

1703 ~ 1705 ~晶体管

1706 ~电阻

1707、 1708 ~晶体管

1709 ~反相器

1710~电阻

1711、 1712 ~晶体管

1720 ~ 1722 ~晶体管

1723 ~电容器

1725 - 1727 ~晶体管

1728 ~电容器

1730、 1731 ~反相器

1732、 1733〜副D门

1734、 1735 ~反相器

1740、 1741 ~晶体管

1750、 1751 ~晶体管

1800~参考接脚

1801、 1802 ~输出接脚

1803 ~ 1805 ~晶体管1806 ~电阻

1807、 1808〜画OS晶体管 1809 -反相器

1810-运算放大器1811、 1812-电阻 1813 ~晶体管 1900、 1901—NOR门

1902 ~反相器

1903 -NOR门 1904〜延迟电路

1905 ~N,门

1906 -反相器

1907 ~反相器

1908 ~延迟电路 1909〜國D门 1910 ~反相器 1911〜延迟电路 1912〜画D门 1913 ~反相器 1920~NOR门 1921~NOR门 1922 ~反相器 1923~NOR门

1924 -延迟电路

1925 ~NAND门

1926 ~反相器

1927 ~反相器

1928 ~延迟电路

1929 ~NAND门1930 ~反相器 1931~延迟电路

1932 ~MND门

1933 ~反相器

具体实施方式

以下参考困2至19来提供所披露的技术的实施例的详细说明。 图2显示具有多模式的集成电路以及高效率多模式充电泵的实施例,其 可对照显示于图l的现有技术,其中类似的参考数字对应至类似的电路而不 再说明。于图2的本实施例中,单一的充电泵50的输出辆接至读取调整器 15与编程/擦除模式调整器26两者,以取代图1的第一泵14与第二充电泵 25。另外,单一的电平检测器51为两种操作模式提供回授。供充电泵50用 的一时钟源包含一第一读取时钟52、一第二编程/擦除时钟53及一时钟多任 务器54,时钟多任务器54可操作以将第一读取时钟的输出或第二编程/擦除 时钟53的输出耦接至充电泵50。在图2中实施多模式充电泵的电路的操作 更有效率,并于集成电路上利用比现有技术装置较小的面积。

图3显示供一时钟源用的简单构造,此时钟源于一第一模式下提供多个 时钟信号,在一第一模式下的时钟信号的频率改变为随着具有对供应电位的 改变呈逆反关系的函数,此时钟源于一第二模式下提供的时钟信号的频率随 着具有对温度的改变呈直接关系的函数改变。因此, 一第一种四相时钟产生 器62与一第二种四相时钟产生器63产生各组的四相时钟。时钟产生器62 与时钟产生器63的输出被施加至一时钟緩冲器64,其对应控制信号VP50N 与VP70N进行切换,以输出用以在例如参考图4所说明的多级的充电泵中控 制升压的多个时钟信号。在数个实施例的技术中,时钟产生器62是由控制 信号VP50N致能,而时钟产生器63是由控制信号VP70N致能。因此,在一 第一模式下,时钟产生器63的(VP70N)输出是由时钟緩冲器64施加成为多 个时钟信号,用以控制包含四相泵时钟P[l: 4]与P[l: 4]—VP5的充电泵,其 中四相泵时钟P[l:4]如图4所示地耦接至充电泵的最终级与最终两个中间 级,而P[l: 4]_VP5如图4所示地耦接至充电泵的输入级与第一中间级。在 一第二模式下,时钟产生器62的(VP50N)输出是由时钟緩冲器64施加,用 以控制包含四相泵时钟P[1:4]的充电泵,其中四相泵时钟P[l:4]如图4所 示地耦接至充电泵的最终级与最终两个中间级,而四相时钟P[1:4]-VP5关 闭。

图4显示一种^性的四相充电泵,其包含串联配置的第一多iOL串联 配置的第二多级,第一多级驱动在榆出节点IOO上的输出电压,而第二多级驱动输出节点IOO上的输出电压。其它实施例包含单一的串联配置的多级。 于此例子中的第一多级包含一第一级101、 一最终级105,及三个中间 级102、 103、 104。每个级包舍一供应源节点、 一输出节点及在供应源节点 与输出节点之间的一通门(pass gate)。举例而言,第一级101具有一供应 源节点,其耦接至供应电位VDD的一电源。第一级101的通门包含三阱 (triple well)晶体管110,其漏极耦接至供应源节点,并耦接至晶体管 110的p-阱与隔离n-阱。三阱晶体管110的栅极耦接至第一级101的输出节 点。第一级101的通门亦包含三阱晶体管111,其漏极耦接至供应源节点, 并耦接至晶体管111的p-阱与隔离n-阱。三阱晶体管111的栅极耦接至三 阱晶体管110的源极。三阱晶体管111的源极耦接至第一级101的输出节点。 在每一级102-105的通门是由两个三阱晶体管所组成,这两个三阱晶体管的 设计成类似在充电泵的输入级中的三阱晶体管IIO与三阱晶体管111,如图 4所示。

包含电容器122、 123、 124、 125的第一多个充电升压电路耦接至中间 级102-104与最终级105中的供应源节点。包含电容器131、 132、 133、 134、 135的第二多个充电升压电路分别耦接至在每一级101-105、在第一级101 中的三阱晶体管111的栅极,且同样在每一个后级的通门。来自显示于图3 的时钟源的四相时钟信号如所显示地配置,其中P2一VP5耦接至电容器131, P4-VP5耦接至电容器132, P2耦接至电容器133, P4耦接至电容器134,而 P2耦接至电容器135。另外,P3-VP5耦接至电容器122, P1-VP5耦接至电容 器123, P3耦接至电容器124,而Pl耦接至电容器125。

多个预充电电路(PREC) 142-145耦接至中间级102、 103、 104与最终级 105的供应源节点。预充电电路142-145由指示VP70N被断定的控制信号 VP7ENB,以及指示VP50N或VP70N被断定的VP75ENB所控制。用以产生控制 信号VP7ENB与VP75ENB的逻辑电路的一例示于图5,其包含N0R门180与一 反相器181。信号VP50N与VP70N被施加作为NOR门180的输入。NOR门180 的输出为信号VP75ENB。信号VP70N被施加作为反相器181的输入,而反相 器181的输出为控制信号VP7ENB。

多个预充电电路142-145包含具有一第一状态与一第二状态的电路,第 一状态避免供应源节点大幅下降至供应电位以下,并允许供应源节点对应泵 时钟/电容器而于VDD之上的电平变动,还藉以执行一预充电与箝位功能。

第二状态将供应源节点耦接至供应电位VDD的电源,藉以将相对应的级与前 级予以解耦接(断开)。因此,控制电路提供时钟与控制信号,用以使多级 101-105以于所有级净皮致能的一第一4莫式下操作,而预充电电路142-145在 第一状态下充当标准预充电/箝位电路。控制电路亦提供时钟与控制信号, 用以使多级以一第二模式操作,于第二模式中,级103的供应源节点经由预 充电电路143而耦接至供应电位VDD的电源,藉以将前级101与102予以禁 能,并将级103、 104与105予以致能。

图4的充电泵包含一第二多级151-155,其与第一多级101-105平行配 置„此电路以相同的方式设计,而最终级105与155的输出节点于节点100 耦接在一起。然而,第二多级151-155以一步反相(one step out-off-phase) 的方式耦接至四相时钟,如以减少输出电压的变动并增加节点100上的输出 电流的方式来显示。

适合使用于图4的系统的预充电电路的实施例示于困6。预充电电路包 含一第一 PM0S晶体管M0、 一第二 PM0S晶体管Ml及一 NM0S晶体管M2。第 一 PM0S晶体管MO的源极耦接至一供应电位VDD的电源。第一 PM0S晶体管 MO的漏极与n-阱耦接至节点200,节点200耦接至充电泵中的相对应的级的 供应源节点。第二 PMOS晶体管Ml的源极与n-阱耦接至第一 PMOS晶体管MO 的漏极及节点200。第二 PMOS晶体管Ml的漏极耦接至第一 PMOS晶体管M0 的栅极。顧OS晶体管M2的漏极耦接至第二PMOS晶体管M1的漏极及第一PMOS 晶体管M0的栅极。NMOS晶体管M2的源极接地。第二 PMOS晶体管Ml与NMOS 晶体管M2的栅极一起耦接至节点201,节点201接收供预充电电路用的控制 信号(在图4的电路中的VP75ENB与VP7ENB的其中一个)。在操作时,当节 点201上的控制信号是高值时,第一 PMOS晶体管M0的栅极为低值以导通晶 体管MO,藉以将供应电位VDD的电源耦接至输出节点2 0 0而没有阈值降低或 其它显著的电压损失。依此方式,供应电位VDD被施加至充电泵的相对应的 级。当节点201上的控制信号A是低值时,第二PM0S晶体管M1导通,藉以 将输出节点200上的电压O耦接至第一 PMOS晶体管MO的栅极。于此情况下, 预充电电路作为一预充电箝位器,以于输出节点200下降至供应电位VDD以 下时导通第一PMOS晶体管M0。然而,在搮作期间,耦接至预充电电路上的 节点200的泵节点(例如图4的晶体管111的源极)将高于VDD,以使PMOS 晶体管MO不导通,且并不影响充电泵的操作。

图7显示一时钟信号CLK与对应时钟信号所产生的一组四相时钟信号 P[l:4],其因而具有藉由时钟信号CLK的频率的改变而调整的频率。四相时 钟信号P [1: 4]利用非重迭的转变来实施,并配置成用以导致充电泵中的多级 升压充电于供应源节点上,并以将充电泵的输出节点上的输出电压维持于提 升电平的顺序来将电荷传送至输出节点。藉由调整时钟信号CLK的频率,可 调整充电泵的负载线,其中较高频率导致更多电流流经多级,而较低频率导 致较少电流。

用以产生时钟信号CLK与四相时钟信号P[l:4]的一时钟源的代表性实 施例参考图8-15作说明,其中图8-10显示可调整的时钟的一基本电路。在 图8中显示用以控制时钟的频率的电路,其包含供一电流镜电路用的一参考 接脚800,其具有四个输出接脚801-804。 一频率控制电压由电路805产生, 并可被使用以满足一供应电位与温度的函数,更详细地说明于下。以下参考 图14与15说明代表参考接脚800与频率控制电压电路805。

输出接脚801包含串联的PMOS晶体管MX1与MY1及NMOS晶体管MZ1, 其驱动具电容器设计(被构成为电容器)的PMOS晶体管MC1,晶体管MC1 具有耦接至一供应电位VDD的电源的源极与漏极以及耦接至晶体管MZ1的源 极的一栅极。在晶体管MZ1的源极与具电容器设计的晶体管MC1的栅极之间 的节点VD1是藉由使用耦接至回授信号CKB(参见图9)的栅极的NMOS晶体管 MV1,并使用具有耦接至控制信号ENB(参见图10)的栅极的丽OS晶体管MW1 而被预先设定至接地电位。这导致节点VU1同样被预先设定成靠近接地电位。 在第一接脚801的电流流动是由具有耦接至回授信号CKB的栅极的晶体管 MX1致能。晶体管MV1的栅极耦接至电流镜参考接脚800。在操作时,当CKB 或ENB是高值时,节点VD1与VU1净皮预先设定成靠近接地电位。当CO是低 时,电流在接脚中的流动,而当ENB是低值时,电流对具电容器设计的晶体 管MC1进行充电。这可导致节点VD1的电压增加。当VD1相对于MZ1的栅极 的电压是足够高以断开晶体管MZ1时,节点VU1上的电压快速地提升至供应 电位。节点VU1上的电压被施加至显示于图9的一反相器900,并操作以控 制输出时钟信号CLK的时序,如下所述。

输出接脚802包含串联的PMOS晶体管MX2与MY2及画OS晶体管MZ2, 用以驱动一具电容器设计的晶体管MC2。在晶体管MZ2的源极与具电容器设 计的晶体管MC2的栅极之间的节点VD2,藉由使用具有耦接至回授信号CK (参

见图9)的栅极的NM0S晶体管MV2,并使用具有耦接至控制信号ENB(参见图 10)的栅极的NM0S晶体管磨2而被预先设定成接地电位。这可导致节点VU2 同样被预先成设定靠近接地电位。第二接脚802的电流流动是由晶体管MX2 致能,晶体管MX2的栅极耦接至回授信号CK。晶体管MV2的栅极耦接至电流 镜参考接脚800。除了相对于回授信号CK与CKB反相180度以外,输出接脚 802以与输出接脚801相同的方式操作。节点VU2上的电压被施加至如图9 所示的一反相器901,并搮作以控制输出时钟信号CLK的时序。

输出接脚803包含串联的PMOS晶体管MX5与MY5及NMOS晶体管MZ5, 以驱动一具电容器设计的晶体管MC5。在晶体管MZ5的源极与具电容器设计 的晶体管MC5的栅极之间的节点VD5,藉由使用具有耦接至回授信号15B(参 见图11)的栅极的NMOS晶体管MV5而被预先设定成接地电位。节点VU5藉由 使用具有耦接至控制信号EN (参见图10)的栅极的PMOS晶体管MU5而被预先 -没定成电源电压VDD。这可导致节点VU5净皮预先设定成靠近VDD,而节点VD5 被设定成取决于频率控制方块805的输出的数值。在第三接脚803上的电流 流动是由具有耦接至回授信号I5B的栅极的晶体管MX5所致能。晶体管MV5 的栅极耦接至电流镜参考接脚800。除了 VU5从高值开始并于I5B为高值而 EN为低值时被拉低然后回升以夕卜,输出接脚803以与输出接脚801相同的方 式操作。VU5被施加至反相器820并子输出信号O5B导致一脉冲,输出信号 05B净皮使用于产生四相时钟,如图11所示。

输出接脚804包含串联的PMOS晶体管MX6与MY6及NMOS晶体管MZ6, 用以驱动一具电容器设计的晶体管MC6。在晶体管MZ6的源极与具电容器设 计的晶体管MC6的栅极之间的节点VD6,藉由使用具有耦接至回授信号 16B(参见图ll)的栅极的NMOS晶体管MV6而被预先设定成接地电位。节点 VU6具有类似节点VU5的负栽,其使用具有耦接至一供应电位VDD的电源的 栅极的PMOS晶体管MU6,其因此总是不导通。在第四接脚804上的电流流动 是由具有连接至回授信号I6B的栅极的晶体管MX6致能。晶体管MV6的栅极 连接至电流镜参考接脚800。除了当I6B为高值时VU6被拉低以外,输出接 脚804系以与输出接脚801相同的方式操作。VU6被施加至反相器821并驱 动输出信号06B,其乃使用于产生四相时钟,如图11所示。

图9与图IO显示电路用以从在图8的电路中产生的信号VU1与VU2产 生具有可变频率的一时钟信号。VU1被施加至反相器900的输入,反相器900

的输出被施加至三输入NAND门902的一第一输入。VU2被施加至反相器901 的输入,反相器901的输出被施加至三输入NAND门903的第一输入。NAND 门902的输出耦接至NAND门903的第二榆入。同样地,NAND门903的输出 耦接至NAND门902的第二输入。NAND门902的第三输入为控制信号EN。NAND 门903的第三输入为供应电位VDD。 NAND门902的输出被施加至串联配置的 一组反相器904、 905、 906。反相器905的输出为信号CKB。 NAND门903的 输出被施加至串联配置的一组反相器907、 908、 909。反相器908的输出为 信号CK。反相器906的输出以信号CLK驱动探针点(probe point)。反相器 909的输出未被连接。

图10显示具有串联配置的反相器910与反相器911的电路。至反相器 910的输入为一控制信号CLKEN,其被施加以导通时钟。反相器910的输出 为施加于图8的电路的控制信号ENB。同样地,反相器911的输出为施加于 图8的电路的控制信号EN。

图ll显示适合用以基于由图9的电路产生的时钟信号CK与CKB以及由 图8的电路产生的控制信号06B与05B,来产生四相非重迭时钟信号P[1:4] 的电路。

信号CK与06B被施加作为NOR门920的输入。NOR门920的输出被施加 至反相器921,其输出被施加至反相器922的输入以及NOR门923的输入。 反相器922的输出提供在图8的电路中所施加的控制信号15B。至NOR门923 的第二输入为延迟电路924的输出,延迟电路924具有于N0R门925的输出 产生的作为一输入的信号4X,至N0R门925的第一输入为NOR门920的输出。 NOR门925的第二输入为延迟电路926的输出,延迟电路926具有于NOR门 923的输出产生的作为一输入的信号5X。 NOR门923的输出被施加至串联的 反相器927与反相器928,其产生时钟信号P4。 NOR门925的输出被施加至 串联的反相器929与反相器930,其产生一时钟信号P1。

信号CKB与05B被施加作为至NOR门940的输入。NOR门940的输出被 施加至反相器941,其输出被施加至反相器942的输入及N0R门943的输入。 反相器942的输出提供在图8的电路中所施加的控制信号16B。至NOR门943 的第二输入为延迟电路944的输出,延迟电路944具有作为一输入的信号7X, 其系于N0R门945的输出产生。至N0R门945的第一输入为NOR门940的输 出。NOR门9"的第二输入为延迟电路946的输出,延迟电路946具有作为

一输入的信号6X,其是于NOR门943的输出所产生。NOR门943的输出被施 加至串联的反相器947与反相器948,其产生时钟信号P2。 NOR门945的输 出被施加至串联的反相器949与反相器950,其产生一时钟信号P3。

信号CLiC与非重迭四相时钟信号PU:4]之间的关系显示于图7,如上所 述。电路的配置能使非重迭四相时钟信号P[1:4]中的相位转变彼此抵销,并 以适合升压以于充电泵中的多级上传送电荷的顺序切换。

在本发明的一实施例中,图8-10的电路用来提供在编程/擦除模式中的 时钟信号。图8的电路805产生的频率控制电压被施加,以依据一供应电位 与温度的函数来增加并减少时钟信号CLK的频率。于一实施例中,供应电位 与温度的函数为对于供应电位呈一逆反关系,且实质上对于温度改变不敏 感。依此方式,当供应电位改变时,充电泵所提供的输出电压与功率可维持 更固定以供装置上的编程与擦除操作用。

在一实施例的技术中,在读MI式与备用模式期间所使用的时钟系利用 类似图8的电路并以图12的电路置换第9与IO图的电路而产生。VU1(来自 被实施以供读取与备用模式用的图8型式的电路)被施加至反相器(IV)IOOO 的输入,反相器1000的输出被施加至三输入NAND门1002的第一输入。VU2 被施加至反相器1001的输入,反相器1001的输出被施加至三输入NAND门 1003的第一输入。NAND门1002的输出耦接至NAND门1003的第二输入。同 样地,NAND门1003的输出耦接至NAND门1002的第二输入。NAND门1002 的第三输入为脉冲产生器1010的输出。NAND门1003的第三输入为在NAND 门1011的输出的控制信号ENO。 NAND门1002的输出被施加至串联配置的一 组反相器1004、 1005、 1006。反相器1005的输出是信号CKB。 NAND门1003 的输出被施加至串联配置的一组反相器1007、 1008、 1009。反相器1008的 输出是信号C1C。反相器1006的输出利用信号CLK驱动探针点。反相器1009 的输出未被连接。信号CK与CKB被施加至类似显示于图11的电路,以产生 四相非重迭时钟P[1:4]。

当充电泵的输出降低至目标阈值以下时,供图12的逻辑用的致能电路 由信号PMPEN所控制,信号PMPEN于一电平检测器的输出产生,类似图2的 电平检测器51。另外,来自这组非重迭时钟P[1:4〗的时钟信号P2被回授。 因此,信号P2被施加至驱动反相器1021的反相器1020的输入,而反相器 1021的输出连接至國D门1011的输入。信号PMPEN耦接至反相器1022的

输入,反相器1022的输出连接至NAND门1011的输入。NAND门1011的输出 ENO被施加至三输入NA冊门1003的第三输入,如上所述。另外,其连接至 驱动反相器1024的输入的反相器1023的输入。反相器1023的输出为回授 至图8的电路的控制信号ENB。反相器1024的输出为控制信号EN,其回授 至图8的电路。因此,只要信号PMPEN是高值,电路就会被致能。当信号P2 在PMPEN走低之后走高时,电路就会被禁能。依此方式,读取与备用模式时 钟会在时钟信号P2的低至高转变之后关闭。图13显示阐明在读取与备用模式期间的时钟产生器的橾作的时序图。 在备用模式期间,控制信号VP50N由控制逻辑块20对应慢时钟21而断定以 产生脉沖1300,如果PMPEN在此间隔期间走高,则时钟信号被致能以对节点 AVX进行再充电,如显示于脉冲1300上方的区域的痕迹1301。时钟信号P2 在那间隔期间正常转变。当AVX的电压到达期望的阈值时,信号PMPEN走低, 而在P2的下一个低至高转变之后,供充电泵用的时钟被禁能。节点AVX的 电压将衰减,如痕迹1301所表示,直到VP50N的下一个脉冲为止。在主动 读取操作期间,VP50N于每个地址转变被断定,而信号PMPEN将更常达到高 值,且藉由控制时钟的频率,此时钟将适合于视需要维持信号电压AVX。

图14显示可用以满足一供应电位与温度的函数的电流镜参考接脚800 与频率电压控制电路805的实施例。尤其,显示于图14的实施例实施一频 率电压控制电路,其依据具有对于供应电位的改变呈逆反关系且对于温度改 变相当不敏感的函数来操作图8的电路。

图14的电路包含供图8的电流镜用的参考接脚1400。参考接脚的参考 电压提供于节点1401上。参考接脚包含串联连接的PMOS晶体管MX0、 PMOS 晶体管MY0与PMOS晶体管MR3,晶体管MX0的栅极接地,且总是于导通状态 下受到偏压。晶体管MY0的栅极耦接至节点1401以及晶体管MY0的漏极。 晶体管MR3的n-阱耦接至其源极及节点1401,且其栅极耦接至差动放大器 1402的输出。晶体管MR3的漏极经由电阻1423接地。另外,晶体管MR3的 漏极亦耦接至差动放大器1402的一输入。差动放大器1402的第二输入为于 节点1403的一能带隙参考电压。于节点1403的能带隙参考电压亦被施加至 差动放大器1402的一偏压接点。如所连接的差动放大器1402操作以于参考 接脚1400建立一定电流,一PMOS晶体管MO的漏极耦接至节点1401,而其 源极耦接至一供应电位VDD的电源。晶体管M0的栅极耦接至控制信号EN,

28

其从显示于图10的电路被回授。控制信号EN同样被施加至差动放大器1402 的一致能输入。

控制信号EN亦^1施加至反相器1405的输入,而反相器1405的输出耦 接至画0S晶体管MU4的栅极。晶体管MU4的源极接地,而晶体管MU4的漏 极耦接至节点1406。节点1406耦接至具电容器设计的PM0S晶体管MU0的栅 极,晶体管MUO的源极与漏极耦接至一供应电位VDD的电源。控制信号EN 亦耦接至反相器1407的输入,反相器1407的输出耦接至反相器1408的输 入。反相器1407的输出耦接至PMOS晶体管MU3的栅极,PMOS晶体管MU3 的源极耦接至节点1406,而其漏极耦接至节点1401。节点1401系耦接至具 电容器设计的PM0S晶体管MU1与MU2的栅极,晶体管MU1与MU2的源极与 漏极接点辆接至一供应电位VDD的电源。因此,当控制信号EN是低值时, 节点1406被下拉至接地电位.当控制信号EN是高值时,节点1406经由晶 体管MU3耦接至节点1401。此种包含晶体管.MU3的电路被i更计成在对应EN 信号而导通时调整节点1401上的电容,同时亦在其导通之后稳定操作。

频率控制电压REF利用稳定电容器1411 ,并藉由包含配置成分压器的电 阻Rl与R2、 NMOS晶体管MZEN、 NMOS晶体管MR2及PMOS晶体管MR1的电路 而施加于节点1410。电阻R1与R2串联配置在一供应电位VDD的电源与晶体 管MZEN的漏极之间。晶体管MZEN的源极接地。晶体管MZEN的栅极系耦接 至控制信号EN。在电阻R1与R2之间的节点1412系耦接至晶体管MR2的源 极,晶体管MR2的栅极与漏极耦接至节点1410。晶体管MR1的漏极耦接至节 点1410,而晶体管MR1的源极耦接至一供应电位VDD的电源且其栅极接地。 稳定电容器1411耦接在节点1410与此种电位的电源之间。因此,在节点1410 的电压REF具有由节点1412的电压所决定的数值,其随供应电位的增加而 增加,并随供应电位的减少而减少。当此种电压RBF施加作为显示于图8的 电路中的晶体管MZ1、 MZ2、 MZ5与MZ6的栅极的参考电压时,时钟频率变成 电压REF的反函数,藉以变成供应电位VDD的改变的反函数。举例而言,当 REF较高时,设定较高的跳闸电压(trip voltage)以关闭晶体管MZl、 MZ2、 MZ5与MZ6,其需要较长时间以进行充电来建构于电容器MC1、 MC2、 MC5与 MC6上,藉以导致一较低的频率时钟。同样地,当REF较低时,设定较低的 跳闸电压以关闭晶体管MZ1、 MZ2、 MZ5与MZ6,其需要较短时间以进行充电 来建构于电容器MC1、 MC2、 MC5与MC6上,藉以导致较高频率时钟。在显示

于图14的电路中,电压REF对于温度改变是相当不敏感的,如所产生的时 钟频率一样。

图15显示适合与图8的电路一起使用的参考接脚与频率控制电压电路, 用以满足参考电压对于供应电位的改变是相当不敏感的,并对温度改变具有 直接关系。参考接脚1500包含PMOS晶体管MX01与MY01、腿OS晶体管MZO 与M4以及电阻1502。晶体管MX01的栅极接地,并于导通状态下总是受到偏 压。晶体管MY01的栅极连接至节点1501以及晶体管MY01的漏极。晶体管 MZO的漏极连接至节点1501,其栅极连接至节点1503,而其源极连接至节点 1504。电阻1502连接于节点1504与晶体管M4的漏极之间,晶体管M4的源 极接地,而其栅极耦接至于NAND门1506的输出产生的节点1505的控制信 号。另外,具电容器设计的PM0S晶体管MC11的栅极连接至节点1504,而其 源极与漏极耦接至一供应电位VDD的电源。NMOS晶体管1507与1508串联连 接在节点1504与接地端之间。晶体管1507的栅极与漏极连接至节点1504。 晶体管1507的源极耦接至晶体管1508的漏极。晶体管1508的源极接地。 晶体管1508的栅极连接至在NOR门1510的输出的控制信号。至NOR门1510 的输入为延迟电路1511的输出以及反相器1512的输出,延迟电路1511的 输入连接至节点1505,而反相器1512的输入连接至节点1505。因此,在NOR 门1510的输出的信号包含一脉冲,其于节点1505的信号的低至高转变时产 生。这会在初始化期间于参考接脚1500产生电流上升。

节点1501亦连接至包含PMOS晶体管MX1、 MX10与MX11的电路。晶体 管MX1的栅极与源极连接至一供应电位VDD的电源,而其漏极连接至晶体管 MX10与MX11的源极。晶体管MX10与MX11的栅极与漏极连接至节点1501。

另外,PMOS晶体管M01的漏极耦接于节点1501,而其源极连接至一供 应电位VDD的电源。晶体管M0的栅极连接至节点1505的控制信号。

于节点1505的控制信号由NAND门1506产生。至NAND门1506的第一 输入为时钟信号P2,而至NAND门1506的第二输入为反相器1515的输出, 反相器1515于其输入接收指示读取或备用模式的控制信号VP50N。

反相器1512的输出耦接至NMOS晶体管MU41的栅极。晶体管固41的源 极接地,其漏极耦接至节点1516。节点1516耦接至具电容器设计的PMOS 晶体管MU01的栅极,晶体管MU01的源极与漏极耦接至一供应电位VDD的电 源。在反相器1512的输出的控制信号亦耦接至反相器1517的输入,反相器 1517的输出耦接至反相器1518的输入。反相器1518的输出耦接至PM0S晶 体管MIB1的栅极,晶体管MU31的源极耦接至节点1516,其漏极耦接至节点 1501。节点1501耦接至具电容器设计的PM0S晶体管MU11与MU21的糖极, 晶体管MU11与MU21的源极与漏极接点耦接至一供应电位VDD的电源。因此, 当节点1505上的控制信号是低值时,节点1516被下拉至接地电位。当节点 1505上的控制信号是高值时,节点1516经由晶体管MU31耦接至节点1501。 此种包含晶体管MU31的电g设计成在参考接脚1500对应节点1505上的 控制信号导通时,调整节点1501上的电容,同时亦在其导通之后稳定操作。 节点1503的电压藉由包含PMOS晶体管M2、謝OS晶体管MVO、 MVOA与 MZEN1的电路,而被设定成具二极管设计(被构成为二极管)的NMOS晶体管 MVO与MVOA的大约两倍阈值,并由从节点1503连接至一供应电位VDD的电 源的电容器1520得到稳定。替代实施例使用其它数目的二极管或具二极管 设计的晶体管。二极管或具二极管设计的晶体管将具有橫越过其中的压降, 其随温度上升而下降。电阻R3与R4串联连接在一供应电位VDD的电源与节 点1503之间。同样地,晶体管M2耦接在一供应电位VDD的电源与节点1503 之间。晶体管M2的栅极耦接至节点1505上的控制信号。晶体管MVO的栅极 与漏极耦接在一起,与其源极耦接至晶体管MVOA的栅极与漏极。晶体管MVOA 的源极耦接至晶体管MZEN1的漏极。晶体管MZEN1的栅极耦接至控制信号节 点1505,而其源极接地。因此,节点1503的电压由橫越过串联的晶体管MVO、 MVOA与MZEN的压降(橫越过具二极管设计的顧OS晶体管MVO与MVOA的大约 两倍阈值降低)所决定。此种压降相对独立于供应电位VDD,并随着温度略微 改变。当溫度增加时,橫越过二极管接法晶体管MVO与MVOA的阈值电压降 低会些微地减少,反之亦然。因此,如应用至图8的电路,当温度增加时, 晶体管MZ1、 MZ2、 MZ5与MZ6的栅极的跳闸点下降,藉以将时钟高速化,反 之亦然。

虽然可应用显示于困14与图15的电路例子以实现如上所述的供应电位 与温度的函数,但是亦可应用多样化的其它电路,其譬如所熟知的PTAT(与 绝对温度成比例)类别的电路可被使用以满足温度的函数.另外,可藉由调 整电路中的组件来产生种种的时钟频率,譬如藉由增加或减少图8的电流镜 接脚的电容器的尺寸来产生种种的时钟频率。

图2的电路包含一检测器,其为读取与编程/擦除模式而操作。这种检

测器的一个^表实施例示于图16。此电路包含一比较器1600,其比较节点 1601的电压与一稳定参考电压1602,例如一能带隙参考电压。节点1601的 电压提供子包舍由倌号VP50N与反相器1605的输出所控制的传输门1603与 16(M的多任务器的输出.至传输门1603与1604的输入分别包含参考电压 HDIN与LDIN,其是由包含电阻1606、 1607与1608的分压器产生,电阻1606、 1607与1608串联连接在一供应电位VDD的电源与晶体管1609的漏极之间。 晶体管1609的源极接地,晶体管1609的栅极耦接至0R门1610的输出。至 OR门1610的输入包含控制信号VP70N与VP50N。因此,检测器的跳闸点是 由多任务器设定成在VP50N是低值时检测一高电压输出,而在VP50N是高值 时检测一低电压输出。

以下参考图17-19说明替代时钟源。图17显示产生输出时钟CLK与CLKB 的时钟产生器,输出时钟CLK与CLKB为相对独立于电源电压VDD的变动的 函数。时钟产生器包含一参考接脚1700,其产生一参考电流I,并于一电流 镜电路的节点VI产生参考电压。电流镜电路的两个输出接脚1701与1702 于节点V2与V3产生电压。参考接脚1700包含PMOS晶体管1703与1704, 其串联连接在电源电压与节点VI、 NMOS晶体管1705、电阻1706及NMOS晶 体管1707之间。晶体管1703的栅极接地。晶体管1704的栅极连接至节点 VI以及其漏极。晶体管1705串联连接在节点VI与电阻1706之间,且其栅 极连接至节点REFV„晶体管1707连接于电阻1706与接地端之间。晶体管 1707的栅极连接至控制信号CLKEN。PMOS晶体管1708连接于节点VI与供应 电位之间。晶体管1708的栅极连接至控制信号CUCEN。反相器1709具有控 制信号CLKEN于其输入上,并产生信号ENB。节点REFV的电压由包含电阻 1710、 NMOS晶体管1711及NMOS晶体管1712的电路产生。晶体管1711与 1712为具二极管设计的晶体管,它们的各个栅极与漏极连接,且它们串联配 置在节点REFV与晶体管1707的漏极之间。电阻1710连接于供应电位与节 点REFV之间。因此,参考接脚1700由信号CLKEN致能,并产生一电流I, 其大小为节点REFV上的电压的函数,节点REFV上的电压由横越过NMOS晶 体管1711与1712的压降所控制,因此,电流I的大小相对独立于供应电位。

输出接脚1701包含PMOS晶体管1720与1721、 NMOS晶体管1722、电容 器1723及NMOS晶体管1740与1741。晶体管1720与1721串联连接在供应 电位与节点V2之间。晶体管1722于电容器1723的一第一接点连接于节点

V2与节点V5之间。电容器1723的其它接点接地。晶体管1740与1741连接 于节点V5与接地端之间。晶体管1720的栅极从NAND门1732的输出连接至 回授时钟信号CKB。晶体管1721的栅极连接至节点VI。晶体管1722的栅极 连接至节点REFV。晶体管1740的栅极连接至控制倌号ENB,而晶体管1741 的栅极连接至回授时钟信号CKB。输出接脚1702包含PM0S晶体管1725与 1726、固0S晶体管1727、电容器1728及NM0S晶体管1750与1751。晶体管 1725与1726串联连接在供应电位与节点V3之间。晶体管1727于电容器1728 的一第一接点连接于节点V3与节点V6之间。电容器1728的其它接点接地。 晶体管1750与1751连接于节点V6与接地端之间。晶体管1725的栅极从NAND 门1733的输出连接至回授时钟信号CK.晶体管1726的栅极连接至节点VI。 晶体管1727的栅极连接至节点REFV。晶体管1750的栅极连接至控制信号 ENB,而晶体管1751的栅极连接至回授时钟信号CK。

此种电路以类似参考图8的方式操作,其中电容器1723与1728于各输 出接脚被致能时被充电至晶体管1722与1727分别不导通以导致节点V2与 V3的电压快速到达反相器1730与1731的跳闸点的点。第一与第二接脚轮流 被回授时钟信号CKB与CK致能,而产生一时钟信号,此一时钟信号的频率 为电流I的大小的函数。反相器1730与1731的输出被施加作为至各该三输 入NAND门1732与1733的输入。至NAND门1732的一第二输入为NAND门1733 的输出。至NAND门1732的第三输入为供应电位。至NAND门1733的一第二 输入为NAND门1732的输出。至NAND门1733的一第三输入为控制信号CLKEN。 MND门1732与1733的输出被施加至各个反相器1734与1735以提供时钟信 号CLK与CLKB,其频率是电流I的大小的函数。

图18显示产生输出时钟CLK与CLKB的时钟产生器,而输出时钟CLK与 CLKB是相反于关于电源电压VDD的变动的函数。时钟产生器包含一参考接脚 1800,其产生一参考电流I,并于一电流镜电路的节点V1产生参考电压。电 流镜电路的两个输出接脚1801与1802同样地以图17的参考接脚1701与 1702的方式实施,故未于此说明。参考接脚1800包含PMOS晶体管1803与 1804,其串联连接在电源电压与节点VI、醒OS晶体管1805、电阻1806及 NMOS晶体管1807之间。晶体管1803的栅极接地。晶体管1804的栅极连接 至节点VI以及其漏极。晶体管1805串联连接在节点VI与电阻1806之间, 且其栅极连接至节点REFV。晶体管1807连接于电阻1806与接地端之间。晶

体管1807的栅极连接至控制信号CLKEN。 PM0S晶体管1808连接于节点VI 与供应电位之间。晶体管1808的栅极连接至控制信号CLKEN。反相器1809 的输入具有控制信号CLK:EN,并产生信号ENB。晶体管1805的栅极接收来自 运算放大器1810的输出的电压,运算放大器1810的+输入具有一能带隙参 考电压,而其-输入具有晶体管1805的源极的电压。这于参考接脚1800上 建立一种稳定参考电流1。被施加至输出接脚1801与1802的节点REFV上的 电压是由包含电阻1811、电阻1812与NMOS晶体管1813的一分压器电路产 生。电阻1811串联连接在供应电位与节点REFV之间。电阻1812串联连接 在节点REFV与晶体管1813之间。晶体管1813连接于电阻1812与接地端之 间。晶体管1813的栅极连接至控制信号CLKEN。因此,参考接脚1800由信 号CLKEN致能,并产生一稳定参考电流I。输出接脚由节点REFV的电压所控 制,节点REFV的电压的大小为供应电位的函数。当供应电位增加时,电容 器于输出接脚需要来充电至跳闸电压的时间会增加,而时钟频率下降,反之 亦然。因此,由图18的电路产生的时钟信号CLK与CLKB的频率对于供应电 位的变动呈一种逆反关系。

图19显示适合用以基于图17与18的电路所产生的时钟信号CLK与CLKB 来产生四相非重迭时钟信号P[ll:44]的电路。时钟信号CLK被施加作为至 NOR门1900的输入。至NOR门1900的一第二输入为NAND门1925的输出。 NOR门1900的输出被施作为至NOR门1901的一输入并作为至反相器1902 的一输入。反相器1902的输出被施加作为至NOR门1903的一输入,作为至 延迟电路1904的一输入,以及作为至NAND门1905的一输入。延迟电路1904 的输出,皮施加作为至NAND门1905的一第二输入。MND门1905的输出为具 有由延迟电路1904所界定的宽度的脉冲。六种设想电路。NOR门1901的输 出经由反相器1906被施加至反相器1907的输入,反相器1907提供时钟信 号P11作为输出。

反相器1906的输出亦被施加至延迟电路1908并作为至MND门1909的 一输入.延迟电路1908的输出被施加作为至NAND门1909的一第二输入, 其输出为具有由延迟电路1908所界定的宽度的脉沖。NAND门1909的输出被 施加作为至NOR门1903的一第二输入。NOR门1903的输出被施加至反相器 1910。反相器1910的输出被施加作为至延迟电路1911的一输入,并作为至 NAND门1912的一输入。延迟电路1911的输出被施加作为至NAND门1912

的一第二输入。NAND门1912的输出为具有由延迟电路1911所界定的宽度的 脉沖,并提供至N0R门1901的一第二输入。反相器1910的输出亦被施加至 反相器1913的输入。反相器1913的输出为时钟信号P44。

时钟信号CLKB被施加作为至N0R门1920的一输入。至N0R门1920的 一第二输入为NAND门1905的输出。NOR门1920的输出被施加作为至NOR 门1921的一输入,并作为至反相器1922的一输入,反相器1922的输出被 施加作为至NOR门1923的一输入,作为至延迟电路1924的一输入,并作为 至NAND门1925的一输入。延迟电路1924的输出被施加作为至NAND门1925 的一第二输入。NAND门1925的输出是一脉冲,其宽度由延迟电路1924所界 定。NOR门1921的输出经由反相器1926施加至反相器1927的输入,反相器 1927提供时钟信号P33作为输出。

反相器1926的输出亦被施加至延迟电路1928并作为至NAND门1929的 一输入。延迟电路1928的输出被施加作为至NAND门1929的一第二输入, NAND门1929的输出为具有由延迟电路1928所界定的宽度的脉冲。NAND门 1929的输出被施加作为至NOR门1923的一第二输入。NOR门1923的输出被 施加至反相器1930。反相器1930的输出被施加作为至延迟电路1931的一输 入以及至NAND门1932的一输入。延迟电路1931的输出被施加作为至NAND 门1932的一第二输入。MND门1932的输出为具有由延迟电路1931所界定 的宽度的脉冲,并提供一第二输入至NOR门1921。反相器1930的输出亦被 施加至反相器1933的输入。反相器1933的输出为时钟信号P22。

综上所述,虽然本发明已以一较佳实施例披露如上,然其并非用以限定 本发明,本领域的技术人员在不脱离本发明的精神和范围的前提下可作各种 的更动与润饰,因此本发明的保护范围以本发明的权利要求为准。

Claims (34)

1.一种操作方法,用以将一多级的充电泵以一第一模式与一第二模式操作,该操作方法包含以下步骤: 建构该多级的充电泵使于该第一模式下致能N级,使于该第二模式下致能少于N级的数级,该建构步骤包含:藉由允许在多个致能级的一供应源节点以在供应电位之上的一电平变动,耦接于一禁能级的一供应源节点至一供应电位而没有显著的电压损失,并藉以将在该多极中的该禁能级与多个前级予以解耦接; 产生具有一第一时钟频率的第一组时钟信号,该第一时钟频率依据一电源电压与温度的一第一函数改变; 产生具有一第二时钟频率的第二组时钟信号,该第二时钟频率依据该电源电压与该温度的一第二函数改变;及 于一第一模式的操作下施加该第一组时钟信号至该多级的充电泵来产生一充电泵输出电压,并于一第二模式的操作下施加该第二组时钟信号至一多级的充电泵来产生一充电泵输出电压。
2. 如权利要求1所述的操作方法,其中该多级的充电泵具有N级。
3. —种集成电路装置,包含: 一存储器,其具有供编程与擦除的至少 之一用的一第 一模式以及供读取用的一第二模式;一充电泵电路,其连接至该存储器的一节点,并可于该第一模式与该第 二模式下操作,该充电泵电路包含对应于多个时钟信号的多个充电泵级;一致能电路,用以于该第一模式下将在所述多个充电泵级的所有充电泵 级予以致能,并用以于该第二模式下将所述充电泵级中的少于所有充电泵级 予以致能;以及一时钟源,用以提供所述时钟信号;其中该致能电路包含耦接在所述充 电泵级中的各个充电泵级的多个预充电电路,在所述预充电电路的至少一预 充电电路具有一第一状态与一第二状态,该第一状态允许在相对应的充电泵 级上的 一节点以在该供应电位之上的一电平变动,该第二状态耦接该节点至 一供应电位,藉以将相对应的级与在该多极中的前级予以解耦接;及一电路,其提供多个控制信号至该至少一预充电电路以及该时钟源,使 得该至少一预充电电路在该第一模式下处于该第一状态,且使该至少一预充电电路在该第二模式下处于该第二状态。
4. 如权利要求3所述的集成电路装置,其中该至少一预充电电路包含 多个组件,所述组件传送该供应电位至该供应源节点而没有招致显著的电压损失。
5. 如权利要求3所述的集成电路装置,其中该至少一预充电电路包含: 一第一 PM0S晶体管,其具有耦接至一供应电位电源的一源极接点、在该相对应的充电泵级上耦接至该节点的 一漏极接点、以及一栅极;一第二 PMOS晶体管,其具有在该相对应的充电泵级上耦接至该节点的一源极接点、耦接至该第一 PMOS晶体管的栅极的一漏极接点、以及耦接至一控制节点的一栅极;及一丽0S晶体管,其具有耦接至一参考供应源的一源极接点、耦接至该第一 PMOS晶体管的栅极的一漏极接点、以及耦接至该控制节点的一栅极。
6. 如权利要求3所述的集成电路装置,其中该至少一预充电电路包含 在所述预充电电路中的所有的预充电电路,而所述控制信号包含耦接至第一 组预充电电路的第一组信号、耦接至第二组预充电电路的第二组信号、以及 一第二信号,该第一组预充电电路包含一预充电电路,该预充电电路耦接至 与在所述充电泵级中的一第 一级邻接的一中间级的该供应源节点,该第二信 号耦接至另 一 中间级的该供应源节点,该另 一中间级在所述充电泵级中的一 最终充电泵级以前,使得所述控制信号以在该供应电位之上的一电平可操作 以致能在所述充电泵级中的所有充电泵级,并于该第二模式下可操作以致能 所述充电泵级中的所述充电泵级的一子集。
7. 如权利要求3所述的集成电路装置,其中该多级的充电泵包含: 多极,其包含一第一级、 一最终级以及在该第一级与该最终级之间的一个或多个串联配置的中间级;在该多极中的每个级包含一供应源节点、 一输出节点与一通门,该通门 具有将该供应源节点耦接至该输出节点的一第 一状态,以及阻隔电荷从该输 出节点回流至该供应源节点的 一 第二状态;该第 一级的供应源节点耦接至一 电源电压;所述中间级的各个供应源节点耦接至在该多极中的各个前级的所述输 出节点;该最终级的供应源节点耦接至在该多极中的其前级的该输出节点,而该最终级的输出节点耦接至一负载;第一多个充电升压电路,其耦接至所述中间级与该最终级的所述供应源节点,并耦接至在所述时钟信号中的数个的时钟信号;以及第二多个充电升压电路,其耦接至该第一级、该中间级及该最终级的所 述通门,并耦接至在所述时钟信号中的数个时钟信号。
8. 如权利要求3所述的集成电路装置,其中该时钟源包含一时钟电路, 该时钟电路包含多个组件,所述组件易于导致所述时钟信号的频率依据一第 一函数改变,其中该第一函数与该供应电位的改变具有一逆反关系,且对温 度的改变显著无反应。
9. 如权利要求3所述的集成电路装置,其中该时钟源包含一时钟电路, 该时钟电路包含多个组件,所述组件易于导致所述时钟信号的频率依据一第 二函数改变,其中该第二函数对于该供应电位的改变显著无反应。
10. 如权利要求3所述的集成电路装置,其中该时钟源包含一时钟电路, 该时钟电路包含多个组件,所述组件易于导致所述时钟信号的频率依据一第 二函数改变,其中该第二函数对于该供应电位的改变显著无反应,并对温度 的改变具有一直接关系。
11. 一种充电泵设备,包含:多极,其包含一第一级、 一最终级以及在该第一级与该最终级之间的一 个或多个串联配置的中间级;在该多极中的每个级包含一供应源节点、 一输出节点与一通门,该通门 具有耦接该供应源节点至该输出节点的 一 第 一状态以及阻隔电荷从该输出 节点回流至该供应源节点的 一 第二状态;该第 一级的供应源节点耦接至一 电源电压;各该中间级的供应源节点耦接至在该多极中的各个前级的输出节点; 该最终级的供应源节点耦接至在该多极中的其前级的输出节点,而该最终级的输出节点耦接至一 负载;第一多个充电升压电路,其耦接至所述中间级与该最终级的所述供应源节点;第二多个充电升压电路,其耦接至该第一级、所述中间级与该最终级的所述通门;多个预充电电路,其耦接至所述中间级与该最终级的所述供应源节点,所述预充电电路中的至少一预充电电路具有一第一状态与一第二状态,该第 一状态允许该供应源节点以在该供应电位之上的 一 电平变动,而该第二状态 耦接该供应源节点至一供应电位而不招致显著的电压损失,藉以将相对应的级与在该多极中的前级予以解耦接;一时钟源,其提供多个时钟信号耦接至该第一与第二多个充电升压电 路,所述时钟信号的频率于一第一模式下依据电源电压与温度的改变的一第 一函数改变,所述时钟信号的频率于一第二模式下依据电源电压与温度的改 变的一第二函数改变;以及一电路,其提供多个控制信号至该至少一预充电电路,使得于该第一模 式下使该至少一预充电电路处于该第一状态,而于该第二模式下使该至少一 预充电电路处于该第二状态。
12. 如权利要求11所述的充电泵设备,其中该至少一预充电电路包含: 一第一 PM0S晶体管,其具有耦接至一供应电位电源的一源极接点、耦接至该供应源节点的一漏极接点、以及一栅极;一第二 PM0S晶体管,其具有耦接至该供应源节点的一源极接点、耦接 至该第一 PM0S晶体管的栅极的一漏极接点、以及耦接至一控制节点的一栅 极;以及一腿0S晶体管,其具有耦接至一参考供应源的一源极接点、耦接至该 第一 PMOS晶体管的栅极的一漏极接点、以及耦接至该控制节点的一栅极。
13. 如权利要求11所述的充电泵设备,其中该至少一预充电电路包含 在所述预充电电路中的所有的预充电电路,而所述控制信号包含耦接至第一 组预充电电路的第一组信号、耦接至第二组预充电电路的第二组信号、以及 耦接至在串联于该最终级以前的该中间级的该供应源节点的一第二信号,该 第 一组预充电电路包含耦接至与该第一级串联邻接的该中间级的该供应源 节点的一预充电电路,使得所述控制信号以在该供应电位之上的一电平可操 作以致能所有串联级,并于该第二模式下可操作以致能该多级的一子集。
14. 一种充电泵设备,包含:多极,其包含一第一级、 一最终级以及在该第一级与该最终级之间的一 个或多个串联配置的中间级;在该多极中的每个级包含一供应源节点、 一输出节点与一通门,该通门 具有将该供应源节点耦接至该输出节点的 一第 一状态,以及阻隔电荷从该输出节点回流至该供应源节点的 一第二状态;该第 一级的供应源节点耦接至一 电源电压;所述中间级的各个供应源节点耦接至在该多极中的各个前级的所述输 出节点;该最终级的供应源节点耦接至在该多极中的其前级的该输出节点,而该 最终级的输出节点耦接至一负载;第一多个充电升压电路,其耦接至所述中间级与该最终级的所述供应源 节点;第二多个充电升压电路,其耦接至该第一级、所述中间级与该最终级的 所述通门;多个预充电电路,其耦接至所述中间级与该最终级的所述供应源节点, 所述预充电电路中的至少一预充电电路具有一第一状态与一第二状态,该第 一状态允许该供应源节点以在该供应电位之上的一电平变动,而该第二状态 耦接该供应源节点至一供应电位而不招致显著的电压损失,藉以将相对应的 级与在该多极中的前级予以解耦接;一时钟源,其提供多个时钟信号耦接至该第一与第二多个充电升压电 路,所述时钟信号的频率于一第一模式下依据该电源电压与温度的改变的一 第一函数改变,所述时钟信号的频率于一第二模式下依据该电源电压与温度 的改变的一第二函数改变;以及一电路,其提供多个控制信号至该至少一预充电电路以及该时钟源,使 得该至少一预充电电路在该第一模式下处于该第一状态,且使该至少一预充 电电路在该第二模式下处于该第二状态。
15. 如权利要求14所述的充电泵设备,其中该至少一预充电电路包含: 一第一 PMOS晶体管,其具有耦接至一供应电位电源的一源极接点、耦接至该供应源节点的一漏极接点、以及一栅极;一第二 PM0S晶体管,其具有耦接至该供应源节点的一源极接点、耦接 至该第一 PM0S晶体管的栅极的一漏极接点、以及耦接至一控制节点的一栅 极;以及一丽OS晶体管,其具有耦接至一参考供应源的一源极接点、耦接至该 第一PM0S晶体管的栅极的一漏极接点、以及耦接至该控制节点的一栅极。
16. 如权利要求14所述的充电泵设备,其中该至少一预充电电路包含 在所述预充电电路中的所有的预充电电路,而所述控制信号包含耦接至第一 组预充电电路的第一组信号、耦接至第二组预充电电路的第二组信号、以及 耦接至在串联于该最终级以前的该中间级的该供应源节点的 一第二信号,该 第 一组预充电电路包舍耦接至与该第 一级串联邻接的该中间级的该供应源 节点的 一预充电电路,使得所述控制信号以在该供应电位之上的 一 电平可操 作以致能所有串联级,并于该第二模式下可操作以致能该多级的一子集。
17. 如权利要求14所述的充电泵设备,其中该时钟源包含一时钟电路,该时钟电路包含多个组件,所述组件易于导致所述时钟信号的频率依据一第 一函数改变,其中该第一函数与该供应电位的改变具有一逆反关系,且对温 度的改变显著无反应。
18, 如权利要求14所述的充电泵设备,其中该时钟源包含一时钟电路, 该时钟电路包含多个组件,所述组件易于导致所述时钟信号的频率依据一第 二函数改变,其中该第二函数对于该供应电位的改变显著无反应。
19,如权利要求14所述的充电泵设备,其中该时钟源包含一时钟电路, 该时钟电路包含多个组件,所述组件易于导致所述时钟信号的频率依据一第 二函数改变,其中该第二函数对于该供应电位的改变显著无反应,并对温度 的改变具有一直接关系。
20. —种充电泵设备,包含: 对应于多个时钟信号的一多级的充电泵;以及一时钟源,其提供所述时钟信号耦接接至该多级的充电泵,所述时钟信号的频率于一第一^:莫式下依据电源电压与温度的改变的一第一函数改变,所述时钟信号的频率于一第二模式下依据电源电压与温度的改变的一第二函 数改变,其中该第二函数不同于该第一函数。
21. 如权利要求20所述的充电泵设备,其中该多级的充电泵包含: 多极,其包含一第一级、 一最终级以及在该第一级与该最终级之间的一个或多个串联配置的中间级;在该多极中的每个级包含一供应源节点、 一输出节点与一通门,该通门 具有将该供应源节点耦接至该输出节点的一第一状态,以及阻隔电荷从该输 出节点回流至该供应源节点的 一第二状态;该第 一 级的供应源节点耦接至 一 电源电压;所述中间级的各个供应源节点耦接至在该多极中的各个前级的所述输 出节点;该最终级的供应源节点耦接至在该多极中的其前级的该输出节点,而该 最终级的输出节点耦接至一负载;第一多个充电升压电路,其耦接至所述中间级与该最终级的所述供应源 节点以及在所述时钟信号中的数个时钟信号;以及第二多个充电升压电路,其耦接至该第一级、所述中间级及该最终级的 所述通门,以及在所述时钟信号中的数个时钟信号。
22. 如权利要求21所述的充电泵设备,还包含多个电路,用以于该第 一模式下致能在该多极中的所有级,并于该第二模式下致能在该多极中的少 于所有级的数级。
23. 如权利要求20所述的充电泵设备,其中该时钟源包含一时钟电路, 该时钟电路包含多个组件,所述组件易于导致所述时钟信号的频率依据一第 一函数改变,其中该第一函数与该供应电位的改变具有一逆反关系,且对温 度的改变显著无反应。
24. 如权利要求20所述的充电泵设备,其中该时钟源包含一时钟电路, 该时钟电路包含多个组件,所述组件易于导致所述时钟信号的频率依据一第 二函数改变,其中该第二函数对于该供应电位的改变显著无反应。
25. 如权利要求20所述的充电泵设备,其中该时钟源包含一时钟电路, 该时钟电路包含多个组件,所述组件易于导致所述时钟信号的频率依据一第 二函数改变,其中该第二函数对于该供应电位的改变显著无反应,并对温度 的改变具有一直接关系。
26. —种集成电路装置,包含:一存储器,其具有供编程与擦除的至少之一用的一第一模式以及供读取 用的一第二模式;一充电泵电路,其耦接至在该存储器中的一节点,并可于该第一模式与 该第二模式下操作,该充电泵电路包含对应于多个时钟信号的一多级的充电 泵,所述多级包含一第一级、 一最终级以及在该第一级与该最终级之间的一 个或多个串联配置的中间级;一时钟源,其提供该多个时钟信号耦接至该第一与第二多个充电泵,所 述时钟信号的频率于一第一模式下依据电源电压与温度的改变的一第一函 数改变,所述时钟信号的频率于一第二模式下依据该电源电压与温度的改变 的一第二函凄t改变;多个预充电电路,其耦接至所述中间级与该最终级的所述供应源节点, 所述预充电电路中的至少一预充电电路具有一第一状态与一第二状态,该第 一状态允许该供应源节点以在该供应电位之上的一电平变动,而该第二状态 耦接该供应源节点至一供应电位,藉以将相对应的级与在该多极中的前级予以解耦接;以及一电路,其提供多个控制信号至该至少一预充电电路以及该时钟源,使 得该至少一预充电电路在该第一模式下处于该第一状态,且使该至少一预充 电电路在该第二模式下处于该第二状态。
27. 如权利要求26所述的集成电路装置,其中该至少一预充电电路包 含在所述预充电电路中的所有的预充电电路,而所述控制信号包含耦接至第 一组预充电电路的第一组信号、耦接至第二组预充电电路的第二组信号、以 及耦接至在串联于该最终级以前的该中间级的该供应源节点的一第二信号, 该第 一组预充电电路包含耦接至与该第 一级串联邻接的该中间级的该供应 源节点的一预充电电路,使得所述控制信号以在该供应电位之上的一电平可 操作以致能所有串联级,并于该第二模式下可操作以致能该多级的一子集。
28. 如权利要求26所述的集成电路装置,其中:在该多极中的每个级包含一供应源节点、 一输出节点与一通门,该通门 具有将该供应源节点耦接至该输出节点的一第 一状态,以及阻隔电荷从该输 出节点回流至该供应源节点的一第二状态;该第 一级的供应源节点耦接至一 电源电压;所述中间级的各个供应源节点耦接至在该多极中的各个前级的所述输 出节点;该最终级的供应源节点耦接至在该多极中的其前级的该输出节点,而该 最终级的输出节点耦接至一 负载;第一多个充电升压电路,其耦接至所述中间级与该最终级的所述供应源 节点,以及在所述时钟信号中的数个时钟信号;以及第二多个充电升压电路,其耦接至该第一级、所述中间级及该最终级的 所述通门,以及在所述时钟信号中的数个时钟信号。
29. 如权利要求28所述的集成电路装置,还包含多个电路,用以于该 第一模式下致能在该多极中的所有级,并于该第二模式下致能在该多极中的少于所有级的数级。
30. 如权利要求26所述的集成电路装置,其中该时钟源包含一时钟电 路,该时钟电路包含多个组件,所述组件易于导致所述时钟信号的频率依据 一第一函数改变,其中该第一函数与该供应电位的改变具有一逆反关系,且 对温度的改变显著无反应。
31. 如权利要求26所述的集成电路装置,其中该时钟源包含一时钟电 路,该时钟电路包含多个组件,所述组件易于导致所述时钟信号的频率依据 一第二函数改变,其中该第二函数对于该供应电位的改变显著无反应。
32. 如权利要求26所述的集成电路装置,其中该时钟源包含一时钟电 路,该时钟电路包含多个组件,所述组件易于导致所述时钟信号的频率依据 一第二函数改变,其中该第二函数对于该供应电位的改变显著无反应,并对 温度的改变具有一直接关系。
33. —种方法,包含以下步骤:产生第一组时钟信号,其具有一第一时钟频率,该第一时钟频率依据一 电源电压与温度的一第一函数改变;产生第二组时钟信号,其具有一第二时钟频率,该第二时钟频率依据该 电源电压与温度的一第二函数改变;及施加该第一组时钟信号至一多级的充电泵以于一第一模式的操作下产 生一充电泵输出电压,并施加该第二组时钟信号至一多级的充电泵以于一第二模式的操作下产生一充电泵输出电压。
34.如权利要求33所述的方法,其中该多级的充电泵具有N级,且该方法还包含以下步骤:建构该多级的充电泵使得于该第一模式下使所述N级致能,并于该第二 模式下使少于N级的数级致能。
CN 200510083353 2005-02-24 2005-07-12 多模式多级的充电泵 CN100456390C (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/064,920 US7595682B2 (en) 2005-02-24 2005-02-24 Multi-stage charge pump without threshold drop with frequency modulation between embedded mode operations
US11/064,920 2005-02-24

Publications (2)

Publication Number Publication Date
CN1825485A CN1825485A (zh) 2006-08-30
CN100456390C true CN100456390C (zh) 2009-01-28

Family

ID=36912037

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200510083353 CN100456390C (zh) 2005-02-24 2005-07-12 多模式多级的充电泵

Country Status (2)

Country Link
US (1) US7595682B2 (zh)
CN (1) CN100456390C (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100591773B1 (ko) * 2004-12-20 2006-06-13 삼성전자주식회사 불휘발성 반도체 메모리 장치 및 그것을 위한 전압 발생회로
US7382658B2 (en) * 2006-01-26 2008-06-03 Mosys, Inc. Non-volatile memory embedded in a conventional logic process and methods for operating same
US20070170489A1 (en) * 2006-01-26 2007-07-26 Fang Gang-Feng Method to increase charge retention of non-volatile memory manufactured in a single-gate logic process
US7613051B2 (en) 2007-03-14 2009-11-03 Apple Inc. Interleaving charge pumps for programmable memories
US8232833B2 (en) * 2007-05-23 2012-07-31 Silicon Storage Technology, Inc. Charge pump systems and methods
US8212541B2 (en) 2008-05-08 2012-07-03 Massachusetts Institute Of Technology Power converter with capacitive energy transfer and fast dynamic response
US20100052772A1 (en) * 2008-08-29 2010-03-04 Caleb Yu-Sheng Cho Charge-Recycle Scheme for Charge Pumps
JP5361346B2 (ja) * 2008-11-21 2013-12-04 株式会社東芝 半導体集積回路
US9225240B2 (en) * 2009-11-13 2015-12-29 Macronix International Co., Ltd. Charge pump utilizing external clock signal
US8085086B1 (en) 2010-07-20 2011-12-27 Macronix International Co., Ltd. Non-volatile memory device and charge pump circuit for the same
US9882471B2 (en) 2011-05-05 2018-01-30 Peregrine Semiconductor Corporation DC-DC converter with modular stages
CN108964442A (zh) 2011-05-05 2018-12-07 北极砂技术有限公司 用于电源转换的装置
US10389235B2 (en) 2011-05-05 2019-08-20 Psemi Corporation Power converter
US8963623B2 (en) 2012-02-29 2015-02-24 Taiwan Semiconductor Manufacturing Co., Ltd. Low voltage and high driving charge pump
US9214859B2 (en) * 2012-04-30 2015-12-15 Macronix International Co., Ltd. Charge pump system
WO2013169235A1 (en) * 2012-05-08 2013-11-14 Intel Corporation Adaptive voltage input to a charge pump
US8587367B1 (en) * 2012-06-06 2013-11-19 Nanya Technology Corp. Voltage pumping circuit
US8860500B2 (en) 2012-07-20 2014-10-14 Analog Devices Technology Charge transfer apparatus and method
US9847712B2 (en) 2013-03-15 2017-12-19 Peregrine Semiconductor Corporation Fault control for switched capacitor power converter
US9203299B2 (en) 2013-03-15 2015-12-01 Artic Sand Technologies, Inc. Controller-driven reconfiguration of switched-capacitor power converter
US8724353B1 (en) 2013-03-15 2014-05-13 Arctic Sand Technologies, Inc. Efficient gate drivers for switched capacitor converters
WO2014168911A1 (en) 2013-04-09 2014-10-16 Massachusetts Institute Of Technology Power conservation with high power factor
US9742266B2 (en) 2013-09-16 2017-08-22 Arctic Sand Technologies, Inc. Charge pump timing control
US9041459B2 (en) 2013-09-16 2015-05-26 Arctic Sand Technologies, Inc. Partial adiabatic conversion
US9825545B2 (en) 2013-10-29 2017-11-21 Massachusetts Institute Of Technology Switched-capacitor split drive transformer power conversion circuit
DE112015001260T5 (de) * 2014-03-14 2016-12-08 Arctic Sand Technologies, Inc. Ladungspumpenstabilitätssteuerung
US10128745B2 (en) 2014-03-14 2018-11-13 Psemi Corporation Charge balanced charge pump control
WO2016004427A1 (en) 2014-07-03 2016-01-07 Massachusetts Institute Of Technology High-frequency, high-density power factor correction conversion for universal input grid interface
US20160006348A1 (en) * 2014-07-07 2016-01-07 Ememory Technology Inc. Charge pump apparatus
TWI557528B (zh) 2014-10-03 2016-11-11 円星科技股份有限公司 電壓產生電路
US9536575B2 (en) 2015-01-14 2017-01-03 Macronix International Co., Ltd. Power source for memory circuitry
US9881654B2 (en) 2015-01-14 2018-01-30 Macronix International Co., Ltd. Power source for memory circuitry
KR20180004115A (ko) 2015-03-13 2018-01-10 페레그린 세미컨덕터 코포레이션 단열 커패시터 간 전하 수송을 용이하게 하기 위한 인덕터를 가지는 직류-직류 변압기
CN106208678B (zh) * 2016-07-14 2019-05-31 合肥格易集成电路有限公司 一种电荷泵及存储器
CN109842294A (zh) * 2017-11-24 2019-06-04 力旺电子股份有限公司 四相电荷泵电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121821A (en) 1998-03-31 2000-09-19 Nec Corporation Booster circuit for semiconductor device
US6356501B2 (en) 1999-12-02 2002-03-12 Hyundai Electronics Industries Co., Ltd. Apparatus for generating high voltage signal
CN1377519A (zh) 1999-09-01 2002-10-30 莱克斯马克国际公司 自动补偿扩频时钟发生器的方法与装置
US6486728B2 (en) 2001-03-16 2002-11-26 Matrix Semiconductor, Inc. Multi-stage charge pump

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5381051A (en) 1993-03-08 1995-01-10 Motorola Inc. High voltage charge pump
US5422586A (en) * 1993-09-10 1995-06-06 Intel Corporation Apparatus for a two phase bootstrap charge pump
JP3167904B2 (ja) * 1994-12-27 2001-05-21 日本鋼管株式会社 電圧昇圧回路
US5602794A (en) 1995-09-29 1997-02-11 Intel Corporation Variable stage charge pump
US5801987A (en) * 1997-03-17 1998-09-01 Motorola, Inc. Automatic transition charge pump for nonvolatile memories
JP3280623B2 (ja) * 1998-08-11 2002-05-13 沖電気工業株式会社 チャージポンプ回路の駆動制御回路
US6573780B2 (en) 1999-02-02 2003-06-03 Macronix International Co., Ltd. Four-phase charge pump with lower peak current
US6366158B1 (en) * 2000-12-27 2002-04-02 Intel Corporation Self initialization for charge pumps
US6661682B2 (en) * 2001-02-16 2003-12-09 Imec (Interuniversitair Microelectronica Centrum) High voltage generating charge pump circuit
JP2002373495A (ja) * 2001-06-14 2002-12-26 Akita Denshi Systems:Kk 半導体チップ、半導体集積回路装置及び半導体集積回路装置の製造方法
US6867638B2 (en) * 2002-01-10 2005-03-15 Silicon Storage Technology, Inc. High voltage generation and regulation system for digital multilevel nonvolatile memory
US6768366B2 (en) * 2002-06-29 2004-07-27 Macronix International Co., Ltd. Charge pump system and clock generator
US6914791B1 (en) * 2002-11-06 2005-07-05 Halo Lsi, Inc. High efficiency triple well charge pump circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121821A (en) 1998-03-31 2000-09-19 Nec Corporation Booster circuit for semiconductor device
CN1377519A (zh) 1999-09-01 2002-10-30 莱克斯马克国际公司 自动补偿扩频时钟发生器的方法与装置
US6356501B2 (en) 1999-12-02 2002-03-12 Hyundai Electronics Industries Co., Ltd. Apparatus for generating high voltage signal
US6486728B2 (en) 2001-03-16 2002-11-26 Matrix Semiconductor, Inc. Multi-stage charge pump

Also Published As

Publication number Publication date
US20060186947A1 (en) 2006-08-24
US7595682B2 (en) 2009-09-29
CN1825485A (zh) 2006-08-30

Similar Documents

Publication Publication Date Title
KR100273278B1 (ko) 반도체 소자의 펌핑회로
US7061295B2 (en) Ring oscillator for digital multilevel non-volatile memory
JP3888603B2 (ja) クロック生成回路および制御方法並びに半導体記憶装置
US6278316B1 (en) Pump circuit with reset circuitry
JP3752107B2 (ja) 集積回路用パワーオンリセット回路
US6549474B2 (en) Method and circuit for regulating the output voltage from a charge pump circuit, and memory device using same
US6304469B1 (en) Charge pump circuit including level shifters for threshold voltage cancellation and clock signal boosting, and memory device using same
US6278315B1 (en) High voltage generating circuit and method for generating a signal maintaining high voltage and current characteristics therewith
KR100427204B1 (ko) 반도체 장치
US6373325B1 (en) Semiconductor device with a charge pumping circuit
US5671179A (en) Low power pulse generator for smart voltage flash eeprom
US6492863B2 (en) Internal high voltage generation circuit capable of stably generating internal high voltage and circuit element therefor
JP4080843B2 (ja) 不揮発性半導体記憶装置
KR100686631B1 (ko) 반도체 집적회로장치
US20040046595A1 (en) Semiconductor memory device having a power-on reset circuit
US5999009A (en) Semiconductor integrated circuit with an internal voltage generating circuit requiring a reduced occupied area
TWI222639B (en) Semiconductor device
KR100468513B1 (ko) 저소비 전력으로 동작하는 반도체 기억 장치
KR100271840B1 (ko) 회로 면적의 증대를 억제하면서 복수의 전위를 출력할 수 있는내부 전위 발생 회로
US5495453A (en) Low power voltage detector circuit including a flash memory cell
EP0792505B1 (en) Voltage supplies for flash memory
US6937074B2 (en) Power-up signal generator in semiconductor device
US20100148856A1 (en) Regulation of Recovery Rates in Charge Pumps
US5483486A (en) Charge pump circuit for providing multiple output voltages for flash memory
US7969234B2 (en) Clock control circuit and voltage pumping device using the same

Legal Events

Date Code Title Description
C06 Publication
C10 Request of examination as to substance
C14 Granted