CN101388243A - 半导体存储器件 - Google Patents

半导体存储器件 Download PDF

Info

Publication number
CN101388243A
CN101388243A CNA2008101608108A CN200810160810A CN101388243A CN 101388243 A CN101388243 A CN 101388243A CN A2008101608108 A CNA2008101608108 A CN A2008101608108A CN 200810160810 A CN200810160810 A CN 200810160810A CN 101388243 A CN101388243 A CN 101388243A
Authority
CN
China
Prior art keywords
voltage
storage unit
word line
semiconductor storage
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101608108A
Other languages
English (en)
Inventor
高桥弘行
中川敦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101388243A publication Critical patent/CN101388243A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

根据本发明的一个方面的半导体存储器件包括DRAM单元，该DRAM单元包括一个晶体管和一个电容器，在该半导体存储器件中，第一电压和第二电压中的一个被施加于所述晶体管的栅极，其中，第一电压为被选择电压，第二电压为非被选择电压，所述第一电压和所述第二电压之间的电压差大于电源电压和接地电压之间的电压差，并且接地电压和电源电压中的一个更接近于非被选择电压的电压被施加到所述晶体管的背栅，而与被选择或非被选择无关。

Description

半导体存储器件
技术领域
本发明涉及一种半导体存储器件，更具体来说，涉及一种DRAM(动态随机存取存储器)。
背景技术
DRAM包括：互补位线，其布置成与字线垂直；存储单元，其以矩阵形式布置在字线和互补位线的交叉处。
图6示出了根据相关技术的DRAM的电路构造的一个示例。如图6所示，相关的存储器600包括字解码器601和存储单元阵列602。字解码器601包括驱动字线来选择任意存储单元的字驱动器610。存储单元阵列602包括与字驱动器610连接的存储单元621、622和623。
字驱动器610包括由高电势侧字线驱动电压VPP和接地电压GND驱动的逆变器(inverter)In611、In612和In613。
如图7所示，逆变器In611、In612和In613中的每个包括在高电势侧字线驱动电压VPP和接地电压GND之间串联连接的PMOS晶体管P1和NMOS晶体管N1。随后，控制信号CTRL被输入到PMOS晶体管P1和NMOS晶体管N1的栅极。PMOS晶体管P1的漏极和NMOS晶体管N1的漏极彼此连接，字线WL1、WL2和WL3中的每个连接到该节点。例如，在根据控制信号CTRL来写入或读取信息的过程中，字驱动器610的逆变器In611向字线WL1输出高电势侧字线驱动电压VPP。另一方面，在信息的保持中，字驱动器610的逆变器In611向字线WL1输出接地电压GND。高电势侧字线驱动电压VPP高于电源电压VDD。逆变器In612和In613也具有与逆变器In611的构造相同的构造。
存储单元621、622和623分别包括NMOS栅晶体管(gatetransistor)Tr1、Tr2和Tr3以及电容器C1、C2和C3。例如，栅晶体管Tr1的栅极连接到字线WL1，源极和漏极中的一个连接到位线BLT。栅晶体管Tr1的漏极和源极中的另一个通过电容器C1连接到基准电压HVDD(VDD/2)。存储单元622和623也具有与存储单元621的构造相同的构造。
栅晶体管Tr1、Tr2和Tr3的背栅连接到背栅电压源670，其中，栅晶体管Tr1、Tr2和Tr3的背栅是形成有NMOS晶体管的阱(well)。注意的是，背栅电压源670的输出电压VBB(下文中被称作VBB)被设置为低于接地电压GND的负电压。这是因为通过将VBB设置为负电压，可以增大栅晶体管的漏或源的n区域和阱的p区域之间的耗尽层以降低p区域和n区域之间的寄生电容，或者可以抑制由于DRAM的工艺变化导致的晶体管阈值的个体的差异。因此，通过理解的并几乎被认为是公知知识的是：在诸如DRAM的存储器电路构造中，VBB被设置为低于接地电压GND的负电压。
基于字线WL1的电压，存储单元621将栅晶体管Tr1设置为导电状态，以写入/读取信息。另外，存储单元621将栅晶体管Tr1设置为不导电状态，以保持在电容器C1中存储的电荷。此外，位线BLT连接到读出放大器630。当栅晶体管Tr1处于导电状态时，位线BLT连接到电容器C1，并且电容器C1的电荷信息通过位线BLT输入到读出放大器630。存储单元622和623也具有相同的构造。
在诸如DRAM的现今的半导体存储器件中，制造工艺已经被小型化。由制造工艺的小型化造成的问题是：形成DRAM的晶体管的截止状态(off-state)漏电流增大。随着截止状态漏电流增大，保持在存储单元的电容器中的电荷容易减少。因此，需要对DRAM频繁地进行刷新(refresh)操作，这就需要用来来保持所存储的信息的刷新操作。因此，存在的问题是：DRAM的功耗增加。为了解决这个问题，出于抑制存储单元的漏电流的目的，已经使用了负字线(negative word line)方法。在负字线方法中，与非被选择的存储单元对应的字线的电势被设置为低于接地电势GND的负电压VKK。
图8示出了其中与非被选择的存储单元对应的字线的电压被设置为负电压VKK的负字线方法的电路构造的一个示例。如将从图8所示的，低电势侧字线驱动电压源860的输出电压(下文中被称作VKK)被用作包括在字驱动器610中的逆变器的低压侧电源电压。因此，在存储单元非被选择状态下的字线的电势是低于接地电势GND的负电压VKK。另一方面，驱动电压VPP被用作存储单元选择状态下的字线的电势。第2005-135461号(相关技术(1))和第11-031384号(相关技术(2))日本未审专利申请公开中公开了一种技术，在该技术中，向存储单元的栅晶体管的背栅施加负电压VBB，并向非被选择的字线施加负电压VKK。
然而，为了执行写入到存储单元621、622和623/从存储单元621、622和623读取的操作，字线(WL1、WL2、WL3)的逻辑电平在一定的周期交替地重复H电平(VPP)和L电平(VKK)。这意味着在每条字线中的一定周期重复地进行充电和放电。因此，低电势侧字线驱动电压源860需要在每个周期重复地执行吸收在字线中存储的电荷和向形成字驱动器610的多个逆变器提供负电压VKK。需要增强低电势侧字线驱动电压源860的能力。如果上述增强不足够的话，则低电势侧字线驱动电压源860的负电压的输出沿着正电压的方向逐渐增加，并变得不稳定，如图9所示。低电势侧字线驱动电压源860连接到与如图8所示的非被选择的存储单元对应的所有字线。因此，图9所示的不稳定的电压被传输到与非被选择的存储单元对应的所有字线，这使得控制栅晶体管的截止漏电流变得不可能的。
如将从图10所示的栅晶体管的构造所看到的，每条字线与存储单元的栅晶体管的阱通过栅电容器Cg电容耦合。换言之，在DRAM芯片中的大量的非被选择的存储单元的栅晶体管的栅和阱通过栅电容器Cg电容耦合，其中，所述栅和阱是低电势侧字线驱动电压源860和背栅电压源670。因此，图9所示的从低电势侧字线驱动电压源860输出的不稳定电压被作为噪声传输到背栅电压源670。由于该噪声的影响，导致从背栅电压源670输出的电压VBB从预定电压开始增大或减小。另外，单元节点的电势也受不利影响。更具体来说，如果对VBB增加的状态下的存储单元执行写操作且对VBB减小的状态下的存储单元执行读取操作或刷新操作，则与VBB处于具有预定电压值的稳定条件的情况相比较，电荷量减少。因此，上述的存储单元导致保持缺陷。另外，在分离工艺等中复制以上最差的条件并丢弃作为缺陷单元的存储单元是极其困难的。
为了克服这个问题，提高低电势侧字线驱动电压源860的响应速度或者增大稳定电容的量来去除波纹是可以有效的。然而，为了提高低电势侧字线驱动电压源860的响应速度，需要增强产生负电压的负电荷泵861的电压确定电路的响应，这样就增加了确定电路中的放大器的功耗。另外，为了增大稳定电容的量来去除波纹，需要增大去耦电容器的面积。因此，DRAM芯片的功耗或面积增大，这造成了不利影响。
如上所述，根据相关的半导体存储器件，驱动字线的驱动电压源到非被选择的存储单元的输出可能是不稳定的。
发明内容
根据本发明一方面的半导体存储器件包括DRAM单元，其中DRAM单元包括一个晶体管和一个电容器，在该半导体存储器件中，向晶体管的栅极施加第一电压和第二电压中的一个，第一电压是被选择电压，第二电压是非被选择电压，第一电压和第二电压之间的电压差大于电源电压和接地电压之间的电压差，接地电压和电源电压中的一个更接近于非被选择电压的被施加到晶体管的背栅，而与被选择或非被选择无关。
根据本发明的半导体存储器件，非被选择的存储单元晶体管的所有栅电容器执行与电源的稳定电容器的功能相同的功能，其中，电源向字线施加电势。因此，在根据本发明的半导体存储器件中，可以使驱动电压源的输出稳定而不需增加另外的电路，其中，驱动电压源驱动非被选择的存储单元的字线。
附图说明
从下面结合附图的对某些优选实施例的描述中，本发明的以上和其它目的、优点和特征将更清楚，在附图中：
图1示出了根据实施例的半导体存储器件的电路构造的一个示例；
图2示出了根据实施例的半导体存储器件的简化电路构造的一个示例；
图3示出了根据实施例的半导体存储器件的操作的时序图的一个示例；
图4示出了根据实施例的半导体存储器件的栅晶体管的构造的一个示例；
图5示出了表示相关技术和本发明之间的技术差别的表格的一个示例；
图6示出了根据相关技术的半导体存储器件的电路构造的一个示例；
图7示出了根据相关技术的半导体存储器件的逆变器的电路构造的一个示例；
图8示出了根据相关技术的半导体存储器件的电路构造的另一示例；
图9示出了根据相关技术的半导体存储器件的低电势侧字线驱动电压源的输出特性的一个示例；以及
图10示出了根据相关技术的半导体存储器件的栅晶体管的构造的一个示例。
具体实施方式
现在将参照说明性的实施例在此来描述本发明。本领域的技术人员将认识到，利用本发明的教导可以实现许多替代的实施例，本发明不限于为了说明目的而示出的实施例。
实施例
现在将参照附图来详细描述应用了本发明的特定实施例。图1示出了根据本实施例的半导体存储器件的电路构造的一个示例。图2示出了图1所示的半导体存储器件的简化电路构造的一个示例，并示出了重点只放在字驱动器的逆变器和存储单元之间的连接关系的构造图。注意的是，本实施例是本发明应用于DRAM 100的实施例。
如图1所示，DRAM 100包括字解码器110、单元阵列120、输出接地电压GND的接地端170和输出电源电压VDD的电源电压端190。字解码器110包括：字驱动器111、输出正电压VPP的高电势侧字线驱动电压源180和输出负电压VKK的低电势侧字线驱动电压源160。
字驱动器111包括逆变器In111、In112和In113。逆变器In111、In112和In113中的每个向字线WL1、WL2和WL3输出VPP或VKK作为字选择信号或字未选择信号。另外，如图2所示，逆变器In111包括在高电势侧字线驱动电压源180(输出电压是正电压VPP)和低电势侧字线驱动电压源160(输出电压是负电压VKK)之间串联连接的PMOS晶体管P1和NMOS晶体管N1。控制信号CTRL输入到PMOS晶体管P1和NMOS晶体管N1的栅极。另外，PMOS晶体管P1和NMOS晶体管N1的漏极在公共节点连接在一起，并且字线WL1连接到该节点。
例如，当根据控制信号CTRL将信息写入到存储单元/从存储单元读取信息时，图2中的字驱动器111的逆变器In111将VPP作为字选择信号施加到字线WL1。另一方面，在该信息的保持中，字驱动器111的逆变器In111向字线WL1施加VKK。因此，随后描述的施加到存储单元的栅晶体管的栅极的电压的大小对应于VPP和VKK之间的电压差。该电压差大于电源电压VDD和接地电压GND之间的差。虽然图2只示出了逆变器In111和存储单元121之间的关系，但是逆变器In112和存储单元122之间的关系以及逆变器In113和存储单元123之间的关系也是相同的。应该注意的是，存储单元122连接到位线BLB。
单元阵列120包括存储单元121、122和123。存储单元121、122和123中的每个分别连接到字线WL1、WL2和WL3中的每个，并连接到互补位线对BLT(正(True))和BLB(反(Bar))。存储单元121、122和123分别包括由NMOS晶体管形成的栅晶体管Tr1、Tr2和Tr3以及电容器C1、C2和C3。存储单元121的栅晶体管Tr1具有：栅极，其连接到字线WL1；漏极和源极中的一个，其连接到位线BLT；漏极和源极中的另一个，其通过电容器C1连接到基准电压HVDD(VDD/2)。存储单元122的栅晶体管Tr2具有：栅极，其连接到字线WL2；漏极和源极中的一个，其通过电容器C2连接到基准电压HVDD(VDD/2)；漏极和源极中的另一个，其连接到位线BLB。存储单元123的栅晶体管Tr3具有：栅极，其连接到字线WL3；漏极和源极中的一个，其连接到位线BLT；漏极和源极中的另一个，其通过电容器C3连接到基准电压HVDD(VDD/2)。基于每条字线的电压，每个存储单元将栅晶体管设置为导电状态，以从位线BLT或BLB读取信息或者将信息写入位线BLT或BLB。另外，每个存储单元将栅晶体管设置为非导电状态，以保持电容器中存储的电荷。栅晶体管Tr1、Tr2和Tr3的背栅连接到公共接地端170。
接地端170是与包括本实施例的DRAM 100的器件的封装等连接的端子，是形成DRAM 100的电路的基准电势点(接地电压GND)。更优选地，调节接地端170，以输出0V的电压作为基准电势点。接地端170需要被设计成具有充分低的阻抗，以在稳定状态下操作电路。
如上所述，接地端170连接到栅晶体管Tr1、Tr2和Tr3的背栅。通常，当通过多层衬底来构造DRAM时，通过具有与DRAM芯片的尺寸基本相同尺寸的网型布线来形成一个层，该网型布线被用作从每个晶体管的背栅到接地端170的布线。因此，从每个晶体管的背栅到接地端170的布线的总电容足够的大。因此，即使一些噪声添加到基准电势点(接地电压GND)，该布线电容也作为稳定电容器以相同的方式来作用；所以，几乎不受噪声的影响。因此，栅晶体管Tr1、Tr2和Tr3的背栅的电压被保持为0V的基准电势。
读出放大器130连接到互补位线BLT和BLB。读出放大器130根据读出放大器控制信号SE来放大互补位线BLT和BLB的电势差，并输出被放大的电势差。
均衡器140连接到互补位线BLT和BLB，并根据均衡器控制信号PDL将互补位线BLT和BLB的电压设置为例如HVDD(VDD/2)。
列选择器150根据列选择信号Y来连接互补位线BLT和BLB与公共位线(未示出)。列选择器150向公共位线传输被读出放大器130放大的互补位线BLT和BLB的信息，或者向互补位线BLT和BLB传输公共位线的信息。
低电势侧字线驱动电压源160向字驱动器111提供低于接地电压GND的负电压VKK(广义的第二电压)。低电势侧字线驱动电压源160包括负电荷泵161，其中，负电荷泵161产生低于接地电压GND的负电压VKK。负电荷泵161连接到电源电压端190并利用电源电压VDD来压低电压以产生负电压VKK。例如，当存储单元121的信息被保持时，从字驱动器111的逆变器In111向字线WL1输出VKK。低于接地电压GND的VKK电压被施加到与非被选择的存储单元对应的字线。这是因为通过向栅极施加负电压，可以防止由于伴随着制造工艺的小型化的栅晶体管的截止状态漏电流所导致的保持在电容器中的电荷外流。
高电势侧字线驱动电压源180向字驱动器111提供高于电源电压VDD的正电压VPP(广义的第一电压)。高电势侧字线驱动电压源180包括正电荷泵181，其中，正电荷泵181产生高于电源电压VDD的正电压VPP。正电荷泵181连接到电源电压端190，并利用电源电压VDD将电压升压以产生正电压VPP。例如，当输出存储单元121的信息时，从字驱动器111的逆变器In111向字线WL1输出正电压VPP。高于电源电压VDD的VPP电压被施加到与选择存储单元对应的字线。这是因为可以完全地开启栅晶体管Tr1的栅极，从而可靠地向位线BLT传输由电容器C1保持的信息。
在本实施例中，为了简便起见，存储单元沿着行方向布置成三行并沿着列方向布置成一列。然而，也可以沿着列方向和行方向增加存储单元的数量，从而以矩阵形式布置存储单元。在这种情况下，选择每个列单元中的多个存储单元的列选择器的数量、与选择每个行单元中的多个存储单元的字线对应的逆变器的数量和与传输每个存储单元的信息的互补位线对对应的均衡器和读出放大器的数量需要根据存储单元的数量而被增加。
图3示出了表示图1中的DRAM 100的操作的时序图。将对其中H电平信息存储在存储单元121中(电荷存储在电容器C1中)且保持的信息被读取出的情况进行描述。
在时间t1之前，从字驱动器111的逆变器In111向字线WL1施加负电压VKK作为字选择信号。因此，存储单元121的栅晶体管Tr1截止，使得电容器C1和字线WL1不连接。互补位线对BLT和BLB的电压被均衡器140预先充至HVDD(VDD/2)。
在时间t1，根据输入到逆变器In111的控制信号CTRL，字选择信号被升压为H电平。简言之，从逆变器In111施加到字线WL1的电压是VPP。因此，存储单元121的栅晶体管Tr1导通，电容器C1和字线WL1连接在一起。因此，存储单元121的栅晶体管Tr1导通且电容器C1和字线WL1相连接，因此，电容器C1保持的电荷被释放到位线BLT(正)，且位线BLT的电势从基准电压HVDD(VDD/2)开始上升。
接着，在时间t2，读出放大器控制信号SE升压，以操作读出放大器130。因此，互补位线BLT和BLB之间的电势差被放大。
在时间t3，列选择信号Y被升压并被输入到列选择器150。然后，列选择器的栅晶体管导通，从而将互补位线对BLT、BLB与公共位线对连接。因此，互补位线对BLT和BLB的信息被输出到公共位线对。
接着，在时间t4，根据输入到逆变器In111的控制信号CTRL，字选择信号被降低至L电平。因此，从逆变器In111施加到字线WL1的电压再次为VKK。因此，存储单元121的栅晶体管Tr1再次截止，从而使电容器C1和字线WL1不连接。电容器C1的电荷已经被重新充入。同时，读出放大器控制信号SE和列选择信号Y降压，并且读出放大器130和列选择器150停止操作。
在时间t5，均衡器控制信号PDL升压，均衡器140开始操作。互补位线对BLT和BLB的电压被均衡器140再次充至HVDD(VDD/2)。
在时间t6，状态与时间t1之前的状态相同，完成了读取操作。已经对读取存储单元121中保持的信息的情况进行了以上描述。近似的操作也在其它存储单元中进行。
正如从以上操作中清楚所示地，当读取保持在存储单元中的信息时或者当信息被写入存储单元时，存储单元的栅晶体管导通或截止，每条字线的电势频繁地重复H电平(正电压VPP)和L电平(负电压VKK)。这意味着对每条字线的充电和放电的操作是重复的。因此，如相关技术所描述的，通过负电荷泵等形成的低电势侧字线驱动电压源160等的能力需要增强。另外，由于功能为寄生电容的存储单元的栅晶体管的栅电容器造成的串扰，导致由字线的充电和放电造成的噪声会对栅晶体管的背栅侧产生影响。
现在，图4示出了例如，根据本实施例的图1中的存储单元121的栅晶体管Tr1的构造的示意图的一个示例。如图4所示，栅晶体管的P阱(背栅)连接到接地端170(接地电压GND)。在附图中Cg表示栅晶体管的栅电容器，Cs表示存储单元的电容器，Rw表示阱电阻器，Rs表示布线电阻器。
如上所述，当栅晶体管的背栅连接到接地端170(接地电压GND)时，状态可以与例如，当图6所示的相关技术中的背栅电压源670的输出电压被设置为接地电压GND时极度增强的电压输出能力的情况相同。注意的是，这里的电压输出能力意味着向为负载等的电路提供预定电压的能力。因此，在这种情况下，一端连接到接地端170的栅电容器Cg功能为对抗低电势侧字线驱动电压源160的噪声的稳定电容器。如上所述，在相关技术中，栅电容器Cg功能为寄生电容，其中，该寄生电容造成由于噪声导致的对背栅电压源670的串扰。然而，在本实施例中，得到了完全不同的结果。另外，稳定电容器的总量包括DRAM中的非被选择的存储单元的栅晶体管的所有栅电容器Cg。由此，由于存储单元的数量增大，电容相对于噪声变得足够大。
因此，在本实施例中，存储单元的栅晶体管的背栅连接到接地端170，从而使得可以消除噪声对低电势侧字线驱动电压源160的影响。另外，由于与相关技术不同，不需要提供背栅电压源670和稳定电容器，因此可以减小DRAM芯片的面积。此外，由于不需要背栅电压源670的电源电路的电流，因此可以减小DRAM的备用电流。
在本实施例中，施加到存储单元的栅晶体管的背栅的电压被升压至接地电压以代替负电压，这样可能会引起问题。然而，由于伴随着近来高精度的制造技术或制造工艺的小型化带来的诸如耐压的问题，导致背栅的偏压VBB自身趋于降低。例如，偏压VBB是大约-0.3V。因此，即使当背栅的偏压有所增加时，相对于抑制如相关技术所述的工艺变化导致的晶体管阈值的个体的差别的效果，几乎没有造成问题的可能性。另外，为了降低n区域和p区域的结的耐压负载，需要采用接地电压而不是负电压作为VBB，其中，电容器连接到n区域，p区域形成图4所示的区域401中的阱。
现在，图5示出了表示相关技术的技术转变的简单表格。相关技术(1)已经被长时间地采用。该技术没有被充分地小型化。存储单元的非被选择的字线的电势是接地电压GND，且负电压VBB被应用为存储单元的栅晶体管的背栅的偏压。在相关技术(2)中，制造工艺等于或小于大约90nm，负电压VKK被应用为存储单元的非被选择的字线的电势，与相关技术(1)相同地，负电压VBB被应用为背栅的偏压，以降低栅晶体管的漏电流。然而，在相关技术(2)中，VBB的大小小于相关技术(1)的大小。在本发明中，负电压VKK被应用为存储单元的非被选择的字线的电势，且背栅的偏压被设置为接地电压GND。已经在以上描述了通过将背栅的偏压设置为接地电压而实现的效果。
基于相关技术的背景，广为理解的是，负电压被应用为背栅的偏压。随后，为了对应于制造工艺的小型化，存储单元的非被选择的字线的电势被设置为负电压VKK，其中，制造工艺的小型化造成了如上所述的噪声问题。根据本发明实施例的DRAM将栅晶体管的背栅连接到接地电源，这使得可以解决如上所述的噪声问题。另外，即使当背栅从负电压变为接地电压时，也不造成问题。因此，本发明的实施例在形成DRAM的过程中是高度有效的。
注意的是，本发明不限于以上的实施例，而是可以在本发明的范围内适当地改变。例如，形成存储单元的栅晶体管的NMOS晶体管可以被变成PMOS晶体管。在该情况下，应该注意的是，电压的相对关系与采用了NMOS晶体管的情况基本上相反。例如，施加到所选择的字线的电压变成负电压VKK，施加到非被选择的字线的电压变成正电压VPP，施加到背栅的电压变成电源电压VDD。与存储单元的电容器连接的HVDD(VDD/2)没有变化。
本发明可以应用于向与诸如SRAM的存储器中的非被选择的存储单元对应的字线输出负电压的半导体存储器件。
另外，以上已将本实施例描述为具有在内部升压电路中产生高于VDD的电压的构造。然而，本发明不限于该实施例，而是可以从存储器的外部输入高电压和VDD。
虽然在以上的实施例中位线的预充电电平被设置为HVDD或VDD/2，但是电压可以是低于HVDD的任意值，以提高保持特性。
清楚的是，本发明不限于以上的实施例，而是在不脱离本发明的范围和精神的情况下可以进行更改和变化。

Claims (12)

1.一种包括DRAM单元的半导体存储器件，所述DRAM单元包括一个晶体管和一个电容器，其中，
第一电压和第二电压中的一个被施加至所述晶体管的栅极，所述第一电压为被选择电压，所述第二电压为非被选择电压，
所述第一电压和所述第二电压之间的电压差大于电源电压和接地电压之间的电压差，以及
所述接地电压和所述电源电压中的一个更接近于所述非被选择电压的电压被施加到所述晶体管的背栅，而与被选择或非被选择无关。
2.根据权利要求1所述的半导体存储器件，其中，所述晶体管是NMOS晶体管。
3.根据权利要求2所述的半导体存储器件，其中，
所述第一电压是高于所述电源电压的正电压，以及
所述第二电压是低于所述接地电压的负电压。
4.根据权利要求1所述的半导体存储器件，其中，所述晶体管是PMOS晶体管。
5.根据权利要求4所述的半导体存储器件，其中，
所述第一电压是低于所述接地电压的负电压，以及
所述第二电压是高于所述电源电压的正电压。
6.根据权利要求3所述的半导体存储器件，其中，通过正电荷泵将所述正电压升压，通过负电荷泵将所述负电压降压。
7.根据权利要求1所述的半导体存储器件，其中，包括在所述电容器中的两个节点中的没有与所述晶体管连接的节点的电势是处于所述电源电压和所述接地电压之间的中间电势。
8.一种半导体存储器件，包括：
多条字线；
字解码器，所述字解码器向所述字线提供电压；
多条位线；
单元晶体管，所述单元晶体管连接到所述字线和所述位线；以及
单元电容器，所述单元电容器连接到所述单元晶体管，其中，
所述字解码器以第一电压差来解码被选择字线和非被选择字线，其中，所述第一电压差大于电源电压和接地电压之间的电压差，以及
所有的所述单元晶体管的背栅均耦合到电源线，其中所述电源线用于提供所述接地电压和所述电源电压中的一个更接近于所述非被选择字线的电压的电压。
9.根据权利要求8所述的半导体存储器件，其中，第一电压和第二电压被输入到所述字解码器从而产生所述第一电压差，所述第一电压高于所述电源电压，所述第二电压低于所述接地电压。
10.根据权利要求9所述的半导体存储器件，包括用于产生所述第一电压的正电荷泵。
11.根据权利要求9所述的半导体存储器件，包括用于产生所述第二电压的负电压泵。
12.一种半导体存储器件，包括：
多条字线；
字解码器，所述字解码器向所述字线提供被选择电压和非被选择电压；
多条位线；
单元晶体管，所述单元晶体管连接到所述字线和所述位线；以及
单元电容器，所述单元电容器连接到所述单元晶体管，其中，
所有的所述单元晶体管的背栅均被提供有接地电压和电源电压中的一个更接近于所述非被选择电压的电压，以使得所述单元晶体管中的非被选择的单元晶体管具有用以稳定所述非被选择电压的稳定电容。
CNA2008101608108A 2007-09-13 2008-09-16 半导体存储器件 Pending CN101388243A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007237881A JP2009070480A (ja) 2007-09-13 2007-09-13 半導体記憶装置
JP2007237881 2007-09-13

Publications (1)

Publication Number Publication Date
CN101388243A true CN101388243A (zh) 2009-03-18

Family

ID=40454270

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101608108A Pending CN101388243A (zh) 2007-09-13 2008-09-16 半导体存储器件

Country Status (3)

Country Link
US (1) US7852704B2 (zh)
JP (1) JP2009070480A (zh)
CN (1) CN101388243A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102111069B (zh) * 2009-12-24 2013-04-24 上海华虹Nec电子有限公司 电荷泵结构及电荷泵的启动方法
CN103187869A (zh) * 2011-12-27 2013-07-03 快捷半导体(苏州)有限公司 负电荷泵电路和相关方法
CN106024051A (zh) * 2015-03-26 2016-10-12 台湾积体电路制造股份有限公司 存储器件
CN106601289A (zh) * 2011-09-22 2017-04-26 瑞萨电子株式会社 半导体装置
CN109979501A (zh) * 2017-12-28 2019-07-05 长鑫存储技术有限公司 漏电流抑制电路及应用其的存储器电路结构
US11404107B2 (en) 2018-03-29 2022-08-02 Semiconductor Energy Laboratory Co., Ltd. Memory device and electronic device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7929361B2 (en) * 2008-03-31 2011-04-19 Advanced Micro Devices, Inc. Circuit using a shared delay locked loop (DLL) and method therefor
US8891285B2 (en) * 2011-06-10 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
JP5754341B2 (ja) * 2011-10-18 2015-07-29 富士通セミコンダクター株式会社 半導体記憶装置
US8810283B2 (en) 2012-05-22 2014-08-19 Analog Devices, Inc. CMOS transistor linearization method
JP2015170379A (ja) * 2014-03-10 2015-09-28 マイクロン テクノロジー， インク． 半導体装置
US9953695B2 (en) * 2015-12-29 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and semiconductor wafer

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3047605B2 (ja) * 1992-03-18 2000-05-29 富士通株式会社 ダイナミックｒａｍ
JP3667787B2 (ja) * 1994-05-11 2005-07-06 株式会社ルネサステクノロジ 半導体記憶装置
JPH08297972A (ja) * 1995-04-26 1996-11-12 Fujitsu Ltd ダイナミック形半導体記憶装置
WO1998058382A1 (fr) * 1997-06-16 1998-12-23 Hitachi, Ltd. Dispositif a circuit integre transistorise
JP3763433B2 (ja) 1997-07-08 2006-04-05 株式会社日立製作所 半導体集積回路装置
JP3296319B2 (ja) * 1999-03-02 2002-06-24 日本電気株式会社 ワード線駆動回路及び半導体記憶装置
JP2002190574A (ja) * 2000-12-22 2002-07-05 Hitachi Ltd 半導体集積回路装置
JP4149170B2 (ja) * 2002-01-22 2008-09-10 株式会社ルネサステクノロジ 半導体記憶装置
JP2004213722A (ja) * 2002-12-27 2004-07-29 Matsushita Electric Ind Co Ltd 半導体記憶装置及び半導体集積回路装置
JP4245147B2 (ja) 2003-10-28 2009-03-25 エルピーダメモリ株式会社 階層ワード線方式の半導体記憶装置と、それに使用されるサブワードドライバ回路
JP4942979B2 (ja) * 2004-11-17 2012-05-30 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102111069B (zh) * 2009-12-24 2013-04-24 上海华虹Nec电子有限公司 电荷泵结构及电荷泵的启动方法
CN106601289A (zh) * 2011-09-22 2017-04-26 瑞萨电子株式会社 半导体装置
CN106601289B (zh) * 2011-09-22 2020-09-04 瑞萨电子株式会社 半导体装置
CN103187869A (zh) * 2011-12-27 2013-07-03 快捷半导体(苏州)有限公司 负电荷泵电路和相关方法
CN103187869B (zh) * 2011-12-27 2014-08-13 快捷半导体(苏州)有限公司 负电荷泵电路和相关方法
CN106024051A (zh) * 2015-03-26 2016-10-12 台湾积体电路制造股份有限公司 存储器件
CN106024051B (zh) * 2015-03-26 2018-09-11 台湾积体电路制造股份有限公司 存储器件
CN109979501A (zh) * 2017-12-28 2019-07-05 长鑫存储技术有限公司 漏电流抑制电路及应用其的存储器电路结构
CN109979501B (zh) * 2017-12-28 2021-03-19 长鑫存储技术有限公司 漏电流抑制电路及应用其的存储器电路结构
US11404107B2 (en) 2018-03-29 2022-08-02 Semiconductor Energy Laboratory Co., Ltd. Memory device and electronic device
US11705184B2 (en) 2018-03-29 2023-07-18 Semiconductor Energy Laboratory Co., Ltd. Memory device and electronic device
US11984152B2 (en) 2018-03-29 2024-05-14 Semiconductor Energy Laboratory Co., Ltd. Memory device and electronic device

Also Published As

Publication number Publication date
US7852704B2 (en) 2010-12-14
US20090073744A1 (en) 2009-03-19
JP2009070480A (ja) 2009-04-02

Similar Documents

Publication Publication Date Title
CN101388243A (zh) 半导体存储器件
CN102693753B (zh) 读放大器
US7012829B2 (en) Ferroelectric memory and data reading method for same
US7710193B2 (en) High voltage generator and word line driving high voltage generator of memory device
US8824197B2 (en) Static RAM
CN101656101B (zh) 半导体存储装置
JP2002298586A (ja) 半導体記憶装置のデータ書き込み方法及び半導体記憶装置
US9245612B2 (en) Semiconductor device having bit lines hierarchically structured
CN104599700A (zh) 高密度存储器结构
US6137732A (en) Semiconductor memory device having voltage boosting circuit
CN101329899B (zh) 使用多个电源电压的半导体器件
CN115171750A (zh) 存储器及其访问方法、电子设备
KR100510034B1 (ko) 셀 비가 작은 메모리 셀을 구비하는 반도체 기억 장치
KR100272038B1 (ko) Dram 장치 및 논리 혼재 lsi
US9601186B2 (en) Bit line precharging circuit, static RAM, electronic device, and static ram bit line precharging method
US20110222360A1 (en) Semiconductor storage device and its cell activation method
US20080205120A1 (en) Multiple layer random accessing memory
US7099177B2 (en) Nonvolatile ferroelectric memory device having power control function
CN100458969C (zh) 存储器
KR100772546B1 (ko) 고전압 생성장치 및 그를 사용한 메모리 장치의 워드라인구동 고전압 생성장치
CN100517504C (zh) 半导体器件
US6430091B2 (en) Semiconductor memory device having reduced current consumption at internal boosted potential
CN100401421C (zh) 具有为读写放大器产生电压的电压产生电路的集成存储器
KR100765439B1 (ko) 이중 승압 셀 바이어스 기법을 이용한 스태틱 램
JPH03280293A (ja) 半導体メモリ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20090318