CN1905369A - 用于非接触式ic卡或rfid标签的电源检测电路 - Google Patents

用于非接触式ic卡或rfid标签的电源检测电路 Download PDF

Info

Publication number
CN1905369A
CN1905369A CNA2006100573901A CN200610057390A CN1905369A CN 1905369 A CN1905369 A CN 1905369A CN A2006100573901 A CNA2006100573901 A CN A2006100573901A CN 200610057390 A CN200610057390 A CN 200610057390A CN 1905369 A CN1905369 A CN 1905369A
Authority
CN
China
Prior art keywords
conductivity type
terminal
metal oxide
oxide semiconductor
type metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100573901A
Other languages
English (en)
Other versions
CN100561867C (zh
Inventor
铃木英明
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1905369A publication Critical patent/CN1905369A/zh
Application granted granted Critical
Publication of CN100561867C publication Critical patent/CN100561867C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16L—PIPES; JOINTS OR FITTINGS FOR PIPES; SUPPORTS FOR PIPES, CABLES OR PROTECTIVE TUBING; MEANS FOR THERMAL INSULATION IN GENERAL
    • F16L21/00—Joints with sleeve or socket
    • F16L21/06—Joints with sleeve or socket with a divided sleeve or ring clamping around the pipe-ends
    • F16L21/065—Joints with sleeve or socket with a divided sleeve or ring clamping around the pipe-ends tightened by tangentially-arranged threaded pins
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Electronic Switches (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

一种电源检测电路具有第一比较器模块、充电控制器模块和第二比较器模块。第一比较器模块比较供电电压和第一阈值，并且充电控制器模块根据第一比较器模块的输出信号控制第一电容器的充电。第二比较器模块比较第一电容器中的电荷和第二阈值，以便产生电源检测信号，其中第二电容器被插在充电控制器模块和第一电容器之间。

Description

用于非接触式IC卡或RFID标签的电源检测电路
技术领域
本发明一般地涉及电源检测电路，并且更具体地说，涉及包含在非接触式IC卡或射频(RF)标识(ID)标签中的电源检测电路。
背景技术
近年来，非接触式IC卡和RFID标签已经得到广泛应用。电源检测电路被要求应对宽范围的上升时间(这被包含在非接触式IC卡或RFID标签中的电源所需要)，并且可靠地产生上电复位(POR)信号。
电源检测电路不仅应用于利用非接触式电力传输技术经由天线发射电力的非接触式IC卡和RFID标签，还应用于根据上电复位信号控制电源的电子设备的多个部分。
非接触式IC卡和RFID标签通过无线电波接收电力供应，并且在内部对电力整流以便产生供电电压。读写器与非接触式IC卡或RFID标签的位置关系可能改变，并且无线电波的状况取决于周围环境而改变。电力(电源电压)所需的上升时间取决于具体情况而改变，而不保持一致。
另一方面，在接通系统的电源之后，系统必须以任何方式被初始化。如果初始化未完成或者未被执行，则系统可能不正常工作或者可能停止工作。
因此，产生上电复位(POR)信号的电源检测电路(POR电路)在非接触式IC卡或RFID标签中开始扮演重要的角色，其中在接通系统的电源之后，系统利用所述POR信号进行初始化。本发明不仅被实现在包含于非接触式IC卡或RFID标签中的电源检测电路之中，还被实现在包含于电子设备的多个部分中的电源检测电路之中。
顺带提及，例如，日本未经审查的专利公开No.03-141415公开了一种被包含在类似于MOS半导体集成电路中的上电复位电路(电源检测电路)，其根据下述两个信号之间的差值电势发送复位信号：使用多个MOS晶体管和多个电阻器产生的作为供电电压的部分的信号，以及使用两个电阻器产生的作为供电电压的部分的信号。
此外，例如，日本未经审查的专利公开No.02-254811公开了一种用于复位逻辑电路的复位电路，其被包括在集成电路中，在该集成电路中模拟电路和逻辑电路二者共存，其中在接通电源之后初始化集成电路的状态下不使用诸如外部端子或电容器的任何外部部件。
而且，例如，日本未经审查的专利公开No.09-270686公开了一种上电复位电路，该上电复位电路包括：充电电路，包括电阻器和电容器；CMOS反相器，用于直到为了对包括在充电电路中的电容器充电而施加的电压超过预定值时产生复位信号；开关，用于控制施加到充电电路的供电电压；操作电压指定电路，用于指定激活开关的电压；放电电路，用于在关断电源之后使充电电路放电；以及钳位电路，用于在充电完成后将开关保持在导通状态。上电复位电路稳定工作而不考虑在电源接通之后所需的上升时间是长还是短，因而有助于实现低的功耗。
此外，例如，日本未经审查的专利公开No.11-068539公开了一种能够可靠地产生单触发脉冲的简单上电复位电路，而不考虑在电源接通之后从电源获得的供电电压是否需要长的上升时间。上电复位电路包括：电压感应装置，切断电路；供电电压感应电路，用于在切断电路处于导通状态时感应供电电压的应用；传导装置，用于根据感应电压传导电流；保持电荷的电容器，所述电荷是经由传导装置接收的，与时间常数成正比；包括放电装置的电容器充电时间常数电路；以及输出电路。上电复位电路将在第二节点处产生的电压作为反馈电压施加到切断电路。
稍后将参考相关附图来详细描述现有技术及其相关联的问题。
本申请基于2005年7月28日递交的在前日本专利申请No.2005-218728，并且要求了上述日本专利申请的优先权，其全部内容通过引用结合于此。
发明内容
本发明的目的是提供一种能够可靠地产生上电复位信号的电源检测电路。本发明的另一目的是提供一种能够抑制由贯穿电流引起的不必要功耗的电源检测电路。
根据本发明，提供了一种电源检测电路，该电源检测电路包括：第一比较器模块，用于比较供电电压和第一阈值；充电控制器模块，用于根据第一比较器模块的输出信号控制第一电容器的充电；以及第二比较器模块，用于比较第一电容器中的电荷和第二阈值以便产生电源检测信号，其中第二电容器被插入到充电控制器模块和第一电容器之间。
充电控制器模块可以包括充电第一导电型MOS晶体管，充电第一导电型MOS晶体管的第一端子连接到第一电势电源线上，充电第一导电型MOS晶体管的第二端子连接到第一电容器的一个端子，第一电容器的另一个端子连接到第二电势电源线，并且从第一比较器模块传送的第一输出信号被施加到充电第一导电型MOS晶体管的控制端子，以便控制第一电容器的充电。充电控制器模块可以包括放电第二导电型MOS晶体管，放电第二导电型MOS晶体管的第一端子连接到第二电势电源线，放电第二导电型MOS晶体管的第二端子连接到第一电容器的一个端子，并且从第一比较器模块传送的第二输出信号被施加到放电第二导电型MOS晶体管的控制端子，以便控制第一电容器的放电。
电源检测电路还可以包括通过使用电阻器对供电电压分压的分压器模块，以便提供第一电势信号和第二电势信号。第一比较器模块可以包括第一反相器和第二反相器，第一反相器比较第一电势和阈值电压以便提供充电控制信号，第二反相器比较第二电势和阈值电压以便提供放电控制信号。
电源检测电路还可以包括第一调节第二导电型MOS晶体管，第一调节第二导电型MOS晶体管的第一端子连接到第二电势电源线上，第一调节第二导电型MOS晶体管的第二端子连接到充电第一导电型MOS晶体管的控制端子，并且第一调节第二导电型MOS晶体管的控制端子连接到第一电容器的一个端子。
电源检测电路还可以包括第二调节第二导电型MOS晶体管，第二调节第二导电型MOS晶体管的第一端子连接到第二电势电源线上，第二调节第二导电型MOS晶体管的第二端子连接到放电第二导电型MOS晶体管的控制端子，并且第二调节第二导电型MOS晶体管的控制端子连接到第一电容器的一个端子。
此外，根据本发明，还提供了一种电源检测电路，包括：第一比较器模块，比较供电电压和第一阈值；充电控制器模块，包括充电第一导电型MOS晶体管和放电第二导电型MOS晶体管，充电第一导电型MOS晶体管的第一端子连接到第一电势电源线上，充电第一导电型MOS晶体管的第二端子连接到第一电容器的一个端子，第一电容器的另一个端子连接到第二电势电源线，并且从第一比较器模块传送的第一输出信号被施加到充电第一导电型MOS晶体管的控制端子，以便控制第一电容器的充电，放电第二导电型MOS晶体管的第一端子连接到第二电势电源线，放电第二导电型MOS晶体管的第二端子连接到第一电容器的一个端子，并且从第一比较器模块传送的第二输出信号被施加到放电第二导电型MOS晶体管的控制端子，以便控制第一电容器的放电，充电控制器模块根据第一比较器模块的输出信号控制第一电容器的充电；第二比较器模块，比较第一电容器中的电荷和第二阈值以便产生电源检测信号；第一调节第二导电型MOS晶体管，第一调节第二导电型MOS晶体管的第一端子连接到第二电势电源线上，第一调节第二导电型MOS晶体管的第二端子连接到充电第一导电型MOS晶体管的控制端子，并且第一调节第二导电型MOS晶体管的控制端子连接到第一电容器的一个端子；以及第二调节第二导电型MOS晶体管，第二调节第二导电型MOS晶体管的第一端子连接到第二电势电源线上，第二调节第二导电型MOS晶体管的第二端子连接到放电第二导电型MOS晶体管的控制端子，并且第二调节第二导电型MOS晶体管的控制端子连接到第一电容器的一个端子。
附图说明
如下文参考附图所阐述的那样，通过对优选实施例的说明将更清楚地理解本发明，其中：
图1是示出了传统电源检测电路示例的电路图；
图2是示出了根据本发明的电源检测电路实施例的电路图；以及
图3是关于图2所示的电源检测电路的操作的说明性图表。
具体实施方式
在详细描述本发明的优选实施例之前，将参考图1描述传统的电源检测电路以及其关联的问题。
图1是示出了传统电源检测电路示例的电路图。参考图1，示出了p沟道MOS晶体管(PMOS晶体管：第一导电型晶体管)QP1至QP8、n沟道MOS晶体管(NMOS晶体管：第二导电型晶体管)QN1至QN5、电阻器R1至R3和电容器C1。PMOS晶体管QP2至QP6被形成为长沟道晶体管。
如图1所示，传统的电源检测电路包括分压器模块1、第一比较器模块2、充放电器模块3、电容器C1和第二比较器模块4。分压器模块1包括PMOS晶体管QP1和电阻器R1至R3。第一比较器模块2包括以晶体管QP2、QP3和QN1或晶体管QP4、QP5和QN2实现的两个反相器。在接通电源之后，逐渐上升的供电电压VDP被包括在分压器模块1中的电阻器分成部分电压。两个部分供电电压被施加到反相器的输入端(节点N1和N2)，并且与反相器的阈值电压相比较。放电控制信号(第一输出信号)POROFF和充电控制信号(第二输出信号)PORON是经由各自反相器的输出端子发送的。
充放电器模块3包括：充电PMOS晶体管QP6和放电NMOS晶体管QN3，充电PMOS晶体管QP6源极(第一端子)连接到高电势电源线(第一电势电源线VDP)，漏极(第二端子)连接到节点N6(电容器C1的一个端子，电容器C1的另一端子连接到低电势电源线(第二电势电源线VSS))，让信号PORON施加到其栅极(控制端子)以便控制电容器C1的充电；放电NMOS晶体管QN3源极连接到低电势电源线(VSS)，漏极连接到节点N6，并且让信号POROFF施加到其栅极以便控制电容器C1的放电。第二比较器模块4包括两个反相器，即，接收在通向电容器C1的节点N6处产生的电压、比较该电压与预定的阈值电压并且包括晶体管QP7和QN4的反相器；以及缓冲由晶体管QP7和QN4构成的反相器的输出并且包括晶体管QP8和QN5的晶体管。
如上所述，构成包括在第一比较器模块2中的反相器的PMOS晶体管QP2至QP5是长沟道晶体管。由于没有完全摆动到电源线VDP上的电压电平的输入电压(分别在节点N1和N2处产生的电压)，反相器抑制流动电流而不切断它们。两个晶体管QP2与QP3或QP4与QP5彼此串联连接成构成每个反相器的PMOS晶体管。这是因为，如果每个反相器是用一个晶体管实现的，则晶体管中的沟道长度会变得太长。这使得难以制造电源检测电路。逻辑上，仅仅需要一个晶体管来实现每个反相器。在实际的电路中，彼此串联连接的两个晶体管QP2与QP3或QP4与QP5中的每个可以用一个PMOS晶体管或两个或更多PMOS晶体管来实现。
而且，利用信号PORON控制的PMOS晶体管QP6具有长沟道。这意在增加由PMOS晶体管QP6和电容器C1构成的延迟电路所需的时间常数，PMOS晶体管QP6用作反对电流流向电容器C1的电阻器。
具体地说，当电源被接通时，电源线VDP上的电势上升。然而，由于电流难以流过通向长沟道PMOS晶体管QP6的节点N5，所以信号POROFF和PORON(分别为节点N3和N4处的电势)被近似保持在与电源线VSS上的电压电平相同的电压电平上。从而，利用信号PORON控制的PMOS晶体管QP6开始对电容器C1充电。
随着时间的流逝，信号POROFF和PORON由于从长沟道PMOS晶体管QP2与QP3或QP4与QP5提供的电荷而上升。分别在节点N1和N2处的用于控制包括在第一比较器模块2中的各自反相器的电势达到各自反相器的阈值。因而，节点N3和N4处的电势(信号PORON和POROFF)变为等于电源线VSS上的电压电平。
此后，通向电容器C1的节点N6处的电势达到由晶体管QP7与QN4构成且包括在下一级的第二比较器模块4中的反相器的阈值。这引起反相器的输出从高电平转变到低电平。而且，经由晶体管QP8与QN5所构成的反相器，产生了进行从低电平到高电平的转变的上电复位信号APOR。
之后，如果电源线VDP上的电势下降，则由于节点N1和N2之间的电势差，信号PORON(节点N4)进行从低电平到高电平的转变。之后，信号POROFF(节点N3)进行从低电平到高电平的转变，从而电容器C1被放电。当通向电容器C1的节点N6处的电势下降到低于由包括在下一级中的晶体管QP7和QN4构成的反相器的阈值时，产生进行从高电平到低电平的转变的信号APOR。节点N1和N2之间的电势差控制图1所示的电源检测电路的滞后。
如上所述，在图1所示的传统电源检测电路中，在接通电源之后，由晶体管QP2、QP3和QN1或晶体管QP4、QP5和QN2构成的反相器需要很多时间来转变到预期状态(输出具有低电平)，尽管这取决于供电电压的上升，其中反相器被包括在第一比较器模块2中，并且接收分别在节点N1和N2处产生的作为供电电压的一部分的信号。因此，可以接通被包括在充放电器模块3中并接收被包括在第一比较器模块2中的反相器的输出信号POROFF的NMOS晶体管QN3，可以关断被包括在充放电器模块3中并接收被包括在第一比较器模块2中的反相器的输出信号POROFF的PMOS晶体管QP6。当PMOS晶体管QP6被关断时，电容器C1没有被充电。此外，当NMOS晶体管QN3被接通时，电容器C1被放电。从而，不会产生上电复位信号(APOR)。
例如，当供电电压相当缓慢地上升时，不能完全操作该缓慢上升，并且不会产生上电复位信号。
顺带提及，电源检测电路产生的信号APOR是影响整个系统的上电复位信号(POR信号)。除非产生了APOR信号，否则系统将不完全启动。
与图1所示的传统电源检测电路相关联的问题是，节点N3和N4(信号POROFF和PORON)处的电势逐渐上升。通过例如向节点N3和N4添加电容性负载从而增加充电时间，应该可以控制该逐渐上升。
然而，除非负载电容器被加入节点N3和N4的每个中，否则节点N3和N4不工作。而且，节点N3(信号POROFF)应当快速响应于供电电压的下降。然而，加入负载电容器不能被认为是完美的，因为它降低了响应速度。
在描述根据本发明实施例的电源检测电路之前，下文将简要描述本发明的特殊特征。
在根据本发明的电源检测电路中，负载电容器(电容器C2)被插在节点N40(节点N4)和节点N60(节点N6)之间，以便防止当电源被接通时，节点N4(充电控制信号PORON)处的电势逐渐上升，其中节点N4被包括在图1所示的电路中。
而且，第一调节NMOS晶体管QN6被插在节点N40和低电势电源线VSS之间，以便有效防止信号PORON逐渐上升，其中节点N60处的电势被反馈回第一调节NMOS晶体管QN6。类似地，第二调节NMOS晶体管QN7被插在节点N30和低电势电源线VSS之间，以便有效防止放电控制信号POROFF逐渐上升。
从而，电源检测电路可以应对宽范围的上升时间，而不会有由所添加的电路引起的不能被忽略的功耗的增加、供电电压可检测到的电平变化和检测灵敏度的劣化，这是当接通电源时从电源获得的供电电压所需要的。而且，由于NMOS晶体管QN6和QN7被用来调节充电PMOS晶体管QP6的驱动能力，所以输入电压电平将不会缓慢变化接近反相器的阈值(换句话说，节点N6处的电压电平将突然上升到接近由晶体管QP7和QN4构成的反相器的阈值)。可以抑制由贯穿电流引起的不必要的功耗。
下面，将参考附图详细描述根据本发明的电源检测电路的实施例。
图2是示出了根据本发明实施例的电源检测电路的电路图。
如通过比较图2和图1所明显看到的那样，根据本发明的电源检测电路除了包括与图1所示的传统电源检测电路相同的电路元件之外，还包括第二电容器C2和第一与第二调节NMOS晶体管QN6和QN7。
具体而言，如图2所示，第二电容器C2被连接在节点N40(N4)和节点N60(N6)之间，其中信号PORON被传送到节点N40，并且第一电容器C1中的电势被施加到节点N60。NMOS晶体管QN6和QN7的源极(第一端子)连接到低电势电源线VSS上。NMOS晶体管QN6的漏极(第二端子)连接到节点N40，并且NMOS晶体管QN7的漏极连接到节点N30(N3)，其中信号POROFF被传送到节点N30。NMOS晶体管QN6和QN7的栅极(控制端子)被连接到节点N60(N6)。
在本实施例中，由于电容器C2的存在增加了节点N40(N4：信号PORON)提供的负载电容，所以可以防止节点N40处电势的逐渐上升。这里，第二电容器C2的一个电极连接到节点N60(N6)。随着第一电容器C1的充电继续，电容器电极之间的电势差被消除。从而，第一电容器C1没有用作电容器。最后，第二电容器C2中保持的电荷移动到第一电容器C1中，进而被再利用。
而且，NMOS晶体管QN6被插在节点N40(信号PORON)和低电势电源线VSS之间，其中节点N60(N6)处的电势被反馈回NMOS晶体管QN6的栅极。当第二电容器C2不再能够防止逐渐上升时，节点N40处的电势被强制钳位在与低电势电源线VSS上的电压电平相同的电压电平处。从而，利用节点N40(信号PORON)处的电势控制的充电PMOS晶体管QP6的驱动能力可以在短时间内被最大化。最后，通向第一电容器C1的节点N6处的电势可以被突然提升，而不会停滞在下一级反相器(由晶体管QP7和QN4构成)的阈值附近。这样，可以抑制由贯穿反相器的电流所引起的功耗。
类似地，NMOS晶体管QN7被插在节点N30(信号POROFF)和低电势电源线VSS之间，其中节点N60处的电势被反馈回NMOS晶体管QN7的栅极，从而节点N30处的电势被钳位在与低电势电源线VSS上的电压电平相同的电压电平处。对于节点N30，由于节点N30没有用来防止逐渐上升的电容器，所以节点N30处的电势取决于供电电压的上升可能上升。如果逐渐上升没有被防止，则放电NMOS晶体管QN3将被接通。从而，第一电容器C1将不被充电。然而，NMOS晶体管QN7的存在解决了这个缺点。
如上所述，即使当根据本发明的电源检测电路包括前述第二电容器C2而不包括调节NMOS晶体管QN6和QN7时，或者当根据本发明的电源检测电路不包括第二电容器C2而包括调节NMOS晶体管QN6和QN7时，电源检测电路也提供特定的优点。
图3是关于图2所示的电源检测电路的操作的说明性图表。图3示出了仅仅一个示例。纵轴上指示的电压值和横轴上指示的时间值仅仅作为一个示例而被提供。
如图3所示，例如，节点N30(N3：放电控制信号POROFF)和节点N40(N4：充电控制信号PORON)处的电势逐渐上升，直到经过约100μs。这是因为，在图2所示的电源检测电路中，节点N1和N2处产生的与分压器模块1所产生的供电电压的部分电压相对应的信号没有达到下述反相器的阈值，所述反相器由晶体管QP2、QP3与QN1或晶体管QP4、QP5与QN2构成并且被包括在第一比较器模块2中。因此，PMOS晶体管QP2与QP3或QP4与QP5提供电荷。而且，参考图3，节点N30(信号POROFF)处的电势比节点N40处的电势更早地下降到与低电势电源线VSS上的电压电平相同的电压电平。这是因为，作为放电控制信号POROFF提供的节点N3处的电势高于作为充电控制信号PORON提供的节点N4处的电势。
在图3指示的时间中，观察不到NMOS晶体管QN7对节点N30(信号POROFF)的作用。
当通向第一电容器C1的节点N6(N60)处的电势超过0.5V时，连接到节点N40处的NMOS晶体管QN6被接通。从而，节点N40被强制放电。最终，节点N40处的电势快速下降到与低电势电源线VSS上的电压电平相同的电压电平。
节点N40处的电势比节点N30处的电势下降得更快，这是因为NMOS晶体管QN6正常工作。除非NMOS晶体管QN6正常工作，否则节点N40(信号PORON)处的电势缓慢下降到与低电势电源线VSS上的电压电平相同的电压电平，如图3中的虚线PL1所示。已经接收到充电控制信号PORON的第一电容器C1中的电势缓慢上升，如虚线PL2所示。换句话说，如果不包括NMOS晶体管QN6，则上电复位信号APOR经过通向第一电容器C1的节点N6所需的时间将变得更长。从而，贯穿下述反相器的电流将在长时间内流动，其中所述反相器由晶体管QP7和QN4构成，并且接收节点N6处的电势。最终，功耗将增加。
如上所述，根据其中实现了本发明的电源检测电路，由于电源检测电路包括第二电容器C2，所以电源检测电路可以应对宽范围的上升时间(这是在接通电源时从电源获得的供电电压所需要的)，而没有这样的缺点，例如由所添加的电路引起的不能被忽略的功率的增加、供电电压的可检测到的电平变化、以及检测灵敏度的劣化。此外，由于包括NMOS晶体管QN6和QN7，所以一旦PMOS晶体管QP6的驱动能力被调节，输入电压的电平就不会缓慢变化接近反相器的阈值。从而，可以抑制贯穿电流引起的不必要的功耗。
本发明可以适用于被并入非接触式IC卡或RFID标签的电源检测电路。但是，本发明不限于非接触式IC卡和RFID标签，而是可以应用于电子设备的多个部分。
在不脱离本发明范围的条件下可以构造本发明的很多不同实施例，但是应当理解，本发明不限于本说明书中描述的具体实施例，而仅由所附权利要求来限制。

Claims (8)

1.一种电源检测电路，包括：
第一比较器模块，比较供电电压和第一阈值；
充电控制器模块，根据所述第一比较器模块的输出信号控制第一电容器的充电；以及
第二比较器模块，比较所述第一电容器中的电荷和第二阈值，以便产生电源检测信号，其中第二电容器被插在所述充电控制器模块和所述第一电容器之间。
2.如权利要求1所述的电源检测电路，其中所述充电控制器模块包括充电第一导电型金属氧化物半导体晶体管，所述充电第一导电型金属氧化物半导体晶体管的第一端子连接到第一电势电源线上，所述充电第一导电型金属氧化物半导体晶体管的第二端子连接到所述第一电容器的一个端子，所述第一电容器的另一个端子连接到第二电势电源线，并且从所述第一比较器模块传送的第一输出信号被施加到所述充电第一导电型金属氧化物半导体晶体管的控制端子，以便控制所述第一电容器的充电。
3.如权利要求2所述的电源检测电路，其中所述充电控制器模块包括放电第二导电型金属氧化物半导体晶体管，所述放电第二导电型金属氧化物半导体晶体管的第一端子连接到所述第二电势电源线，所述放电第二导电型金属氧化物半导体晶体管的第二端子连接到所述第一电容器的一个端子，并且从所述第一比较器模块传送的第二输出信号被施加到所述放电第二导电型金属氧化物半导体晶体管的控制端子，以便控制所述第一电容器的放电。
4.如权利要求1所述的电源检测电路，还包括通过使用电阻器对供电电压分压的分压器模块，以便提供第一电势信号和第二电势信号。
5.如权利要求4所述的电源检测电路，其中所述第一比较器模块包括第一反相器和第二反相器，第一反相器比较第一电势和阈值电压以便提供充电控制信号，第二反相器比较第二电势和阈值电压以便提供放电控制信号。
6.如权利要求2所述的电源检测电路，还包括第一调节第二导电型金属氧化物半导体晶体管，所述第一调节第二导电型金属氧化物半导体晶体管的第一端子连接到所述第二电势电源线上，所述第一调节第二导电型金属氧化物半导体晶体管的第二端子连接到充电第一导电型金属氧化物半导体晶体管的控制端子，并且所述第一调节第二导电型金属氧化物半导体晶体管的控制端子连接到所述第一电容器的一个端子。
7.如权利要求3所述的电源检测电路，还包括第二调节第二导电型金属氧化物半导体晶体管，所述第二调节第二导电型金属氧化物半导体晶体管的第一端子连接到所述第二电势电源线上，所述第二调节第二导电型金属氧化物半导体晶体管的第二端子连接到放电第二导电型金属氧化物半导体晶体管的控制端子，并且所述第二调节第二导电型金属氧化物半导体晶体管的控制端子连接到所述第一电容器的一个端子。
8.一种电源检测电路，包括：
第一比较器模块，比较供电电压和第一阈值；
充电控制器模块，包括充电第一导电型金属氧化物半导体晶体管和放电第二导电型金属氧化物半导体晶体管，所述充电第一导电型金属氧化物半导体晶体管的第一端子连接到第一电势电源线上，所述充电第一导电型金属氧化物半导体晶体管的第二端子连接到第一电容器的一个端子，所述第一电容器的另一个端子连接到第二电势电源线，并且从所述第一比较器模块传送的第一输出信号被施加到所述充电第一导电型金属氧化物半导体晶体管的控制端子，以便控制所述第一电容器的充电，所述放电第二导电型金属氧化物半导体晶体管的第一端子连接到所述第二电势电源线，所述放电第二导电型金属氧化物半导体晶体管的第二端子连接到所述第一电容器的一个端子，并且从所述第一比较器模块传送的第二输出信号被施加到所述放电第二导电型金属氧化物半导体晶体管的控制端子，以便控制所述第一电容器的放电，所述充电控制器模块根据所述第一比较器模块的输出信号控制所述第一电容器的充电；
第二比较器模块，比较所述第一电容器中的电荷和第二阈值，以便产生电源检测信号；
第一调节第二导电型金属氧化物半导体晶体管，所述第一调节第二导电型金属氧化物半导体晶体管的第一端子连接到所述第二电势电源线上，所述第一调节第二导电型金属氧化物半导体晶体管的第二端子连接到充电第一导电型金属氧化物半导体晶体管的控制端子，并且所述第一调节第二导电型金属氧化物半导体晶体管的控制端子连接到所述第一电容器的一个端子；以及
第二调节第二导电型金属氧化物半导体晶体管，所述第二调节第二导电型金属氧化物半导体晶体管的第一端子连接到所述第二电势电源线上，所述第二调节第二导电型金属氧化物半导体晶体管的第二端子连接到放电第二导电型金属氧化物半导体晶体管的控制端子，并且所述第二调节第二导电型金属氧化物半导体晶体管的控制端子连接到所述第一电容器的一个端子。
CNB2006100573901A 2005-07-28 2006-03-14 用于非接触式ic卡或rfid标签的电源检测电路 Expired - Fee Related CN100561867C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005218728 2005-07-28
JP2005218728A JP4248535B2 (ja) 2005-07-28 2005-07-28 電源検出回路

Publications (2)

Publication Number Publication Date
CN1905369A true CN1905369A (zh) 2007-01-31
CN100561867C CN100561867C (zh) 2009-11-18

Family

ID=37674529

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100573901A Expired - Fee Related CN100561867C (zh) 2005-07-28 2006-03-14 用于非接触式ic卡或rfid标签的电源检测电路

Country Status (4)

Country Link
US (1) US7439781B2 (zh)
JP (1) JP4248535B2 (zh)
KR (1) KR100780305B1 (zh)
CN (1) CN100561867C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102394612A (zh) * 2011-09-30 2012-03-28 广州中大数码科技有限公司 基于低压检测功能的复位电路
CN108133247A (zh) * 2016-11-30 2018-06-08 北京同方微电子有限公司 一种面积优化的非接触卡模拟前端电路
CN110007706A (zh) * 2018-01-04 2019-07-12 智原科技股份有限公司 核心电源检测电路以及输入/输出控制系统

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8212546B2 (en) * 2008-03-20 2012-07-03 Entropic Communications, Inc. Wideband CMOS RMS power detection scheme
CN102169161B (zh) * 2010-11-19 2013-02-06 苏州瀚瑞微电子有限公司 电容式触控芯片的测试方法
BR102012017358B1 (pt) * 2012-07-13 2020-12-29 Centro Nacional De Tecnologia Eletrônica Avançada S.A circuito detector de sinal de radiofrequência para etiquetas rfid semi-passivas e método para detectar um sinal de radiofrequência para etiquetas rfid semi-passivas
KR102013402B1 (ko) * 2012-08-13 2019-08-22 삼성전자주식회사 Ｒｆｉｄ 장치
TWI504143B (zh) * 2012-12-11 2015-10-11 Princeton Technology Corp 上電復位電路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02254811A (ja) 1989-03-28 1990-10-15 Mitsubishi Electric Corp リセツト回路
JP2511537B2 (ja) 1989-10-27 1996-06-26 日本電気株式会社 パワ−オンリセツト回路
JP3037031B2 (ja) 1993-08-02 2000-04-24 日本電気アイシーマイコンシステム株式会社 パワーオン信号発生回路
JP3757518B2 (ja) 1996-02-01 2006-03-22 富士通株式会社 パワーオン・リセット回路
JPH1168539A (ja) 1997-08-08 1999-03-09 Oki Electric Ind Co Ltd パワーオンリセット回路
US6144238A (en) * 1998-09-10 2000-11-07 Tritech Microelectronics, Ltd. Integrated power-on-reset circuit
JP4476501B2 (ja) * 2001-01-30 2010-06-09 Ｏｋｉセミコンダクタ株式会社 パワーオンリセット回路
TW505838B (en) * 2001-04-04 2002-10-11 Via Tech Inc Power source detector of digital integrated circuit
KR100422588B1 (ko) * 2002-05-20 2004-03-16 주식회사 하이닉스반도체 파워 업 신호 발생 장치
US6683481B1 (en) * 2002-06-03 2004-01-27 Xilinx, Inc. Power on reset generator circuit providing hysteresis in a noisy power environment
JP4119784B2 (ja) * 2003-04-23 2008-07-16 シャープ株式会社 パワーオンリセット回路
DE10336480B3 (de) * 2003-08-08 2005-04-14 Infineon Technologies Ag Rücksetzgeneratorschaltung zur Erzeugung eines Rücksetzsignals
US7142024B2 (en) * 2004-11-01 2006-11-28 Stmicroelectronics, Inc. Power on reset circuit

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102394612A (zh) * 2011-09-30 2012-03-28 广州中大数码科技有限公司 基于低压检测功能的复位电路
CN102394612B (zh) * 2011-09-30 2013-08-28 广州中大数码科技有限公司 基于低压检测功能的复位电路
CN108133247A (zh) * 2016-11-30 2018-06-08 北京同方微电子有限公司 一种面积优化的非接触卡模拟前端电路
CN110007706A (zh) * 2018-01-04 2019-07-12 智原科技股份有限公司 核心电源检测电路以及输入/输出控制系统
US10634706B2 (en) 2018-01-04 2020-04-28 Faraday Technology Corp. Core power detection circuit and associated input/output control system
CN110007706B (zh) * 2018-01-04 2020-10-23 智原科技股份有限公司 核心电源检测电路以及输入/输出控制系统

Also Published As

Publication number Publication date
JP2007036804A (ja) 2007-02-08
JP4248535B2 (ja) 2009-04-02
KR20070014940A (ko) 2007-02-01
US7439781B2 (en) 2008-10-21
US20070024333A1 (en) 2007-02-01
KR100780305B1 (ko) 2007-11-28
CN100561867C (zh) 2009-11-18

Similar Documents

Publication Publication Date Title
CN1905369A (zh) 用于非接触式ic卡或rfid标签的电源检测电路
US6392440B2 (en) 5V compliant transmission gate and the drive logic using 3.3V technology
CN110544495A (zh) 电压控制装置及存储器系统
JP2010130822A (ja) 半導体装置
CN1753098A (zh) 用于减少电流消耗的内部电源电压生成器
JP2010004093A (ja) 出力駆動回路
CN1747065A (zh) 用于生成参考电压的方法和电路
US8847658B2 (en) Overdrive circuits and related method
US20110127984A1 (en) Linear voltage regulator circuit with power saving capability
CN1855724A (zh) 缓冲电路
CN107395000B (zh) 半导体器件
CN108462488A (zh) 容忍老化的i/o驱动器
US9419613B2 (en) Low power scheme to protect the low voltage capacitors in high voltage IO circuits
US20100102852A1 (en) Circuits and methods for buffering and communicating data signals
EP2530842A1 (en) High voltage tolerant bus holder circuit and method of operating the circuit
US20030094971A1 (en) Voltage translator
US7697249B2 (en) Voltage clamping circuits using MOS transistors and semiconductor chips having the same and methods of clamping voltages
US10644694B2 (en) Power-on reset circuit with hysteresis
CN1677574A (zh) 非易失性存储电路和半导体装置
CN1278416C (zh) 在cmos集成电路中的最低电位为共模电平的模拟信号输入管脚的静电保护方法
US20070229139A1 (en) Level shifter circuit with a wide operating voltage range
US9450583B2 (en) Input/output circuit with high voltage tolerance and associated apparatus
CN218352400U (zh) 升压驱动电路、升压装置和车辆
US20080143430A1 (en) Output signal driving circuit and method of driving output signal
CN1167372A (zh) 多电源半导体集成电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081024

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20081024

Address after: Tokyo, Japan, Japan

Applicant after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTORS CO., LTD

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP03 Change of name, title or address

Address after: Kanagawa

Patentee after: Fujitsu Semiconductor Co., Ltd.

Address before: Tokyo, Japan, Japan

Patentee before: Fujitsu Microelectronics Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091118

Termination date: 20200314