CN1278416C - 在cmos集成电路中的最低电位为共模电平的模拟信号输入管脚的静电保护方法 - Google Patents

在cmos集成电路中的最低电位为共模电平的模拟信号输入管脚的静电保护方法 Download PDF

Info

Publication number
CN1278416C
CN1278416C CN 02131733 CN02131733A CN1278416C CN 1278416 C CN1278416 C CN 1278416C CN 02131733 CN02131733 CN 02131733 CN 02131733 A CN02131733 A CN 02131733A CN 1278416 C CN1278416 C CN 1278416C
Authority
CN
China
Prior art keywords
input pin
pmos
capacitor
charge
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 02131733
Other languages
English (en)
Other versions
CN1485911A (zh
Inventor
丁然
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Actions Semiconductor Co Ltd
Original Assignee
Actions Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Actions Semiconductor Co Ltd filed Critical Actions Semiconductor Co Ltd
Priority to CN 02131733 priority Critical patent/CN1278416C/zh
Publication of CN1485911A publication Critical patent/CN1485911A/zh
Application granted granted Critical
Publication of CN1278416C publication Critical patent/CN1278416C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

本发明公开了一种最低电位为共模电平的模拟信号输入管脚的静电保护方法，其特征在于：该方法包括由一个PMOS(MP)，两个电阻R1和R2，一个电容C，一个电源到地的泄放电路共同组成保护电路，电阻R2设置于输入管脚与内部电路之间，所述电容C的一端分别连接输入管脚及电阻R2，所述电容C的另一端分别连接电阻R1及PMOS(MP)。所述的CMOS集成电路中阱(Well)和衬底(Substrate)形成的电源和地之间设置有寄生二极管。

Description

在CMOS集成电路中的最低电位为共模电平的模拟信号输入管脚的静电保护方法
技术领域
本发明是关于在CMOS集成电路中对共模点低于电路中最低电位的模拟信号输入管脚的静电保护方法，尤指对以最低电位为共模电平的模拟信号输入管脚的静电保护方法。
背景技术
一般而言，对于通常的CMOS工艺来说，用此工艺生产出的芯片所用的电源是最低电平GND和最高电平VDD(根据工艺的不同一般有1.8V、2.5V、3.3V、5V等)。如图1所示为公知的输入管脚静电保护电路，它是由两个二极管D1，D2，一个电阻R和一个电源到地的泄放通道(泄放电路)共同组成。
对于此种电路来说，当有对电源VDD为正电荷的静电施加到输入管脚时，D1正向导通，正电荷直接从D1泄放到电源VDD上；当有对电源VDD为负电荷的静电施加到输入管脚时，D2正向导通，把负电荷引至地(GND)，再通过电源到地的泄放通道(泄放电路)，把负电荷泄放到电源VDD上。同样地，当有相对于地GND为负电荷的静电施加到输入管脚时，D2正向导通，负电荷直接从D2泄放到地GND上；当有对地GND为正电荷的静电施加到输入管脚时，D1正向导通，把正电荷引至电源(VDD)，再通过电源到地的泄放通道(泄放电路)，把正电荷泄放到地GND上。电阻R起到阻隔管脚和内部电路的作用。如果这些保护电路自身足够强壮，并且反应足够快，则外部施加的高压静电并不会对内部电路造成破坏。
在CMOS工艺的集成电路中，图1所示的二极管D1和D2为与CMOS工艺兼容的二极管。为了使其反应更快，对静电荷的泄放能力更高，一般采用如图2所示的公知的输入管脚静电保护电路，它把二极管D1，D2换成了PMOS(MP)和NMOS(MN)，图中的DP和DN分别是MP和MN的寄生二极管。这样，除了DP和DN的存在以外，在相应静电压下，MP和MN所形成的沟道也能泄放静电荷，从而提升其保护能力。
由于静电保护电路以不能影响IC的正常工作为前提。当系统设计需要以地(0V)作为输入信号的共模点时，公知的输入管脚静电保护电路就会影响到IC的正常工作。因为当输入信号的电平处于0V以下时，图1中的D2或图2中的DN的存在会使输入信号发生钳位，从而影响到正常的功能实现。所以必须对公知的保护电路进行改进。
发明内容
本发明的目的就是提供一种最低电位为共模电平的模拟信号输入管脚的静电保护方法。
进一步说，本发明的目的就是针对公知的保护电路不能使用在低于电路中最低电位的信号输入管脚而提出的改善方法。
本发明给出的在CMOS集成电路中的最低电位为共模电平的模拟信号输入管脚的静电保护方法包括由一个PMOS，两个电阻R1和R2，一个电容C，一个电源到地的泄放电路共同组成保护电路，电阻R2设置于输入管脚与内部电路之间，所述电容C的一端分别连接输入管脚及电阻R2，所述电容C的另一端分别连接电阻R1及PMOS的栅极，电阻R1的另一端接电源VDD。
当使用此保护电路的集成电路正常工作时，即使在输入管脚上施加低于0V的信号，PMOS的栅源电压(VGS)还是等于零，不会导通，电容C相当于输入信号的负载电容，它们都不会影响该集成电路的正常工作。当有对电源VDD为正电荷的静电施加到输入管脚时，PMOS的寄生二极管DP正向导通，正电荷直接从输入管脚泄放到电源VDD上；当有对电源VDD为负电荷的静电施加到输入管脚时，因为电容C两端的电压不能突变，使得PMOS的栅极瞬间往负方向跳变，再由R1给电容C充电，将其逐渐拉回至VDD的电位。在此期间，PMOS的栅源电压(VGS)小于其阈值电压(VTP)，从而形成沟道，把输入管脚的负电荷直接泄放到电源VDD上。同样地，当有相对于地GND为正电荷的静电施加到输入管脚时，DP正向导通，把正电荷引至电源(VDD)，再通过电源到地的泄放电路，把正电荷泄放到地GND上。当有对地GND为负电荷的静电施加到输入管脚时，同样因为电容C两端的电压不能突变，使得PMOS的栅极瞬间往负方向跳变，再由R1给电容C充电，将其逐渐拉回至VDD的电位。在此期间，PMOS的栅源电压(VGS)小于其阈值电压(VTP)，从而形成沟道，把输入管脚的负电荷引至电源(VDD)，再通过D1，把负电荷泄放到地GND上。电阻R2起到阻隔管脚和内部电路的作用。通过这样泄放施加在输入管脚的静电荷，从而达到了保护内部电路的目的。
附图说明
图1为公知的输入管脚静电保护电路图。
图2为公知的CMOS集成电路输入管脚静电保护电路图。
图3为本发明所要说明的经过改进的CMOS集成电路输入管脚静电保护电路图。
具体实施方式
本发明就是针对公知的保护电路不能使用在低于电路中最低电位的信号输入管脚而提出的改善方法。
图3所示即是一个经过改进的CMOS集成电路的输入管脚保护电路，它可以实现对输入管脚的静电保护功能，同时不影响当输入信号的电平低于0V时电路的正常工作。它由一个PMOS(MP)，两个电阻R1和R2，一个电容C，一个电源到地的泄放电路共同组成，图中的DP是PMOS的寄生二极管，D1是CMOS集成电路中阱(Well)和衬底(Substrate)形成的处于电源和地之间的寄生二极管。
当使用此保护电路的集成电路正常工作时，即使在输入管脚上施加低于0V的信号，PMOS的栅源电压(VGS)还是等于零，不会导通，电容C相当于输入信号的负载电容，它们都不会影响该集成电路的正常工作。当有对电源VDD为正电荷的静电施加到输入管脚时，DP正向导通，正电荷直接从输入管脚泄放到电源VDD上；当有对电源VDD为负电荷的静电施加到输入管脚时，因为电容C两端的电压不能突变，使得PMOS的栅极瞬间往负方向跳变，再由R1给电容C充电，将其逐渐拉回至VDD的电位。在此期间，PMOS的栅源电压(VGS)小于其阈值电压(VTP)，从而形成沟道，把输入管脚的负电荷直接泄放到电源VDD上。同样地，当有相对于地GND为正电荷的静电施加到输入管脚时，DP正向导通，把正电荷引至电源(VDD)，再通过电源到地的泄放电路，把正电荷泄放到地GND上。当有对地GND为负电荷的静电施加到输入管脚时，同样因为电容C两端的电压不能突变，使得PMOS的栅极瞬间往负方向跳变，再由R1给电容C充电，将其逐渐拉回至VDD的电位。在此期间，PMOS的栅源电压(VGS)小于其阈值电压(VTP)，从而形成沟道，把输入管脚的负电荷引至电源(VDD)，再通过D1，把负电荷泄放到地GND上。电阻R2起到阻隔输入管脚和内部电路的作用。通过这样泄放施加在输入管脚的静电荷，从而达到了保护内部电路的目的。综上所述，本发明之目的和实现思想已经被详细揭示，说明了本发明在对信号电平较电路中最低电平还低的输入管脚的静电保护的具体实现上，极具使用价值，且为目前市面上所未见。
以上所述，仅为本发明的一个实例而已，不能由此而限定本发明所实施之范围。即大凡依本发明申请权利要求范围内所做之变化与修饰，(例如仅改动所用器件的尺寸，或者进行器件类型之间的等效互换，或者在此基础上添加一些与静电保护并无关系的器件等等)，皆应仍属于本发明权利所要求涵盖之范围。

Claims (4)

1、在CMOS集成电路中的最低电位为共模电平的模拟信号输入管脚的静电保护方法，其特征在于：该方法包括由一个PMOS，两个电阻R1和R2，一个电容C，一个电源到地的泄放电路共同组成保护电路，电阻R2设置于输入管脚与内部电路之间，所述电容C的一端分别连接输入管脚及电阻R2，所述电容C的另一端分别连接电阻R1及PMOS的栅极，电阻R1的另一端接电源VDD。
2、根据权利要求1所述的在CMOS集成电路中的最低电位为共模电平的模拟信号输入管脚的静电保护方法，其特征在于：在CMOS集成电路中阱和衬底形成的电源VDD和地GND之间设置有寄生二极管D1。
3、根据权利要求1所述的在CMOS集成电路中的最低电位为共模电平的模拟信号输入管脚的静电保护方法，其特征在于：当使用所述保护电路的集成电路正常工作时，即使在输入管脚上施加低于0V的信号，PMOS的栅源电压还是等于零，电容C相当于输入信号的负载电容，当有对电源VDD为正电荷的静电施加到输入管脚时，PMOS的寄生二极管DP正向导通，正电荷直接从输入管脚泄放到电源VDD上，当有对电源VDD为负电荷的静电施加到输入管脚时，因为电容C两端的电压不能突变，使得PMOS的栅极瞬间往负方向跳变，再由R1给电容C充电，将其逐渐拉回至VDD的电位，在此期间，PMOS的栅源电压小于其阈值电压，从而形成沟道，把输入管脚的负电荷直接泄放到电源VDD上。
4、根据权利要求1所述的在CMOS集成电路中的最低电位为共模电平的模拟信号输入管脚的静电保护方法，其特征在于：当有相对于地GND为正电荷的静电施加到输入管脚时，PMOS的寄生二极管DP正向导通，把正电荷引至电源，再通过电源到地的泄放电路，把正电荷泄放到地GND上，当有对地GND为负电荷的静电施加到输入管脚时，因为电容C两端的电压不能突变，使得PMOS的栅极瞬间往负方向跳变，再由R1给电容C充电，将其逐渐拉回至VDD的电位，在此期间，PMOS的栅源电压小于其阈值电压，从而形成沟道，把输入管脚的负电荷引至电源，再通过寄生二极管D1，把负电荷泄放到地GND上，电阻R2阻隔输入管脚和内部电路。
CN 02131733 2002-09-23 2002-09-23 在cmos集成电路中的最低电位为共模电平的模拟信号输入管脚的静电保护方法 Expired - Fee Related CN1278416C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 02131733 CN1278416C (zh) 2002-09-23 2002-09-23 在cmos集成电路中的最低电位为共模电平的模拟信号输入管脚的静电保护方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 02131733 CN1278416C (zh) 2002-09-23 2002-09-23 在cmos集成电路中的最低电位为共模电平的模拟信号输入管脚的静电保护方法

Publications (2)

Publication Number Publication Date
CN1485911A CN1485911A (zh) 2004-03-31
CN1278416C true CN1278416C (zh) 2006-10-04

Family

ID=34145008

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 02131733 Expired - Fee Related CN1278416C (zh) 2002-09-23 2002-09-23 在cmos集成电路中的最低电位为共模电平的模拟信号输入管脚的静电保护方法

Country Status (1)

Country Link
CN (1) CN1278416C (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100543822C (zh) * 2004-04-21 2009-09-23 株式会社普利司通 信息显示装置的驱动方法以及使用它的信息显示装置
CN101039027B (zh) * 2007-05-10 2010-05-26 北京中星微电子有限公司 改进的静电放电保护电路
DE202009013825U1 (de) * 2008-07-11 2010-04-08 Benner jun., William R., Orlando Fehlerschutz für optoelektronische Bauelemente
CN105097797B (zh) * 2014-05-13 2018-11-02 旺宏电子股份有限公司 静电放电保护装置
CN109407748A (zh) * 2018-11-20 2019-03-01 深圳讯达微电子科技有限公司 一种低压差线性稳压器的esd保护系统

Also Published As

Publication number Publication date
CN1485911A (zh) 2004-03-31

Similar Documents

Publication Publication Date Title
CN103430448B (zh) 电荷泵静电放电保护
CN207339253U (zh) 一种静电放电防护电路
CN104701312B (zh) 静电保护电路以及半导体集成电路装置
CN103091526B (zh) 电压检测电路
JP2018526809A (ja) Ｕｓｂコントローラｅｓｄ保護装置及び方法
CN211238251U (zh) 一种静电保护电路
CN101453116A (zh) 芯片保护电路及电子装置
CN102280872B (zh) 防静电保护电路
CN101997304A (zh) 静电防护电路
CN107946297A (zh) 静电放电保护电路、集成电路芯片及电子设备
CN1278416C (zh) 在cmos集成电路中的最低电位为共模电平的模拟信号输入管脚的静电保护方法
CN112420688A (zh) 一种静电保护电路
CN112968437B (zh) 静电保护电路及芯片的静电保护网络
CN105005346B (zh) 负电压箝位电路
CN112086946B (zh) 具有交流检测和直流检测的耐高压钳位电路
CN112086947B (zh) 一种电源钳位电路
CN115241855A (zh) 基于串联端接匹配的驱动输出电路、芯片及驱动输出方法
CN106357261A (zh) 具自身静电防护功能的输出缓冲电路
CN100444377C (zh) 用于提供半导体电路的静电放电防护电路以及方法
CN107786195B (zh) 一种利用低压器件实现耐高压的高速io电路
CN110311667A (zh) 一种带端口电压保护电路的端口电路
CN102437558B (zh) Esd保护电路
CN110120659A (zh) 静电放电保护装置
CN114747109B (zh) 一种esd保护电路
WO2021128975A1 (zh) 一种紧凑型放大器供电端口静电保护电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: EDWARDS SYSTEM TECHNOLOGY CO., LTD.

Free format text: FORMER NAME OR ADDRESS: ACTIONS SEMICONDUCTOR CO., LTD.

CP03 Change of name, title or address

Address after: 519085 No. 1, unit 15, building 1, 1 Da Ha Road, Tang Wan Town, Guangdong, Zhuhai

Patentee after: Juli Integrated Circuit Design Co., Ltd.

Address before: 519085 A section, R & D building, new economic resources development port, South Zhuhai, Zhuhai, Guangdong

Patentee before: Actions Semiconductor Co., Ltd.

C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: 519085 hi tech Zone, Guangdong, Zhuhai science and Technology Innovation Coast Road, No. four, No. 1

Patentee after: Juli Integrated Circuit Design Co., Ltd.

Address before: 519085 No. 1, unit 15, building 1, 1 Da Ha Road, Tang Wan Town, Guangdong, Zhuhai

Patentee before: Juli Integrated Circuit Design Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061004

Termination date: 20160923