CN115241855A - 基于串联端接匹配的驱动输出电路、芯片及驱动输出方法 - Google Patents

基于串联端接匹配的驱动输出电路、芯片及驱动输出方法 Download PDF

Info

Publication number
CN115241855A
CN115241855A CN202110443837.3A CN202110443837A CN115241855A CN 115241855 A CN115241855 A CN 115241855A CN 202110443837 A CN202110443837 A CN 202110443837A CN 115241855 A CN115241855 A CN 115241855A
Authority
CN
China
Prior art keywords
driving
terminal
output circuit
signal
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110443837.3A
Other languages
English (en)
Inventor
孙春来
杜鹃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Montage Technology Shanghai Co Ltd
Original Assignee
Montage Technology Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Montage Technology Shanghai Co Ltd filed Critical Montage Technology Shanghai Co Ltd
Priority to CN202110443837.3A priority Critical patent/CN115241855A/zh
Priority to US17/458,498 priority patent/US11626725B2/en
Publication of CN115241855A publication Critical patent/CN115241855A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种基于串联端接匹配的驱动输出电路、芯片及驱动输出方法，所述基于串联端接匹配的驱动输出电路包括：信号驱动输出模块，用于对所述待驱动信号进行驱动输出；所述信号驱动输出模块包括端接电阻；第一静电电流泄放模块，用于为所述信号驱动输出模块上产生的静电电流提供第一泄放通路；第二静电电流泄放模块，与所述端接电阻串联，用于为所述静电电流提供第二泄放通路；电源钳位保护模块，用于在所述信号驱动输出模块的电源电压超过钳位电压时，导通所述第一泄放通路和所述第二泄放通路。本发明提供不同的泄放通路，通过分压方式有效降低了被保护器件的承受电压，提高静电防护能力。

Description

基于串联端接匹配的驱动输出电路、芯片及驱动输出方法
技术领域
本发明属于集成电路设计的技术领域，特别是涉及一种基于串联端接匹配的驱动输出电路、芯片及驱动输出方法。
背景技术
串联端接匹配输出驱动器(Stub Series Terminated driver，SST driver)，以其简单的结构，低功耗以及完全和CMOS(Complementary Metal-Oxide-Semiconductor，互补金属氧化物半导体)工艺兼容等优点，被广泛应用于各种高速数据接口。随着互连传输速度需求的不断增长，互连接口所采用的工艺水平已从深亚微米进入到纳米时代，越来越多的接口电路采用薄栅器件实现。然而，脆弱的薄栅器件给静电防护带来了更大的挑战。
现有的串联端接匹配输出驱动器的静电防护主要由一对二极管和电源钳位保护电路来完成。以输出端口到地的正方向为例来说明：外界在输出端口和地之间施加正向静电电压，电流通过P型二极管的正向导通，先流到电源正极，然后电源钳位保护电路检测到电源正极电压的升高并开启其保护电路，从而泄放电流至地，达到保护内部器件的目的。在这种静电模式中，串联端接匹配输出驱动器中的NMOS(N-Metal-Oxide-Semiconductor，N型金属-氧化物-半导体)器件是最容易受到静电损坏的器件，若是相反的静电模式，即电源正极和输出端口之间施加正向静电电压，则串联端接匹配输出驱动器中的PMOS(Positivechannel Metal Oxide Semiconductor，P型金属-氧化物-半导体)器件是最容易受到静电损坏的器件。
针对HBM(Human Body Model)2KV静电测试条件，最大电流约为1.3A。电源钳位保护电路的阻抗可以做到小于1欧姆，使电源钳位保护电路的压差小于等于1V。在现代纳米级CMOS工艺中，薄栅器件的栅氧层击穿电压通常小于等于3V，因此为了保护NMOS器件不受损坏，以栅氧层击穿电压小于或等于3V为例，P型二极管的阻抗则需要做到1欧姆的量级即V＝0.7V+1.3A*1ohm＝2.0V，其中，0.7V为二极管的正向开启电压，由此可知需要较大尺寸的P型二极管，从而带来过大的电容负载，恶化信号完整性，最终影响信号传输速度并浪费功耗。
因此，如何提供一种基于串联端接匹配的驱动输出电路、芯片及驱动输出方法，以解决现有技术无法为串联端接匹配输出驱动器提供更高的静电防护能力等缺陷，成为本领域技术人员亟待解决的技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于串联端接匹配的驱动输出电路、芯片及驱动输出方法，用于解决现有技术无法为串联端接匹配输出驱动器提供更高的静电防护能力的问题。
为实现上述目的及其他相关目的，本发明一方面提供一种基于串联端接匹配的驱动输出电路，外部的待驱动信号输入至所述基于串联端接匹配的驱动输出电路中进行驱动输出；所述基于串联端接匹配的驱动输出电路包括：信号驱动输出模块，用于对所述待驱动信号进行驱动输出；所述信号驱动输出模块包括端接电阻；第一静电电流泄放模块，用于为所述信号驱动输出模块上产生的静电电流提供第一泄放通路；第二静电电流泄放模块，与所述端接电阻串联，用于为所述静电电流提供第二泄放通路，并保护内部器件不受损坏；电源钳位保护模块，分别与所述第一静电电流泄放模块和所述第二静电电流泄放模块连接，用于在所述信号驱动输出模块的电源电压超过钳位电压时，导通所述第一泄放通路和所述第二泄放通路，以实现导通电源正极与地之间的通路，泄放静电电流，对所述信号驱动输出模块进行静电防护。
于本发明的一实施例中，所述第一静电电流泄放模块包括第一P端保护单元和第一N端保护单元；所述第一P端保护单元的一端与电源正极连接，另一端与所述第一N端保护单元的一端连接；所述第一N端保护单元的另一端与地连接。
于本发明的一实施例中，所述第一P端保护单元为第一P端保护二极管，所述第一N端保护单元为第一N端保护二极管；所述第一P端保护二极管的阴极与电源正极连接，阳极与所述第一N端保护二极管的阴极连接；所述第一N端保护二极管的阳极与地连接；其中，所述第一P端保护二极管和所述第一N端保护二极管的连接点为所述驱动输出电路的输出端口；所述第一P端保护二极管用于在所述输出端口与电源正极之间产生正向静电电压时导通，为所述静电电流提供第一泄放通路；所述第一N端保护二极管用于在地与所述输出端口之间产生正向静电电压时导通，为所述静电电流提供第一泄放通路。
于本发明的一实施例中，所述第二静电电流泄放模块包括第二P端保护单元和第二N端保护单元；所述第二P端保护单元的一端与电源正极连接，另一端与所述信号驱动输出模块连接；所述第二N端保护单元的一端与所述信号驱动输出模块连接，另一端与地连接。
于本发明的一实施例中，所述第二P端保护单元包括第二P端保护二极管，所述第二N端保护单元包括第二N端保护二极管；所述第二P端保护二极管的阴极与电源正极连接，阳极与所述信号驱动输出模块连接；所述第二P端保护二极管用于在所述输出端口与电源正极之间产生正向静电电压时导通，为所述静电电流提供第二泄放通路；所述第二N端保护二极管的阳极与地连接，阴极与所述信号驱动输出模块连接；所述第二N端保护二极管用于在地与所述输出端口之间产生正向静电电压时导通，为所述静电电流提供第二泄放通路。
于本发明的一实施例中，所述信号驱动输出模块包括P端驱动单元和N端驱动单元；所述P端驱动单元和所述N端驱动单元的连接点为所述驱动输出电路的输出端口；所述P端驱动单元和所述N端驱动单元用于对所述待驱动信号进行分压驱动；所述第二P端保护二极管的阳极与所述N端驱动单元连接；所述第二N端保护二极管的阴极与所述P端驱动单元连接。
于本发明的一实施例中，所述P端驱动单元所驱动的电压范围大于所述N端驱动单元所驱动的电压范围。
于本发明的一实施例中，所述P端驱动单元包括PMOS管和P端电阻；其中，所述P端电阻为第一端接电阻；所述PMOS管的源极与电源正极连接，栅极用于接收所述待驱动信号，漏极与所述P端电阻的一端连接；所述P端电阻的另一端与所述N端驱动单元连接。
于本发明的一实施例中，所述PMOS管工艺采用薄栅器件。
于本发明的一实施例中，所述P端电阻的一端与所述第二N端保护二极管的阴极连接，所述P端电阻用于在地与所述输出端口之间产生正向静电电压时与导通的所述第二N端保护二极管形成所述第二泄放通路。
于本发明的一实施例中，所述P端驱动单元还包括：第一反相器；所述第一反相器用于接收并驱动所述待驱动信号，所述第一反相器的输出端与所述PMOS管的栅极连接。
于本发明的一实施例中，所述N端驱动单元包括：NMOS管和N端电阻；其中，所述N端电阻为第二端接电阻；所述NMOS管的源极与地连接，栅极用于接收所述待驱动信号，漏极与所述N端电阻的一端连接，所述N端电阻的另一端与所述P端驱动单元连接。
于本发明的一实施例中，所述NMOS管工艺采用薄栅器件。
于本发明的一实施例中，所述N端电阻的一端与所述第二P端保护二极管的阳极连接，所述N端电阻用于在所述输出端口与电源正极之间产生正向静电电压时与导通的第二P端保护二极管形成所述第二泄放通路。
于本发明的一实施例中，所述N端驱动单元还包括：第二反相器；所述第二反相器用于接收并驱动所述待驱动信号，所述第二反相器的输出端与所述NMOS管的栅极连接。
为实现上述目的及其他相关目的，本发明另一方面提供一种芯片，包括：所述基于串联端接匹配的驱动输出电路。
为实现上述目的及其他相关目的，本发明最后一方面提供一种驱动输出方法，应用于所述基于串联端接匹配的驱动输出电路；所述驱动输出方法包括：将外部的待驱动信号输入至所述基于串联端接匹配的驱动输出电路中进行驱动输出；在所述待驱动信号驱动输出的过程中，当所述驱动输出电路的输出端口与电源正极或地之间存在静电电压时，导通第一泄放通路、第二泄放通路及电源钳位保护电路，进行静电防护。
如上所述，本发明所述的基于串联端接匹配的驱动输出电路、芯片及驱动输出方法，具有以下有益效果：
本发明改善了现有的串联端接匹配输出驱动器的静电保护结构，通过在原有静电保护结构的基础上，增加了第二级保护二极管，且第二级保护二极管与原有串联端接匹配输出驱动器电路中存在的端接电阻串联并形成新的静电泄放通路，以此通过分压方式有效降低了被保护器件的承受电压，从而达到提高静电防护能力的目的。另一方面，与现有技术相比，在达到相同静电防护能力的基础上，本发明能够降低对原有第一级保护器件(即一对二极管)的尺寸要求，可以实现更小的电容负载，从而提高信号传输速度，降低功耗。
附图说明
图1显示为本发明的基于串联端接匹配的驱动输出电路于一实施例中的结构原理图。
图2显示为本发明的基于串联端接匹配的驱动输出电路于一实施例中的电路结构图。
图3显示为本发明的基于串联端接匹配的驱动输出电路于一实施例中的电路原理图。
图4显示为本发明的芯片于一实施例中的结构示意图。
图5显示为本发明的驱动输出方法于一实施例中的原理流程图。
元件标号说明
1 基于串联端接匹配的驱动输出电路
11 信号驱动输出模块
12 第一静电电流泄放模块
13 第二静电电流泄放模块
14 电源钳位保护模块
S11～S12 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明所述的基于串联端接匹配的驱动输出电路、芯片及驱动输出方法提供不同的泄放通路，通过分压方式有效降低了被保护器件的承受电压，提高静电防护能力。
以下将结合图1至图5详细阐述本实施例的一种基于串联端接匹配的驱动输出电路、芯片及驱动输出方法的原理及实施方式，使本领域技术人员不需要创造性劳动即可理解本实施例的基于串联端接匹配的驱动输出电路、芯片及驱动输出方法。
请参阅图1，显示为本发明的基于串联端接匹配的驱动输出电路于一实施例中的结构原理图。如图1所示，外部的待驱动信号输入至所述基于串联端接匹配的驱动输出电路中进行驱动输出，形成输出信号；所述基于串联端接匹配的驱动输出电路包括：信号驱动输出模块11、第一静电电流泄放模块12、第二静电电流泄放模块13和电源钳位保护模块14。
所述信号驱动输出模块11用于对所述待驱动信号进行驱动输出；所述信号驱动输出模块11包括端接电阻。
所述第一静电电流泄放模块12用于为所述信号驱动输出模块上产生的静电电流提供第一泄放通路。
所述第二静电电流泄放模块13与所述端接电阻串联，用于为所述静电电流提供第二泄放通路。
所述电源钳位保护模块14分别与所述信号驱动输出模块11、所述第一静电电流泄放模块12和所述第二静电电流泄放模块13连接，用于在所述信号驱动输出模块的电源电压超过钳位电压时，导通所述第一泄放通路和所述第二泄放通路，对所述信号驱动输出模块进行静电防护。
需要说明的是，本发明所述的电源钳位保护模块为现有技术中可以通过钳位原理实现监测的任何电路或装置，本发明不作限定。其中，在钳位之前本发明所监测的电压可以是直接监测电压值，也可以是通过监测电流、电路中其他电信号的状态变化转换为电压的监测，本发明不作限定。
需要说明的是，本发明对所述第一静电电流泄放模块与第二静电电流泄放模块的数量不作限定，基于串联端接匹配的驱动输出电路中可以包括1个第一静电电流泄放模块与1个第二静电电流泄放模块，也可以是1个以上任意数目的第一静电电流泄放模块与第二静电电流泄放模块的组合，所述第一静电电流泄放模块与第二静电电流泄放模块的数量可以相同，也可以不同。
请参阅图2，显示为本发明的基于串联端接匹配的驱动输出电路于一实施例中的电路结构图。如图2所示，呈现了信号驱动输出模块11、第一静电电流泄放模块12、第二静电电流泄放模块13和电源钳位保护模块14的具体电路及连接关系。
于本发明的一实施例中，所述第一静电电流泄放模块12包括第一P端保护单元和第一N端保护单元。
所述第一P端保护单元的一端与电源正极连接，另一端与所述第一N端保护单元的一端连接；所述第一N端保护单元的另一端与地连接。
具体地，所述第一P端保护单元为第一P端保护二极管PD1，所述第一N端保护单元为第一N端保护二极管ND1；所述第一P端保护二极管PD1的阴极与电源正极VDD连接，阳极与所述第一N端保护二极管ND1的阴极连接；所述第一N端保护二极管ND1的阳极与地VSS连接。
其中，所述第一P端保护二极管PD1和所述第一N端保护二极管ND1的连接点为所述驱动输出电路的输出端口；所述第一P端保护二极管PD1用于在所述输出端口与VDD之间产生正向静电电压时导通，为所述静电电流提供第一泄放通路；所述第一N端保护二极管ND1用于在VSS与所述输出端口之间产生正向静电电压时导通，为所述静电电流提供第一泄放通路。
于本发明的一实施例中，所述第二静电电流泄放模块13包括第二P端保护单元和第二N端保护单元。
所述第二P端保护单元的一端与电源正极VDD连接，另一端与所述信号驱动输出模块连接；所述第二N端保护单元的一端与所述信号驱动输出模块连接，另一端与地VSS连接。
具体地，所述第二P端保护单元包括第二P端保护二极管PD2，所述第二N端保护单元包括第二N端保护二极管ND2。
所述第二P端保护二极管PD2的阴极与电源正极VDD连接，阳极与所述信号驱动输出模块连接；所述第二P端保护二极管PD2用于在所述输出端口与VDD之间产生正向静电电压时导通，与所述端接电阻Rn一同为所述静电电流提供第二泄放通路。
所述第二N端保护二极管ND2的阳极与地VSS连接，阴极与所述信号驱动输出模块连接；所述第二N端保护二极管ND2用于在VSS与所述输出端口之间产生正向静电电压时导通，与所述端接电阻Rp一同为所述静电电流提供第二泄放通路。
于本发明的一实施例中，所述信号驱动输出模块包括P端驱动单元和N端驱动单元；所述P端驱动单元和所述N端驱动单元的连接点为所述驱动输出电路的输出端口；所述P端驱动单元和所述N端驱动单元用于对所述待驱动信号进行分压驱动。
所述第二P端保护二极管PD2的阳极与所述N端驱动单元连接；所述第二N端保护二极管ND2的阴极与所述P端驱动单元连接。
于本发明的一实施例中，所述P端驱动单元所驱动的电压范围大于所述N端驱动单元所驱动的电压范围。
具体地，所述P端驱动单元包括PMOS管Mp和P端电阻Rp；其中，所述P端电阻Rp为第一端接电阻。所述PMOS管Mp的源极与电源正VDD极连接，栅极用于接收所述待驱动信号，漏极与所述P端电阻Rp的一端连接；所述P端电阻Rp的另一端与所述N端驱动单元连接。
进一步地，所述P端电阻Rp的一端与所述第二N端保护二极管ND2的阴极连接，所述P端电阻Rp用于在VSS与所述输出端口之间产生正向静电电压时与导通的所述第二N端保护二极管ND2形成所述第二泄放通路。
更进一步地，所述P端驱动单元还包括：第一反相器G1；所述第一反相器G1用于接收并驱动所述待驱动信号，所述第一反相器G1的输出端与所述PMOS管Mp的栅极连接。
于本发明的一实施例中，所述N端驱动单元包括：NMOS管Mn和N端电阻Rn；其中，所述N端电阻为第二端接电阻Rn。
所述NMOS管Mn的源极与地VSS连接，栅极用于接收所述待驱动信号，漏极与所述N端电阻Rn的一端连接，所述N端电阻Rn的另一端与所述P端驱动单元连接。
于本发明的一实施例中，所述NMOS管Mn工艺采用薄栅器件。同理，所述PMOS管Mp工艺也采用薄栅器件。
进一步地，所述N端电阻Rn的一端与所述第二P端保护二极管PD2的阳极连接，所述N端电阻Rn用于在所述输出端口与VDD之间产生正向静电电压时与导通的第二P端保护二极管PD2形成所述第二泄放通路。
更进一步地，所述N端驱动单元还包括：第二反相器G2；所述第二反相器G2用于接收并驱动所述待驱动信号，所述第二反相器G2的输出端与所述NMOS管Mn的栅极连接。
请参阅图3，显示为本发明的基于串联端接匹配的驱动输出电路于一实施例中的电路原理图。如图3所示，呈现了与图2电路相同，器件(主要指端接电阻)摆放位置不同的电路。图3中虚线箭头表示的路径为外界在输出端口和地VSS之间施加正向静电电压时第二静电电流泄放模块的泄放路径。以下对静电电流泄放原理进行详细说明：
当外界在输出端口和VSS之间施加正向静电电压Va时(例如令输出端口为高于VDD且能导致VDD升高的正电压，VSS为0V)，电源电压VDD的数值大小处于输出端口和VSS之间，为VDD-Va之间的某一电压，此时，输出端口电压为Va，VSS为0V，作为地，PD1与PD2因存在正向压差导通。一方面，电流通过正向导通的PD1，先流到电源VDD，然后电源钳位保护模块检测到电源电压VDD的升高并开启其保护电路，从而输出端口的静电电流经电源钳位保护模块泄放至地VSS；另一方面，电流通过第二端接电阻Rn流向正向导通的PD2，先流到电源VDD，然后电源钳位保护模块检测到电源电压VDD的升高并开启其保护电路，从而输出端口的静电电流经电源钳位保护模块泄放至地VSS。
当外界从电源正极电压VDD到输出端口施加正向静电电压Vb时(例如令VDD为高于当前VDD的正电压，输出端口电压为0V)，VSS的数值大小处于电源正极电压和输出端口之间，此时，VSS为0-Vb之间的被抬高的某一正电压，输出端口电压为0V，ND1与ND2因存在正向压差导通。一方面，电源钳位保护模块检测到电源电压VDD的升高并开启其保护电路，从而VDD的静电电流经电源钳位保护模块泄放至VSS，然后由VSS传入ND1到达输出端口，完成静电电流泄放；另一方面，电源钳位保护模块检测到电源电压VDD的升高并开启其保护电路，从而VDD的静电电流经电源钳位保护模块泄放至VSS，然后由VSS传入ND2、Rp到达输出端口，完成静电电流泄放。
以外界在输出端口和VSS之间施加正向静电电压Va时为例来说明本发明所产生的有益效果。
一方面，输出端口到电源VDD的通路增加了由Rn和PD2正向导通串联所形成的通路，该通路和PD1正向导通形成并联的关系，共同泄放从端口到电源方向的静电电流。因此，最易损坏器件NMOS器件Mn的漏极和栅极电压差变为PD2正向导通的压差以及电源钳位保护电路的压差之和，如图3虚线箭头所示，设电阻Rn和PD2正向导通串联所形成的通路阻抗远大于第一级P型二极管，可以得到公式如下：漏极和栅极电压差Vgd＝Vpdio2+Vclamp＝0.7V+IESD*Rpdio*Rpdio2/(Rn+Rpdio2)+IESD*Rclamp，其中，Vgd为漏极和栅极电压差，Vpdio2为PD2正向导通的压差，Vclamp为电源钳位保护电路的压差，0.7V为二极管的正向开启电压，IESD为静电电流，Rpdio为PD1导通电阻，Rpdio2为PD2导通电阻，Rclamp为电源钳位保护电路的导通电阻。由此可知，本发明对PD1的正向导通电压进行分压，分压系数为Rpdio2/(Rn+Rpdio2)。
同样考虑HBM 2KV静电测试条件，最大电流为1.3A。由于电源钳位保护电路未发生任何改变，所以其压差仍旧保持小于等于1V。电阻Rn的阻值通常在几十欧姆的量级，以50欧姆为例，假设PD2的阻抗也做到50ohm，则上述分压系数为0.5，由此，当PD1的阻抗仍为1欧姆时，PD2实际分压为：1.3A*1ohm*0.5＝0.65V，将0.65V代入上述公式计算，得到最终Vgd＝0.7V+0.65V+1V＝2.35V，可以满足薄栅器件的栅氧层击穿电压通常小于等于3V的条件。与单独仅使用PD1相比，只需要增加PD1尺寸的1/50，付出代价很小。如果采用现有电路实现，要降低Vgd到2.35V，则需要把PD1的尺寸加倍才能实现，由此，本发明的电路结构具有明显优势。
另一方面，如果假设本发明所提出的结构要达到Vgd＝3.0V的要求，假设保持分压系数0.5不变，可以得到第一级P型二极管尺寸只需要达到原有实现方式的一半。因此在保持相同静电防护能力的基础上，本发明所提出的结构能够大幅减小原有第一级二极管的尺寸，从而降低电容负载，最终达到提高信号传输速度和降低功耗的目的。
以外界在电源正极VDD和输出端口之间施加正向静电电压Vb时，所产生的有益效果同理，由电阻Rp和ND2正向导通串联所形成的通路能够帮助降低PMOS器件Mp漏极的电压，由此不再赘述。
请参阅图4，显示为本发明的芯片于一实施例中的结构示意图。如图4所示，本发明所述的芯片包括：所述基于串联端接匹配的驱动输出电路，外部的待驱动信号输入至所述基于串联端接匹配的驱动输出电路中进行驱动输出。
所述基于串联端接匹配的驱动输出电路包括：信号驱动输出模块，用于对所述待驱动信号进行驱动输出；所述信号驱动输出模块包括端接电阻；第一静电电流泄放模块，用于为所述信号驱动输出模块上产生的静电电流提供第一泄放通路；第二静电电流泄放模块，与所述端接电阻串联，用于为所述静电电流提供第二泄放通路；电源钳位保护模块，分别与所述第一静电电流泄放模块和所述第二静电电流泄放模块连接，用于在所述信号驱动输出模块的电源电压超过钳位电压时，导通所述第一泄放通路和所述第二泄放通路，对所述信号驱动输出模块进行静电防护。
请参阅图5，显示为本发明的驱动输出方法于一实施例中的原理流程图。如图5所示，所述驱动输出方法应用于本发明所述的基于串联端接匹配的驱动输出电路；具体包括以下几个步骤：
S11，将外部的待驱动信号输入至所述基于串联端接匹配的驱动输出电路中进行驱动输出。
S12，在所述待驱动信号驱动输出的过程中，当所述驱动输出电路的输出端口与电源正极或地之间存在静电电压时，导通第一泄放通路、第二泄放通路及电源钳位保护电路，进行静电防护。
本发明所述的驱动输出方法的保护范围不限于本实施例列举的步骤执行顺序，凡是根据本发明的原理所做的现有技术的步骤增减、步骤替换所实现的方案都包括在本发明的保护范围内。
本发明所述的驱动输出方法的原理与所述的基于串联端接匹配的驱动输出电路一一对应，本发明所述的基于串联端接匹配的驱动输出电路可以实现本发明所述的驱动输出方法，但本发明所述的驱动输出方法的实现装置包括但不限于本实施例列举的基于串联端接匹配的驱动输出电路的结构，凡是根据本发明的原理所做的现有技术的结构变形和替换，都包括在本发明的保护范围内。
综上所述，本发明所述基于串联端接匹配的驱动输出电路、芯片及驱动输出方法改善了现有的串联端接匹配输出驱动器的静电保护结构，通过在原有静电保护结构的基础上，增加了第二级保护二极管，且第二级保护二极管与原有串联端接匹配输出驱动器电路中存在的端接电阻串联并形成新的静电泄放通路，以此通过分压方式有效降低了被保护器件的承受电压，从而达到提高静电防护能力的目的。另一方面，与现有技术相比，在达到相同静电防护能力的基础上，本发明能够降低对原有第一级保护器件(即一对二极管)的尺寸要求，可以实现更小的电容负载，从而提高信号传输速度，降低功耗。本发明有效克服了现有技术中的种种缺点而具有高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (17)

1.一种基于串联端接匹配的驱动输出电路，其特征在于，外部的待驱动信号输入至所述基于串联端接匹配的驱动输出电路中进行驱动输出；所述基于串联端接匹配的驱动输出电路包括：
信号驱动输出模块，用于对所述待驱动信号进行驱动输出；所述信号驱动输出模块包括端接电阻；
第一静电电流泄放模块，用于为所述信号驱动输出模块上产生的静电电流提供第一泄放通路；
第二静电电流泄放模块，与所述端接电阻串联，用于为所述静电电流提供第二泄放通路；
电源钳位保护模块，分别与所述第一静电电流泄放模块和所述第二静电电流泄放模块连接，用于在所述信号驱动输出模块的电源电压超过钳位电压时，导通所述第一泄放通路和所述第二泄放通路，对所述信号驱动输出模块进行静电防护。
2.根据权利要求1所述的基于串联端接匹配的驱动输出电路，其特征在于，所述第一静电电流泄放模块包括第一P端保护单元和第一N端保护单元；
所述第一P端保护单元的一端与电源正极连接，另一端与所述第一N端保护单元的一端连接；所述第一N端保护单元的另一端与地连接。
3.根据权利要求2所述的基于串联端接匹配的驱动输出电路，其特征在于，所述第一P端保护单元为第一P端保护二极管，所述第一N端保护单元为第一N端保护二极管；
所述第一P端保护二极管的阴极与电源正极连接，阳极与所述第一N端保护二极管的阴极连接；所述第一N端保护二极管的阳极与地连接；
其中，所述第一P端保护二极管和所述第一N端保护二极管的连接点为所述驱动输出电路的输出端口；所述第一P端保护二极管用于在所述输出端口与电源正极之间产生正向静电电压时导通，为所述静电电流提供第一泄放通路；所述第一N端保护二极管用于在地与所述输出端口之间产生正向静电电压时导通，为所述静电电流提供第一泄放通路。
4.根据权利要求1所述的基于串联端接匹配的驱动输出电路，其特征在于，所述第二静电电流泄放模块包括第二P端保护单元和第二N端保护单元；
所述第二P端保护单元的一端与电源正极连接，另一端与所述信号驱动输出模块连接；
所述第二N端保护单元的一端与所述信号驱动输出模块连接，另一端与地连接。
5.根据权利要求4所述的基于串联端接匹配的驱动输出电路，其特征在于，所述第二P端保护单元包括第二P端保护二极管，所述第二N端保护单元包括第二N端保护二极管；
所述第二P端保护二极管的阴极与电源正极连接，阳极与所述信号驱动输出模块连接；所述第二P端保护二极管用于在所述输出端口与电源正极之间产生正向静电电压时导通，为所述静电电流提供第二泄放通路；
所述第二N端保护二极管的阳极与地连接，阴极与所述信号驱动输出模块连接；所述第二N端保护二极管用于在地与所述输出端口之间产生正向静电电压时导通，为所述静电电流提供第二泄放通路。
6.根据权利要求5所述的基于串联端接匹配的驱动输出电路，其特征在于，所述信号驱动输出模块包括P端驱动单元和N端驱动单元；所述P端驱动单元和所述N端驱动单元的连接点为所述驱动输出电路的输出端口；所述P端驱动单元和所述N端驱动单元用于对所述待驱动信号进行分压驱动；
所述第二P端保护二极管的阳极与所述N端驱动单元连接；所述第二N端保护二极管的阴极与所述P端驱动单元连接。
7.根据权利要求6所述的基于串联端接匹配的驱动输出电路，其特征在于，所述P端驱动单元所驱动的电压范围大于所述N端驱动单元所驱动的电压范围。
8.根据权利要求6所述的基于串联端接匹配的驱动输出电路，其特征在于，所述P端驱动单元包括PMOS管和P端电阻；其中，所述P端电阻为第一端接电阻；
所述PMOS管的源极与电源正极连接，栅极用于接收所述待驱动信号，漏极与所述P端电阻的一端连接；所述P端电阻的另一端与所述N端驱动单元连接。
9.根据权利要求8所述的基于串联端接匹配的驱动输出电路，其特征在于，所述P端电阻的一端与所述第二N端保护二极管的阴极连接，所述P端电阻用于在地与所述输出端口之间产生正向静电电压时与导通的所述第二N端保护二极管形成所述第二泄放通路。
10.根据权利要求8所述的基于串联端接匹配的驱动输出电路，其特征在于，所述P端驱动单元还包括：第一反相器；
所述第一反相器用于接收并驱动所述待驱动信号，所述第一反相器的输出端与所述PMOS管的栅极连接。
11.根据权利要求8所述的基于串联端接匹配的驱动输出电路，其特征在于，所述PMOS管工艺采用薄栅器件。
12.根据权利要求6所述的基于串联端接匹配的驱动输出电路，其特征在于，所述N端驱动单元包括：NMOS管和N端电阻；其中，所述N端电阻为第二端接电阻；
所述NMOS管的源极与地连接，栅极用于接收所述待驱动信号，漏极与所述N端电阻的一端连接，所述N端电阻的另一端与所述P端驱动单元连接。
13.根据权利要求12所述的基于串联端接匹配的驱动输出电路，其特征在于，所述NMOS管工艺采用薄栅器件。
14.根据权利要求12所述的基于串联端接匹配的驱动输出电路，其特征在于，所述N端电阻的一端与所述第二P端保护二极管的阳极连接，所述N端电阻用于在所述输出端口与电源正极之间产生正向静电电压时与导通的第二P端保护二极管形成所述第二泄放通路。
15.根据权利要求12所述的基于串联端接匹配的驱动输出电路，其特征在于，所述N端驱动单元还包括：第二反相器；
所述第二反相器用于接收并驱动所述待驱动信号，所述第二反相器的输出端与所述NMOS管的栅极连接。
16.一种芯片，其特征在于，包括：
如权利要求1至15任一项所述基于串联端接匹配的驱动输出电路。
17.一种驱动输出方法，其特征在于，应用于如权利要求1至15任一项所述基于串联端接匹配的驱动输出电路；所述驱动输出方法包括：
将外部的待驱动信号输入至所述基于串联端接匹配的驱动输出电路中进行驱动输出；
在所述待驱动信号驱动输出的过程中，当所述驱动输出电路的输出端口与电源正极或地之间存在静电电压时，导通第一泄放通路、第二泄放通路及电源钳位保护电路，进行静电防护。
CN202110443837.3A 2021-04-23 2021-04-23 基于串联端接匹配的驱动输出电路、芯片及驱动输出方法 Pending CN115241855A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110443837.3A CN115241855A (zh) 2021-04-23 2021-04-23 基于串联端接匹配的驱动输出电路、芯片及驱动输出方法
US17/458,498 US11626725B2 (en) 2021-04-23 2021-08-26 SST driving circuit, chip and driving output method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110443837.3A CN115241855A (zh) 2021-04-23 2021-04-23 基于串联端接匹配的驱动输出电路、芯片及驱动输出方法

Publications (1)

Publication Number Publication Date
CN115241855A true CN115241855A (zh) 2022-10-25

Family

ID=83666137

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110443837.3A Pending CN115241855A (zh) 2021-04-23 2021-04-23 基于串联端接匹配的驱动输出电路、芯片及驱动输出方法

Country Status (2)

Country Link
US (1) US11626725B2 (zh)
CN (1) CN115241855A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220262787A1 (en) * 2019-11-06 2022-08-18 Socionext Inc. Semiconductor integrated circuit device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11955796B2 (en) * 2022-04-29 2024-04-09 Apple Inc. Electrostatic discharge network for driver gate protection

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8929040B2 (en) * 2013-01-31 2015-01-06 International Business Machines Corporation ESD protection device for SST transmitter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220262787A1 (en) * 2019-11-06 2022-08-18 Socionext Inc. Semiconductor integrated circuit device
US11824055B2 (en) * 2019-11-06 2023-11-21 Socionext Inc. Semiconductor integrated circuit device

Also Published As

Publication number Publication date
US20220376495A1 (en) 2022-11-24
US11626725B2 (en) 2023-04-11

Similar Documents

Publication Publication Date Title
CN102611087B (zh) 静电放电保护电路
CN101764397B (zh) 静电放电保护电路
CN103430448B (zh) 电荷泵静电放电保护
CN101588062B (zh) 半导体集成电路的保护电路、其驱动方法及系统
CN115241855A (zh) 基于串联端接匹配的驱动输出电路、芯片及驱动输出方法
CN107017611A (zh) 静电放电(esd)箝位接通时间控制
CN102693978A (zh) 静电放电保护电路
CN101453116A (zh) 芯片保护电路及电子装置
CN106410773B (zh) 增强型堆叠式esd电路及混合电压输入输出接口电路
CN103036552A (zh) 静电侦测电路
EP3340298A1 (en) Electrostatic discharge (esd) protection for use with an internal floating esd rail
CN110198029A (zh) 一种芯片电源过压及反接保护电路及方法
CN104867922B (zh) 半导体集成电路装置以及使用该装置的电子设备
JP2004087765A (ja) 静電気放電保護回路
CN110120659A (zh) 静电放电保护装置
CN112448378A (zh) 静电保护电路
CN102437558B (zh) Esd保护电路
CN106411312A (zh) 低电压差分信号驱动电路
CN1278416C (zh) 在cmos集成电路中的最低电位为共模电平的模拟信号输入管脚的静电保护方法
CN114747109B (zh) 一种esd保护电路
US7295039B2 (en) Buffer circuit
CN101047379A (zh) 输入输出端口电路
CN110311668A (zh) 一种芯片输出管脚正向过压及反向电压保护电路及方法
US20110102954A1 (en) Semiconductor integrated circuit
US8885309B2 (en) Undervoltage protection system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination