CN104516381A - 射频识别中的整流稳压电路 - Google Patents

Abstract

本发明公开了一种射频识别中的整流稳压电路，包括：一耦合电路，用于将输入信号耦合到射频识别卡片端；一限幅检测电路，与所述耦合电路相连接，用于检测整流后的电压幅度；一限幅泄流电路，与所述限幅检测电路相连接，用于泄放多余的电流泄放；一稳压电路，与所述限幅泄流电路相连接，用于进行稳压处理，输出稳定的电源电压供其它电路模块使用。本发明能提高电路工作稳定性，且电路不容易下电。

Description

射频识别中的整流稳压电路

技术领域

本发明涉及模拟集成电路中的整流稳压电路领域，特别是涉及一种射频识别中的整流稳压电路。

背景技术

在射频识别中，由于射频识别卡片大都是无源的，所以射频识别卡片电路的设计就相当关键和重要。在射频识别中，读卡机发出来的是模拟的正弦波信号，射频识别卡片需要耦合读卡机发出来的波形，并从这个波形中获得稳定的电源电压，供其他电路模块正常工作。当耦合的能量过大时，为了不损坏电路中的晶体管，需要对整流输出进行电压幅度的限制，保证最高电压不超过晶体管的安全工作电压，这样能保证各个电路和晶体管安全正常工作，不被损坏。

参见图1，在传统的整流稳压结构中包括耦合电路、限幅电路和稳压电路。当凹槽来临的时候，耦合的能量变小，限幅电路也开始关闭；但是限幅电路关闭需要一个过程，这个时候限幅电路的泄流管M7就会通过电阻R2抽电源电压VVD储能电容C2中的电荷，导致凹槽期间储能电容C2中的电荷被额外消耗，容易导致电源电压VDD的电压迅速降低，最终非常容易导致射频识别卡芯片下电。

另外由于限幅电路和稳压电路的电流都是由NMOS晶体管M1和M2的输出A点提供，限幅电路和稳压电路就形成了一个非常复杂的环路，容易导致整个整流稳压结构电路的不稳定，甚至会出现电路及电源电压振荡。在设计电路时，由于环路的复杂性，需要进行多种稳定性分析，这也就增加了电路设计难度。

发明内容

本发明要解决的技术问题是提供一种射频识别中的整流稳压电路，能提高电路工作稳定性，且电路不容易下电。

为解决上述技术问题，本发明的射频识别中的整流稳压电路，包括：

一耦合电路，用于将输入信号耦合到射频识别卡片端；

一限幅检测电路，与所述耦合电路相连接，用于检测整流后的电压幅度；

一限幅泄流电路，与所述限幅检测电路相连接，用于泄放多余的电流泄放；

一稳压电路，与所述限幅泄流电路相连接，用于进行稳压处理，输出稳定的电源电压供其它电路模块使用。

本发明在现有的整流稳压电路基础上，将限幅检测电路、限幅泄流电路和稳压电路都分开来处理，使得各个电路模块工作相对独立，这样既简化了电路，使得电路没有非常复杂的环路，节省凹槽期间的功耗，也更加容易保证电路的稳定工作。更重要的是当凹槽来临时，耦合能量变小，限幅泄流管只能从天线端抽电流，不会额外的从电源电压VDD的储能电容中抽电流，这样在不增加储能电容的情况下就能更好地保证整个凹槽期电源电压VDD更加稳定，最大程度上减小了下电的可能。

本发明在保持电路稳定工作的前提下，降低了电路设计难度，增强了射频识别电路地整体性能。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是现有的整流稳压电路原理图；

图2是所述射频识别中的整流稳压电路一实施例原理图。

具体实施方式

参见图2所示，所述射频识别中的整流稳压电路在一实施例中，包括：一耦合电路，一限幅检测电路，一限幅泄流电路，一稳压电路。

所述耦合电路，由电感L1，电感L2和电容C3组成。电容C3并联在电感L2的两端。输入信号IN通过电感L1和L2耦合到射频识别卡片端，与电容C3发生谐振，产生较高的谐振电压。

所述限幅检测电路由NMOS晶体管M9和M10，PMOS晶体管M11、M12、M13和M14，电阻R5组成。

NMOS晶体管M9的栅极和漏极与所述耦合电路的电感L2的一端相连接，NMOS晶体管M10的栅极和漏极与所述耦合电路的电感L2的另一端相连接，NMOS晶体管M9的源极与NMOS晶体管M10的源极相连接，其连接的节点设为A。

PMOS晶体管M11的源极与PMOS晶体管M14的源极与所述A点相连接。PMOS晶体管M14的漏极与电阻5的一端相连接，其连接的节点设为B。电阻5的另一端接地。PMOS晶体管M14的栅极与PMOS晶体管M11的漏极和栅极以及PMOS晶体管M12的源极相连接。PMOS晶体管M12的漏极和栅极与PMOS晶体管M13的源极相连接。PMOS晶体管M13的漏极和栅极接地。

所述限幅泄流电路由NMOS晶体管M15、M16和M17组成。NMOS晶体管M15的栅极和漏极与所述耦合电路的电感L2的一端相连接，NMOS晶体管M16的栅极和漏极与所述耦合电路的电感L2的另一端相连接，NMOS晶体管M15的源极与NMOS晶体管M16的源极相连接，其连接的节点设为B。NMOS晶体管M17的漏极与所述B点相连接，其栅极与所述D点相连接，其源极接地。

所述稳压电路由NMOS晶体管M18、M19和M20，一比较器BJ2，电阻R6、R7和R8，一电容C4组成。

NMOS晶体管M18的栅极和漏极与所述耦合电路的电感L2的一端相连接，NMOS晶体管M19的栅极和漏极与所述耦合电路的电感L2的另一端相连接，NMOS晶体管M18的源极与NMOS晶体管M19的源极相连接，其连接的节点设为C。

电阻R6的一端与所述C点相连接，电阻R6的另一端作为电源电压VDD端。

电阻R7的一端连接电源电压VDD端，另一端与比较器BJ2的正向输入端相连接。电阻R8的一端与比较器BJ2的正向输入端相连接，另一端接地。比较器BJ2的反向输入端输入参考电压VREF。比较器BJ2的输出端与NMOS晶体管M20的栅极相连接。NMOS晶体管M20的漏极连接电源电压VDD端，其源极接地。电容C4连接在比较器BJ2的输出端侧的电源电压VDD与地之间。

所述限幅检测电路是检测整流后的电压幅度，当NMOS晶体管M9的源极与NMOS晶体管M10的源极电压，即A点电压升高并大于PMOS晶体管M11、M12和M13的阈值电压之和时，限幅检测电路的输出端D点就会输出一个较高的电压开启所述限幅泄流电路中NMOS晶体管M17，NMOS晶体管M17开启后就开始泄放电流，就使得B点电压下降，从而保证A点、B点和C点的电压都稳定在一个电压范围内。PMOS晶体管M11、M12、M13和M14，电阻R5构成了核心限幅检测电路且具有一定的增益，从而保证NMOS晶体管M17能稳定有效的控制B点电压，B点电压稳定也就稳定了A点和C点的电压，不会损坏后续的电路和晶体管。限幅检测电路和限幅泄流电路构成了一个环路，设计电路时需要AC（交流）分析保证环路的稳定工作。

稳压电路的输入电压由C点提供，通过电阻R7和R8得到一个分压后的电压，和输入参考电压VREF分别输入到比较器BJ2的两端，比较器BJ2的输出控制NMOS晶体管M20。当电源电压VDD电压较高时，分压得到的电压也就比参考电压VREF电压高，那么比较器BJ2就输出一个高电压，使得NMOS晶体管M20泄放更多的电流，电阻R6也会有更多的电流流过，电阻R6压降增大就是使得电源电压VDD的电压降低。同样如果电源电压VDD电压较低时，比较器BJ2的输出端就会输出一个较低的电压，NMOS晶体管M20就会泄放更小的电流，减小电阻R6上的压降，从而保持电源电压VDD电压稳定在一个值。电路设计中，电阻R7为150k欧姆，电阻R8为50k欧姆，那么分压得到的电压就是四分之一的电源电压VDD电压，如果输入参考电压VREF为450mv，那么最终的电源电压VDD电压就是4倍的输入参考电压VREF电压，通过比较器BJ2的控制就使得电源电压VDD电压稳定在1.8V。电容C4是储能，保证凹槽期间VDD电压稳定在1.8V，电容C4也是滤波电容，使得电源电压VDD的纹波更加小，高频成分更小，电源电压VDD也更加稳定。

虽然本发明利用具体的实施例进行说明，但是对实施例的说明并不限制本发明的范围。本领域内的熟练技术人员通过参考本发明的说明，在不背离本发明的精神和范围的情况下，容易进行各种修改或者可以对实施例进行组合。

Claims (6)

1.一种射频识别中的整流稳压电路，包括：

一耦合电路，用于将输入信号耦合到射频识别卡片端；

其特征在于，还包括：

一限幅检测电路，与所述耦合电路相连接，用于检测整流后的电压幅度；

一限幅泄流电路，与所述限幅检测电路相连接，用于泄放多余的电流泄放；

一稳压电路，与所述限幅泄流电路相连接，用于进行稳压处理，输出稳定的电源电压供其它电路模块使用。

2.如权利要求1所述的整流稳压电路，其特征在于：

所述耦合电路，由第一电感（L1），第二电感（L2）和第一电容（C3）组成；第一电容（C3）并联在第二电感（L2）的两端；输入信号通过第一电感（L1）和第二电感（L2）耦合到射频识别卡片端，与第一电容（C3）发生谐振，产生谐振电压。

3.如权利要求1所述的整流稳压电路，其特征在于：

所述限幅检测电路由第一NMOS晶体管（M9）和第二NMOS晶体管（M10），第一PMOS晶体管（M11）、第二PMOS晶体管（M12）、第三PMOS晶体管（M13）和第四PMOS晶体管（M14），第一电阻（R5）组成；

第一NMOS晶体管（M9）的栅极和漏极与所述耦合电路的第二电感（L2）的一端相连接，第二NMOS晶体管（M10）的栅极和漏极与所述耦合电路的第二电感（L2）的另一端相连接，第一NMOS晶体管（M9）的源极与第二NMOS晶体管（M10）的源极相连接，其连接的节点设为A；

第一PMOS晶体管（M11）的源极与第四PMOS晶体管（M14）的源极与所述A点相连接；第四PMOS晶体管（M14）的漏极与第一电阻（R5）的一端相连接，其连接的节点设为B；第一电阻（R5）的另一端接地；第四PMOS晶体管（M14）的栅极与第一PMOS晶体管（M11）的漏极和栅极以及第二PMOS晶体管（M12）的源极相连接；第二PMOS晶体管（M12）的漏极和栅极与第三PMOS晶体管（M13）的源极相连接；第三PMOS晶体管（M13）的漏极和栅极接地。

4.如权利要求1至3任一所述的整流稳压电路，其特征在于：所述限幅泄流电路由第三NMOS晶体管（M15）、第四NMOS晶体管（M16）和第五NMOS晶体管（M17）组成；

第三NMOS晶体管（M15）的栅极和漏极与所述耦合电路的第二电感（L2）的一端相连接，第四NMOS晶体管（M16）的栅极和漏极与所述耦合电路的第二电感（L2）的另一端相连接，第三NMOS晶体管（M15）的源极与第四NMOS晶体管（M16）的源极相连接，其连接的节点设为B；第五NMOS晶体管（M17）的漏极与所述B点相连接，其栅极与所述D点相连接，其源极接地。

5.如权利要求4所述的整流稳压电路，其特征在于：所述稳压电路由第六NMOS晶体管（M18）、第七NMOS晶体管（M19）和第八NMOS晶体管（M20），第一比较器（BJ2），第二电阻（R6）、第三电阻（R7）和第四电阻（R8），第二电容（C4）组成；

第六NMOS晶体管（M18）的栅极和漏极与所述耦合电路的第二电感（L2）的一端相连接，第七NMOS晶体管（M19）的栅极和漏极与所述耦合电路的第二电感（L2）的另一端相连接，第六NMOS晶体管（M18）的源极与第七NMOS晶体管（M19）的源极相连接，其连接的节点设为C；

第二电阻（R6）的一端与所述C点相连接，第二电阻（R6）的另一端作为电源电压VDD端；

第三电阻（R7）的一端连接电源电压VDD端，另一端与第一比较器（BJ2）的正向输入端相连接；第四电阻（R8）的一端与第一比较器（BJ2）的正向输入端相连接，另一端接地；第一比较器（BJ2）的反向输入端输入参考电压VREF；第一比较器（BJ2）的输出端与第八NMOS晶体管（M20）的栅极相连接；第八NMOS晶体管（M20）的漏极连接电源电压VDD端，其源极接地；第二电容（C4）连接在第一比较器（BJ2）的输出端侧的电源电压VDD与地之间。

6.如权利要求1所述的整流稳压电路，其特征在于：所述稳压电路由第六NMOS晶体管（M18）、第七NMOS晶体管（M19）和第八NMOS晶体管（M20），第一比较器（BJ2），第二电阻（R6）、第三电阻（R7）和第四电阻（R8），第二电容（C4）组成；

第六NMOS晶体管（M18）的栅极和漏极与所述耦合电路的第二电感（L2）的一端相连接，第七NMOS晶体管（M19）的栅极和漏极与所述耦合电路的第二电感（L2）的另一端相连接，第六NMOS晶体管（M18）的源极与第七NMOS晶体管（M19）的源极相连接，其连接的节点设为C；

第二电阻（R6）的一端与所述C点相连接，第二电阻（R6）的另一端作为电源电压VDD端；

第三电阻（R7）的一端连接电源电压VDD端，另一端与第一比较器（BJ2）的正向输入端相连接；第四电阻（R8）的一端与第一比较器（BJ2）的正向输入端相连接，另一端接地；第一比较器（BJ2）的反向输入端输入参考电压VREF；第一比较器（BJ2）的输出端与第八NMOS晶体管（M20）的栅极相连接；第八NMOS晶体管（M20）的漏极连接电源电压VDD端，其源极接地；第二电容（C4）连接在第一比较器（BJ2）的输出端侧的电源电压VDD与地之间。