CN110428049B - 一种基于多态忆阻器的电压型神经网络及其操作方法 - Google Patents
一种基于多态忆阻器的电压型神经网络及其操作方法 Download PDFInfo
- Publication number
- CN110428049B CN110428049B CN201910771733.8A CN201910771733A CN110428049B CN 110428049 B CN110428049 B CN 110428049B CN 201910771733 A CN201910771733 A CN 201910771733A CN 110428049 B CN110428049 B CN 110428049B
- Authority
- CN
- China
- Prior art keywords
- signal
- module
- polarity
- input
- neural network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Computational Linguistics (AREA)
- Data Mining & Analysis (AREA)
- Artificial Intelligence (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Neurology (AREA)
- Amplifiers (AREA)
Abstract
本发明公开了一种基于多态忆阻器的电压型神经网络及其操作方法，提出一种由类脑器件忆阻器结合传统器件搭建的一种电压型神经元电路，能够模拟实现前向的神经网络运算，采用由忆阻器件为核心的权重模式，有效减少了神经网络运算中的存储和运算耗费资源。结合其他类的电子器件诸如MOS管、低功耗运放、轨到轨运放技术、以及数字电路方面的原理，在本发明中针对性地解决了忆阻器作为神经网络中核心器件所设计的信号输入、权值网络、累加求和以及激活层面的的设计问题，实现正负信号信号在乘法器之内的处理和神经网络层之间的传递，并搭建了相对应的权值矩阵模型和神经元网络电路。
Description
技术领域
本发明涉及神经网络技术领域，主要涉及一种基于多态忆阻器的电压型神经网络系统。
背景技术
关于神经网络模型的设计，现有技术已经实现了一些类生物神经网络功能，组建出类似于神经网络的非线性系统，实现了系统的智能化，但大都停留在使用规模较大的的FPGA和电脑(GPU、TPU)为代表的硬件编程设计，即基于晶体管01模型建立的系统设计。在此情况下，基于神经网络的智能系统在发挥其优势的同时，也暴露出了诸如人工智能系统能耗极高，硬件成本大的缺陷，并且有着很高的资源配置要求。
相较于由电子系统和软件构成的类生物神经网络系统，人脑中的神经网络具有显著的优势，不仅有着更为高效的工作效率，能够同时处理数亿个生物学指令，并且而且能耗极低，采用新型的器件实现高效低耗的人工神经网络是人工智能的的热点之一。
使用忆阻器件搭建新型的硬件神经网络，使用忆阻器优异的可编程特点，进行对数据信息的有效存储，在本设计发明中，将忆阻器的这种特性同特定电路存储权重，有效地提升现有的人工神经网络的计算效率和稳定性。
发明内容
发明目的：本发明针对以忆阻器件作为神经网络核心器件的要求，提出一种由类脑器件——忆阻器结合传统器件搭建的一种电压型神经网络及其操作方法，能够模拟实现前向神经网络运算。
技术方案：为实现上述目的，本发明采用的技术方案为：
一种基于多态忆阻器的电压型神经网络，其特征在于：包括信号输入模块、权值网络模块、极性寄存器模块、Sum求和单元、偏置寄存器模块和激活函数模块；
所述信号输入模块为绝对值电路模块，将输入信号Vpluse分解为输出模值信号|Vpluse|和极性特征信号S′，输入至权值网络模块；所述权值网络模块分别与信号输入模块和极性寄存器模块连接，所述极性寄存器模块控制权值网络的极性；权值网络模块对输入信号和极性信号进行运算后，输出结果至Sum求和单元进行求和运算，输出信号Vout；所述偏置寄存器模块控制输出偏置信号bias，偏置信号bias与Sum求和单元输出信号Vout进行求和运算后输入至所述激活函数模块进行激活，并将最终结果输入到下一层神经网络中；
所述权值网络模块包括若干矩阵乘法单元；所述矩阵乘法单元包括忆阻器权重模块、同或门电路、正向比例放大电路、PMOS管和NMOS管；所述忆阻器权重模块包括两块忆阻器件Mem1和Mem2，并且满足：
其中|W|为权重绝对值，Mem1和Mem2分别为两块忆阻器的阻值；
忆阻器权重模块输出端连接正向比例放大电路正极，输出端分别连接PMOS管和NMOS管的漏极D；所述同或门电路输入端接收所述极性特征信号S′和极性寄存器模块输出信号W′,输出端分别连接PMOS管和NMOS管的栅极G，控制信号输出至VN端或VP端。
进一步地，所述Sum求和单元包括三个低功耗运算放大器LP-amp1、LP-amp2和LP-amp3，其中LP-amp1输出端连接LP-amp3正极输入端，LP-amp2输出端连接LP-amp3负极输入端，所述权值网络模块输出信号VN输入至LP-amp1负极，VP输入至LP-amp2负极。
进一步地，所述信号输入模块绝对值电路部分采用高输入阻抗的绝对值电路，极性特征信号部分采用轨到轨运算放大器；当输入信号Vpluse是正极性电平的时候,输出模值信号|Vpluse|和极性信号脉冲Vh，当输入信号Vpluse是负极性电平的时候，输出模值信号|Vpluse|和极性信号脉冲Vl。
进一步地，所述激活函数单元核心采用轨到轨运算放大器，偏置寄存器输出信号bias和Sum求和单元输出信号Vout经过加和运算后输入至轨到轨运算放大器的正极，所述轨到轨运算放大器负极连接电阻Rp并接地，反馈电阻Rf为忆阻器。
基于上述基于多态忆阻器的电压型神经网络的操作方法，包括以下步骤：
步骤L1、在上位机的神经网络训练完成之后，根据数据对所搭建的神经网络系统中的忆阻权值进行指定位置的编程；
步骤L2、对权值网络中的矩阵乘法单元进行编程，并将权值网络模块的极性储存于极性寄存器W之中；
步骤L3、完成电路的编程之后，输入信号Vpluse，信号输入模块对输入的信号实现模值|Vpluse|和极性S′的分离；
步骤L4、将模值信号|Vpluse|和极性特征信号S′输入至矩阵乘法单元，模值信号通过忆阻器权重单元运算，极性特征信号S′与极性寄存器中储存的极性信号W′输入至同或门电路，实现权值网络模块带符号的运算；
步骤L5、权值网络模块输出信号输入至Sum求和单元，所述Sum求和单元将每一列权值网络模块输出信号{VN}和{VP}进行累加求和，并将输出结果Vout输入至激活函数模块；
步骤L6、在检测到Sum求和单元输出信号Vout时，偏置寄存器模块控制偏置信号bias输出，与Vout加和后输入至激活函数模块，所述激活函数模块对加和后的信号进行激活处理，并最终将输出的信号输入到下一层神经网络中的输入模块之中。
进一步地，所述步骤L6中激活函数选用ReLu函数，此时轨到轨运算放大器的工作电压满足：
Vh'＝Vmax Vl'＝0
其中Vmax是反馈电阻Rf的最大工作电压。Vh′和Vl′分别为轨到轨运算放大器满摆幅电压的工作范围。
同样地，所述步骤L6中激活函数选用分阶段模型电路，此时轨到轨运算放大器的工作电压满足：
Vh'＝Vmax Vl'＝-Vmax
其中Vmax是反馈电阻Rf的最大工作电压。Vh′和Vi′分别为轨到轨运算放大器满摆幅电压的工作范围。
有益效果：本发明使用忆阻器件搭建新型的硬件神经网络，采用忆阻器优异的可编程特点，进行对数据信息的有效存储，将忆阻器的这种特性同特定电路存储权重，有效地提升现有的人工神经网络的计算效率和稳定性。
附图说明
图1为信号输入模块三端口绝对值电路示意图；
图2为信号输入模块三端口绝对值电路结构示意图；
图3为矩阵乘法单元中含忆阻器的权重模型示意图；
图4为矩阵乘法单元模型示意图；
图5为矩阵乘法单元电路结构示意图；
图6为Sum求和单元电路结构示意图；
图7为激活函数单元电路结构示意图；
图8为5*3的权值网络电路结构示意图；
图9为5*3*2的电压神经网络结构示意图。
具体实施方式
下面结合附图对本发明作更进一步的说明。
一种基于多态忆阻器的电压型神经网络，包括信号输入模块、权值网络模块、极性寄存器模块、Sum求和单元、偏置寄存器模块和激活函数模块。
信号输入模块如图1-图2所示，包括绝对值电路部分和极性特征信号部分。绝对值电路部分采用高输入阻抗的绝对值电路，极性特征信号部分是以轨到轨运算放大器为核心的功能型电路，预先设置工作室的轨道电压和运放增益，可以实现：当输入信号Vpluse是正极性电平的时候,输出模值信号|Vpluse|和极性信号脉冲Vh，当输入信号Vpluse是负极性电平的时候，输出模值信号|Vpluse|和极性信号脉冲Vl。
信号输入模块将输入信号Vpluse分解为输出模值信号|Vpluse|和极性特征信号S′，输入至权值网络模块。权值网络模块分别与信号输入模块和极性寄存器模块连接，极性寄存器模块控制权值网络的极性。权值网络模块对输入信号和极性信号进行运算后，输出结果至Sum求和单元进行求和运算，输出信号Vout。
权值网络模块由若干矩阵乘法单元构成，如图3-图5所示，每个矩阵乘法单元由忆阻器权重模块、同或门电路、正向比例放大电路、PMOS管和NMOS管组成。忆阻器权重模块如图3所示，由Mem1和Mem2俩部分组成，根据忆阻器的多态性以及权重的要求，Mem1和Mem2可采用并联、串联或者混联的方式来增加其权重丰富程度，并有：
其中|W|为权重绝对值，Mem1和Mem2分别为两块忆阻器的阻值；
图5为权值网络模块连接的其中一种实施例。忆阻器权重模块完成模值运算后，输出端连接正向比例放大电路正极，输出端分别连接PMOS管和NMOS管的漏极D；所述同或门电路输入端接收所述极性特征信号S′和极性寄存器模块输出信号W′,输出端分别连接PMOS管和NMOS管的栅极G，控制信号输出至VN信道或VP信道。信号输出信道选择由极性特征信号和极性寄存器模块输出信号共同控制：
当脉冲信号的极性S′和神经网络权重的极性W′极性相同时，信号由VN信道输出；
当脉冲信号的极性S′和神经网络权重的极性W′极性相异时，信号由VP信道输出。
对于多个输入模块的输入信号，执行同样的操作，并最终将每一列的矩阵乘法单元输出信号输出到{VN}或者{VP}之中，即实现了带有符号的矩阵运算。
图6为Sum求和单元电路结构示意图，包括三个低功耗运算放大器LP-amp1、LP-amp2和LP-amp3，其中LP-amp1输出端连接LP-amp3正极输入端，LP-amp2输出端连接LP-amp3负极输入端，所述权值网络模块输出信号VN输入至LP-amp1负极，VP输入至LP-amp2负极。
依据神经网络的节点数添加Sum求和单元模块，其引脚输入数目受输入模块信号的影响：VP和VN的数量之和等于本层网络之中所有输入节点信号，根据实际的需要，进行数量上的增加或者减少。采用反相加法运算，对输入信号进行加和和K倍均值运算，以及减法运算电路的方式实现最终节点的输出。
其中Rn左端输入信号有：
Rp左端输入信号有：
求和得：
其中KN，KP，KA分别是LP-amp1，LP-amp2，LP-amp3的增益系数，当满足条件
通过调整增益系数KA，则第K个节点的累加和为：
其中Wik为每个子节点的权重值，Vplusei为每个子节点的输入信号，Vaout为神经元节点的输入信息。
偏置寄存器模块控制输出偏置信号bias，偏置信号bias与Sum求和单元输出信号Vout分别输入至激活函数模块进行激活，并将最终结果输入到下一层神经网络中。
图7为激活函数单元电路结构示意图。激活函数单元核心采用轨到轨运算放大器，偏置寄存器输出信号bias和Sum求和单元输出信号Vout经过加和运算后输入至轨到轨运算放大器的正极。轨到轨运算放大器负极连接电阻Rp并接地，反馈电阻Rf为忆阻器。
下面提供两种激活函数构成方法：
(1)激活函数模块选用ReLu函数。偏置信号bias与求和单元输出信号Vout加和后，输入到含有反馈电阻Rf(忆阻器)的以轨到轨运放为核心的电路结构中。此时轨到轨运算放大器的工作电压满足：
Vh'＝Vmax Vl'＝0
其中Vmax是反馈电阻Rf的最大工作电压。Vh′和Vl′分别为轨到轨运算放大器满摆幅电压的工作范围。
(2)激活函数模块选用分阶段模型电路，此时轨到轨运算放大器的工作电压满足：
Vh'＝Vmax Vl'＝-Vmax
其中Vmax是反馈电阻Rf的最大工作电压。Vh′和Vl′分别为轨到轨运算放大器满摆幅电压的工作范围。
利用上述基于多态忆阻器的电压型神经网络的操作方法，具体步骤如下：
步骤L1、在上位机的神经网络训练完成之后，根据数据对所搭建的神经网络系统中的忆阻权值进行指定位置的编程；
步骤L2、对权值网络中的矩阵乘法单元进行编程，并将权值网络模块的极性储存于极性寄存器W之中；
步骤L3、完成电路的编程之后，输入信号Vpluse，信号输入模块对输入的信号实现模值|Vpluse|和极性S′的分离；
步骤L4、将模值信号|Vpluse|和极性特征信号S′输入至矩阵乘法单元，模值信号通过忆阻器权重单元运算，极性特征信号S′与极性寄存器中储存的极性信号W′输入至同或门电路，实现权值网络模块带符号的运算；
步骤L5、权值网络模块输出信号输入至Sum求和单元，Sum求和单元将每一列权值网络模块输出信号{VN}和{VP}进行累加求和，并将输出结果Vout输入至激活函数模块；
步骤L6、在检测到Sum求和单元输出信号Vout时，偏置寄存器模块控制偏置信号bias输出，与Vout加和后输入至激活函数模块，激活函数模块对加和后的信号进行激活处理，并最终将输出的信号输入到下一层神经网络中的输入模块之中。
以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (7)
1.一种基于多态忆阻器的电压型神经网络，其特征在于：包括信号输入模块、权值网络模块、极性寄存器模块、Sum求和单元、偏置寄存器模块和激活函数模块；
所述信号输入模块为绝对值电路模块，将输入信号Vpluse分解为输出模值信号|Vpluse |和极性特征信号S′，输入至权值网络模块；
所述权值网络模块包括若干矩阵乘法单元；所述矩阵乘法单元包括忆阻器权重模块、同或门电路、正向比例放大电路、PMOS管和NMOS管；所述忆阻器权重模块包括两块忆阻器件Mem1和Mem2，并且满足：
其中|W|为权重绝对值，Mem1和Mem2分别为两块忆阻器的阻值；
所述权值网络模块分别与信号输入模块和极性寄存器模块连接，所述极性寄存器模块控制权值网络的极性；将模值信号|Vpluse|和极性特征信号S′输入至矩阵乘法单元，模值信号通过忆阻器权重单元运算，极性特征信号S′与极性寄存器中储存的极性信号W′输入至同或门电路，实现权值网络模块带符号的运算；将运算结果输出至Sum求和单元进行求和运算，输出信号Vout；所述偏置寄存器模块控制输出偏置信号bias，偏置信号bias与Sum求和单元输出信号Vout进行求和运算后输入至所述激活函数模块进行激活，并将最终结果输入到下一层神经网络中；
所述忆阻器权重模块输出端连接正向比例放大电路正极，输出端分别连接PMOS管和NMOS管的漏极D；所述同或门电路输入端接收所述极性特征信号S′和极性寄存器模块输出信号W′，输出端分别连接PMOS管和NMOS管的栅极G，控制信号输出至VN端或VP端。
2.根据权利要求1所述的一种基于多态忆阻器的电压型神经网络，其特征在于：所述Sum求和单元包括三个低功耗运算放大器LP-amp1、LP-amp2和LP-amp3，其中LP-amp 1输出端连接LP-amp3正极输入端，LP-amp2输出端连接LP-amp3负极输入端，所述权值网络模块输出信号VN输入至LP-amp1负极，VP输入至LP-amp2负极。
3.根据权利要求1所述的一种基于多态忆阻器的电压型神经网络，其特征在于：所述信号输入模块绝对值电路部分采用高输入阻抗的绝对值电路，极性特征信号部分采用轨到轨运算放大器；当输入信号Vpluse是正极性电平的时候，输出模值信号|Vpluse|和极性信号脉冲Vh，当输入信号Vpluse是负极性电平的时候，输出模值信号|Vpluse|和极性信号脉冲Vl。
4.根据权利要求1所述的一种基于多态忆阻器的电压型神经网络，其特征在于：所述激活函数模块核心采用轨到轨运算放大器，偏置寄存器输出信号bias和Sum求和单元输出信号Vout经过加和运算后输入至轨到轨运算放大器的正极，所述轨到轨运算放大器负极连接电阻Rp并接地，反馈电阻Rf为忆阻器。
5.利用权利要求1所述的一种基于多态忆阻器的电压型神经网络的操作方法，其特征在于：包括以下步骤：
步骤L1、在上位机的神经网络训练完成之后，根据数据对所搭建的神经网络系统中的忆阻权值进行指定位置的编程；
步骤L2、对权值网络中的矩阵乘法单元进行编程，并将权值网络模块的极性储存于极性寄存器W之中；
步骤L3、完成电路的编程之后，输入信号Vpluse，信号输入模块对输入的信号实现模值|Vpluse|和极性S′的分离；
步骤L4、将模值信号|Vpluse|和极性特征信号S′输入至矩阵乘法单元，模值信号通过忆阻器权重单元运算，极性特征信号S′与极性寄存器中储存的极性信号W′输入至同或门电路，实现权值网络模块带符号的运算；
步骤L5、权值网络模块输出信号输入至Sum求和单元，所述Sum求和单元将每一列权值网络模块输出信号{VN}和{VP}进行累加求和，并将输出结果Vout输入至激活函数模块；
步骤L6、在检测到Sum求和单元输出信号Vout时，偏置寄存器模块控制偏置信号bias输出，与Vout加和后输入至激活函数模块，所述激活函数模块对加和后的信号进行激活处理，并最终将输出的信号输入到下一层神经网络中的输入模块之中。
6.根据权利要求5所述的一种基于多态忆阻器的电压型神经网络的操作方法，其特征在于：所述步骤L6中激活函数选用ReLu函数，此时轨到轨运算放大器的工作电压满足：
Vh′＝Vmax，Vl′＝0
其中Vmax是反馈电阻Rf的最大工作电压， V′h和Vl′分别为轨到轨运算放大器满摆幅电压的工作范围。
7.根据权利要求5所述的一种基于多态忆阻器的电压型神经网络的操作方法，其特征在于：所述步骤L6中激活函数选用分阶段模型电路，此时轨到轨运算放大器的工作电压满足：
Vh′＝Vmax，Vl′＝-Vmax
其中Vmax是反馈电阻Rf的最大工作电压， V′h和Vl′分别为轨到轨运算放大器满摆幅电压的工作范围。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910771733.8A CN110428049B (zh) | 2019-08-21 | 2019-08-21 | 一种基于多态忆阻器的电压型神经网络及其操作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910771733.8A CN110428049B (zh) | 2019-08-21 | 2019-08-21 | 一种基于多态忆阻器的电压型神经网络及其操作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110428049A CN110428049A (zh) | 2019-11-08 |
| CN110428049B true CN110428049B (zh) | 2021-10-26 |
Family
ID=68415475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910771733.8A Active CN110428049B (zh) | 2019-08-21 | 2019-08-21 | 一种基于多态忆阻器的电压型神经网络及其操作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110428049B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112488308A (zh) * | 2020-12-18 | 2021-03-12 | 清华大学 | 基于动态忆阻器的储备池计算系统 |
| CN114816335B (zh) * | 2022-06-28 | 2022-11-25 | 之江实验室 | 一种忆阻器阵列符号数乘法实现方法、装置及设备 |
| CN115630693B (zh) * | 2022-12-21 | 2023-04-07 | 湖南师范大学 | 一种基于Elman神经网络学习算法的忆阻器自学习电路 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2230633A1 (en) * | 2009-03-17 | 2010-09-22 | Commissariat à l'Énergie Atomique et aux Énergies Alternatives | Neural network circuit comprising nanoscale synapses and CMOS neurons |
| CN101864592B (zh) * | 2010-05-14 | 2011-08-31 | 南京大学 | 基于铁电金属异质结的忆阻器及其制备方法 |
| CN102542334B (zh) * | 2012-01-14 | 2014-05-21 | 中国人民解放军国防科学技术大学 | 基于忆阻器的汉明网电路 |
| CN102663497B (zh) * | 2012-04-05 | 2014-04-30 | 北京大学 | 一种自路由单元电路及其控制方法 |
| EP2939187A4 (en) * | 2012-12-03 | 2017-08-16 | HRL Laboratories, LLC | Neural model for reinforcement learning |
| CN103236499B (zh) * | 2013-05-07 | 2016-01-20 | 山东科技大学 | 一种单极型忆阻器及其制备方法 |
| CN103246904B (zh) * | 2013-05-24 | 2016-04-06 | 北京大学 | 基于阻变忆阻器的时间关联学习神经元电路及其实现方法 |
| CN108110137B (zh) * | 2017-12-14 | 2019-10-08 | 电子科技大学 | 基于SiOxNy的光读取神经突触器件及其制备方法 |
| CN108009640B (zh) * | 2017-12-25 | 2020-04-28 | 清华大学 | 基于忆阻器的神经网络的训练装置及其训练方法 |
| CN108829977A (zh) * | 2018-06-20 | 2018-11-16 | 南京邮电大学 | 一种忆阻器电压信号电路及其产生忆阻器多路不同电压信号的方法 |
-
2019
- 2019-08-21 CN CN201910771733.8A patent/CN110428049B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN110428049A (zh) | 2019-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110428049B (zh) | 一种基于多态忆阻器的电压型神经网络及其操作方法 | |
| US9779355B1 (en) | Back propagation gates and storage capacitor for neural networks | |
| Krestinskaya et al. | Analog backpropagation learning circuits for memristive crossbar neural networks | |
| US8975935B1 (en) | Analog pulse delay circuit with multiple output potential | |
| US8275728B2 (en) | Neuromorphic computer | |
| US20200356344A1 (en) | Bipolar all-memristor circuit for in-memory computing | |
| CN109063833B (zh) | 一种基于忆阻器阵列的神经网络突触觉结构 | |
| CN103888391B (zh) | 基于双Sigmoid混沌神经网络的信号盲检测方法 | |
| Dlugosz et al. | Parallel programmable asynchronous neighborhood mechanism for Kohonen SOM implemented in CMOS technology | |
| JPH02226492A (ja) | ニユーラル・ネツトワーク | |
| CN109034379B (zh) | 一种由类脑器件忆阻器搭建的神经元及神经元电路 | |
| CN115630693B (zh) | 一种基于Elman神经网络学习算法的忆阻器自学习电路 | |
| Van Pham et al. | Non-ideal effects of memristor-CMOS hybrid circuits for realizing multiple-layer neural networks | |
| CN114723025A (zh) | 一种忆阻反向传播神经网络电路及其控制方法 | |
| CN113703718B (zh) | 一种可变权重的多位存内计算装置 | |
| CN110443356B (zh) | 一种基于多阻态忆阻器的电流型神经网络 | |
| CN110163364B (zh) | 一种基于忆阻桥突触的神经网络单元电路 | |
| CN111639757B (zh) | 一种基于柔性材料的模拟卷积神经网络 | |
| JPH0277871A (ja) | 神経回路網 | |
| US5347613A (en) | MOS multi-layer neural network including a plurality of hidden layers interposed between synapse groups for performing pattern recognition | |
| Saraswat et al. | Hardware-friendly synaptic orders and timescales in liquid state machines for speech classification | |
| JPH02181284A (ja) | ニューラルネットワーク | |
| US20040083193A1 (en) | Expandable on-chip back propagation learning neural network with 4-neuron 16-synapse | |
| CN116523012B (zh) | 一种基于生成对抗神经网络的忆阻器自学习电路 | |
| CN112434856B (zh) | 一种基于设备组合状态转换的钢厂电力负荷预测方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20191108 Assignee: NANJING UNIVERSITY OF POSTS AND TELECOMMUNICATIONS NANTONG INSTITUTE Co.,Ltd. Assignor: NANJING University OF POSTS AND TELECOMMUNICATIONS Contract record no.: X2021980013917 Denomination of invention: A voltage type neural network based on polymorphic memristor and its operation method Granted publication date: 20211026 License type: Common License Record date: 20211202 |
|
| EE01 | Entry into force of recordation of patent licensing contract |