CN110163364B - 一种基于忆阻桥突触的神经网络单元电路 - Google Patents

一种基于忆阻桥突触的神经网络单元电路 Download PDF

Info

Publication number
CN110163364B
CN110163364B CN201910352510.8A CN201910352510A CN110163364B CN 110163364 B CN110163364 B CN 110163364B CN 201910352510 A CN201910352510 A CN 201910352510A CN 110163364 B CN110163364 B CN 110163364B
Authority
CN
China
Prior art keywords
memristor
circuit
neural network
current
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910352510.8A
Other languages
English (en)
Other versions
CN110163364A (zh
Inventor
刘鑫伟
王钰琪
陈义豪
徐威
童祎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University of Posts and Telecommunications
Original Assignee
Nanjing University of Posts and Telecommunications
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University of Posts and Telecommunications filed Critical Nanjing University of Posts and Telecommunications
Priority to CN201910352510.8A priority Critical patent/CN110163364B/zh
Publication of CN110163364A publication Critical patent/CN110163364A/zh
Application granted granted Critical
Publication of CN110163364B publication Critical patent/CN110163364B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/045—Combinations of networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Evolutionary Computation (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Neurology (AREA)
  • Amplifiers (AREA)

Abstract

本发明揭示了一种基于忆阻桥突触的神经网络单元电路，该神经网络单元电路包括忆阻器权值电路，用于对上一级神经元传递的电压信号加权并向下传递；差分放大电路，用于实现将突触传递的电压信号转换为电流信号；电流镜电路，用于实现将突触传递来的电流信号相加汇总并传递给下一级神经元。本发明着眼于解决基于晶体管的硬件神经网络功耗高、体积大，基于忆阻器阵列的神经网络电路容错性低的问题，采用由五个忆阻器组成的忆阻桥模拟神经元中的突触，差分放大电路模拟神经元的轴突和电流镜电路模拟神经元的树突，三个部分分别起到信号加权、电压电流转换、电流累加和级联电压输出的功能，完整地实现了神经网络单元电路。

Description

一种基于忆阻桥突触的神经网络单元电路
技术领域
本发明涉及一种基于忆阻桥突触的神经网络单元电路，可用于硬件神经网络技术领域。
背景技术
忆阻器是一种基于电阻转变效应的二端口非线性无源电子器件，能够记忆流经的电荷量，具有结构简单、易于集成、擦写速度快、功耗低、可与CMOS(互补金属氧化物半导体)兼容组成hybrid(混合)单元等特点，具有较强的可扩展性和3D堆叠能力，忆阻器还具有与神经突触极相似的特性，因此在下一代非易失性存储器和神经网络方面有着较大的应用前景。非易失性存储器具有擦写速度快、功耗低及多值存储的特点，能够采用交叉阵列结构实现高密度存储。
由于忆阻器具有可塑性、模拟行为、非易失性、纳米级尺寸和低功耗等的独特性质，忆阻器成为构造电子人工突触的有力候选器件，其研究进展推进着电子突触的设计，有利于人工电子突触的实现。突触的可塑性是指突触功能或形态可发生改变的特性，即突触的连接强度会随着不同的刺激加强或减弱。在细胞水平上，突触可塑性被公认为学习和记忆的生物学基础，对突触可塑性的仿生即为人工神经网络研究的关键一步。
神经网络硬件是计算机体系结构、人工智能和神经科学等多学科深度融合、交叉的一个领域，是利用专门的硬件电路对神经网络算法进行处理。现有的实现方法主要有CPU、GPU、FPGA、ASIC和生物启发的脉冲神经网络硬件，其中忆阻器就属于生物启发的脉冲神经网络硬件。
目前，CPU、GPU、FPGA、ASIC等基于晶体管的硬件神经网络面临着体积大、功耗高的问题，基于现有忆阻器阵列的硬件神经网络的容错性很低。
发明内容
本发明的目的就是为了解决现有技术中存在的上述问题，提出一种基于忆阻桥突触的神经网络单元电路。
本发明的目的将通过以下技术方案得以实现：一种基于忆阻桥突触的神经网络单元电路，包括忆阻器权值电路，用于对上一级神经元传递的电压信号加权并向下传递；差分放大电路，用于实现将突触传递的电压信号转换为电流信号；电流镜电路，用于实现将突触传递来的电流信号相加汇总并传递给下一级神经元；忆阻器权值电路与差分放大电路直接连接组成n个单元再与电流镜电路电连接，由信号源产生信号经过忆阻器权值电路做加权处理并产生加权后的电压信号；通过差分放大电路将电压信号转换为电流信号并送入电流镜电路；电流镜电路将各级差动放大电路所输出的电流信号相加并输出为电压信号以实现多层神经网络的级联。
优选地，所述忆阻器权值电路由信号源和有五个忆阻器组成的忆阻桥构成，忆阻器的阻值通过在忆阻器两端施加电压改变，其中五个忆阻器分别为忆阻器M1、忆阻器M2、忆阻器M3、忆阻器M4和忆阻器M5，
忆阻器M1、忆阻器M3的阻态为Ron，即低阻态，忆阻器M2、忆阻器M4的阻态为Roff，即高阻态。
优选地，所述忆阻器M5有正向和负向两种摆放方式，分别对应的组态为Ron和Roff。
优选地，所述差分放大电路位于忆阻器权值电路的输出端，由包含有3个晶体管的差分放大器构成，用于输出直流偏压，晶体管构成的差分放大器能够把忆阻权值电路的输出电压转化为电流。
优选地，所述电流镜电路位于各级差分放大电路的输出端，由两个晶体管组成电流镜，用于将各级差动放大电路的输出电流相加后输出，完成神经网络的求和运算功能。
优选地，所述电流镜电路中还包括一个电阻负载，通过该电阻负载能够将输出电流转换为电压，能够实现多层神经网络的级联。
本发明采用以上技术方案与现有技术相比，具有以下技术效果：本技术方案可解决传统神经网络硬件工作时功耗高、体积大、速度慢的综合问题，具有体积小、功耗低、容错性好以及适合与级联构建多层神经网络的优点。
附图说明
图1为本发明的神经元结构示意图。
图2为本发明的基于忆阻桥突触的神经网络单元电路整体结构示意图。
图3为本发明的表示权值+1的忆阻器权值电路结构示意图。
图4为本发明的表示权值-1的忆阻器权值电路结构示意图。
图5为本发明基于忆阻桥突触实现的权值矩阵示意图。
图6为本发明的差分放大电路结构示意图。
图7为本发明的电流镜电路结构示意图。
图8为本发明包括3X3权值矩阵的基于忆阻桥突触的神经网络单元电路示意图。
具体实施方式
本发明的目的、优点和特点，将通过下面优选实施例的非限制性说明进行图示和解释。这些实施例仅是应用本发明技术方案的典型范例，凡采取等同替换或者等效变换而形成的技术方案，均落在本发明要求保护的范围之内。
本发明揭示了一种基于忆阻桥突触的神经网络单元电路，如图1、图2所示，该神经网络单元电路包括忆阻器权值电路，用于对上一级神经元传递的电压信号加权并向下传递；差分放大电路，用于实现将突触传递的电压信号转换为电流信号；电流镜电路，用于实现将突触传递来的电流信号相加汇总并传递给下一级神经元；忆阻器权值电路与差分放大电路直接连接组成n个单元再与电流镜电路电连接，由信号源产生信号经过忆阻器权值电路做加权处理并产生加权后的电压信号。通过差分放大电路将电压信号转换为电流信号并送入电流镜电路；电流镜电路将各级差动放大电路所输出的电流信号相加并输出为电压信号以实现多层神经网络的级联。
所述忆阻器权值电路由信号源和有五个忆阻器组成的忆阻桥构成，忆阻器的阻值通过在忆阻器两端施加电压改变，其中五个忆阻器分别为忆阻器M1、忆阻器M2、忆阻器M3、忆阻器M4和忆阻器M5，忆阻器M1、忆阻器M3的阻态为Ron，即低阻态，忆阻器M2、忆阻器M4的阻态为Roff，即高阻态。所述忆阻器M5有正向和负向两种摆放方式，分别对应的组态为Ron和Roff。
所述差分放大电路位于忆阻器权值电路的输出端，由包含有3个晶体管的差分放大器构成，用于输出直流偏压，晶体管构成的差分放大器能够把忆阻权值电路的输出电压转化为电流。
所述电流镜电路位于各级差分放大电路的输出端，由两个晶体管组成电流镜，用于将各级差动放大电路的输出电流相加后输出，完成神经网络的求和运算功能。所述电流镜电路中还包括一个电阻负载，通过该电阻负载能够将输出电流转换为电压，由此实现多层神经网络的级联。
下面以一个包括3X3权值矩阵的神经网络为例说明基于忆阻桥突触的神经网络单元电路具体工作方式和所取得的效果。
3X3权值矩阵包括9个如图3或图4所示的忆阻器权值电路，每个忆阻器权值电路对应于权值矩阵中的一个权值，根据忆阻器件特性和本发明忆阻桥结构特点，忆阻器权值电路所对应的权值为+1或-1，由9个忆阻器权值电路所组成的3X3权值矩阵如图5所示。
9个忆阻器权值电路的输出均为(-1，1)的电压信号，而每个忆阻器权值电路的下一级均接有一个如图6所示的差分放大电路将电压信号转换为电流信号，转化后的电流信号的大小与电压信号呈线性关系。
9个差分放大电路输出的电流信号统一接至如图7所示的电流镜电路，电流镜电路起到的作用是将输入的9个电流信号相加并将相加的结果输出，同时采用负载电阻将输出的电流信号转化为电压信号，转化后的电压信号的大小与电流信号成线性关系，其中线性系数可有负载电阻大小调节。
将忆阻器权值电路、差分放大电路、电流镜电路按图8的方式连接起来，构成一个包括3X3权值矩阵的基于忆阻桥突触的神经网络单元电路，多层神经网络单元单路的级联可以实现多层神经网络模型的构建。
忆阻器相较于晶体管而言，具有体积小、功耗低、便于集成和与CMOS工艺兼容性好的优点，因此基于忆阻器的神经网络电路同时具有忆阻器的这些优点。而忆阻器所具有的可塑性、非易失性的优点是实现电子突触的优势所在，在本发明中忆阻器提供的阻值越丰富，所能获得权值就越多，即在同一个忆阻器权值电路中实现大量不同的权值，相对于只有开关态的晶体管来说节省了大量的单元电路。
忆阻桥电路结构相对于常用的忆阻器阵列结构而言，稳定性高，容错性好(单个忆阻桥电路故障不会影响其他忆阻桥电路，而阵列结构中一个忆阻器坏损则其对应的一行和一列忆阻器均无法工作。
差动放大电路用于将忆阻器权值电路的电压输出转换为电流，因此通过改变偏置电压的大小可以控制电流的大小，从而减小功耗，而此过程不会改变电压和电流的线性关系，因此不会对运算结果产生影响。
电流镜电路的输出段采用负载电阻的形式将输出电流转换为电压，因此可以通过调整负载阻值为后级神经网络单元电路提供合适的激励信号。
本发明着眼于解决基于晶体管的硬件神经网络功耗高、体积大，基于忆阻器阵列的神经网络电路容错性低的问题，采用由五个忆阻器组成的忆阻桥模拟神经元中的突触，差分放大电路模拟神经元的轴突和电流镜电路模拟神经元的树突，三个部分分别起到信号加权、电压电流转换、电流累加和级联电压输出的功能，完整地实现了神经网络单元电路。
本发明尚有多种实施方式，凡采用等同变换或者等效变换而形成的所有技术方案，均落在本发明的保护范围之内。

Claims (5)

1.一种基于忆阻桥突触的神经网络单元电路，其特征在于：包括忆阻器权值电路，用于对上一级神经元传递的电压信号加权并向下传递；差分放大电路，用于实现将突触传递的电压信号转换为电流信号；电流镜电路，用于实现将突触传递来的电流信号相加汇总并传递给下一级神经元；
忆阻器权值电路与差分放大电路直接连接组成n个单元再与电流镜电路电连接，由信号源产生信号经过忆阻器权值电路做加权处理并产生加权后的电压信号；通过差分放大电路将电压信号转换为电流信号并送入电流镜电路；电流镜电路将各级差动放大电路所输出的电流信号相加并输出为电压信号以实现多层神经网络的级联；
所述忆阻器权值电路由信号源和有五个忆阻器组成的忆阻桥构成，忆阻器的阻值通过在忆阻器两端施加电压改变，其中五个忆阻器分别为忆阻器M1、忆阻器M2、忆阻器M3、忆阻器M4和忆阻器M5，
忆阻器M1、忆阻器M3的阻态为Ron，即低阻态，忆阻器M2、忆阻器M4的阻态为Roff，即高阻态。
2.根据权利要求1所述的一种基于忆阻桥突触的神经网络单元电路，其特征在于：所述忆阻器M5有正向和负向两种摆放方式，分别对应的组态为Ron和Roff。
3.根据权利要求1所述的一种基于忆阻桥突触的神经网络单元电路，其特征在于：所述差分放大电路位于忆阻器权值电路的输出端，由包含有3个晶体管的差分放大器构成，用于输出直流偏压，晶体管构成的差分放大器能够把忆阻权值电路的输出电压转化为电流。
4.根据权利要求1所述的一种基于忆阻桥突触的神经网络单元电路，其特征在于：所述电流镜电路位于各级差分放大电路的输出端，由两个晶体管组成电流镜，用于将各级差动放大电路的输出电流相加后输出，完成神经网络的求和运算功能。
5.根据权利要求4所述的一种基于忆阻桥突触的神经网络单元电路，其特征在于：
所述电流镜电路中还包括一个电阻负载，通过该电阻负载能够将输出电流转换为电压，能够实现多层神经网络的级联。
CN201910352510.8A 2019-04-28 2019-04-28 一种基于忆阻桥突触的神经网络单元电路 Active CN110163364B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910352510.8A CN110163364B (zh) 2019-04-28 2019-04-28 一种基于忆阻桥突触的神经网络单元电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910352510.8A CN110163364B (zh) 2019-04-28 2019-04-28 一种基于忆阻桥突触的神经网络单元电路

Publications (2)

Publication Number Publication Date
CN110163364A CN110163364A (zh) 2019-08-23
CN110163364B true CN110163364B (zh) 2022-08-30

Family

ID=67633018

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910352510.8A Active CN110163364B (zh) 2019-04-28 2019-04-28 一种基于忆阻桥突触的神经网络单元电路

Country Status (1)

Country Link
CN (1) CN110163364B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111898748B (zh) * 2020-07-31 2022-07-05 四川大学 分数阶忆阻桥电路、及由其构成的突触电路和神经元电路
CN113469334B (zh) * 2021-06-29 2022-09-13 中国地质大学（武汉） 一种忆阻递归神经网络电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106845634A (zh) * 2016-12-28 2017-06-13 华中科技大学 一种基于忆阻器件的神经元电路
CN109460818A (zh) * 2018-09-25 2019-03-12 电子科技大学 一种基于忆阻桥和阵列的多层神经网络设计方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106845634A (zh) * 2016-12-28 2017-06-13 华中科技大学 一种基于忆阻器件的神经元电路
CN109460818A (zh) * 2018-09-25 2019-03-12 电子科技大学 一种基于忆阻桥和阵列的多层神经网络设计方法

Also Published As

Publication number Publication date
CN110163364A (zh) 2019-08-23

Similar Documents

Publication Publication Date Title
US10332004B2 (en) Memristive neuromorphic circuit and method for training the memristive neuromorphic circuit
Rajendran et al. Specifications of nanoscale devices and circuits for neuromorphic computational systems
CN106779059A (zh) 一种基于忆阻的巴普洛夫联想记忆的人工神经网络电路
CN107533668A (zh) 用于计算神经网络的节点值的硬件加速器
CN105160401A (zh) 一种基于忆阻器阵列的wta神经网络及其应用
Duan et al. Analog memristive memory with applications in audio signal processing
CN110163364B (zh) 一种基于忆阻桥突触的神经网络单元电路
CN107368888B (zh) 类脑计算系统及其突触
CN107194462A (zh) 三值神经网络突触阵列及利用其的神经形态计算网络
CN109472348B (zh) 一种基于忆阻交叉阵列的lstm神经网络系统
CN110383282A (zh) 用于混合信号计算的系统和方法
US20230297839A1 (en) Deep learning in bipartite memristive networks
CN105739944A (zh) 一种基于忆阻器的多进制加法运算电路及其操作方法
CN112488308A (zh) 基于动态忆阻器的储备池计算系统
CN110059816B (zh) 一种基于忆阻器的神经网络单元电路
CN108229669A (zh) 神经网络阵列的自学习
CN110428049A (zh) 一种基于多态忆阻器的电压型神经网络及其操作方法
CN109977470A (zh) 一种基于忆阻Hopfield神经网络实现稀疏编码的电路及其操作方法
CN110443356B (zh) 一种基于多阻态忆阻器的电流型神经网络
CN112270409A (zh) 一种基于霍尔条的无监督学习突触单元电路
Türel et al. Architectures for nanoelectronic implementation of artificial neural networks: new results
Jiang et al. Circuit design of RRAM-based neuromorphic hardware systems for classification and modified Hebbian learning
CN116468090A (zh) 一种基于忆阻器实现的硬件卷积神经网络模型
Xu et al. Analog memristor based neuromorphic crossbar circuit for image recognition
CN110071721A (zh) 一种模数转换器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant