CN109034379B - 一种由类脑器件忆阻器搭建的神经元及神经元电路 - Google Patents
一种由类脑器件忆阻器搭建的神经元及神经元电路 Download PDFInfo
- Publication number
- CN109034379B CN109034379B CN201811187834.2A CN201811187834A CN109034379B CN 109034379 B CN109034379 B CN 109034379B CN 201811187834 A CN201811187834 A CN 201811187834A CN 109034379 B CN109034379 B CN 109034379B
- Authority
- CN
- China
- Prior art keywords
- neuron
- pulse
- mem
- memristor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 210000002569 neuron Anatomy 0.000 title claims abstract description 250
- 239000002070 nanowire Substances 0.000 claims abstract description 32
- 238000013461 design Methods 0.000 claims abstract description 17
- 210000003855 cell nucleus Anatomy 0.000 claims abstract description 14
- 238000012545 processing Methods 0.000 claims abstract description 10
- 230000000946 synaptic effect Effects 0.000 claims abstract description 8
- 210000000225 synapse Anatomy 0.000 claims description 119
- 238000010276 construction Methods 0.000 claims description 29
- 238000013528 artificial neural network Methods 0.000 claims description 19
- 230000001939 inductive effect Effects 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 12
- 210000005036 nerve Anatomy 0.000 claims description 11
- 210000004940 nucleus Anatomy 0.000 claims description 10
- 238000004146 energy storage Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 9
- 230000009471 action Effects 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 230000001242 postsynaptic effect Effects 0.000 claims description 6
- 210000004027 cell Anatomy 0.000 claims description 5
- 230000008859 change Effects 0.000 claims description 3
- 230000002964 excitative effect Effects 0.000 claims description 3
- 230000002401 inhibitory effect Effects 0.000 claims description 3
- 230000008569 process Effects 0.000 claims description 3
- 238000012549 training Methods 0.000 claims description 3
- 238000004364 calculation method Methods 0.000 claims description 2
- 230000003518 presynaptic effect Effects 0.000 claims 1
- 230000000638 stimulation Effects 0.000 abstract description 4
- 230000005540 biological transmission Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 9
- 230000001537 neural effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/061—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using biological neurons, e.g. biological neurons connected to an integrated circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- Theoretical Computer Science (AREA)
- Molecular Biology (AREA)
- Neurology (AREA)
- Computational Linguistics (AREA)
- Artificial Intelligence (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- General Health & Medical Sciences (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Logic Circuits (AREA)
Abstract
本发明针对忆阻器作为处理器电子元器件的的特殊要求，提出一种由类脑器件忆阻器搭建的神经元及神经元电路，能够实现类似人类神经元细胞的信号存储和处理，并且其单个神经元细胞上面可扩充性地连接成百上千个忆阻器，这为忆阻器的大规模的使用提供了十分可行的电路设计方式。结合其他类的电子器件诸如CMOS管、Selector、纳米导线、以及脉冲设计方面的知识，在本发明中创造性地解决了忆阻器作为处理器核心器件所设计的神经元细胞在生物学方面所面临的多突触连接、正向刺激、反向刺激、细胞核存储、突触前端、突出后端等生物学方面的设计问题，实现（正向和反向）信号在神经元之内的处理和神经元之间的传递，并搭建了相应的神经元细胞和神经元网络电路。
Description
技术领域
本发明涉及神经网络技术领域，具体涉及一种由类脑器件忆阻器搭建的神经元及神经元电路。
背景技术
现有的采用忆阻器搭建的神经元网络电路，其构架形式上虽然采用了忆阻，但是其在忆阻器的数量规模使用上都仍然有限制。
在现实中任免不了对传统运算放大器将和其他晶体管器件的严重依赖。不仅在使用条件上限制增加，而且在实际应用方面很受限制。
在处理信号方面，目前其他使用忆阻器搭建的神经元网络电路处理的信号特定，不能够处理神经网络中复杂的运算问题。
发明内容
本发明针对忆阻器作为处理器电子元器件的的特殊要求，提出一种由类脑器件忆阻器搭建的神经元及神经元电路。
一种由类脑器件忆阻器搭建的神经元及神经元电路；
所述神经元包括突触和胞核；
所述神经元突触前端，采用半导体材料selector和多组态器件忆阻器件、和低阻纳米导线搭建而成；
所述神经突出后端，采用CMOS器件N型号和CMOS器件P型号、脉冲输入端点，和多引线的二端元器件忆阻器搭建而成；
所述胞核部分，包括CMOS器件N型号和CMOS器件P型号、多个脉冲输入端点、多组态器件忆阻器件Mem+和Mem-、和低阻纳米导线以及忆阻器临界电源+VDD/2和-VDD/2；
所述神经元及神经元电路的搭建与工作方式为：
L1，按照生物神经元的原理，搭建由忆阻器组成的神经元首层，所述神经元首层包括作为神经突触的忆阻器Mem+、忆阻器Mem-和selector端、以及纳米导线；
L2，神经突触后端，接收来自正向和反向两种信号脉冲，搭建正向脉冲和反向脉冲接收线，并形成相应的正向脉冲层和反向脉冲层；
L3，所述接收脉冲信号通过X1、X.1表示，其中X1是来自上一个神经元的正向脉冲信号，X.1是来自上一个神经元的反向脉冲信号，同理X2、X.2；X3、X.3；.......Xn、X.n分别可看做第n个神经元正向脉冲信号和反向脉冲信号；
L4，当正向脉冲(1)来的时候，分别将正向信号X1、X2、...、Xn的信号值分别输入到多组态忆阻器Mem+、Mem-中；当反向脉冲(.1)来的时候，负向信号X.1、X.2、...、X.n的信号值分别输入到多组态忆阻器Mem+、Mem-中；
L5，所述多组态忆阻器Mem+和Mem-充当了胞核中的存储部分，记录了正反向输入信号的脉冲对忆阻器造成的影响δM+和δM-，等待到该层神经元网络脉冲信号(2)\(3)和下一层神经元中的脉冲(1)共同来开启；
L6，其中神经元网络脉冲信号(2)\(3)的正负原理是通过输入信号的正负和下一层中神经元网络中的权值正负共同来决定的；
L7，当下一层神经元权值脉冲来的时候，神经元的输出电路发生转换，将对应的正负信号脉冲发出到下一个神经元中；
L8，所述忆阻器神经元不仅能够与自身的突触相连，并且能够同时给多个神经元突触传递信息，因而可形成大面积的神经网络；
所述神经元电路设计及其连接方式如下：
S1，根据实际的情况设计神经元突触的数目，亦单个忆阻器神经元细胞的体积大小和正向突触和反向突触的数量；
S2，各个忆阻器神经元细胞之间的相互连接方式是在(正反向)脉冲层连接的，一个忆阻器神经元细胞可一个忆阻器神经元细胞或者多个忆阻器神经元细胞相连接，亦可同自身相连接；
S3，在忆阻器神经元网络工作运行中，先权值脉冲运行后，该层神经元接收完突触的模拟信号之后，经由胞核存储和运算后，再开始微脉冲运行，将胞核所记载的信息发送给下一个神经元；
S4，考虑到生物神经元突触接收信息的丰富性和多样性，当忆阻器神经输入前端信号较少、层数神经网络层数较少时，考虑到能量的递减性可选用电感式储能电路；当忆阻器神经输入前端信号多、为了能够搭建大规模的神经元网络电路，可选固定电压式脉冲式电路，微脉冲信号为微电压式；
S5，对神经元网络中的忆阻器的权值设定和处理，可在编程层电路里进行相应的电路设计和搭建。
进一步地，所述神经元及神经元电路的搭建与工作方式中L2突触后端的具体实现方法如下：
L2.1，突触主要分为俩种类型，兴奋性突触和抑制性突触，分别将其简称为正向突触和反向突触；
L2.2，突触由半导体selcctor、忆阻器、纳米导线搭建而成，正向突触中selcctor、忆阻器均选用正向方向，反向突触中selcctor、忆阻器M均选用反向方向；L2.3，构建正向突触Y1、Y2、...Yn，同时构建反向突触Y.1、Y.2、...Y.n；
L2.4，待上一层忆阻器神经元中的网络脉冲信号(2)\(3)和这一层忆阻器神经元中的网络脉冲信号(1)同时开启后，上一层中的正向信号X1、X2、...、Xn的和反向信号X.1、X.2、...、X.n同时流入该层神经元中。
进一步地，所述神经元及神经元电路的搭建与工作方式L4中，胞核存储电路及计算电路部分实现中，Mem+/Mem-有两种方式，分别是电感式储能电路和固定脉冲型；
电感式储能电路，其实现方式参考如下：
①当脉冲(1)启动时，经由突触的信息发送过来，在调制好的脉冲作用下及相应的的时间下，将突触接收到的电能量存储在该电路中；
②其中电感式储能电路中的阻性器件可选用电阻、忆阻器或者混用以及若干电感共同搭建的的形式；
③脉冲(2)\(3)作用时，电路导通，电感式式存储电路将其所储蓄的电能释放到下一层中的神经元细胞突触中；
固定微电压型脉冲，其实现方式参考如下：
①当脉冲(1)启动时，经由突触的信息发送过来，在调制好的脉冲作用下及相应的的时间下，分别将正向信号X1、X2、...、Xn和负向信号X.1、X.2、...、X.n的信号值分别输入到多组态忆阻器Mem+、Mem-中去；
②其中Mem+和Mem-充当了胞核中的存储部分，记录了正反向输入信号的脉冲对忆阻器造成的影响δM+和δM-，等待到该层神经元网络脉冲信号(2)\(3)和下一层神经元中的脉冲(1)共同来开启；
③在脉冲信号(2)\(3)导通作用下，微脉冲[2]、[.2]或者微脉冲[3]、[.3]对Mem+、Mem-作用下，将对忆阻器造成的影响δM+和δM-后传到下一层神经元中。
进一步地，所述神经元及神经元电路的搭建与工作方式L4中，所述脉冲(1)的设计参考如下：
L4.0正向脉冲(1)与反向脉冲(.1)同频，相位相反，并具有同时性；
L4.1当正向脉冲(1)来的时候，突触接收线接收来自其他神经元细胞的正向信号X1、X2、...、Xn，此时正向脉冲(1)将CMOS管P型导通，正向信号同时流过多组态忆阻器Mem+；
L4.2与此同时，当负向脉冲(.1)来的时候，突触接收线接收来自其他神经元细胞的负向信号X.1、X.2、...、X.n，此时(.1)负向脉冲将CMOS管N型导通，负向信号同时流过多组态忆阻器Mem-；
L4.3在这个过程中，当正向脉冲(1)来的时候，同时将多组态的忆阻器Mem+的输出端导通连向-0V；当负向脉冲(.1)来的时候，同时将多组态的忆阻器Mem+的输出端导通连向+0V。
进一步地，所述神经元及神经元电路的搭建与工作方式L5中，所述脉冲(2)-(3)的设计参考如下：
L5.1，脉冲(2)-(3)分别表示下一层神经元活动运行时需要发生的正反脉冲，其中[2]、[.2]、[3]、[.3]是微脉冲，根据不会对胞核中Mem+/Mem的电学特性造成影响；
L5.2，其中(2)、[2]、(.2)、[.2]脉冲系列与(3)、[3]、(.3)、[.3]脉冲系列对应相反，相对应的脉冲具有同时性，如脉冲(2)和微脉冲[2]具有同时性，脉冲(3)和微脉冲[3]具有同时性；
L5.3，当脉冲(2)发生时，微脉冲[2]发出脉冲信号经过突触后端信号处理过的Mem+，将信息发送给下一层神经元的正向突触Yn，并且在该脉冲下，与之相对应的是微脉冲[.2]信号经过Mem-将信息发送给下一层神经元的反向突触Y.n。
L5.4，当脉冲(3)发生时，发生的变化同L5.3相反，微脉冲[3]发出脉冲信号经过突触后端接收处理过的Mem-，将信息发送给下一层神经元的反向突触Y.n，并且在该脉冲下，与之相对应的是微脉冲[.3]经过Mem-将信息发送给下一层神经元的正向突触Yn。
进一步地，所述神经元及神经元电路的搭建与工作方式L6中，所述该层脉冲信号(2)\(3)的序列周期正负原理实现方式参考如下：权值为正，输出信号为正，则输出结果为正；权值为正，输出信号为负，则输出结果为负；权值为负，输出信号为正，则输出结果为负；权值为负，输出信号为负，则输出结果为正。
进一步地，所述神经元及神经元电路的搭建与工作方式L7中，所述神经元的输出转换电路设计，即神经突出后端，设计说明参考如下：
L7.1所述神经元的输出转换电路采用的器件有纳米导线、脉冲信号输入端(2)-(3)---[2]-[3]、cmos管N型、cmos管P型、多组态忆阻器Mem+和Mem-；
L7.2其中Mem+\Mem-的两端忆阻器可引出多引线，在忆阻器的Mem+\Mem-的俩端引出4条线，分别布置在4层由纳米导线架构的电路里；进一步地，可根据实际电路的复杂度设置引线的输出设置；
L7.3层的设定
其中引线a是在首层，主要作用是接收上一个层很多神经元输入信号X1、X2、...、Xn的和X.1、X.2、...、X.n，并又将输入信息分别作用于Mem+和Mem-，其中Mem+和Mem-右端分别连接的是-0V和+0V；
其中引线b是在正向脉冲层，在该层，铺设若干纳米导线，当正向脉冲来的时候，脉冲(2)打开了该层的导线通路，输入微脉冲[2]，将信息流过Mem+，携带着前面信号的信息，流入下一个神经元的突触Yn，与之相对应的是对于负向突触，脉冲(.2)打开了该层的导线通路，输入微脉冲[.2]，将信息流过Mem+，携带着前面信号对Mem-的信息，流入下一个神经元的突触Y.n；
其中引线c是在反向脉冲层，在该层，铺设若干纳米导线，当正向脉冲来的时候，脉冲(3)打开了该层的导线通路，输入微脉冲[3]，将信息流过Mem+，携带着前面信号的信息，流入下一个神经元的突触Yn，与之相对应的是对于反向突触，脉冲(.3)打开了该层的导线通路，输入微脉冲[.3]，将信息流过Mem-，携带着前面信号对Mem-的信息，流入下一个神经元的突触Y.n；
其中引线d是在编程层，在该层，铺设若干纳米导线，其搭建电路以实际情况而定，主要根据：①训练神经元及神经网络中突触部分的权值；②恢复Mem+/Mem-的初始设定值，使得忆阻器所构神经元具有像生物神经元细胞一样的生命周期。
进一步地，所述半导体材料selector可选用性能优佳的材料制成品，在神经突触前端的忆阻器可以选用低范围、稳定型的忆阻器件，也可根据实际情况进行单独设计，在胞核部分所采用的忆阻器是高范围、多值的忆阻器件，所用纳米导线可选用最新的优化的材料，也可根据实际情况选择。
进一步地，所述多组态器件忆阻器件Mem+/Mem-的方式可各自采用串联、并联或者混联的方式构建，并依据实际的应用情况来选择合适的数目来进行相应的构建。
本发明提出一种由类脑器件忆阻器搭建的神经元及神经元电路，能够实现类似人类神经元细胞的信号存储和处理，并且其单个神经元细胞上面可扩充性地连接成百上千个忆阻器，这为忆阻器的大规模的使用提供了十分可行的电路设计方式。结合其他类的电子器件诸如CMOS管、Selector、纳米导线、以及脉冲设计方面的知识，在本发明中创造性地解决了忆阻器作为处理器核心器件所设计的神经元细胞在生物学方面所面临的多突触连接、正向刺激、反向刺激、细胞核存储、突触前端、突出后端等生物学方面的设计问题，实现(正向和反向)信号在神经元之内的处理和神经元之间的传递，并搭建了相应的神经元细胞和神经元网络电路。
附图说明
图1为生物神经元结构示意图。
图2为本发明的忆阻器神经元首层结构示意图。
图3为本发明的忆阻器神经元正脉冲层层结构示意图。
图4为本发明的忆阻器神经元反脉冲层层结构示意图。
图5为本发明的忆阻器神经元编程层结构示意图。
图6为本发明的忆阻器神经元外部直观示意图。
图7为生物神经元网络结构示意图。
图8为本发明的忆阻器神经元网络结构示意图。
具体实施方式
下面结合说明书附图对本发明的技术方案做进一步的详细说明。
一种由类脑器件忆阻器搭建的神经元及神经元电路，其中：
所述神经元包括突触和胞核，所述神经元突触前端，采用半导体材料selector和多组态器件忆阻器件、和低阻纳米导线搭建而成。
所述半导体材料selector可选用性能优佳的材料制成品，在神经突触前端的忆阻器可以选用低范围、稳定型的忆阻器件，也可根据实际情况进行单独设计，在胞核部分所采用的忆阻器是高范围、多值的忆阻器件，所用纳米导线可选用最新的优化的材料，也可根据实际情况选择。
所述胞核部分，包括CMOS器件N型号和CMOS器件P型号、多个脉冲输入端点、多组态器件忆阻器件Mem+和Mem-、和低阻纳米导线以及忆阻器临界电源+VDD/2和-VDD/2。
所述多组态器件忆阻器件Mem+/Mem-的方式可各自采用串联、并联或者混联的方式构建，并依据实际的应用情况来选择合适的数目来进行相应的构建。
所述神经突出后端，采用CMOS器件N型号和CMOS器件P型号、脉冲输入端点，和多引线的二端元器件忆阻器搭建而成。
所述神经元及神经元电路的搭建与工作方式为：
L1，按照生物神经元的原理图1所示，搭建由忆阻器组成的神经元首层，如图2所示，所述神经元首层包括作为神经突触的忆阻器Mem+、忆阻器Mem-和selector端、以及纳米导线。
L2，神经突触后端，接收来自正向和反向两种信号脉冲，搭建正向脉冲和反向脉冲接收线，并形成相应的正向脉冲层和反向脉冲层，如图3和图4所示。
L3，所述接收脉冲信号通过X1、X.1表示，其中X1是来自上一个神经元的正向脉冲信号，X.1是来自上一个神经元的反向脉冲信号，同理X2、X.2；X3、X.3；.......Xn、X.n分别可看做第n个神经元正向脉冲信号和反向脉冲信号。
L4，当正向脉冲(1)来的时候，分别将正向信号X1、X2、...、Xn的信号值分别输入到多组态忆阻器Mem+、Mem-中；当反向脉冲(.1)来的时候，负向信号X.1、X.2、...、X.n的信号值分别输入到多组态忆阻器Mem+、Mem-中。
L5，所述多组态忆阻器Mem+和Mem-充当了胞核中的存储部分，记录了正反向输入信号的脉冲对忆阻器造成的影响δM+和δM-，等待到该层神经元网络脉冲信号(2)\(3)和下一层神经元中的脉冲(1)共同来开启。
L6，其中神经元网络脉冲信号(2)\(3)的正负原理是通过输入信号的正负和下一层中神经元网络中的权值正负共同来决定的。
L7，当下一层神经元权值脉冲来的时候，神经元的输出电路发生转换，将对应的正负信号脉冲发出到下一个神经元中。
L8，所述忆阻器神经元不仅能够与自身的突触相连，并且能够同时给多个神经元突触传递信息，因而可形成大面积的神经网络。
所述神经元电路设计及其连接方式如下：
S1，根据实际的情况设计神经元突触的数目，亦单个忆阻器神经元细胞的体积大小和正向突触和反向突触的数量。
S2，各个忆阻器神经元细胞之间的相互连接方式是在(正反向)脉冲层连接的，一个忆阻器神经元细胞可一个忆阻器神经元细胞或者多个忆阻器神经元细胞相连接，亦可同自身相连接。
S3，在忆阻器神经元网络工作运行中，先权值脉冲运行后，该层神经元接收完突触的模拟信号之后，经由胞核存储和运算后，再开始微脉冲运行，将胞核所记载的信息发送给下一个神经元。
S4，考虑到生物神经元突触接收信息的丰富性和多样性，当忆阻器神经输入前端信号较少、层数神经网络层数较少时，考虑到能量的递减性可选用电感式储能电路；当忆阻器神经输入前端信号多、为了能够搭建大规模的神经元网络电路，可选固定电压式脉冲式电路，微脉冲信号为微电压式。
S5，对神经元网络中的忆阻器的权值设定和处理，可在编程层电路里进行相应的电路设计和搭建。
所述神经元及神经元电路的搭建与工作方式中L2突触后端的具体实现方法如下：
L2.1，突触主要分为俩种类型，兴奋性突触和抑制性突触，分别将其简称为正向突触和反向突触。
L2.2，突触由半导体selcctor、忆阻器、纳米导线搭建而成，正向突触中selcctor、忆阻器均选用正向方向，反向突触中selcctor、忆阻器M均选用反向方向。
L2.3，其中正向突触的构建如图2中Y1、Y2、...Yn中部分所示，其中反向突触的构建如Y.1、Y.2、...Y.n中部分所示。
L2.4，待上一层忆阻器神经元中的网络脉冲信号(2)\(3)和这一层忆阻器神经元中的网络脉冲信号(1)同时开启后，上一层中的正向信号X1、X2、...、Xn的和反向信号X.1、X.2、...、X.n同时流入该层神经元中。
所述神经元及神经元电路的搭建与工作方式L4中，胞核存储电路及计算电路部分实现中，Mem+/Mem-有两种方式，分别是电感式储能电路和固定脉冲型；
电感式储能电路，其实现方式参考如下：
①当脉冲(1)启动时，经由突触的信息发送过来，在调制好的脉冲作用下及相应的的时间下，将突触接收到的电能量存储在该电路中。
②其中电感式储能电路中的阻性器件可选用电阻、忆阻器或者混用以及若干电感共同搭建的的形式。
③脉冲(2)\(3)作用时，电路导通，电感式式存储电路将其所储蓄的电能释放到下一层中的神经元细胞突触中。
固定微电压型脉冲，其实现方式参考如下：
①当脉冲(1)启动时，经由突触的信息发送过来，在调制好的脉冲作用下及相应的的时间下，分别将正向信号X1、X2、...、Xn和负向信号X.1、X.2、...、X.n的信号值分别输入到多组态忆阻器Mem+、Mem-中去。
②其中Mem+和Mem-充当了胞核中的存储部分，记录了正反向输入信号的脉冲对忆阻器造成的影响δM+和δM-，等待到该层神经元网络脉冲信号(2)\(3)和下一层神经元中的脉冲(1)共同来开启。
③在脉冲信号(2)\(3)导通作用下，微脉冲[2]、[.2]或者微脉冲[3]、[.3]对Mem+、Mem-作用下，将对忆阻器造成的影响δM+和δM-后传到下一层神经元中。
所述神经元及神经元电路的搭建与工作方式L4中，所述脉冲(1)的设计参考如下：
L4.0正向脉冲(1)与反向脉冲(.1)同频，相位相反，并具有同时性。
L4.1当正向脉冲(1)来的时候，突触接收线接收来自其他神经元细胞的正向信号X1、X2、...、Xn，此时正向脉冲(1)将CMOS管P型导通，正向信号同时流过多组态忆阻器Mem+。
L4.2与此同时，当负向脉冲(.1)来的时候，突触接收线接收来自其他神经元细胞的负向信号X.1、X.2、...、X.n，此时(.1)负向脉冲将CMOS管N型导通，负向信号同时流过多组态忆阻器Mem-。
L4.3在这个过程中，当正向脉冲(1)来的时候，同时将多组态的忆阻器Mem+的输出端导通连向-0V；当负向脉冲(.1)来的时候，同时将多组态的忆阻器Mem+的输出端导通连向+0V。
所述神经元及神经元电路的搭建与工作方式L5中，所述脉冲(2)-(3)的设计参考如下：
L5.1，脉冲(2)-(3)分别表示下一层神经元活动运行时需要发生的正反脉冲，其中[2]、[.2]、[3]、[.3]是微脉冲，根据不会对胞核中Mem+/Mem的电学特性造成影响。
L5.2，其中(2)、[2]、(.2)、[.2]脉冲系列与(3)、[3]、(.3)、[.3]脉冲系列对应相反，相对应的脉冲具有同时性，如脉冲(2)和微脉冲[2]具有同时性，脉冲(3)和微脉冲[3]具有同时性。
L5.3，当脉冲(2)发生时，微脉冲[2]发出脉冲信号经过突触后端信号处理过的Mem+，将信息发送给下一层神经元的正向突触Yn，并且在该脉冲下，与之相对应的是微脉冲[.2]信号经过Mem-将信息发送给下一层神经元的反向突触Y.n。
L5.4，当脉冲(3)发生时，发生的变化同L5.3相反，微脉冲[3]发出脉冲信号经过突触后端接收处理过的Mem-，将信息发送给下一层神经元的反向突触Y.n，并且在该脉冲下，与之相对应的是微脉冲[.3]经过Mem-将信息发送给下一层神经元的正向突触Yn。
所述神经元及神经元电路的搭建与工作方式L6中，所述该层脉冲信号(2)\(3)的序列周期正负原理实现方式参考如下：权值为正，输出信号为正，则输出结果为正；权值为正，输出信号为负，则输出结果为负；权值为负，输出信号为正，则输出结果为负；权值为负，输出信号为负，则输出结果为正。
所述神经元及神经元电路的搭建与工作方式L7中，所述神经元的输出转换电路设计，即神经突出后端，设计如图，说明如下：
L7.1所述神经元的输出转换电路采用的器件有纳米导线、脉冲信号输入端(2)-(3)---[2]-[3]、cmos管N型、cmos管P型、多组态忆阻器Mem+和Mem-，搭建电路如图2中所示。
L7.2其中Mem+\Mem-的两端忆阻器可引出多引线，在忆阻器的Mem+\Mem-的俩端引出4条线，分别布置在4层由纳米导线架构的电路里；进一步地，可根据实际电路的复杂度设置引线的输出设置。
L7.3层的设定
其中引线a是在首层，主要作用是接收上一个层很多神经元输入信号X1、X2、...、Xn的和X.1、X.2、...、X.n，并又将输入信息分别作用于Mem+和Mem-，其中Mem+和Mem-右端分别连接的是-0V和+0V。
其中引线b是在正向脉冲层，在该层，铺设若干纳米导线，当正向脉冲来的时候，脉冲(2)打开了该层的导线通路，输入微脉冲[2]，将信息流过Mem+，携带着前面信号的信息，流入下一个神经元的突触Yn，与之相对应的是对于负向突触，脉冲(.2)打开了该层的导线通路，输入微脉冲[.2]，将信息流过Mem+，携带着前面信号对Mem-的信息，流入下一个神经元的突触Y.n。
其中引线c是在反向脉冲层，在该层，铺设若干纳米导线，当正向脉冲来的时候，脉冲(3)打开了该层的导线通路，输入微脉冲[3]，将信息流过Mem+，携带着前面信号的信息，流入下一个神经元的突触Y.n，与之相对应的是对于反向突触，脉冲(.3)打开了该层的导线通路，输入微脉冲[.3]，将信息流过Mem-，携带着前面信号对Mem-的信息，流入下一个神经元的突触Yn。
其中引线d是在编程层，在该层，铺设若干纳米导线，其搭建电路以实际情况而定，主要根据：①训练神经元及神经网络中突触部分的权值；②恢复Mem+/Mem-的初始设定值，使得忆阻器所构神经元具有像生物神经元细胞一样的生命周期。
以上所述仅为本发明的较佳实施方式，本发明的保护范围并不以上述实施方式为限，但凡本领域普通技术人员根据本发明所揭示内容所作的等效修饰或变化，皆应纳入权利要求书中记载的保护范围内。
Claims (9)
1.一种由类脑器件忆阻器搭建的神经元电路，其特征在于：
所述神经元包括突触和胞核，所述神经元的突触包括突触前端和后端部分；
所述神经元突触前端，采用半导体材料selector和多组态器件忆阻器件、和低阻纳米导线搭建而成；
所述神经元突触后端，采用CMOS器件N型号和CMOS器件P型号、脉冲输入端点，和多引线的二端元器件忆阻器搭建而成；
所述胞核部分，包括CMOS器件N型号和CMOS器件P型号、多个脉冲输入端点、多组态器件忆阻器件Mem+和Mem-、和低阻纳米导线以及忆阻器临界电源+VDD/2和-VDD/2；
所述神经元电路的搭建与工作方式为：
L1，按照生物神经元的原理，搭建由忆阻器组成的神经元首层，所述神经元首层包括作为神经突触的忆阻器Mem+、忆阻器Mem-和selector端、以及纳米导线；
L2，神经元突触后端，接收来自正向和反向两种信号脉冲，搭建正向脉冲和反向脉冲接收线，并形成相应的正向脉冲层和反向脉冲层；
L3，接收脉冲信号通过X1、X.1表示，其中X1是来自上一个神经元的正向脉冲信号，X.1是来自上一个神经元的反向脉冲信号，同理X2、X.2；X3、X.3；.......Xn、X.n分别可看做第n个神经元正向脉冲信号和反向脉冲信号；
L4，当正向脉冲(1)来的时候，分别将正向信号X1、X2、...、Xn的信号值分别输入到多组态忆阻器Mem+、Mem-中；当反向脉冲(.1)来的时候，负向信号X.1、X.2、...、X.n的信号值分别输入到多组态忆阻器Mem+、Mem-中；
L5，所述多组态忆阻器Mem+和Mem-充当了胞核中的存储部分，记录了正反向输入信号的脉冲对忆阻器造成的影响δM+和δM-，等待到该层神经元网络脉冲信号(2)\(3)和下一层神经元中的脉冲(1)共同来开启；
L6，其中神经元网络脉冲信号(2)\(3)的正负原理是通过输入信号的正负和下一层中神经元网络中的权值正负共同来决定的；
L7，当下一层神经元权值脉冲来的时候，神经元的输出电路发生转换，将对应的正负信号脉冲发出到下一个神经元中；
L8，所述忆阻器神经元不仅能够与自身的突触相连，并且能够同时给多个神经元突触传递信息，因而可形成大面积的神经网络；
所述神经元电路设计及其连接方式如下：
S1，根据实际的情况设计神经元突触的数目，亦单个忆阻器神经元细胞的体积大小和正向突触和反向突触的数量；
S2，各个忆阻器神经元细胞之间的相互连接方式是在脉冲层连接的，一个忆阻器神经元细胞可一个忆阻器神经元细胞或者多个忆阻器神经元细胞相连接，亦可同自身相连接；
S3，在忆阻器神经元网络工作运行中，先权值脉冲运行后，该层神经元接收完突触的模拟信号之后，经由胞核存储和运算后，再开始微脉冲运行，将胞核所记载的信息发送给下一个神经元；
S4，考虑到生物神经元突触接收信息的丰富性和多样性，当忆阻器神经元突触前端信号较少、层数神经网络层数较少时，考虑到能量的递减性可选用电感式储能电路；当忆阻器神经元突触前端信号多、为了能够搭建大规模的神经元网络电路，可选固定电压式脉冲式电路，微脉冲信号为微电压式；
S5，对神经元网络中的忆阻器的权值设定和处理，可在编程层电路里进行相应的电路设计和搭建。
2.根据权利要求1所述的一种由类脑器件忆阻器搭建的神经元电路，其特征在于：所述神经元电路的搭建与工作方式中L2突触后端的具体实现方法如下：
L2.1，突触主要分为俩种类型，兴奋性突触和抑制性突触，分别将其简称为正向突触和反向突触；
L2.2，突触由半导体selector、忆阻器、纳米导线搭建而成，正向突触中selector、忆阻器均选用正向方向，反向突触中selector、忆阻器均选用反向方向；
L2.3，构建正向突触Y1、Y2、...Yn，同时构建反向突触Y.1、Y.2、...Y.n；
L2.4，待上一层忆阻器神经元中的网络脉冲信号(2)\(3)和这一层忆阻器神经元中的网络脉冲信号(1)同时开启后，上一层中的正向信号X1、X2、...、Xn的和反向信号X.1、X.2、...、X.n同时流入该层神经元中。
3.根据权利要求1所述的一种由类脑器件忆阻器搭建的神经元电路，其特征在于：所述神经元电路的搭建与工作方式L4中，胞核存储电路及计算电路部分实现中，Mem+/Mem-有两种方式，分别是电感式储能电路和固定脉冲型；
电感式储能电路，其实现方式参考如下：
①当脉冲(1)启动时，经由突触的信息发送过来，在调制好的脉冲作用下及相应的时间下，将突触接收到的电能量存储在该电路中；
②其中电感式储能电路中的阻性器件可选用电阻、忆阻器或者混用以及若干电感共同搭建的的形式；
③脉冲(2)\(3)作用时，电路导通，电感式存储电路将其所储蓄的电能释放到下一层中的神经元细胞突触中；
固定脉冲型，其实现方式参考如下：
①当脉冲(1)启动时，经由突触的信息发送过来，在调制好的脉冲作用下及相应的的时间下，分别将正向信号X1、X2、...、Xn和负向信号X.1、X.2、...、X.n的信号值分别输入到多组态忆阻器Mem+、Mem-中去；
②其中Mem+和Mem-充当了胞核中的存储部分，记录了正反向输入信号的脉冲对忆阻器造成的影响δM+和δM-，等待到该层神经元网络脉冲信号(2)\(3)和下一层神经元中的脉冲(1)共同来开启；
③在脉冲信号(2)\(3)导通作用下，微脉冲[2]、[.2]或者微脉冲[3]、[.3]对Mem+、Mem-作用下，将对忆阻器造成的影响δM+和δM-后传到下一层神经元中。
4.根据权利要求1所述的一种由类脑器件忆阻器搭建的神经元电路，其特征在于：所述神经元电路的搭建与工作方式L4中，所述脉冲(1)的设计如下：
L4.0正向脉冲(1)与反向脉冲(.1)同频，相位相反，并具有同时性；
L4.1当正向脉冲(1)来的时候，突触接收线接收来自其他神经元细胞的正向信号X1、X2、...、Xn，此时正向脉冲(1)将CMOS管P型导通，正向信号同时流过多组态忆阻器Mem+；
L4.2与此同时，当负向脉冲(.1)来的时候，突触接收线接收来自其他神经元细胞的负向信号X.1、X.2、...、X.n，此时(.1)负向脉冲将CMOS管N型导通，负向信号同时流过多组态忆阻器Mem-；
L4.3在这个过程中，当正向脉冲(1)来的时候，同时将多组态的忆阻器Mem+的输出端导通连向-0V；当负向脉冲(.1)来的时候，同时将多组态的忆阻器Mem-的输出端导通连向+0V。
5.根据权利要求1所述的一种由类脑器件忆阻器搭建的神经元电路，其特征在于：所述神经元电路的搭建与工作方式L5中，所述脉冲(2)\(3)的设计如下：
L5.1，脉冲(2)-(3)分别表示下一层神经元活动运行时需要发生的正反脉冲，其中[2]、[.2]、[3]、[.3]是微脉冲，根据不会对胞核中Mem+/Mem的电学特性造成影响；
L5.2，其中(2)、[2]、(.2)、[.2]脉冲系列与(3)、[3]、(.3)、[.3]脉冲系列对应相反，相对应的脉冲具有同时性，如脉冲(2)和微脉冲[2]具有同时性，脉冲(3)和微脉冲[3]具有同时性；
L5.3，当脉冲(2)发生时，微脉冲[2]发出脉冲信号经过突触后端信号处理过的Mem+，将信息发送给下一层神经元的正向突触Yn，并且在该脉冲下，与之相对应的是微脉冲[.2]信号经过Mem-将信息发送给下一层神经元的反向突触Y.n；
L5.4，当脉冲(3)发生时，发生的变化同L5.3相反，微脉冲[3]发出脉冲信号经过突触后端接收处理过的Mem-，将信息发送给下一层神经元的反向突触Y.n，并且在该脉冲下，与之相对应的是微脉冲[.3]经过Mem-将信息发送给下一层神经元的正向突触Yn。
6.根据权利要求1所述的一种由类脑器件忆阻器搭建的神经元电路，其特征在于：所述神经元电路的搭建与工作方式L6中，所述该层脉冲信号(2)\(3)的序列周期正负原理实现方式如下：权值为正，输出信号为正，则输出结果为正；权值为正，输出信号为负，则输出结果为负；权值为负，输出信号为正，则输出结果为负；权值为负，输出信号为负，则输出结果为正。
7.根据权利要求5所述的一种由类脑器件忆阻器搭建的神经元电路，其特征在于：所述神经元电路的搭建与工作方式L7中，所述神经元的输出转换电路设计，即神经元突触后端，设计说明如下：
L7.1所述神经元的输出转换电路采用的器件有纳米导线、脉冲信号输入端(2)-(3)---[2]-[3]、cmos管N型、cmos管P型、多组态忆阻器Mem+和Mem-；
L7.2其中Mem+\Mem-的两端忆阻器可引出多引线，在忆阻器的Mem+\Mem-的俩端引出4条线，分别布置在4层由纳米导线架构的电路里；进一步地，可根据实际电路的复杂度设置引线的输出设置；
L7.3层的设定
其中引线a是在首层，主要作用是接收上一个层很多神经元输入信号X1、X2、...、Xn的和X.1、X.2、...、X.n，并又将输入信息分别作用于Mem+和Mem-，其中Mem+和Mem-右端分别连接的是-0V和+0V；
其中引线b是在正向脉冲层，在该层，铺设若干纳米导线，当正向脉冲来的时候，脉冲(2)打开了该层的导线通路，输入微脉冲[2]，将信息流过Mem+，携带着前面信号的信息，流入下一个神经元的突触Yn，与之相对应的是对于反向突触，脉冲(.2)打开了该层的导线通路，输入微脉冲[.2]，将信息流过Mem-，携带着前面信号对Mem-的信息，流入下一个神经元的突触Y.n；
其中引线c是在反向脉冲层，在该层，铺设若干纳米导线，当正向脉冲来的时候，脉冲(3)打开了该层的导线通路，输入微脉冲[3]，将信息流过Mem+，携带着前面信号的信息，流入下一个神经元的突触Yn，与之相对应的是对于反向突触，脉冲(.3)打开了该层的导线通路，输入微脉冲[.3]，将信息流过Mem-，携带着前面信号对Mem-的信息，流入下一个神经元的突触Y.n；
其中引线d是在编程层，在该层，铺设若干纳米导线，其搭建电路以实际情况而定，主要根据：①训练神经元及神经网络中突触部分的权值；②恢复Mem+/Mem-的初始设定值，使得忆阻器所构神经元具有像生物神经元细胞一样的生命周期。
8.根据权利要求1所述的一种由类脑器件忆阻器搭建的神经元电路，其特征在于：半导体材料selector可选用性能优佳的材料制成品，在神经突触前端的忆阻器可以选用低范围、稳定型的忆阻器件，也可根据实际情况进行单独设计，在胞核部分所采用的忆阻器是高范围、多值的忆阻器件，所用纳米导线可选用最新的优化的材料，也可根据实际情况选择。
9.根据权利要求1所述的一种由类脑器件忆阻器搭建的神经元电路，其特征在于：所述多组态器件忆阻器件Mem+/Mem-的方式可各自采用串联、并联或者混联的方式构建，并依据实际的应用情况来选择合适的数目来进行相应的构建。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811187834.2A CN109034379B (zh) | 2018-10-12 | 2018-10-12 | 一种由类脑器件忆阻器搭建的神经元及神经元电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811187834.2A CN109034379B (zh) | 2018-10-12 | 2018-10-12 | 一种由类脑器件忆阻器搭建的神经元及神经元电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109034379A CN109034379A (zh) | 2018-12-18 |
| CN109034379B true CN109034379B (zh) | 2024-02-27 |
Family
ID=64616442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811187834.2A Active CN109034379B (zh) | 2018-10-12 | 2018-10-12 | 一种由类脑器件忆阻器搭建的神经元及神经元电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109034379B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109728160B (zh) * | 2018-12-19 | 2020-09-08 | 北京大学 | 一种氧化物忆阻器及其集成方法 |
| CN113748433B (zh) * | 2019-04-25 | 2023-03-28 | Hrl实验室有限责任公司 | 用于运动检测的基于有源忆阻器的尖峰形成神经形态电路 |
| CN110443356B (zh) * | 2019-08-07 | 2022-03-25 | 南京邮电大学 | 一种基于多阻态忆阻器的电流型神经网络 |
| JP6899024B1 (ja) * | 2020-06-11 | 2021-07-07 | ウィンボンド エレクトロニクス コーポレーション | 抵抗変化型シナプスアレイ装置 |
| CN113642718B (zh) * | 2021-09-01 | 2023-11-14 | 哈尔滨工程大学 | 一种光纤脉冲神经元构建方案 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106098932A (zh) * | 2016-06-16 | 2016-11-09 | 北京大学 | 一种线性缓变忆阻器及其制备方法 |
| CN108009640A (zh) * | 2017-12-25 | 2018-05-08 | 清华大学 | 基于忆阻器的神经网络的训练装置及其训练方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2977350B1 (fr) * | 2011-06-30 | 2013-07-19 | Commissariat Energie Atomique | Reseau de neurones artificiels a base de dispositifs memristifs complementaires |
-
2018
- 2018-10-12 CN CN201811187834.2A patent/CN109034379B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106098932A (zh) * | 2016-06-16 | 2016-11-09 | 北京大学 | 一种线性缓变忆阻器及其制备方法 |
| CN108009640A (zh) * | 2017-12-25 | 2018-05-08 | 清华大学 | 基于忆阻器的神经网络的训练装置及其训练方法 |
Non-Patent Citations (1)
| Title |
|---|
| 基于忆阻器的脉冲神经网络研究综述;徐桂芝;姚林静;李子康;;生物医学工程学杂志(第03期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109034379A (zh) | 2018-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109034379B (zh) | 一种由类脑器件忆阻器搭建的神经元及神经元电路 | |
| Wu et al. | Homogeneous spiking neuromorphic system for real-world pattern recognition | |
| Kuzum et al. | Low-energy robust neuromorphic computation using synaptic devices | |
| CN105913119B (zh) | 行列互联的异构多核心类脑芯片及其使用方法 | |
| US9342780B2 (en) | Systems and methods for modeling binary synapses | |
| US11495289B2 (en) | Neural network computation circuit including semiconductor memory element, and method of operation | |
| CN107122828B (zh) | 电路结构及其驱动方法、神经网络 | |
| CN109447250A (zh) | 一种基于忆阻器中电池效应的人工神经元 | |
| CN110383282A (zh) | 用于混合信号计算的系统和方法 | |
| CN103580668A (zh) | 一种基于忆阻器的联想记忆电路 | |
| CN111753976B (zh) | 面向神经形态脉冲神经网络的电子传入神经元及实现方法 | |
| Zhang et al. | Energy-efficient neuromorphic computation based on compound spin synapse with stochastic learning | |
| CN108073982B (zh) | 类脑计算系统 | |
| CN110428049B (zh) | 一种基于多态忆阻器的电压型神经网络及其操作方法 | |
| CN108229669A (zh) | 神经网络阵列的自学习 | |
| CN112163672A (zh) | 基于wta学习机制的交叉阵列脉冲神经网络硬件系统 | |
| CN108154225B (zh) | 一种使用模拟计算的神经网络芯片 | |
| AU2015277645A1 (en) | Memristive nanofiber neural netwoks | |
| CN112836810A (zh) | 使用交叉阵列的电子装置以及数据处理方法 | |
| CN105373829B (zh) | 一种全连接神经网络结构 | |
| Garbin et al. | Probabilistic neuromorphic system using binary phase-change memory (PCM) synapses: Detailed power consumption analysis | |
| CN214376576U (zh) | 一种由类脑器件忆阻器搭建的神经元及神经元电路 | |
| US11625590B2 (en) | Memristive multi-terminal spiking neuron | |
| CN110443356A (zh) | 一种基于多阻态忆阻器的电流型神经网络 | |
| US11551073B2 (en) | Modulation device and method, artificial synapse comprising said modulation device, short term plasticity method in an artificial neural network comprising said artificial synapse |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |