CN113748433B - 用于运动检测的基于有源忆阻器的尖峰形成神经形态电路 - Google Patents

用于运动检测的基于有源忆阻器的尖峰形成神经形态电路 Download PDF

Info

Publication number
CN113748433B
CN113748433B CN202080028980.XA CN202080028980A CN113748433B CN 113748433 B CN113748433 B CN 113748433B CN 202080028980 A CN202080028980 A CN 202080028980A CN 113748433 B CN113748433 B CN 113748433B
Authority
CN
China
Prior art keywords
active memristor
photoreceptor
circuit
neuron
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080028980.XA
Other languages
English (en)
Other versions
CN113748433A (zh
Inventor
易伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HRL Laboratories LLC
Original Assignee
HRL Laboratories LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HRL Laboratories LLC filed Critical HRL Laboratories LLC
Publication of CN113748433A publication Critical patent/CN113748433A/zh
Application granted granted Critical
Publication of CN113748433B publication Critical patent/CN113748433B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/049—Temporal neural networks, e.g. delay elements, oscillating neurons or pulsed inputs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Computational Linguistics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Neurology (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种用于确定对象的运动方向和速度的运动感测电路包括：用于感测对象的第一光感受器；联接到第一光感受器的刺激性有源忆阻器神经元电路；用于感测对象的第二光感受器；联接到第二光感受器的抑制性有源忆阻器神经元电路；以及自激性有源忆阻器输出计数器神经元电路，其联接到刺激性有源忆阻器神经元电路并联接到抑制性有源忆阻器神经元电路。

Description

用于运动检测的基于有源忆阻器的尖峰形成神经形态电路
【相关申请的交叉引用】
本申请涉及并要求2019/4/25提交的美国临时申请编号62/838,671的优先权，并且涉及2018/5/10提交的美国专利申请号15/976,687，此处以引证的方式将上述申请并入，如同完全阐述一样。本申请还涉及并要求2020/2/18提交的美国非临时专利申请编号16/793,387的优先权，该申请同时提交，并且此处以引证的方式将该申请并入，如同完全阐述一样。
【关于联邦资金的声明】
无
【技术领域】
本公开涉及神经网络。
【背景技术】
在动物视网膜中，如图1所示，方向选择性(DS)神经节细胞对其优选方向的移动强烈地响应，但对相反(无效)方向上的移动示出最小响应。
图1示出了动物视网膜的功能神经电路模型。双极细胞直接从光感受器(视锥细胞和视杆细胞)接收输入。水平细胞在比双极细胞大得多的视网膜区域上接收来自光感受器的输入。无长突中间神经元细胞从双极细胞和其它无长突细胞接收信息和向其发送信息，并向神经节细胞发送信息。神经节细胞向中枢神经系统发送信息。这在以下参考文献【1】和【2】中进一步描述，此处以引证的方式将其并入。
通过H.B.Barlow和W.R.Levick对兔子视网膜的建模实现了发现用于方向敏感运动检测的视网膜机制的里程碑，如以下参考文献【3】所述，此处以引证的方式将其并入。在其它动物中也发现类似的运动检测机制。他们发现兔子视网膜神经节细胞的方向敏感性不是由感受野的进行性变化引起的，而是该机制通过基于禁止对无效方向的响应的侧抑制机制来区分各对区域的序列而起作用。
构成方向敏感神经计算的基础的机制和电路仍然有争议。这一主题的更近期研究可由S.I.Fried、T.A.Münch以及F.S.Werblin的工作找到，其在以下参考文献【4】中描述，此处以引证的方式将其并入。图2A和图2B示出了构成动物视网膜中的方向敏感(DS)视网膜神经节细胞的基础的可能机制和电路。概念性地示出的细胞是：双极细胞(“b”，红色)，其被来自上方的光感受器(未示出)激发，并将响应传递到下方的方向敏感(DS)神经节细胞(“DS”，灰色”)；星爆无长突细胞(“s”，蓝色)，一种向DS细胞递送直接抑制的突触前中间神经元。
S.I.Fried、T.A.Münch以及F.S.Werblin解释了由被称为星爆无长突细胞的一种突触前中间神经元进行的侧抑制，其对于无效方向的移动比对于优选方向的移动向DS神经节细胞递送更强的抑制输入，如参考文献【4】的图4例示，在此将其复制为图2A和图2B。
在神经形态工程中，神经生理学中的这些(仍有争议的)细节不是必需的，因为人们可以设计简化的模拟电路以实现类似的功能。早期的示例是由R.G.Benson和T.Belbrück提出的电路，在以下参考文献【5】中描述，此处以引证的方式将其并入。参考文献【5】的图1和图2中例示了如参考文献【3】中描述的基于侧抑制的巴洛(Barlow)和莱维克(Levick)模型的简化神经网络图以及CMOS实施方案，此处将其复制为图3A和图3B。然而，如下面进一步描述的，CMOS实施方案缺少本公开的有源忆阻器实施方案的可扩展性和低功率的益处。
之后，J.Kramer、R.Sarpeshkar以及C.Koch在以下参考文献【6】中提出了两种算法和CMOS电路实施方案来实现运动的方向和速度检测，此处以引证的方式将该文献并入。
图4A示出了具有三个处理级的CMOS运动感测电路的示意图，图4B示出了根据参考文献【6】的第一算法“FT”(促进和触发)中的电压脉冲，图4C示出了根据参考文献【6】的第二算法“FS”(促进和采样)中的电压信号。图4A、图4B和图4C是从参考文献【6】的图1中复制的。
参考文献【6】的CMOS运动感测电路具有三个处理级，如图4A所示。第1级时间边缘检测器(E)响应于快速亮度瞬变而生成电流脉冲。第2级脉冲整形电路(P)将电流脉冲转换为电压脉冲。第3级具有方向敏感运动电路(M)。每个运动电路只响应于一个运动方向上的速度。在第一算法“FT”(促进和触发)中，如图4B所示，运动电路的输出脉冲的宽度等于促进脉冲P1和触发脉冲P2的重叠时间。如果P2在P1之前，则不生成输出脉冲。在第二算法“FS”(促进和采样)中，如图4C所示，运动电路的输出等于缓慢衰减的促进脉冲P1的在细采样脉冲P2到达的时刻处的电压。如果P2在P1之前，则输出为低。
Kramer等人在参考文献【6】中描述的方法的主要缺点是高能耗。FT算法依赖于用于速度估计的耗能多的方形脉冲。FS算法在这个意义上更好，但是缓慢衰减的促进脉冲仍然不是能量友好的。在其设计中涉及的CMOS电路(参见参考文献【6】中的图2、图3、图4)相对简单，因此可扩展性不是那么关心的问题。
参考文献
此处将以下参考文献并入，如同完全阐述一样。
【1】
http://fourier.eng.hmc.edu/e180/lectures/retina/node6.html
【2】
http://fourier.eng.hmc.edu/e180/lectures/introduction/node2.html
【3】H.B.Barlow和W.R.Levick,“The mechanism of directionally selectiveunits in rabbit's retina.”The Journal of Physiology,178,477-504(1965年)
【4】S.I.Fried,T.A.Münch和F.S.Werblin,“Mechanisms and circuitryunderlying directional selectivity in the retina.”Nature,420,411-414(2002年)
【5】R.G.Benson和T.Belbrück,“Direction selective silicon retina thatuses null inhibition.”In NIPS(Neural Information Processing Systems)(Denver,CO),756-763(1991年)
【6】J.Kramer,R.Sarpeshkar和C.Koch,“Pulse-based analog VLSI velocitysensors.”IEEE.Trans.Circ.Sys.II 86-101(1997年)
【7】2018/5/10提交的美国专利申请号15/976,687
【8】2017/1/26提交的美国专利申请号15/417,049
【9】M.D.Pickett,G.Medeiros-Ribeiro和R.S.Williams,A scalable neuristorbuilt with Mott memristors.Nature Mater.12,114(2013年)
【10】M.D.Pickett,Logic circuits using Neuristors.美国专利8,669,785B2(2014年)
【11】G.Haessig,A.Cassidy,R.Alvarez,R.Benosman和G.Orchard,“Spikingoptical flow for event-based sensors using IBM's TrueNorth neurosynapticsystem.”arXiv:1710.09820vl(2017年)
需要一种以与动物视网膜中的方向敏感(DS)神经节细胞类似的方式检测移动对象的方向和速度的电路，其具有减少的器件数并且比现有技术方法更节能且可扩展。还需要一种电路，其提供用于导航、障碍物避开、距离调节和移动目标跟踪的节能、准确且实时的光流估计。本公开的实施方式符合这些和其他需求。
【发明内容】
在本文公开的第一实施例中，一种用于确定对象的运动方向和速度的运动感测电路包括：用于感测对象的第一光感受器；联接到第一光感受器的刺激性(或兴奋性excitatory)有源忆阻器神经元电路；用于感测对象的第二光感受器；联接到第二光感受器的抑制性有源忆阻器神经元电路；以及自激性有源忆阻器输出神经元电路，其联接到刺激性有源忆阻器神经元电路并联接到抑制性有源忆阻器神经元电路。
在本文公开的另一实施例中，一种用于确定对象的运动方向和速度的方法包括：提供用于感测对象的第一光感受器；提供联接到第一光感受器的刺激性有源忆阻器神经元电路；提供用于感测对象的第二光感受器；提供联接到第二光感受器的抑制性有源忆阻器神经元电路；提供联接到刺激性有源忆阻器神经元电路并联接到抑制性有源忆阻器神经元电路的自激性有源忆阻器输出神经元电路；如果第一光感受器感测到对象，则从刺激性有源忆阻器输出神经元电路向自激性有源忆阻器输出神经元电路发送刺激性脉冲，其中，自激性有源忆阻器输出神经元电路在接收到刺激性脉冲时以周期性速率输出脉冲；以及如果第二光感受器感测到对象，则从抑制性有源忆阻器神经元电路向自激性有源忆阻器输出神经元电路发送抑制性脉冲，其中，自激性有源忆阻器输出神经元电路在接收到抑制性脉冲时停止输出脉冲。
在本文公开的又一实施例中，一种用于确定对象的二维运动方向和速度的运动感测电路包括：第一光感受器，其用于感测位于中心位置的对象；第二光感受器，其用于感测位于第一光感受器上方的对象；第三光感受器，其用于感测位于第一光感受器下方的对象；第四光感受器，其用于感测位于第一光感受器左侧的对象；第五光感受器，其用于感测位于第一光感受器右侧的对象；第一方向敏感器件，其位于第二光感受器上方并联接到第一光感受器和第二光感受器；第二方向敏感器件，其位于第三光感受器下方并联接到第一光感受器和第三光感受器；第三方向敏感器件，其位于第四光感受器左侧并联接到第一光感受器和第四光感受器；以及第四方向敏感器件，其位于第五光感受器的右侧并且联接到第一光感受器和第五光感受器，其中，第一方向敏感器件、第二方向敏感器件、第三方向敏感器件和第四方向敏感器件各自包括刺激性有源忆阻器神经元电路、抑制性有源忆阻器神经元电路以及联接到刺激性有源忆阻器神经元电路并且联接到抑制性有源忆阻器神经元电路的自激性有源忆阻器输出神经元电路。
这些和其他特征以及优点将从下面的详细描述和附图变得更显而易见。在附图和说明书中，附图标记指示各种特征，同样的附图标记贯穿附图和说明书这两者指代同样的特征。
【附图说明】
图1示出了根据现有技术的动物视网膜的功能神经电路模型。
图2A和图2B示出了根据现有技术的构成动物视网膜中的方向敏感视网膜神经节细胞的基础的可能机制和电路。
图3A示出了根据现有技术的方向选择性的简化神经网络模型，图3B示出了根据现有技术的图3A的可能的CMOS实施方案。
图4A示出了具有三个处理级的CMOS运动感测电路的示意图。图4B示出了根据现有技术的第一算法“FT”(促进和触发)中的电压脉冲，并且图4C示出了根据现有技术的第二算法“FS”(促进和采样)中的电压信号。
图5A和图5B示出了基于有源忆阻器的尖峰形成神经形态方向敏感(DS)单元的示意功能图。对于图5A的情况，刺激沿优选方向移动。对于图5B的情况，刺激沿无效方向移动。根据本公开，分别针对图5A和图5B在图5C和图5D中示出了刺激性起动触发器神经元(N1)、抑制性停止触发器神经元(N2)和自激性DS细胞输出计数器(counter)神经元(N3)的尖峰时序图。注意，在本公开中，DS单元是指包含3个神经元、起动触发器N1、停止触发器N2和输出计数器N3的整个电路，而DS细胞是指输出计数器N3。自激性DS细胞输出计数器神经元(N3)也可被称为“延迟自动反馈回路(delayed autofeedback loop)”，它是现有技术中使用的术语。
图6A示出了根据本公开的刺激性起动触发器有源忆阻器神经元(N1)电路的电路图，并且图6B示出了根据本公开的抑制性停止触发器有源忆阻器神经元(N2)电路的电路图，这些神经元电路在图5A和图5B中示出为功能图。
图7A示出了具有15级刺激性有源忆阻器神经元的延迟反馈电路的电路图。它用于提供从图5A和图5B所示的自激性有源忆阻器DS细胞输出计数器神经元(N3)的输出到其输入的延迟反馈，以用于生成自持的一系列尖峰。图7B示出了电阻器-电容器(R//C)滤波器的电路图，该电阻器-电容器滤波器表示图7A中的延迟反馈电路中的任何一对刺激性有源忆阻器神经元之间的突触连接。图7C示出了根据本公开的有效尖峰延迟时间相对于图7A的延迟反馈电路中的刺激性有源忆阻器神经元的级数的SPICE(通用仿真电路仿真器)仿真的结果。
图8A、图8B、图8C和图8D示出了在刺激沿优选方向移动的情况下基于有源忆阻器的尖峰形成神经形态方向敏感(DS)单元的SPICE仿真。图8A示出了DS单元的电路示意图。图8B示出了根据本公开的刺激性起动触发器神经元的输入和输出波形，图8C示出了根据本公开的抑制性停止触发器神经元的输入和输出波形，并且图8D示出了根据本公开的DS细胞的输入和输出波形(输出计数器)。
图9A、图9B、图9C和图9D示出了在刺激沿无效方向移动的情况下基于有源忆阻器的尖峰形成神经形态方向敏感(DS)单元的SPICE仿真。图9A示出了DS单元的电路示意图。图9B示出了刺激性起动触发器神经元的输入和输出波形。图9C示出了根据本公开的抑制性停止触发器神经元的输入和输出波形，图9D示出了根据本公开的DS细胞的输入和输出波形(输出计数器)。
图10A示出了根据本公开的针对刺激沿无效方向移动的情况的基于有源忆阻器的尖峰形成神经形态方向敏感(DS)单元的示意功能图，并且示出了左侧的相邻DS单元中的停止触发器神经元(N2)可以抑制右侧的DS单元中的起动触发器神经元(N1)的尖峰形成(当在无效方向上移动的刺激经过N1并且然后经过N2时)，如图10B所示。
图11示出了根据本公开的围绕中心光感受器布置在北、南、西和东方向上以允许运动的二维(2D)方向和速度检测的四组光感受器和有源忆阻器DS单元。
【具体实施方式】
在以下描述中，阐述了大量具体细节，以清楚地描述本文公开的各种具体实施方式。然而，本领域技术人员将理解，可以在没有下面讨论的所有具体细节的情况下实践当前要求保护的发明。在其他情况下，未描述众所周知的特征，以免使本发明模糊不清。
本公开描述了一种基于有源忆阻器的尖峰形成神经形态电路，其以与动物视网膜中的方向敏感(DS)神经节细胞类似的方式来检测移动对象的方向和速度。在一个实施方式中，电路具有方向敏感(DS)神经节细胞单元的四个副本，它们布置在四个正交方向(北、南、西、东)上，用于二维(2D)运动检测。与基于CMOS的现有技术相比，所提出的忆阻器电路具有较小的器件数量，并且对于集成电路应用而言更节能且可扩展。连同基于尖峰(事件)的视觉传感器和忆阻器神经形态处理器一起，所提出的电路为各种应用，包括但不限于导航、障碍物避开、距离调节和移动目标跟踪的节能、准确且实时的光流估计提供了独特的解决方案。光流是由观察者与场景之间的相对运动引起的视觉场景中的对象、表面和边缘的表观运动的模式(pattern)。
使用基于有源忆阻器的神经形态电路来实现方向敏感的人工视网膜的主要优点在于，这是一种仿生方法，其具有若干主要优点。首先，存在从有源忆阻器神经元构建块的超紧凑继承的可扩展性优点，有源忆阻器神经元构建块在2018/5/10提交的参考文献【7】、美国专利申请号15/976,687中描述，此处以引证的方式将其并入。特别地，美国专利申请号15/976，687的图3A和图3B以及与图3A和图3B有关的描述描述了有源忆阻器神经元构建块。进一步地，美国专利申请号15/976，687的图3A和图3B与本公开的图6A和图6B相同。
其次，存在节能优点。由于有源忆阻器神经元的超低尖峰能量和基于稀疏尖峰(事件)的信号表示，本公开的方向和速度传感器的能耗与CMOS现有技术相比是超低的。
图5A、图5B、图5C和图5D示出了在刺激沿优选方向移动的情况(如图5A所示)和刺激沿无效方向移动的情况(如图5B所示)下基于有源忆阻器的尖峰形成神经形态方向敏感(DS)单元的示意功能图。图5A和图5B的对应尖峰时序图分别在图5C和图5D中示出。
如图5A所示，每个有源忆阻器方向敏感(DS)单元10从两个相邻像素11和13接收尖峰输入12和14，以便模仿动物视网膜中的生物DS细胞。DS单元10具有模仿双极细胞的一对有源忆阻器触发器神经元：一个刺激性起动触发器神经元N1 20和一个停止触发器神经元N2 26，这两个神经元都连接到有源忆阻器输出计数器DS神经元N3 18。起动触发器神经元20和停止触发器神经元26的物理位置确定DS单元响应移动刺激的优选方向。触发器神经元类似于动物视网膜中的双极细胞，输出计数器神经元类似于动物视网膜中的神经节细胞。
在优选方向上，刺激首先到达光感受器11，其向起动触发器神经元20的输入12发送刺激性脉冲信号，起动触发器神经元20然后向自激性输出神经元18的输入16激发刺激性尖峰，这使自激性输出神经元以其固有频率激发重复的一系列尖峰，如图5C所示。输出神经元18继续形成尖峰，直到其在输入17处从停止触发器神经元26接收到抑制尖峰为止，这在刺激到达向停止触发器神经元18发送抑制脉冲的光感受器13、该光感受器13又向自激性输出神经元18的输入17激发抑制尖峰时发生。
在无效方向上，刺激在相反方向上移动并且首先到达光感受器13，该光感受器向停止触发器神经元26的输入14发送抑制脉冲信号，如图5B所示。在输入17处从停止触发器神经元26接收的抑制尖峰不使输出神经元18形成尖峰。由此，方向敏感性用于检测运动方向。而且，如图5C所示，输出尖峰形成的开始与结束之间的时间间隔提供了关于刺激的运动速度的信息。时间间隔越短，速度越高。
如以上参考文献【3】和【4】所述，这种DS单元电路先前由CMOS神经元实施。在本公开中，现有技术的CMOS实施方案已经被有源忆阻器尖峰形成神经电路20、26和18替代。如本文所述，CMOS实施方案缺少本公开的有源忆阻器实施方案的可扩展性和低功率的益处。
图6A和图6B基本上与参考文献【7】的图3A和图3B相同。
自激性DS细胞输出计数器神经元N3 18的电路图可以与图6A所示的刺激性起动触发器神经元N1 20的电路图相同。如图5A和图5B所示，延迟反馈电路19被添加到输出计数器神经元N3 18，并且一旦被基于有源忆阻器的刺激性起动触发器神经元20触发，就启用其自持尖峰形成的能力，如图5C所示。
在图6A和图6B中，X1和X2表示具有负微分电阻(NDR)的VO2有源忆阻器器件，并且Rel和Re2是从电极丝到VO2有源忆阻器器件的寄生串联电阻(在SPICE仿真中使用150Ω)。标记“输入(In)”是神经元的输入端口，而标记“输出(Out)”是神经元的输出端口。Vdd是正电源电压，Vss是负电源电压。
用于X1和X2二氧化钒(VO2)器件的SPICE模型参数是：deltaT＝43，rch＝56e-9，Lchan＝100e-9，rhoIns＝le-2，rhoMet＝3e-6，kappa＝3.5，cp＝3.3e6，deltahtr＝2.35e8。刺激性和抑制性VO2忆阻器神经元操作的更多细节在2018/5/10提交的参考文献【7】、美国专利申请号15/976，687中描述，此处以引证的方式将其并入。
图6A示出了刺激性有源忆阻器神经元电路20的示意图，其具有以相反极性偏置的第一(X1)和第二(X2)有源忆阻器器件(X1为-Vss 36；X2为+Vdd 42)，第一和第二有源忆阻器器件(X1、X2)联接到第一和第二接地膜电容器(Cl、C2)。
第一有源忆阻器器件(X1)具有第一节点30和第二节点34，第一节点30通过第一负载电阻器RL1连接到神经元电路20的输入节点32，第二节点34连接到第一电压源36；第一有源忆阻器器件(X1)的第一节点(30)联接到第一接地膜电容器(Cl)。第二有源忆阻器器件(X2)具有第一节点38和第二节点40，第一节点38通过第二负载电阻器RL2连接到第一有源忆阻器器件X1的第一节点30，第二节点40连接到第二电压源42；第二有源忆阻器器件X2的第一节点38联接到第二接地膜电容器C2；第二有源忆阻器器件X2的第一节点38形成神经元电路20的输出节点44。
第一电压源36是负电压源，第二电压源42是正电压源。由电压源36和42提供的电压-Vss、+Vdd可以具有相同的振幅或者它们可以具有不同的振幅。直流(d.c.)电压源36和42仅在两个有源忆阻器器件X1和X2在它们的切换阈值电压方面良好匹配时才振幅匹配。如果X1和X2的切换阈值电压不同，那么必须不同地选择它们的直流电压源的值，使得两个有源忆阻器器件在适当的操作点(小于但接近它们的切换阈值电压)处被偏置，以便神经元电路适当地形成尖峰。
第一和第二有源忆阻器器件X1、X2可以各自在它们的第一(分别为30、38)与第二(分别为34、40)节点之间包括与有源忆阻器材料串联的电阻(分别为Rel、Re2)。第一和第二有源忆阻器器件X1、X2的有源忆阻器材料可以是二氧化钒(VO2)的层或薄膜。Rel可以具有几百欧姆的值，并且可以是布置在第一节点(30)与X1的有源忆阻器材料的第一侧之间的第一金属纳米线电极和布置在第二节点(34)与X1的有源忆阻器材料的第二侧之间的第二金属纳米线电极的累积电阻。类似地，Re2可以具有几百欧姆的值，并且可以是布置在第一节点(38)与X2的有源忆阻器材料的第一侧之间的第一金属纳米线电极和布置在第二节点(40)与X2的有源忆阻器材料的第二侧之间的第二金属纳米线电极的累积电阻。
二氧化钒(VO2)层可以通过从五氧化二钒(V2O5)层电铸而生成，如美国专利申请号15/417,049(2017年1月26日提交，以上参考文献【8】)中详述，以引证的方式将该申请并入本介绍。
另选地，二氧化钒(VO2)层可通过各种薄膜沉积方法直接制备，包括但不限于钒金属或氧化钒靶的反应直流或射频磁控溅射、原子层沉积后跟着是沉积后退火或金属前驱体氧化。
第一电压源(36)和第二电压源(42)被布置为使第一有源忆阻器器件(X1)和第二有源忆阻器器件(X2)接近其各自的莫脱(Mott)绝缘体到金属过渡(IMT)；并且可以调节电压偏置以设置用于神经元动作电位生成(尖峰激发)的电压或电流阈值的期望水平和期望的信号增益。第一负载电阻器、第一有源忆阻器器件、第一电压源和第一接地膜电容器布置为形成第一张弛振荡器；第二负载电阻器、第二有源忆阻器器件、第二电压源和第二接地膜电容器布置为形成第二张弛振荡器。
第一和第二有源忆阻器器件X1、X2的有源忆阻器材料可以是二氧化钒(VO2)的层或薄膜，其中，二氧化钒(VO2)具有接近340K(67℃)的莫脱绝缘体到金属过渡(IMT)临界温度TC。这种二氧化钒(VO2)有源忆阻器器件的操作仅需要非常适度的焦耳加热来将局部温度升高室温以上40K(或℃)。例如，已经计算出，具有半径为10nm的二氧化钒(VO2)沟道的有源忆阻器器件具有极低的估计切换能量1.2fJ，这比相同尺寸的NbO2有源忆阻器器件低50倍，诸如由Pickett等人在参考文献【9】和【10】中公开的，此处以引证的方式将其并入。发明人计划根据本介绍的实施方式的基于二氧化钒(VO2)的神经元电路能够实现生物竞争性的0.1pJ/尖峰或甚至更少的神经元能量使用。单个VO2有源忆阻器器件可以低至1.2fJ操作，但是完整神经元电路(X1、X2、Cl、C2、RL1、RL2)的能耗由两个膜电容器Cl和C2的充电能量支配。假设示例性的直流偏置电平接近0.5V并且具有40-50fF膜电容器(出于神经元尺寸和尖峰频率的考虑选择了这种小电容器值)，估计0.1pJ/尖峰总能耗。
神经元电路20可以用在具有在网络(未示出)中连接的多个神经元电路(未示出)的神经电路中；输入节点32被布置成通过输入阻抗Zin接收输入波形；输出节点44被布置成通过输出阻抗Zout提供输出波形。
图6B示出了抑制性有源忆阻器神经元电路26的示意图，其具有以相反极性偏置的第一(X2)和第二(X1)有源忆阻器器件(X2为+Vdd；X1为-Vss)，第一和第二有源忆阻器器件(X2、X1)联接到第一和第二接地膜电容器(C2、C1)。
第一有源忆阻器器件(X2)具有第一节点38和第二节点40，第一节点38通过第一负载电阻器RL2连接到神经元电路26的输入节点32，第二节点40连接到第一电压源42；第一有源忆阻器器件X2的第一节点38联接到第一接地膜电容器C2。第二有源忆阻器器件(X1)具有第一节点30和第二节点34，第一节点30通过第二负载电阻器RL1连接到第一有源忆阻器器件X2的第一节点38，第二节点34连接到第二电压源36；第二有源忆阻器器件X1的第一节点30联接到第二接地膜电容器C1；第二有源忆阻器器件X1的第一节点30形成神经元电路26的输出节点44。
神经元电路26的第一电压源42是正电压源，并且第二电压源36是负电压源。由电压源36和42提供的电压-Vss、+Vdd可以具有相同的振幅或者它们可以具有不同的振幅。
第一和第二有源忆阻器器件X2、X1可以各自在它们的第一(分别为38、30)与第二(分别为40、34)节点之间包括与有源忆阻器材料串联的电阻(分别为Re2、Re1)。第一和第二有源忆阻器器件X2、X1的NDR材料可以是二氧化钒的层或薄膜，例如与先前针对神经元电路20详述的二氧化钒的层或薄膜相同。
Re2可以具有几百欧姆的值，并且可以是布置在第一节点(38)与X2的有源忆阻器材料的第一侧之间的第一金属纳米线电极和布置在第二节点(40)与X2的有源忆阻器材料的第二侧之间的第二金属纳米线电极的累积电阻。类似地，Rel可以具有几百欧姆的值，并且可以是布置在第一节点(30)与X1的有源忆阻器材料的第一侧之间的第一金属纳米线电极和布置在第二节点(34)与X1的有源忆阻器材料的第二侧之间的第二金属纳米线电极的累积电阻。
二氧化钒(VO2)层可以通过从五氧化二钒(V2O5)层电铸而生成，如美国专利申请号15/417,049(2017年1月26日提交，以上参考文献【8】)中详述，以引证的方式将该申请并入本介绍。
另选地，二氧化钒(VO2)层可通过各种薄膜沉积方法直接制备，包括但不限于钒金属或氧化钒靶的反应直流或射频磁控溅射、原子层沉积后跟着是沉积后退火或金属前驱体氧化。
第一电压源(42)和第二电压源(36)被布置为使第一有源忆阻器器件(X2)和第二有源忆阻器器件(X1)接近其各自的莫脱(Mott)绝缘体到金属过渡(IMT)；并且可以调节电压偏置以设置用于神经元动作电位生成(尖峰激发)的电压或电流阈值的期望水平和期望的信号增益。第一负载电阻器、第一有源忆阻器器件、第一电压源和第一接地膜电容器布置为形成第一张弛振荡器；第二负载电阻器、第二有源忆阻器器件、第二电压源和第二接地膜电容器布置为形成第二张弛振荡器。
神经元电路20和26中的一个或多个可以用在具有在网络(未示出)中连接的多个神经元电路(未示出)的神经电路中；例如如(2018/5/10提交的参考文献【7】美国专利申请号15/976,687的)图1B所例示。
VO2有源忆阻器器件的基于莫脱绝缘体到金属过渡(IMT)物理学的SPICE模型被用于分别仿真如图6A和图6B所示的刺激性和抑制性神经元电路。在SPICE模型中，VO2传导沟道被建模为具有28-56nm的半径和50-100nm的长度的圆柱形体积。这些尺寸接近于电铸的VO2有源忆阻器器件(参见美国专利申请15/417,049)(2017年1月26日提交，以上参考文献【8】)或免电铸的直接沉积的VO2有源忆阻器器件中的实验观察到的值。
注意，图6A和图6B的刺激性和抑制性神经元电路20、26都是紧张性(tonic)神经元电路。根据本介绍的实施方式，如下文详述的，通过用电容器或与电阻器串联的电容器代替输入负载电阻器(20中的RL1；26中的RL2)，可以将紧张性神经元电路20和26制成时相性(phasic)神经元电路。
延迟反馈电路19维持自激性有源忆阻器输出神经元18的尖峰形成，并且可以由菊花链连接在一起(daisy chained togethter)的一系列多个刺激性忆阻器神经元50来实施，如图7A所示。延迟反馈电路19的输入60是自激性有源忆阻器输出神经元18的输出。延迟反馈电路19的输出62连接到自激性有源忆阻器输出神经元18的输入。
这种有源忆阻器神经元菊花链的总延迟时间与串联的神经元50的数量成比例。图7A示出了由15级刺激性VO2有源忆阻器神经元50构成的有源忆阻器延迟线元件的电路图。图7B示出了电阻器Rfilter 66与电容器Cfilter64并联的无源电阻器-电容器滤波器电路52，其在各个忆阻器延迟线级53中并且在各对刺激性VO2有源忆阻器神经元50之间。该延迟线用于为输出神经元N3 18的自持尖峰形成提供延迟反馈。为了简化电路实施方案，各个VO2延迟神经元50的电路元件的电路图以及参数可以与神经元N1 20的相同。仿真示出了图7A所示的15级忆阻器延迟线可以提供大约4.4μs的延迟时间，该时间定义了输出神经元N318的自持尖峰形成的周期。
图7C示出了尖峰延迟时间相对于VO2神经元延迟级50的数量的SPICE仿真的结果。最小二乘线性拟合给出了以下关系：延迟时间(μs)＝0.066+0.289*(级数)。因此，15级延迟线产生4.4μs的延迟时间。尖峰延迟时间由输入电压脉冲的开始与输出尖峰的峰值振幅之间的时间间隔定义。VO2神经元参数(RL1＝RL2＝6kΩ，Rel＝Re2＝150Ω，Cl＝C2＝0.1nF)和RC滤波器参数(Rfilter＝15kΩ，Cfilter＝0.1nF)与图8A的SPICE电路示意图所示的值相同。
注意，各个VO2神经元级53的延迟时间是用户确定的设计参数，对于各个级，可以通过例如调节如图6A所示的Cl的膜电容值来增加或减小该参数。上面给出的并且用于仿真的特定电路参数仅仅是示例，也可以使用其他参数。忆阻器延迟线的类似概念可以在文献中找到，例如，在M.D.Pickett、G.Medeiros-Ribeiro和R.S.Williams的以下参考文献【9】中的补充信息“A scalable neuristor built with Mott memristors.”Nat.Mater.12 114-117(2013年)的图3中找到，此处以引证的方式将该文献并入。
无源电阻器-电容器滤波器电路52，其中电阻器Rfilter 66与电容器Cfilter 64并联，可以用于仿真忆阻器延迟线中的VO2忆阻器神经元50的任何任意相邻对之间的突触(包括与突触串联的轴突阻抗)。作为神经元的输出纤维的轴突也带来与突触结点串联的阻抗。
图7B示出了表示突触元件的这种电阻器-电容器滤波器电路52的电路图。可以优化电阻和电容值以确保神经元之间的有效联接，同时避免串扰。对于针对运动检测应用的本公开，没有考虑突触可塑性和学习(诸如电压控制的突触电阻)。在基于有源忆阻器的DS电路10仿真中，15kΩ的Rfilter 66和0.1nF的Cfilter 64被用于忆阻器延迟线中的相邻对的刺激性忆阻器神经元50之间的所有阻抗。
电阻器-电容器滤波器还可以用于仿真刺激性忆阻器神经元之间的突触，诸如刺激性有源忆阻器神经元20与自激性有源忆阻器输出计数器神经元18之间的电阻器-电容器滤波器100，如图8A所示。再次，在基于忆阻器的DS电路10的仿真中，15kΩ的Rfilter 66和0.1nF的Cfilter 64被用于刺激性有源忆阻器神经元20与自激性有源忆阻器输出计数器神经元18之间的突触。
如图8A的基于有源忆阻器的DS电路所示，抑制性触发器神经元N2 26与自激性有源忆阻器输出计数器神经元18之间的突触还可以利用输出联接滤波器(R//C v2)102使用15kΩ的Rfilter2和小得多的Cfilter2＝10pF的电容器值来仿真，而不是利用使用Cfilter＝0.1nF的其他R//C滤波器。
图8A、图8B、图8C和图8D示出了在刺激沿优选方向移动的情况下的基于有源忆阻器的神经形态DS单元电路的SPICE仿真。图8A示出了方向敏感(DS)单元的电路示意图。图8B示出了刺激性起动触发器神经元N1的输入和输出波形。图8C示出了抑制性停止触发器神经元N2的输入和输出波形。图8D示出了DS输出计数器单元的输入和输出波形。标记为“MemR延迟15级”的元件表示如图7A所示的15级忆阻器神经元延迟线，其使得输出计数器细胞的周期性尖峰形成能够具有大约4.7μs的仿真尖峰形成周期。
DS输出计数器细胞中的4.7μs的尖峰形成周期是使用15级VO2延迟神经元50的延迟反馈的结果，因为VO2延迟神经元的各个级产生约0.3μs的延迟。事件的详细顺序如下。
从起动触发器细胞20发送的输入尖峰在约0.3μs的尖峰时延之后引起第一输出尖峰，第一输出尖峰在由15级延迟反馈产生的4.4μs的延迟之后被反馈到输入，如图7C所示，其在另一约0.3μs的尖峰时延之后引起第二输出尖峰。第二输出尖峰然后再延迟4.4μs后反馈至输入，然后再延迟约0.3μs后引起第三输出尖峰，依此类推。因此，DS输出计数器细胞产生一系列自持尖峰，来自15级延迟反馈的周期＝4.4μs加上用于DS输出计数器细胞的尖峰时延的0.3μs，总共4.7μs。
为了说明如何检测移动对象的速度，假设起动触发器神经元N1 20和停止触发器神经元N2 26的光感受器分开距离dx＝24μm，并且N1 20和N2 26被触发的时间差是输出计数器细胞N3 18的五个尖峰周期，或者dt＝5*4.7μs＝24μs。然后，可以将对象的速度估计为v＝dx/dt＝1m/s。这类似于如上所讨论的通过动物视网膜的感测。
图9A、图9B、图9C和图9D示出了在刺激沿无效方向移动的情况下基于有源忆阻器的尖峰形成神经形态方向敏感(DS)单元的SPICE仿真。图9A示出了方向敏感(DS)单元的电路示意图，图9B示出了刺激性起动触发器神经元的输入和输出波形，图9C示出了抑制性停止触发器神经元的输入和输出波形，并且图9D示出了输出计数器神经元的输入和输出波形。
在这种情况下，对于在无效方向上移动的刺激，当DS单元(DS单元1)首先从停止触发器神经元N2 26接收到抑制性输入时，不生成尖峰，但是当刺激到达刺激性起动触发器神经元N1 20时，输出计数器神经元N3 18将起动尖峰形成。为了在刺激通过感受野的时间段的结束处抑制N3 18的该冗余尖峰形成活动，可以使用来自沿着运动方向的下一个忆阻器DS单元(DS单元2)的抑制性输入70来抑制DS单元1中的输出计数器神经元18的尖峰形成活动，DS单元1中的输出计数器神经元18首先在无效方向上被刺激，如图10A和图10B所示。为了有效地抑制N3 18的冗余尖峰形成活动，神经元N2 26应当被定位成靠近神经元N1 20，使得输入16处的(由N1 20发送的)刺激性尖峰可以被输入70处的(由N2 26发送的)抑制性尖峰抵消。
图11示出了四个有源忆阻器DS单元10的组件，其被布置为检测二维的运动的方向和速度。存在北DS单元90、南DS单元92、西DS单元94和东DS单元96。北、南、东和西的标示对于具有正交坐标轴的任意笛卡尔坐标系是标称的。各个忆阻器DS单元90、92、94和96与图5A、图5B和图8A所示的相同，具有刺激性有源忆阻器起动触发器神经元20、抑制性有源忆阻器停止触发器神经元26和具有忆阻器延迟反馈电路19的自激性有源忆阻器输出计数器神经元18。起动触发器神经元20和输出计数器神经元18可以由如图6A所示的电路实施，并且抑制性停止触发器神经元18可以由如图6B所示的电路实施。各个忆阻器DS单元与附近的光感受器配对。存在连接到90的北光感受器80、连接到92的南光感受器82、连接到94的西光感受器84以及连接到96的东光感受器86。位于中心的光感受器88连接到所有四个DS单元90、92、94和96。注意，可以以与图1中概念性示出的动物视网膜类似的方式将光感受器放置在与忆阻器DS单元不同的物理表面上，例如放置在它们的顶部。
在中心光感受器88的北部是光感受器80，其与光感受器88一起连接到北DS单元90。光感受器88连接到北DS单元90中的刺激性起动触发器神经元20，并且光感受器80连接到北DS单元90中的抑制性停止触发器神经元26以感测向北运动。
在中心光感受器88的南部是光感受器82，其与光感受器88一起连接到南DS单元92。光感受器88连接到南DS单元92中的刺激性起动触发器神经元20，并且光感受器82连接到南DS单元92中的抑制性停止触发器神经元26以感测向南运动。
在中心光感受器88的西部是光感受器84，其与光感受器88一起连接到西DS单元94。光感受器88连接到西DS单元94中的刺激性起动触发器神经元20，并且光感受器84连接到西DS单元94中的抑制性停止触发器神经元26以感测向西运动。
在中心光感受器88的东部是光感受器86，其与光感受器88一起连接到东DS单元96。光感受器88连接到东DS单元96中的刺激性起动触发器神经元20，并且光感受器86连接到东DS单元96中的抑制性停止触发器神经元26以感测向东运动。
图11中的二维DS单元可以以阵列重复以形成基于忆阻器的人造视网膜。
参考文献【11】描述了一种以CMOS实施的二维运动检测器。然而，如上所述，CMOS实施方案缺少本公开的有源忆阻器实施方案的可扩展性和节能的益处。
现在已经根据专利法规的要求描述了本发明，本领域技术人员将理解如何对本发明进行改变和修改以满足其特定要求或条件。这种改变和修改可以在不脱离如本文公开的本发明的范围和精神的情况下进行。
为了例示和公开，根据法律的要求，呈现了示例性和优选实施方式的前述详细描述。不旨在穷尽也不将本发明限于所述的精确形式，而是仅使得本领域其他技术人员能够理解本发明如何适合于特定的用途或实施方案。修改例和变型例的可能性对于本领域技术人员将是明显的。示例性实施方式的描述不旨在限制，这些实施方式可以已包括公差、特征尺寸、特定操作条件、工程规范等，并且可以在实施方案之间变化或随着现有技术的变化而变化，并且不应从其暗示任何限制。申请人已经关于当前技术水平做出了本公开，但是还预期进展，并且未来的改编可以考虑这些进展，即根据当时的当前技术水平。如果适用，则预期本发明的范围由书面权利要求以及等同物来限定。对单数形式的权利要求元素的参照不旨在意指“一个且仅一个”，除非明确这样陈述。而且，不管本公开中的元件、部件、方法或工艺步骤是否在权利要求中明确列举，该元件、部件或步骤都不旨在奉献于公众。此处的权利要求元素都不在35 U.S.C.第112章第六段的规定下解释，除非元素使用短语“用于……的装置”明确叙述，并且本文的方法或工艺步骤均不在这些规定下进行解释，除非步骤使用短语“包括步骤……”明确叙述。
广义地，本申请公开了至少以下内容：一种用于确定对象的运动方向和速度的运动感测电路包括：用于感测对象的第一光感受器；联接到第一光感受器的刺激性有源忆阻器神经元电路；用于感测对象的第二光感受器；联接到第二光感受器的抑制性有源忆阻器神经元电路；以及自激性有源忆阻器输出计数器神经元电路，其联接到刺激性有源忆阻器神经元电路并联接到抑制性有源忆阻器神经元电路。
概念
已经公开了至少以下概念。
概念1、一种用于确定对象的运动方向和速度的运动感测电路，包括：
用于感测对象的第一光感受器；
联接到第一光感受器的刺激性有源忆阻器神经元电路；
用于感测对象的第二光感受器；
联接到第二光感受器的抑制性有源忆阻器神经元电路；以及
自激性有源忆阻器输出计数器神经元电路，其联接到刺激性有源忆阻器神经元电路并联接到抑制性有源忆阻器神经元电路。
概念2、概念1的运动感测电路，
其中，如果第一光感受器感测到对象，则刺激性有源忆阻器神经元电路向自激性有源忆阻器输出计数器神经元电路发送刺激性尖峰；
其中，自激性有源忆阻器输出计数器神经元电路在接收到刺激性脉冲时输出周期性尖峰；
其中，如果第二光感受器感测到对象，则抑制性有源忆阻器神经元电路向自激性有源忆阻器输出计数器神经元电路发送抑制性尖峰；并且
其中，自激性有源忆阻器输出计数器神经元电路在接收到抑制性脉冲时停止输出尖峰。
概念3、概念1或2的运动感测电路，其中，自激性有源忆阻器输出计数器神经元电路包括：
刺激性有源忆阻器神经元电路，其具有输出；和
延迟反馈电路，其具有联接到有源忆阻器神经元电路的输出的输入，并且具有联接到刺激性有源忆阻器神经元电路的输入的输出。
概念4、概念1、2或3的运动感测电路，其中，延迟反馈电路包括：
菊花链串联的多个忆阻器延迟线元件；
其中，每个忆阻器延迟线元件包括：
刺激性有源忆阻器神经元电路；和
联接到刺激性有源忆阻器神经元电路的电阻器-电容器滤波器电路，电阻器-电容器滤波器电路包括电阻器和与电阻器并联连接的电容器。
概念5、概念2、3或4的运动感测电路，
其中，如果刺激性尖峰在抑制性尖峰之前生成，则对象的运动的方向是从第一光感受器朝向第二光感受器。
概念6、概念2、3、4或5的运动感测电路，
其中，如果抑制性尖峰在刺激性尖峰之前生成，则对象的运动的方向是从第二光感受器朝向第一光感受器。
概念7、概念2、3、4、5或6的运动感测电路，
其中，对象的速度通过将第一光感受器与第二光感受器之间的距离除以由输出计数器神经元生成的周期性尖峰的开始与结束之间的时间间隔来导出。
概念8、概念2、3、4、5、6或7的运动感测电路，还包括：
用于感测对象的至少第三光感受器，第三光感受器与第一光感受器和第二光感受器对齐；
联接到第三光感受器的第二刺激性有源忆阻器神经元电路；
用于感测对象的至少第四光感受器，第四光感受器与第一光感受器、第二光感受器和第三光感受器对齐，并且与第一光感受器相邻；
联接到第四光感受器的第二抑制性有源忆阻器神经元电路；以及
第二自激性有源忆阻器输出计数器神经元电路，其联接到第二刺激性有源忆阻器神经元电路并联接到第二抑制性有源忆阻器神经元电路；
其中，如果来自抑制性有源忆阻器神经元电路的抑制性尖峰在来自刺激性有源忆阻器神经元电路的刺激性尖峰之前，则对象的运动方向是从第二光感受器朝向第一光感受器，并且自激性有源忆阻器输出计数器神经元电路在接收到来自刺激性有源忆阻器神经元电路的刺激性脉冲时开始输出周期性尖峰；并且
其中，如果第四光感受器感测到对象，则第二抑制性有源忆阻器输出计数器神经元电路向自激性有源忆阻器输出计数器神经元电路发送抑制性停止尖峰，并且第一自激性有源忆阻器输出计数器神经元电路在接收到抑制性停止尖峰时停止输出尖峰。
概念9、概念1、2、3、4、5、6、7或8的运动感测电路，其中，刺激性有源忆阻器神经元电路和自激性有源忆阻器输出计数器神经元电路各自包括：
第一有源忆阻器器件，其用第一电压源偏置；
第二有源忆阻器器件，其用第二电压源偏置，其中，第一电压源和第二电压源是相反的极性；
第一电容器，其联接到地并且联接到第一有源忆阻器器件的第一节点；
第一负载电阻器，其联接在刺激性有源忆阻器神经元电路或自激性有源忆阻器输出计数器神经元电路的输入节点与第一电容器之间；
第二电容器，其联接到地；以及
第二负载电阻器，其联接在第一电容器与第二电容器之间，并且联接到第二有源忆阻器器件的第一节点；
其中，第二有源忆阻器器件的第一节点形成刺激性有源忆阻器神经元电路或自激性有源忆阻器输出计数器神经元电路的输出节点；
其中，第一电压源是负电压源；并且
其中，第二电压源是正电压源。
概念10、概念9的运动感测电路，还包括：
第三负载电阻器，其联接在第一电容器与第一有源忆阻器器件的第一节点之间；以及
第四负载电阻器，其联接在第二电容器与第二有源忆阻器器件的第一节点之间。
概念11、概念9的运动感测电路，其中，
第一有源忆阻器器件和第二有源忆阻器器件中的至少一个包括二氧化钒层。
概念12、概念9的运动感测电路，其中，
第一电压源和第二电压源被配置为使第一有源忆阻器器件和第二有源忆阻器器件接近它们各自的莫脱绝缘体到金属过渡。
概念13、概念1、2、3、4、5、6、7、8、9、10、11或12的运动感测电路，其中，抑制性有源忆阻器神经元电路包括：
第一有源忆阻器器件，其用第一电压源偏置；
第二有源忆阻器器件，其用第二电压源偏置，其中，第一电压源和第二电压源是相反的极性；
第一电容器，其联接到地并且联接到第一有源忆阻器器件的第一节点；
第一负载电阻器，其联接在抑制性有源忆阻器神经元电路的输入节点与第一电容器之间；
第二电容器，其联接到地；以及
第二负载电阻器，其联接在第一电容器与第二电容器之间，并且联接到第二有源忆阻器器件的第一节点；
其中，第二有源忆阻器器件的第一节点形成抑制性有源忆阻器神经元电路的输出节点；
其中，第一电压源是正电压源；并且
其中，第二电压源是负电压源。
概念14、概念13的运动感测电路，还包括：
第三负载电阻器，其联接在第一电容器与第一有源忆阻器器件的第一节点之间；以及
第四负载电阻器，其联接在第二电容器与第二有源忆阻器器件的第一节点之间。
概念15、概念13的运动感测电路，其中，
第一有源忆阻器器件和第二有源忆阻器器件中的至少一个包括二氧化钒层。
概念16、概念13的运动感测电路，其中，
第一电压源和第二电压源被配置为使第一有源忆阻器器件和第二有源忆阻器器件接近它们各自的莫脱绝缘体到金属过渡。
概念17、一种用于确定对象的运动方向和速度的方法，包括：
提供用于感测对象的第一光感受器；
提供联接到第一光感受器的刺激性有源忆阻器神经元电路；
提供用于感测对象的第二光感受器；
提供联接到第二光感受器的抑制性有源忆阻器神经元电路；
提供联接到刺激性有源忆阻器神经元电路并联接到抑制性有源忆阻器神经元电路的自激性有源忆阻器输出计数器神经元电路；
如果第一光感受器感测到对象，则从刺激性有源忆阻器神经元电路向自激性有源忆阻器输出计数器神经元电路发送刺激性脉冲，其中，自激性有源忆阻器输出计数器神经元电路在接收到刺激性脉冲时以周期性速率输出脉冲；以及
如果第二光感受器感测到对象，则从抑制性有源忆阻器神经元电路向自激性有源忆阻器输出计数器神经元电路发送抑制性脉冲，其中，自激性有源忆阻器输出计数器神经元电路在接收到抑制性脉冲时停止输出脉冲。
概念18、概念17的方法，其中，自激性有源忆阻器输出计数器神经元电路包括：
第二刺激性有源忆阻器神经元电路，其具有输出；和
延迟反馈电路，其具有联接到第二有源忆阻器神经元电路的输出的输入，并且具有联接到第二刺激性有源忆阻器神经元电路的输出。
概念19、概念17或18的方法，还包括：
将第一光感受器与第二光感受器之间的距离除以刺激性脉冲与抑制性脉冲之间的时间，以确定对象的速度。
概念20、概念17、18或19的方法，其中，刺激性有源忆阻器神经元电路和自激性有源忆阻器输出计数器神经元电路各自包括：
第一有源忆阻器器件，其用第一电压源偏置；
第二有源忆阻器器件，其用第二电压源偏置，其中，第一电压源和第二电压源是相反的极性；
第一电容器，其联接到地并且联接到第一有源忆阻器器件的第一节点；
第一负载电阻器，其联接在刺激性有源忆阻器神经元电路或自激性有源忆阻器输出计数器神经元电路的输入节点与第一电容器之间；
第二电容器，其联接到地；以及
第二负载电阻器，其联接在第一电容器与第二电容器之间，并且联接到第二有源忆阻器器件的第一节点；
其中，第二有源忆阻器器件的第一节点形成刺激性有源忆阻器神经元电路或自激性有源忆阻器输出计数器神经元电路的输出节点；
其中，第一电压源是负电压源；并且
其中，第二电压源是正电压源。
概念21、概念20的方法，其中，
第一有源忆阻器器件和第二有源忆阻器器件中的至少一个包括二氧化钒层。
概念22、概念20的方法，其中，
第一电压源和第二电压源被配置为使第一有源忆阻器器件和第二有源忆阻器器件接近它们各自的莫脱绝缘体到金属过渡。
概念23、概念17、18、19、20、21或22的方法，其中，抑制性有源忆阻器神经元电路包括：
第一有源忆阻器器件，其用第一电压源偏置；
第二有源忆阻器器件，其用第二电压源偏置，其中，第一电压源和第二电压源是相反的极性；
第一电容器，其联接到地并且联接到第一有源忆阻器器件的第一节点；
第一负载电阻器，其联接在抑制性有源忆阻器神经元电路的输入节点与第一电容器之间；
第二电容器，其联接到地；以及
第二负载电阻器，其联接在第一电容器与第二电容器之间，并且联接到第二有源忆阻器器件的第一节点；
其中，第二有源忆阻器器件的第一节点形成抑制性有源忆阻器神经元电路的输出节点；
其中，第一电压源是正电压源；并且
其中，第二电压源是负电压源。
概念24、概念23的方法，其中，
第一有源忆阻器器件和第二有源忆阻器器件中的至少一个包括二氧化钒层。
概念25、概念23的方法，其中，
第一电压源和第二电压源被配置为使第一有源忆阻器器件和第二有源忆阻器器件接近它们各自的莫脱绝缘体到金属过渡。
概念26、一种用于确定对象的二维运动方向和速度的运动感测电路，包括：
第一光感受器，其用于感测位于中心位置的对象；
第二光感受器，其用于感测位于第一光感受器上方的对象；
第三光感受器，其用于感测位于第一光感受器下方的对象；
第四光感受器，其用于感测位于第一光感受器左侧的对象；
第五光感受器，其用于感测位于第一光感受器右侧的对象；
第一方向敏感器件，其位于第二光感受器上方并联接到第一光感受器和第二光感受器；
第二方向敏感器件，其位于第三光感受器下方并联接到第一光感受器和第三光感受器；
第三方向敏感器件，其位于第四光感受器左侧并联接到第一光感受器和第四光感受器；以及
第四方向敏感器件，其位于第五光感受器的右侧并且联接到第一光感受器和第五光感受器，
其中，第一方向敏感器件、第二方向敏感器件、第三方向敏感器件和第四方向敏感器件各自包括：
刺激性有源忆阻器神经元电路；
抑制性有源忆阻器神经元电路；以及
自激性有源忆阻器输出计数器神经元电路，其联接到刺激性有源忆阻器神经元电路并联接到抑制性有源忆阻器神经元电路。
概念27、概念26的运动感测电路，其中，为了检测向上运动：
第一方向敏感器件中的刺激性有源忆阻器神经元电路联接到第一光检测器；并且
第一方向敏感器件中的抑制性有源忆阻器神经元电路联接到第二光检测器。
概念28、概念26或27的运动感测电路，其中，为了检测向下运动：
第二方向敏感器件中的刺激性有源忆阻器神经元电路联接到第一光检测器；并且
第二方向敏感器件中的抑制性有源忆阻器神经元电路联接到第三光检测器。
概念29、概念26、27或28的运动感测电路，其中，为了检测向左的运动：
第三方向敏感器件中的刺激性有源忆阻器神经元电路联接到第一光检测器；并且
第三方向敏感器件中的抑制性有源忆阻器神经元电路联接到第四光检测器。
概念30、概念26、27、28或29的运动感测电路，其中，为了检测向右的运动：
第四方向敏感器件中的刺激性有源忆阻器神经元电路联接到第一光检测器；并且
第四方向敏感器件中的抑制性有源忆阻器神经元电路联接到第五光检测器。
概念31、概念26、27、28、29或30的运动感测电路，其中，刺激性有源忆阻器神经元电路和自激性有源忆阻器输出计数器神经元电路各自包括：
第一有源忆阻器器件，其用第一电压源偏置；
第二有源忆阻器器件，其用第二电压源偏置，其中，第一电压源和第二电压源是相反的极性；
第一电容器，其联接到地并且联接到第一有源忆阻器器件的第一节点；
第一负载电阻器，其联接在刺激性有源忆阻器神经元电路或自激性有源忆阻器输出计数器神经元电路的输入节点与第一电容器之间；
第二电容器，其联接到地；以及
第二负载电阻器，其联接在第一电容器与第二电容器之间，并且联接到第二有源忆阻器器件的第一节点；
其中，第二有源忆阻器器件的第一节点形成刺激性有源忆阻器神经元电路或自激性有源忆阻器输出计数器神经元电路的输出节点；
其中，第一电压源是负电压源；并且
其中，第二电压源是正电压源。
概念32、概念26、27、28、29、30或31的运动感测电路，其中，抑制性有源忆阻器神经元电路包括：
第一有源忆阻器器件，其用第一电压源偏置；
第二有源忆阻器器件，其用第二电压源偏置，其中，第一电压源和第二电压源是相反的极性；
第一电容器，其联接到地并且联接到第一有源忆阻器器件的第一节点；
第一负载电阻器，其联接在抑制性有源忆阻器神经元电路的输入节点与第一电容器之间；
第二电容器，其联接到地；以及
第二负载电阻器，其联接在第一电容器与第二电容器之间，并且联接到第二有源忆阻器器件的第一节点；
其中，第二有源忆阻器器件的第一节点形成抑制性有源忆阻器神经元电路的输出节点；
其中，第一电压源是正电压源；并且
其中，第二电压源是负电压源。

Claims (19)

1.一种用于确定对象的运动方向和速度的运动感测电路，包括：
用于感测所述对象的第一光感受器；
联接到所述第一光感受器的刺激性有源忆阻器神经元电路；
用于感测所述对象的第二光感受器；
联接到所述第二光感受器的抑制性有源忆阻器神经元电路；以及
自激性有源忆阻器输出计数器神经元电路，其联接到所述刺激性有源忆阻器神经元电路并联接到所述抑制性有源忆阻器神经元电路；
其中，如果所述第一光感受器感测到所述对象，则所述刺激性有源忆阻器神经元电路向所述自激性有源忆阻器输出计数器神经元电路发送刺激性尖峰；
其中，所述自激性有源忆阻器输出计数器神经元电路在接收到所述刺激性脉冲时输出周期性尖峰；
其中，如果所述第二光感受器感测到所述对象，则所述抑制性有源忆阻器神经元电路向所述自激性有源忆阻器输出计数器神经元电路发送抑制性尖峰；并且
其中，所述自激性有源忆阻器输出计数器神经元电路在接收到所述抑制性脉冲时停止输出尖峰；
其中，所述刺激性有源忆阻器神经元电路包括：第一有源忆阻器器件，其用第一电压源偏置；第二有源忆阻器器件，其用第二电压源偏置，其中所述第一电压源和所述第二电压源是相反的极性；第一电容器，其联接到所述第一有源忆阻器器件的第一节点；第一负载电阻器，其联接在所述刺激性有源忆阻器神经元电路与所述第一电容器之间；第二电容器，其联接到所述第二有源忆阻器器件的第一节点；第二负载电阻器，其联接在所述第一电容器与所述第二电容器之间，并且联接到所述第二有源忆阻器器件的第一节点；其中所述第二有源忆阻器器件的所述第一节点形成所述刺激性有源忆阻器神经元电路的输出节点；其中所述第一电压源是负电压源；并且其中所述第二电压源是正电压源；
其中，所述自激性有源忆阻器输出计数器神经元电路包括：第三有源忆阻器器件，其用所述第一电压源偏置；第四有源忆阻器器件，其用所述第二电压源偏置；第三电容器，其联接到所述第三有源忆阻器器件的第一节点；第三负载电阻器，其联接在所述自激性有源忆阻器输出计数器神经元电路的输入节点与所述第三电容器之间；第四电容器，其联接到所述第四有源忆阻器器件的第一节点；第四负载电阻器，其联接在所述第三电容器与所述第四电容器之间，并且联接到所述第四有源忆阻器器件的第一节点；其中所述第四有源忆阻器器件的所述第一节点形成所述自激性有源忆阻器输出计数器神经元电路的输出节点；
其中，所述抑制性有源忆阻器神经元电路包括：第五有源忆阻器器件，其用所述第二电压源偏置；第六有源忆阻器器件，其用所述第一电压源偏置；第五电容器，其联接到所述第五有源忆阻器器件的第一节点；第五负载电阻器，其联接在所述抑制性有源忆阻器神经元电路的输入节点与所述第五电容器之间；第六电容器，其联接到所述第六有源忆阻器器件的第一节点；以及第六负载电阻器，其联接在所述第五电容器与所述第六电容器之间，并且联接到所述第六有源忆阻器器件的第一节点；其中所述第六有源忆阻器器件的所述第一节点形成所述抑制性有源忆阻器神经元电路的输出节点。
2.根据权利要求1所述的运动感测电路，其中，所述自激性有源忆阻器输出计数器神经元电路包括：
刺激性有源忆阻器神经元电路，其具有输出；和
延迟反馈电路，其具有联接到所述有源忆阻器神经元电路的输出的输入，并且具有联接到所述刺激性有源忆阻器神经元电路的输入的输出。
3.根据权利要求2所述的运动感测电路，其中，所述延迟反馈电路包括：
菊花链串联的多个忆阻器延迟线元件；
其中，每个忆阻器延迟线元件包括：
刺激性有源忆阻器神经元电路；和
联接到所述刺激性有源忆阻器神经元电路的电阻器-电容器滤波器电路，所述电阻器-电容器滤波器电路包括电阻器和与所述电阻器并联连接的电容器。
4.根据权利要求1所述的运动感测电路，
其中，如果所述刺激性尖峰在所述抑制性尖峰之前生成，则所述对象的运动方向是从所述第一光感受器朝向所述第二光感受器。
5.根据权利要求1所述的运动感测电路，
其中，如果所述抑制性尖峰在所述刺激性尖峰之前生成，则所述对象的运动方向是从所述第二光感受器朝向所述第一光感受器。
6.根据权利要求1所述的运动感测电路，
其中，所述对象的速度通过将所述第一光感受器与所述第二光感受器之间的距离除以由所述自激性有源忆阻器输出计数器神经元电路生成的所述周期性尖峰的开始与结束之间的时间间隔来导出。
7.一种运动感测电路，包括：
第一运动感测电路，具有第一光感受器和第二光感受器；并且还包括：
第二运动感测电路，具有第三光感受器和第四光感受器，所述第三光感受器和所述第四光感受器与所述第一光感受器和所述第二光感受器对齐，使得所述第四光感受器与所述第一光感受器相邻；
其中所述第二运动感测电路的抑制性有源忆阻器神经元电路也联接到所述第一运动感测电路的自激性有源忆阻器输出计数器神经元电路，使得如果所述第四光感受器感测到所述对象，则所述第二运动感测电路的所述抑制性有源忆阻器神经元电路向所述第一运动感测电路的所述自激性有源忆阻器输出计数器神经元电路发送抑制性停止尖峰，并且所述第一运动感测电路的所述自激性有源忆阻器输出计数器神经元电路在接收到所述抑制性停止尖峰时停止输出尖峰，
其中所述第一运动感测电路和所述第二运动感测电路中的每一个为如权利要求1所述的运动感测电路。
8.根据权利要求1所述的运动感测电路，其中，所述第一电容器、所述第二电容器、所述第三电容器、所述第四电容器、所述第五电容器和所述第六电容器各自都联接到地。
9.根据权利要求8所述的运动感测电路，还包括：
第三负载电阻器，其联接在所述第一电容器与所述第一有源忆阻器器件的所述第一节点之间；以及
第四负载电阻器，其联接在所述第二电容器与所述第二有源忆阻器器件的第一节点之间。
10.根据权利要求8所述的运动感测电路，其中，
所述第一有源忆阻器器件和所述第二有源忆阻器器件中的至少一个包括二氧化钒层。
11.根据权利要求1所述的运动感测电路，其中，所述第一电容器、所述第二电容器、所述第三电容器、所述第四电容器、所述第五电容器和所述第六电容器分别与所述第一有源忆阻器器件、所述第二有源忆阻器器件、所述第三有源忆阻器器件、所述第四有源忆阻器器件、所述第五有源忆阻器器件和所述第六有源忆阻器器件并联连接。
12.根据权利要求8所述的运动感测电路，还包括：
第三负载电阻器，其联接在所述第一电容器与所述第一有源忆阻器器件的所述第一节点之间；以及
第四负载电阻器，其联接在所述第二电容器与所述第二有源忆阻器器件的第一节点之间。
13.根据权利要求8所述的运动感测电路，其中，
所述第一有源忆阻器器件和所述第二有源忆阻器器件中的至少一个包括二氧化钒层。
14.一种用于确定对象的运动方向和速度的方法，包括：
提供如权利要求1所述的运动感测电路；
如果所述第一光感受器感测到所述对象，则从所述刺激性有源忆阻器神经元电路向所述自激性有源忆阻器输出计数器神经元电路发送刺激性脉冲，其中，所述自激性有源忆阻器输出计数器神经元电路在接收到所述刺激性脉冲时以周期性速率输出脉冲；以及
如果所述第二光感受器感测到所述对象，则从所述抑制性有源忆阻器神经元电路向所述自激性有源忆阻器输出计数器神经元电路发送抑制性脉冲，其中，所述自激性有源忆阻器输出计数器神经元电路在接收到所述抑制性脉冲时停止输出脉冲。
15.根据权利要求14所述的方法，其中，所述自激性有源忆阻器输出计数器神经元电路包括：
第二刺激性有源忆阻器神经元电路，其具有输出；和
延迟反馈电路，其具有联接到所述第二刺激性有源忆阻器神经元电路的输出的输入，并且具有联接到所述第二刺激性有源忆阻器神经元电路的输出。
16.根据权利要求14所述的方法，还包括：
将所述第一光感受器与所述第二光感受器之间的距离除以所述刺激性脉冲与所述抑制性脉冲之间的时间，以确定所述对象的速度。
17.根据权利要求14所述的方法，其中，
所述第一有源忆阻器器件和所述第二有源忆阻器器件中的至少一个包括二氧化钒层。
18.根据权利要求14所述的方法，其中，
所述第一有源忆阻器器件和所述第二有源忆阻器器件中的至少一个包括二氧化钒层。
19.一种用于确定对象的二维运动方向和速度的运动感测电路，包括：
第一光感受器，其用于感测位于中心位置的所述对象；
第二光感受器，其用于感测位于所述第一光感受器上方的所述对象；
第三光感受器，其用于感测位于所述第一光感受器下方的所述对象；
第四光感受器，其用于感测位于所述第一光感受器左侧的所述对象；
第五光感受器，其用于感测位于所述第一光感受器右侧的所述对象；
其中，所述第一光感受器和所述第二光感受器形成第一运动感测电路的第一光感受器和第二光感受器；所述第一光感受器和所述第三光感受器形成第二运动感测电路的第一光感受器和第二光感受器；所述第一光感受器和所述第四光感受器形成第三运动感测电路的第一光感受器和第二光感受器；以及所述第一光感受器和所述第五光感受器形成第四运动感测电路的第一光感受器和第二光感受器，其中所述第一运动感测电路、所述第二运动感测电路、所述第三运动感测电路和所述第四运动感测电路中的每一个为如权利要求1所述的运动感测电路。
CN202080028980.XA 2019-04-25 2020-02-18 用于运动检测的基于有源忆阻器的尖峰形成神经形态电路 Active CN113748433B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962838671P 2019-04-25 2019-04-25
US62/838,671 2019-04-25
PCT/US2020/018689 WO2020219149A1 (en) 2019-04-25 2020-02-18 Active memristor based spiking neuromorphic circuit for motion detection

Publications (2)

Publication Number Publication Date
CN113748433A CN113748433A (zh) 2021-12-03
CN113748433B true CN113748433B (zh) 2023-03-28

Family

ID=72917193

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080028980.XA Active CN113748433B (zh) 2019-04-25 2020-02-18 用于运动检测的基于有源忆阻器的尖峰形成神经形态电路

Country Status (4)

Country Link
US (1) US11238335B2 (zh)
EP (1) EP3959665A4 (zh)
CN (1) CN113748433B (zh)
WO (1) WO2020219149A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113344194B (zh) * 2021-05-31 2024-02-13 郑州轻工业大学 一种基于忆阻的操作性条件反射电路
CN116011536B (zh) * 2022-12-06 2024-01-23 常州大学 一种基于局部有源忆阻的神经形态电路
CN117540676B (zh) * 2024-01-09 2024-04-16 山东科技大学 一种基于有源忆阻器的尖峰神经元模型的等效模拟电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104335224A (zh) * 2012-07-25 2015-02-04 Hrl实验室有限责任公司 神经元电路及其方法
CN106845634A (zh) * 2016-12-28 2017-06-13 华中科技大学 一种基于忆阻器件的神经元电路
CN109034379A (zh) * 2018-10-12 2018-12-18 南京邮电大学 一种由类脑器件忆阻器搭建的神经元及神经元电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5998780A (en) * 1997-04-11 1999-12-07 California Institute Of Technology Integrated semiconductor motion sensor
US8669785B2 (en) * 2012-07-31 2014-03-11 Hewlett-Packard Development Company, L.P. Logic circuits using neuristors
US9165246B2 (en) * 2013-01-29 2015-10-20 Hewlett-Packard Development Company, L.P. Neuristor-based reservoir computing devices
KR20150034900A (ko) 2013-09-26 2015-04-06 삼성전자주식회사 뉴런 회로들을 연결하는 시냅스 회로, 뉴로모픽 회로를 구성하는 단위 셀 및 뉴로모픽 회로
US20150100531A1 (en) * 2013-10-09 2015-04-09 Qualcomm Incorporated Method and apparatus to control and monitor neural model execution remotely
US10650308B2 (en) * 2015-09-23 2020-05-12 Politecnico Di Milano Electronic neuromorphic system, synaptic circuit with resistive switching memory and method of performing spike-timing dependent plasticity
US10089574B2 (en) * 2016-09-14 2018-10-02 Hewlett Packard Enterprise Development Lp Neuron circuits
KR20180111156A (ko) * 2017-03-31 2018-10-11 에스케이하이닉스 주식회사 피드-백 라인을 가진 포스트-시냅틱 뉴런을 포함하는 뉴로모픽 소자 및 뉴로모픽 소자의 동작 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104335224A (zh) * 2012-07-25 2015-02-04 Hrl实验室有限责任公司 神经元电路及其方法
CN106845634A (zh) * 2016-12-28 2017-06-13 华中科技大学 一种基于忆阻器件的神经元电路
CN109034379A (zh) * 2018-10-12 2018-12-18 南京邮电大学 一种由类脑器件忆阻器搭建的神经元及神经元电路

Also Published As

Publication number Publication date
US11238335B2 (en) 2022-02-01
CN113748433A (zh) 2021-12-03
WO2020219149A1 (en) 2020-10-29
EP3959665A4 (en) 2023-01-25
EP3959665A1 (en) 2022-03-02
US20200342299A1 (en) 2020-10-29

Similar Documents

Publication Publication Date Title
CN113748433B (zh) 用于运动检测的基于有源忆阻器的尖峰形成神经形态电路
US11232345B2 (en) Producing spike-timing dependent plasticity in a neuromorphic network utilizing phase change synaptic devices
Pham et al. A novel memristive neural network with hidden attractors and its circuitry implementation
Liu et al. Neuromorphic sensory systems
US10650308B2 (en) Electronic neuromorphic system, synaptic circuit with resistive switching memory and method of performing spike-timing dependent plasticity
Masquelier et al. Competitive STDP-based spike pattern learning
Liu et al. Temporal coding in a silicon network of integrate-and-fire neurons
CN109447250A (zh) 一种基于忆阻器中电池效应的人工神经元
Kistler et al. Stable propagation of activity pulses in populations of spiking neurons
JP2016538632A (ja) 教師あり学習を使用してクラスにタグ付けするための方法および装置
CN111967589B (zh) 神经元模拟电路及其驱动方法、神经网络装置
JP2017511936A (ja) 現在の計算リソースへのニューラルネットワーク適応
CN103078055A (zh) 一种模拟生物神经突触的单元、装置及方法
Indiveri et al. Spike-based learning in VLSI networks of integrate-and-fire neurons
Milo et al. Resistive switching synapses for unsupervised learning in feed-forward and recurrent neural networks
Pfeil et al. Neuromorphic learning towards nano second precision
Gupta et al. Design and analysis of configurable multilayer spiking neural network
Oubari Precise timing and computationally efficient learning in neuromorphic systems
Zahn et al. A paced analog silicon model of auditory attention
Cho Neural network regulation driven by autonomous neural firings
Luo et al. Global Mittag-Leffler Synchronization Fractional Complex Value Neural Networks
Folowosele et al. Real-time silicon implementation of V1 in hierarchical visual information processing
Huo et al. VLSI Implementation of Barn Owl Superior Colliculus Network for Visual and Auditory Integration
Afrin et al. Investigating R (t) Functions for Spike-Timing-Dependent Plasticity in Memristive Neural Networks
Chen Mechanisms for Stable Bump Activity, Winner-Take-All and Group Selection in Neuronal Spiking Networks

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant