CN1897155A - 电流限制电路及半导体存储装置 - Google Patents

电流限制电路及半导体存储装置 Download PDF

Info

Publication number
CN1897155A
CN1897155A CNA2006101019091A CN200610101909A CN1897155A CN 1897155 A CN1897155 A CN 1897155A CN A2006101019091 A CNA2006101019091 A CN A2006101019091A CN 200610101909 A CN200610101909 A CN 200610101909A CN 1897155 A CN1897155 A CN 1897155A
Authority
CN
China
Prior art keywords
voltage
circuit
grid voltage
electric current
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101019091A
Other languages
English (en)
Other versions
CN100533591C (zh
Inventor
塚田修一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Publication of CN1897155A publication Critical patent/CN1897155A/zh
Application granted granted Critical
Publication of CN100533591C publication Critical patent/CN100533591C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/83—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

本发明的电流限制电路，具备：包含源极被施加给定的电源电压，经由漏极而供给输出电流的第1PMOS晶体管，把该输出电流的大小限制在给定的限制电流的范围内的电流限制元件；以及通过进行反馈控制，使得在动作特性大体上与第1PMOS晶体管相同的第2PMOS晶体管中流过了给定的电流的状态下，给定的电源电压和向第1PMOS晶体管供给的栅极电压的差与第2PMOS晶体管的阈值电压一致，从而产生所述栅极电压的栅极电压产生电路。

Description

电流限制电路及半导体存储装置
技术领域
本发明涉及具备对比特线和字线的短路缺陷所涉及的漏泄电流的增大进行抑制的构成的半导体存储装置的技术领域。
背景技术
在一般DRAM中，特别是对于待机时流过的电流，人们强烈要求将其降低。待机时的DRAM中产生的问题之一是比特线和字线的短路缺陷所引起的漏泄电流的增大。在现有DRAM中为了救济在通常的存储单元中产生了的缺陷，一般采用设置冗长单元的构成。根据这样的构成，可以由冗长单元来置换产生了比特线和字线的短路缺陷的不良单元。不过，即使通过冗长单元所涉及的置换使不良单元良品化，因为比特线和字线的短路缺陷所涉及的漏泄电流在待机时依然流过，所以也会成为成品率降低的原因。
有人提出了使如上所述的比特线和字线的短路缺陷所涉及的漏泄电流降低的方法(例如，参照日本专利第3280223号公报)。图10表示采用了这种方法的DRAM的电路构成的一个例子。在图10所示的电路构成中，设置了与比特线对BLT、BLN连接的均衡电路50和对从比特线预充电电压VHB流向均衡电路50的电流进行限制的电流限制元件51。均衡电路50由各自的栅极被施加了控制信号EQ的3个NMOS晶体管构成，电流限制元件51由漏极与均衡电路50的节点N10连接了的PMOS晶体管TP10构成。
PMOS晶体管TP10中，比特线预充电电压VHB施加在源极上，并且一定的电压V0施加在栅极上。还有，对形成PMOS晶体管TP10的N阱施加反馈偏置用的电压VPP。在此状态下均衡电路50的均衡动作(動作)进行的话，通过均衡电路50向比特线对BLT、BLN流动的电流就被流过PMOS晶体管TP10的电流所限制。通过适当设定电压V0，即使在比特线和字线的短路缺陷存在的场合，也能按照PMOS晶体管TP10的特性来设定希望的限制电流。
然而，在图10的构成中，在对PMOS晶体管TP10的栅极施加了一定的电压V0的场合，随着PMOS晶体管TP10的阈值电压的变动，限制电流也会变动，这是存在的问题。图11表示图10的PMOS晶体管TP10的亚域值(サブスレッショルド)特性的一个例子。在图11中，用图表表示PMOS晶体管TP10的栅极·源极间电压VGS和漏极电流IDS的关系。漏极电流IDS在域值区域按指数函数变化，因而在纵轴上表示其绝对值|IDS|的对数。可知在此场合，VGS变化0.1V的话，|IDS|变化约1位。此处，PMOS晶体管的阈值电压Vtp定义为|IDS|为1.0μA时的VGS。一般而言，PMOS晶体管的阈值电压Vtp在100℃的温度变动下变动约0.2V，并且还有制造时的偏差所涉及的变动。
在图11中，考虑阈值电压Vtp的变动，比较了各自不同的3种特性C1、C2、C3。以与Vtp＝-1.0V对应的特性C1为基准，在Vtp的绝对值减小了的场合，移至(Vtp＝-0.9V)特性C2，在Vtp的绝对值增加了的场合，移至(Vtp＝-1.1V)特性C3。如图11所示，在VGS＝-1.0V的条件下，在特性C1中成为|IDS|＝1.0μA(动作点A1)。例如，在图10的电路构成中，设定为VHB＝0.6V，V0＝-0.4V。并且，以特性C1的动作点A1为基准，在PMOS晶体管中假定如上所述的阈值电压Vtp的变动的话，在同样的VGS＝-1.0V的条件下，在特性C2中成为|IDS|＝10μA(动作点A2)，在特性C3中成为|IDS|＝0.1μA(动作点A3)。
这样，动作点A1、A2、A3的变动极大，结果，对限制电流单元51设定了的限制电流也会很大地变动。在图10中，即使设定了同一电压条件，也不能避免PMOS晶体管TP10的阈值电压Vtp由于温度、制造偏差而变动的情况，有可能不能抑制比特线和字线的短路缺陷所引起的漏泄电流的影响。
发明内容
本发明的目的在于提供一种在半导体存储装置中的比特线和字线的短路缺陷所涉及的漏泄电流流过的场合，对通过均衡电路流过的电流进行限制，并且使其不受依赖于电压、温度而变动的阈值电压的特性的影响，能使其常保持在一定的限制电流的范围内，可靠性高的半导体存储装置。
本发明的电流限制电路的方式具备以下部分而构成：包含源极被施加给定的电源电压，经由漏极而供给输出电流的第1PMOS晶体管，把上述输出电流的大小限制在给定的限制电流的范围内的电流限制元件；以及通过进行反馈控制，使得在动作特性大体上与上述第1PMOS晶体管相同的第2PMOS晶体管中流过了给定的电流的状态下，上述给定的电源电压和向上述第1PMOS晶体管供给的栅极电压的差与上述第2PMOS晶体管的阈值电压一致，从而产生上述栅极电压的栅极电压产生电路。
根据本发明的电流限制电路，在从第1PMOS晶体管供给的输出电流被限制在给定的限制电流的范围内，第1PMOS晶体管的阈值电压发生变动的场合，通过第2PMOS晶体管的作用，使限制电流保持一定。由于某种原因，第1PMOS晶体管的阈值电压发生变动的话，动作特性相同的第2PMOS晶体管的阈值电压就会联动变化，在保持限制电流一定的方向施以反馈。因而，不受温度、制造偏差所涉及的阈值电压的变动所涉及的影响，能把输出电流保持为一定的限制电流，能提高电路动作的可靠性。
在本发明的电流限制电路中，也可以构成为，上述栅极电压产生电路包含对由上述第2PMOS晶体管和电阻组成的串联电路的中间节点上的电压电平进行检测的电平检测电路，产生按照上述电平检测电路的检测输出而受到电平控制的上述栅极电压。
在本发明的电流限制电路中，也可以构成为，上述电平检测电路包含一方输入端子与上述中间节点连接并且另一方输入端子被施加了上述给定的电源电压的比较器，上述第2PMOS晶体管的漏极及栅极被施加上述栅极电压，上述第2PMOS晶体管的源极与上述电阻连接，上述串联电路中的上述电阻侧的一端被施加电平比上述给定的电源电压高的第1固定电压。
在本发明的电流限制电路中，也可以构成为，包含一方输入端子被施加上述栅极电压并且另一方输入端子与上述中间节点连接了的比较器，上述第2PMOS晶体管的源极被施加上述给定的电源电压，上述第2PMOS晶体管的漏极及栅极与上述电阻连接，上述串联电路中的上述电阻侧的一端被施加电平比上述栅极电压低的第2固定电压。
在本发明的电流限制电路中，也可以构成为，上述电阻由串联连接的一个或多个可变电阻构成。
本发明的半导体存储装置的方式是具有在按矩阵状配置的多个比特线和多个字线的交叉部设置了的多个存储单元的半导体存储装置，具备以下部分而构成：与上述多个比特线中的构成互补对的比特线对连接的均衡电路；包含源极被施加比特线预充电电压，经由漏极而向上述均衡电路供给电流的第1PMOS晶体管，把上述电流的大小限制在给定的限制电流的范围内的电流限制元件；以及进行反馈控制，使得在工艺及动作特性大体上与上述第1PMOS晶体管相同的第2PMOS晶体管中流过了给定的电流的状态下，上述比特线预充电电压和向上述第1PMOS晶体管供给的栅极电压的差与上述第2PMOS晶体管的阈值电压一致，从而产生上述栅极电压的栅极电压产生电路。
根据本发明的半导体存储装置，在从第1PMOS晶体管向均衡电路供给的电流被限制在给定的限制电流的范围内，第1PMOS晶体管的阈值电压发生变动的场合，通过第2PMOS晶体管的作用，使限制电流保持一定。例如，在限制比特线和字线的短路缺陷所引起的漏泄电流的场合，由于某种原因，第1PMOS晶体管的阈值电压发生变动的话，动作特性相同的第2PMOS晶体管的阈值电压就会联动变化，在保持限制电流一定的方向施以反馈。因而，不受温度、制造偏差所涉及的阈值电压的变动，能把通过均衡电路而流过比特线的电流保持为一定的限制电流，能提高半导体存储装置的动作的可靠性。
在本发明的半导体存储装置中，也可以构成为，上述栅极电压产生电路包含对由上述第2PMOS晶体管和电阻组成的串联电路的中间节点上的电压电平进行检测的电平检测电路，产生按照上述电平检测电路的检测输出而受到电平控制的上述栅极电压。
在本发明的半导体存储装置中，也可以构成为，对形成上述第1PMOS晶体管的N阱和形成上述第2PMOS晶体管的N阱，施加彼此大体上相同的反馈偏置用的电压。
在本发明的半导体存储装置中，也可以构成为，上述栅极电压产生电路包含：振荡动作按照上述电平检测电路的检测输出而受到控制的环形振荡器；以及通过以上述环形振荡器的振荡输出为基础的充电泵送动作而产生上述栅极电压的充电泵。
在本发明的半导体存储装置中，也可以构成为，上述栅极电压产生电路可以多阶段地切换上述限制电流的大小。
在本发明的半导体存储装置中，也可以构成为，设置用于置换上述多个存储单元中出现了的不良单元的冗长单元，多阶段地切换上述限制电流的大小，执行对上述存储单元的测试动作，基于测试结果，进行向上述冗长单元的置换。
如上所述，根据本发明，例如，在需要对半导体存储装置中的比特线和字线的短路缺陷所涉及的漏泄电流进行限制的场合，进行使用了动作特性相同的2个PMOS晶体管的反馈控制。因而，不受依赖于电压、温度而变动的阈值电压的特性的影响，能常保持一定的限制电流，可实现可靠性高的电流限制电路及半导体存储装置。
附图说明
本发明的上述和其他目的、特征，通过以下参照附图所作的具体描述，将会更加清楚，其中以例示的方式给出一个例子，各图如下。
图1是表示本实施方式的DRAM的要部构成的图。
图2是表示在图1的要部构成中包含均衡电路和电流限制电路在内的电路部分的具体构成的图。
图3是表示栅极电压产生电路的第1实施例的构成的图。
图4是表示在基于第1实施例的栅极电压产生电路的构成来控制电压V1的状况下图2的PMOS晶体管TP1的亚域值特性的图。
图5是表示在PMOS晶体管TP1中阈值电压变动了时的电压V1和限制电流的变化的图表。
图6是表示图3的栅极电压产生电路中包含的环形振荡器和充电泵的具体例的图。
图7是表示栅极电压产生电路的第2实施例的构成的图。
图8是表示栅极电压产生电路的第3实施例的构成的图。
图9是表示在基于第3实施例的栅极电压产生电路的构成来控制电压V1的状况下图2的PMOS晶体管TP1的亚域值特性的图。
图10是表示采用了使比特线和字线的短路缺陷所涉及的漏泄电流降低的方法的DRAM的现有电路构成的一个例子。
图11是表示图10的PMOS晶体管TP10的亚域值特性的一个例子的图。
具体实施方式
以下，参照附图来说明本发明的实施方式。在本实施方式中，说明对作为半导体存储装置的DRAM适用本发明的场合的方式。
图1是表示本实施方式的DRAM的要部构成的图。在图1中，表示了多个比特线和字线被配置成矩阵状的本实施方式的DRAM中的构成互补对的比特线对BLT、BLN所对应的要部构成。具体表示了包含存储单元MC、均衡电路10、电流限制电路11、开关电路12、读出放大器13在内的电路部分。
存储单元MC设置在比特线BLT或BLN和字线WL的交叉部，由NMOS晶体管T和电容器C构成。NMOS晶体管T连接在比特线BLT或BLN和电容器C的一方电极之间，其栅极与字线WL连接。还有，电容器C的另一方电极被施加了电压VP。由字线WL来选择存储单元MC的话，与电容器C的积蓄电荷对应的数据就被读出到比特线对BLT或BLN上。
均衡电路10是与比特线对BLT、BLN连接，按照DRAM的动作状态对比特线对BLT、BLN的电位进行平均化，使各自保持为基准电位，为此进行预充电动作的电路。还有，电流限制电路11是用于把经由均衡电路10向比特线对BLT、BLN流动的电流的大小限制在给定的限制电流的范围内的电路。此电流限制电路11，如图1所示，担负着在比特线BLT或BLN和字线WL的短路缺陷14产生了的状况下抑制漏泄电流的增大的作用。关于均衡电路10和电流限制电路11的构成的详细情况后述。
开关电路12是用于切换比特对线BLT、BLN和读出放大器电路13之间的连接的电路，构成为，设置了与比特线BLT、BLN分别连接的2个NMOS晶体管，两者的栅极上施加控制信号SH。图1的构成，以所谓共用读出放大器方式为前提，因而按照控制信号SH对读出放大器13和比特线对BLT、BLN连接了的状态和分离了的状态中的任意一种进行控制。读出放大器13检出、放大一对比特线BLT、BLN上产生的微小的电位差。据此就能读出由字线WL选择了的任意的存储单元MC的数据。
另外，图1中省略了，不过，一般在与共用读出放大器方式对应的构成中，不但在读出放大器13的左侧，而且在右侧也以对称性的配置而设置开关电路12、均衡电路10。并且，使得按照控制信号SH在读出放大器13的左侧或右侧连接比特线对BLT、BLN而控制开关电路12，在该状态下控制读出、写入的动作。
还有，图1中只图示了1组比特线对BLT、BLN，实际上是排列配置很多图1的比特线对BLT、BLN来构成整个存储器阵列。一般在存储器阵列中采用冗长构成，除了通常的存储单元MC之外，还有用于置换不良单元的冗长单元，因而需要在与图1相同的构成中设置冗长单元用的电路。例如，在由于上述短路缺陷14，存储单元MC的读写变为不良的场合，成为对象的比特线对BLT、BLN及对应的电路部分就要由为冗长单元所设置的比特线对BLT、BLN及对应的电路部分来置换。
其次，图2是表示在图1的要部构成中包含均衡电路10和电流限制电路11在内的电路部分的具体构成的图。图2所示的均衡电路10由各自的栅极与控制信号EQ共同连接的3个NMOS晶体管101、102、103构成。NMOS晶体管101连接在一方比特线BLT和另一方比特线BLN之间。NMOS晶体管102、103中，各自的一端在节点N1连接，并且一方比特线BLT与MMOS晶体管102的另一端连接，另一方比特线BLN与NMOS晶体管103的另一端连接。
在均衡电路10动作之际，控制信号EQ为高电平时，3个NMOS晶体管101～103成为导通状态，能由从电流限制电路11通过节点N1而流动的电流，经由NMOS晶体管102、103对比特线对BLT、BLN进行预充电。此时，由于NMOS晶体管101，比特线BLT、BLN成为短路了的状态，因而两者保持同电位。
电流限制电路11包含由PMOS晶体管TP1(本发明的第1PMOS晶体管)构成的电流限制元件16和产生作为向PMOS晶体管TP1供给的栅极电压的电压V1的栅极电压产生电路15。在PMOS晶体管TP1中，比特线预充电电压VHB施加在源极上，从栅极电压产生电路15供给的电压V1施加在栅极上，上述节点N1与漏极连接。还有，在DRAM中对形成PMOS晶体管TP1的N阱施加了反馈偏置用的电压VPP。
另外，图2中各表示了1个栅极电压产生电路15和电流限制元件16，不过，在实际的DRAM的构成中，1个栅极电压产生电路15与很多电流限制元件16连接。
经由PMOS晶体管TP1的漏极流向均衡电路10的电流被限制在给定的限制电流的范围内。在此场合，限制电流的大小变得适合于PMOS晶体管TP1的亚域值特性，不过，如上所述，需要抑制PMOS晶体管TP1的阈值电压Vtp的变动的影响。在本实施方式中，假定是PMOS晶体管TP1的阈值电压Vtp变动的场合，由栅极电压产生电路15的动作来适当控制电压V1。据此就能保持PMOS晶体管TP1中的限制电流为一定。以下，说明基于栅极电压产生电路15的构成及动作就可在电流限制电路11中保持一定的限制电流。
关于图2的栅极电压产生电路15的构成，有多个实施例。首先，关于栅极电压产生电路15的第1实施例，基于图3的构成来说明。如图3所示，第1实施例的栅极电压产生电路15包含以下部分而构成：对按与基准电压VREF1的关系所决定的电压V1的电平进行检测的电平检测电路20；产生电平比比特线预充电电压VHB高的基准电压VREF1的基准电压源21；作为由多级连接的环状的反相器组成的振荡电路的环形振荡器22；以及通过以环形振荡器22的振荡输出为基础的充电泵送动作来产生电压V1的充电泵23。
在上述构成中，电平检测电路20由电阻R1及PMOS晶体管TP2(本发明的第2PMOS晶体管)在作为中间节点的节点N2连接而成的串联电路和比较器30构成。电阻R1连接在基准电压源21的输出侧和节点N2之间。PMOS晶体管TP2中，源极与节点N2连接，短路了的漏极·栅极连接到充电泵23的输出侧。比较器30中，正侧输入端子与节点N2连接，比特线预充电电压VHB施加在负侧输入端子上。对在DRAM中形成PMOS晶体管TP2的N阱施加反馈偏置用的电压VPP。
在电平检测电路20中，作为比较器30的检测输出的信号ENABLE的电平按照比较器30的正侧输入端子和负侧输入端子的大小关系而变化。节点N2的电压电平上升，变得比比特线预充电电压VHB高的话，信号ENABLE就变成高电平。另一方面，节点N2的电压电平下降，变得比比特线预充电电压VHB低的话，信号ENABLE就变成低电平。并且，信号ENABLE为高电平时，环形振荡器22和充电泵23被激活，使电压V1向降低方向变化。另一方面，信号ENABLE为低电平时，环形振荡器22和充电泵23成为非激活状态，动作停止，由于来自电平检测电路20的电流，电压V1向上升方向变化。
在图3构成中，把节点N2的电压表示为V(N2)的话，流过电阻R1的电流I1如下。
I1＝(VREF1-V(N2))/R1        (1)，
此处，施以反馈，使得比较器30的正侧输入端子和负侧输入端子成为同电平，把电压V(N2)控制得与比特线预充电电压VHB同电平，因而(1)式的电流I1可以表示为
I1＝(VREF1-VHB)/R1          (2)。
此电流I1与流过PMOS晶体管TP2的漏极电流大致一致。例如，基准电压VREF设定为1.6V，比特线预充电电压VHB设定为0.6V。
另一方面，PMOS晶体管TP2的栅极·源极间电压VGS可以表示为
VGS＝V1-V(N2)＝V1-VHB    (3)。
如上所述，|IDS|＝1μA时的VGS定义为阈值电压Vtp，为|IDS|＝I1，因而基于(2)式来设定电阻R1，使得满足
(VREF1-VHB)/R1＝1μA    (4)
即可。在此状态下，PMOS晶体管TP2中的栅极·源极间电压VGS与阈值电压Vtp一致，因而根据(3)式可以导出
V1＝VHB+Vtp             (5)。
图4是表示在基于第1实施例的栅极电压产生电路15的构成来控制电压V1的状况下图2的PMOS晶体管TP1的亚域值特性的图。此处，为了与图11进行比较，作为阈值电压Vtp的变动，假定图11所示的3种特性C1、C2、C3，设定为VHB＝0.6V。图表的纵轴以绝对值|IDS|的对数来表示，横轴以栅极·源极间电压VGS及电压V1两者来表示。
首先，与Vtp＝-1.0V对应的特性C1上的动作点B1与图11的动作点A1一致。此处，考虑以动作点B1为基准，阈值电压Vtp的绝对值减小，移至特性C2上(Vtp＝-0.9V)的场合。在此场合，电压V0与成为固定的图11不同，与PMOS晶体管TP2的阈值电压Vtp的绝对值一样，PMOS晶体管TP1的阈值电压Vtp也会减小，因而电压V1基于(5)式而向上升方向变化。具体而言，在V1＝-0.4V的状态下，阈值电压Vtp变为-0.9V时，按其上升幅度(绝对值的减小幅度)的0.1V，电压V1也会上升，成为V1＝-0.3V，移动到动作点B2。从图4可知，在动作点B2，与动作点B1一样，保持|IDS|＝1.0μA。
其次，在以动作点B1为基准，阈值电压Vtp的绝对值增大，移至特性C3的场合(Vtp＝-1.1V)，也可以同样来考虑。即，由于PMOS晶体管TP2的阈值电压Vtp的绝对值增大，电压V1基于(5)式向降低方向变化。具体而言，在V1＝-0.4V的状态下，阈值电压Vtp变为-1.1V时，按其降低幅(绝对值的增大幅度)的0.1V，电压V1也会下降，成为V1＝-0.5V，移动到动作点B3。从图4可知，在动作点B3，与动作点B1、B2一样，保持|IDS|＝1.0μA。
图5中以图表来表示在PMOS晶体管TP1中阈值电压Vtp变动了时反映了上述特性的电压V1和限制电流的变化。如图5所示，电压V1通过栅极电压产生电路15的动作，追随阈值电压Vtp的变动而变化。与此相对，即使阈值电压Vtp变动了，由漏极电流IDS决定的限制电流也常保持一定。另外，图5的特性是一个例子，可以通过变更设计条件来调整图5的电压V1、限制电流的值。
此处，在PMOS晶体管TP2的特性与PMOS晶体管TP1的特性不同的场合，就不能保证图5所示的特性，所以预先使两者的制造工艺、动作特性相同是重要的。因而，优选的是构成为，以相同的制造工艺且相同的形状来形成PMOS晶体管TP1、TP2，并且使其反馈偏置用的电压VPP相同，从而使其阈值电压Vtp的变动一致。
其次，图6是表示图3的栅极电压产生电路15中包含的环形振荡器22和充电泵23的具体例的图。图6所示的环形振荡器22是把1个NAND电路201和多个反相器202按环状多级连接而构成的。在NAND电路201中，上述信号ENABLE输入到一方端子，并且环形振荡器22的振荡输出反馈到另一方输入端子。反相器202以偶数级连接时与NAND电路201合起来成为奇数级的连接，因而在环形振荡器22中产生给定频率的自激振荡。还可以看出，环形振荡器22中的自激振荡只在信号ENABLE为高电平时才有可能。
图6所示的充电泵23由反相器203、电容204、2个NMOS晶体管205、206构成。环形振荡器22的振荡输出向充电泵23的反相器203输入，通过NMOS晶体管205、206，对电容204进行充放电。按照振荡输出的电平，NMOS晶体管205、206反复交替导通、截止，从而进行泵送动作，使电压V1的电平慢慢下降地进行动作。
其次，基于图7的构成来说明栅极电压产生电路15的第2实施例。如图7所示，第2实施例的栅极电压产生电路15，基本构成要素与第1实施例相同，因而省略说明。另一方面，在第2实施例中，代替第1实施例中的电平检测部20的固定的电阻R1，在基准电压源21和节点N3之间连接可变电阻R2而构成了电平检测部24。作为此可变电阻R2，例如，可以在具有希望的电阻值的多个固定电阻上并联连接根据测试模式进行导通·截止的开关单元或保险丝来构成。另外，可变电阻R2不限于1个，也可以串联连接多个可变电阻而构成。
第2实施例的构成用于使电流限制电路11中的限制电流变化的场合。即，如上述(1)式所示，PMOS晶体管TP2的漏极电流在减小可变电阻R2时增加，在增大可变电阻R2时减小，因而限制电流也同样变化。第2实施例在按DRAM的测试模式等切换了限制电流的大小的状态下进行多次测试的场合有效。例如，通常是设定大的限制电流进行测试，另一方面，在以严格的条件来判定不良时设定小的限制电流进行测试，从而能稳定地判别短路缺陷14等所引起的动作。
另外，在第2实施例中，表示了能用可变电阻R2使限制电流变化的构成，不过，也可以用其他手段使限制电流变化。例如，也可以构成为，可在测试模式时切换基准电压VREF1的电平。
其次，基于图8的构成来说明栅极电压产生电路15的第3实施例。如图8所示，第3实施例的栅极电压产生电路15中，电平检测部25的构成与第1实施例的电平检测电路20不同。即，构成了在作为中间节点的节点N4连接了PMOS晶体管TP3和电阻R3而成的串联电路，连接关系与第1实施例的相反。PMOS晶体管TP3中，比特线预充电电压VHB施加在源极上，漏极·栅极与节点N4连接。对形成PMOS晶体管TP3的N阱施加反馈偏置用的电压VPP。电阻R3中，一端与节点N4连接，DRAM的基板电源VBB施加在另一端上。比较器30中，正侧输入端子与充电泵23的输出侧连接，负侧输入端子与节点N4连接。另外，PMOS晶体管TP3、比较器30的特性、环形振荡器22、充电泵23的功能与第3实施例和第1实施例的相同。
在图8的构成中，把节点N4的电压表示为V(N4)的话，PMOS晶体管TP3的栅极·源极间电压VGS可以表示为
VGS＝V(N4)-VHB         (6)。
如上所述，控制成通过向比较器30的反馈，使得电压V(N4)与电压V1为同电平，因而(6)式可以表示为
VGS＝V1-VHB            (7)。
并且可知，使|IDS|＝1μA的话，此时的VGS与阈值电压Vtp一致，因而可以从(7)式导出
V1＝VHB+Vtp            (8)，
能得到与第1实施例相同的结果。
此处，流过电阻R3的电流I3成为
I3＝(V1-VBB)/R3          (9)，
随与阈值电压Vtp联动的电压V1的变动而变化。因而，对于与电流I3对应的限制电流也需要考虑(9)式所涉及的某些变动。
图9是表示在基于第3实施例的栅极电压产生电路15的构成来控制电压V1的状况下，与图4对应的PMOS晶体管TP1的亚域值特性的图。图9所示的3种特性C1、C2、C3及图表记载的条件与图4的相同，因而省略说明。
图9的图表大致与图4的图表类似，不过，与各特性C1、C2、C3对应的3个动作点B1′、B2′、B3′有点偏离了图4的3个动作点B1、B2、B3。如上所述，这反映了限制电流由于阈值电压Vtp的影响而有些变动。可是，把图9的图表与图11的图表进行比较可知，|IDS|的变化，至少与图11的3个动作点A1、A2、A3相比，变得特别小，获得了充分的效果。
另外，在第3实施例中，与第2实施例一样，也可以代替图9的电平检测部25的固定的电阻R3，用串联连接的一个或多个可变电阻来构成。在此场合也能基于可变电阻的调整使限制电流变化。
以上，基于本实施方式具体地说明了本发明，不过，本发明不限于上述实施方式，而是可以在不越出其要旨的范围进行各种变更。在本实施方式中，说明了对作为半导体存储装置的DRAM适用本发明的场合，不过，对DRAM以外的半导体存储装置也能广泛适用本发明。还有，不限于半导体存储装置，对以限制输出电流的目的所构成的各种限制电流电路也能广泛适用本发明。
本发明不限于上述实施方式，还可以在不越出本发明的范围进行各种变更和修正。
此申请基于2005年7月11日申请的日本特愿2005-201157号，其全部内容包含在本说明书中。

Claims (11)

1.一种电流限制电路，具备：
包含源极被施加给定的电源电压，经由漏极而供给输出电流的第1PMOS晶体管，把所述输出电流的大小限制在给定的限制电流的范围内的电流限制元件；以及
通过进行反馈控制，使得在动作特性大体上与所述第1PMOS晶体管相同的第2PMOS晶体管中流过了给定的电流的状态下，所述给定的电源电压和向所述第1PMOS晶体管供给的栅极电压的差与所述第2PMOS晶体管的阈值电压一致，从而产生所述栅极电压的栅极电压产生电路。
2.根据权利要求1所述的电流限制电路，其中，所述栅极电压产生电路包含对由所述第2PMOS晶体管和电阻组成的串联电路的中间节点上的电压电平进行检测的电平检测电路，产生按照所述电平检测电路的检测输出而受到电平控制的所述栅极电压。
3.根据权利要求2所述的电流限制电路，其中，所述电平检测电路，
包含一方输入端子与所述中间节点连接并且另一方输入端子被施加了所述给定的电源电压的比较器，
所述第2PMOS晶体管的漏极及栅极被施加所述栅极电压，所述第2PMOS晶体管的源极与所述电阻连接，所述串联电路中的所述电阻侧的一端被施加电平比所述给定的电源电压高的第1固定电压。
4.根据权利要求2所述的电流限制电路，其中，所述电平检测电路，
包含一方输入端子被施加所述栅极电压并且另一方输入端子与所述中间节点连接了的比较器，
所述第2PMOS晶体管的源极被施加所述给定的电源电压，所述第2PMOS晶体管的漏极及栅极与所述电阻连接，所述串联电路中的所述电阻侧的一端被施加电平比所述栅极电压低的第2固定电压。
5.根据权利要求4所述的电流限制电路，其中，所述电阻由串联连接的一个或多个可变电阻构成。
6.一种半导体存储装置，具有在按矩阵状配置的多个比特线和多个字线的交叉部设置了的多个存储单元，具备：
与所述多个比特线中的构成互补对的比特线对连接的均衡电路；
包含源极被施加比特线预充电电压，经由漏极而向所述均衡电路供给电流的第1PMOS晶体管，把所述电流的大小限制在给定的限制电流的范围内的电流限制元件；以及
进行反馈控制，使得在工艺及动作特性大体上与所述第1PMOS晶体管相同的第2PMOS晶体管中流过了给定的电流的状态下，所述比特线预充电电压和向所述第1PMOS晶体管供给的栅极电压的差与所述第2PMOS晶体管的阈值电压一致，从而产生所述栅极电压的栅极电压产生电路。
7.根据权利要求6所述的半导体存储装置，其中，所述栅极电压产生电路包含对由所述第2PMOS晶体管和电阻组成的串联电路的中间节点上的电压电平进行检测的电平检测电路，产生按照所述电平检测电路的检测输出而受到电平控制的所述栅极电压。
8.根据权利要求6或7所述的半导体存储装置，其中，对形成所述第1PMOS晶体管的N阱和形成所述第2PMOS晶体管的N阱，施加彼此大体上相同的反馈偏置用的电压。
9.根据权利要求6所述的半导体存储装置，其中，所述栅极电压产生电路包含以下部分而构成：振荡动作按照所述电平检测电路的检测输出而受到控制的环形振荡器；以及通过以所述环形振荡器的振荡输出为基础的充电泵送动作而产生所述栅极电压的充电泵。
10.根据权利要求6所述的半导体存储装置，其中，所述栅极电压产生电路可以多阶段地切换所述限制电流的大小。
11.根据权利要求10所述的半导体存储装置，其中，具有用于置换所述多个存储单元中出现了的不良单元的冗长单元，多阶段地切换所述限制电流的大小，执行对所述存储单元的测试动作，基于测试结果，进行向所述冗长单元的置换。
CNB2006101019091A 2005-07-11 2006-07-11 电流限制电路及半导体存储装置 Active CN100533591C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005201157A JP4927356B2 (ja) 2005-07-11 2005-07-11 半導体装置
JP2005201157 2005-07-11

Publications (2)

Publication Number Publication Date
CN1897155A true CN1897155A (zh) 2007-01-17
CN100533591C CN100533591C (zh) 2009-08-26

Family

ID=37609635

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101019091A Active CN100533591C (zh) 2005-07-11 2006-07-11 电流限制电路及半导体存储装置

Country Status (6)

Country Link
US (2) US7633820B2 (zh)
JP (1) JP4927356B2 (zh)
KR (1) KR100842696B1 (zh)
CN (1) CN100533591C (zh)
DE (1) DE102006031862B4 (zh)
TW (1) TW200710847A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102119424A (zh) * 2009-04-15 2011-07-06 松下电器产业株式会社 电阻变化型非易失性存储装置
CN110164349A (zh) * 2018-02-16 2019-08-23 株式会社东芝 驱动器电路

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4927356B2 (ja) * 2005-07-11 2012-05-09 エルピーダメモリ株式会社 半導体装置
US7532448B2 (en) * 2006-10-13 2009-05-12 Advanced Analogic Technologies, Inc. Current limit detector
US7957116B2 (en) 2006-10-13 2011-06-07 Advanced Analogic Technologies, Inc. System and method for detection of multiple current limits
US7672107B2 (en) * 2006-10-13 2010-03-02 Advanced Analogic Technologies, Inc. Current limit control with current limit detector
US7576525B2 (en) * 2006-10-21 2009-08-18 Advanced Analogic Technologies, Inc. Supply power control with soft start
US7697354B2 (en) * 2007-05-30 2010-04-13 Qimonda Ag Integrated circuit memory device responsive to word line/bit line short-circuit
TW200943293A (en) * 2008-04-08 2009-10-16 Nanya Technology Corp Method for suppressing current leakage in memory
US7869258B2 (en) * 2008-06-27 2011-01-11 Sandisk 3D, Llc Reverse set with current limit for non-volatile storage
KR100968468B1 (ko) 2008-12-30 2010-07-07 주식회사 하이닉스반도체 비트라인 프리차지 회로 및 이를 이용하는 반도체 메모리 장치
KR20120063136A (ko) 2010-12-07 2012-06-15 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 구동방법
JP2014126947A (ja) * 2012-12-25 2014-07-07 Toshiba Corp 半導体装置
KR101351906B1 (ko) * 2013-09-10 2014-01-20 (주)비엔씨넷 실리콘 콘덴서 마이크로폰
DE102016104987B4 (de) * 2016-03-17 2024-05-23 Infineon Technologies Ag Speicheranordnung und Verfahren zum Lesen einer Speicherzelle eines Speichers
JP6535784B1 (ja) * 2018-04-25 2019-06-26 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60103827A (ja) * 1983-11-11 1985-06-08 Fujitsu Ltd 電圧変換回路
KR880008330A (ko) * 1986-12-30 1988-08-30 강진구 스테이틱 램의 프리차아지 시스템
JPH0229989A (ja) * 1988-07-19 1990-01-31 Mitsubishi Electric Corp ダイナミックランダムアクセスメモリ装置
US5337270A (en) * 1991-08-26 1994-08-09 Nec Corporation Semiconductor dynamic memory
JPH06139779A (ja) * 1992-10-29 1994-05-20 Toshiba Corp 基板バイアス回路
JPH0757466A (ja) * 1993-08-12 1995-03-03 Toshiba Corp 半導体集積回路
US5481500A (en) * 1994-07-22 1996-01-02 International Business Machines Corporation Precharged bit decoder and sense amplifier with integrated latch usable in pipelined memories
JP3337564B2 (ja) * 1994-09-16 2002-10-21 松下電器産業株式会社 半導体記憶装置
US5499211A (en) * 1995-03-13 1996-03-12 International Business Machines Corporation Bit-line precharge current limiter for CMOS dynamic memories
JP3782227B2 (ja) * 1997-03-11 2006-06-07 株式会社東芝 半導体記憶装置
JP3505373B2 (ja) 1997-11-14 2004-03-08 株式会社東芝 半導体記憶装置
US6046924A (en) * 1998-06-19 2000-04-04 Kabushiki Kaisha Toshiba Semiconductor memory device having a sense amplifier region formed in a triple-well structure
KR100307526B1 (ko) * 1998-12-07 2001-10-20 김영환 첨두전류제한회로
JP2000182374A (ja) 1998-12-17 2000-06-30 Toshiba Corp ダイナミック型半導体メモリ
JP3905999B2 (ja) * 1999-09-03 2007-04-18 株式会社東芝 半導体記憶装置
US6563746B2 (en) * 1999-11-09 2003-05-13 Fujitsu Limited Circuit for entering/exiting semiconductor memory device into/from low power consumption mode and method of controlling internal circuit at low power consumption mode
JP4149637B2 (ja) * 2000-05-25 2008-09-10 株式会社東芝 半導体装置
JP2002032990A (ja) 2000-07-17 2002-01-31 Mitsubishi Electric Corp 半導体記憶装置
JP3555680B2 (ja) * 2000-11-29 2004-08-18 関西日本電気株式会社 半導体装置
JP2002208298A (ja) * 2001-01-10 2002-07-26 Mitsubishi Electric Corp 半導体記憶装置
JP2003197913A (ja) * 2001-12-26 2003-07-11 Nec Electronics Corp 半導体集積回路
JP3960848B2 (ja) * 2002-04-17 2007-08-15 株式会社ルネサステクノロジ 電位発生回路
JP3983612B2 (ja) * 2002-07-08 2007-09-26 ローム株式会社 電流制限機能付き安定化電源装置
KR100488542B1 (ko) * 2002-10-21 2005-05-11 삼성전자주식회사 비트라인 프리차아지 타임을 개선한 반도체 메모리 장치
US6952091B2 (en) * 2002-12-10 2005-10-04 Stmicroelectronics Pvt. Ltd. Integrated low dropout linear voltage regulator with improved current limiting
US7392339B2 (en) * 2003-12-10 2008-06-24 Intel Corporation Partial bank DRAM precharge
JP4401178B2 (ja) * 2004-01-27 2010-01-20 Ｎｅｃエレクトロニクス株式会社 出力トランジスタの電流制限回路
JP4927356B2 (ja) * 2005-07-11 2012-05-09 エルピーダメモリ株式会社 半導体装置
KR100604947B1 (ko) * 2005-08-17 2006-07-31 삼성전자주식회사 고속 메모리 장치에 채용되는 이퀄라이저 및 데이터 라인센스앰프의 배치 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102119424A (zh) * 2009-04-15 2011-07-06 松下电器产业株式会社 电阻变化型非易失性存储装置
US8441837B2 (en) 2009-04-15 2013-05-14 Panasonic Corporation Variable resistance nonvolatile memory device
CN102119424B (zh) * 2009-04-15 2014-03-26 松下电器产业株式会社 电阻变化型非易失性存储装置
CN110164349A (zh) * 2018-02-16 2019-08-23 株式会社东芝 驱动器电路

Also Published As

Publication number Publication date
KR20070007739A (ko) 2007-01-16
TWI343576B (zh) 2011-06-11
JP4927356B2 (ja) 2012-05-09
US8354877B2 (en) 2013-01-15
KR100842696B1 (ko) 2008-07-01
CN100533591C (zh) 2009-08-26
US20100039171A1 (en) 2010-02-18
JP2007018636A (ja) 2007-01-25
US20070008795A1 (en) 2007-01-11
TW200710847A (en) 2007-03-16
US7633820B2 (en) 2009-12-15
DE102006031862A1 (de) 2007-03-01
DE102006031862B4 (de) 2011-07-07

Similar Documents

Publication Publication Date Title
CN1897155A (zh) 电流限制电路及半导体存储装置
CN1200433C (zh) 非易失存储器高速读出用基准单元
US6937088B2 (en) Potential generating circuit capable of correctly controlling output potential
US8068369B2 (en) Sense amplifier circuit and semiconductor memory device
CN1649026A (zh) 半导体存储装置
CN1889188A (zh) 电压供应电路和半导体存储器
CN1655281A (zh) 偏置电压施加电路和半导体存储装置
CN1252732C (zh) 半导体集成电路器件
US20160042794A1 (en) Level shifter and decoder for memory
JP2012164385A (ja) 半導体記憶装置
US6498760B2 (en) Semiconductor device having test mode
CN1405888A (zh) 恒定电压产生电路及半导体存储器件
CN1245721C (zh) 半导体存储装置的数据读出及数据写入方法和驱动方法
CN1758373A (zh) 半导体存储装置
CN1905062A (zh) 铁电存储装置
US8553487B2 (en) Internal power supply circuit, semiconductor device, and manufacturing method of semiconductor device
US9054654B2 (en) Differential amplifier circuit having plural current mirror circuits
CN1832021A (zh) 半导体装置
WO2022012200A1 (zh) 反熔丝存储单元状态检测电路及存储器
US8023356B2 (en) Voltage level comparison circuit of semiconductor memory apparatus, voltage adjustment circuit using voltage level comparison circuit, and semiconductor memory apparatus using the same
CN109346118B (zh) 用于sonos单元的灵敏放大器电路
CN102682844A (zh) 复制电路及其应用
KR100922885B1 (ko) 내부전압 발생회로
KR100850276B1 (ko) 반도체 장치에 적합한 내부전원전압 발생회로
KR101270754B1 (ko) 클럭 발생기

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: MICRON TECHNOLOGY, INC.

Free format text: FORMER OWNER: NIHITATSU MEMORY CO., LTD.

Effective date: 20140512

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20140512

Address after: Idaho

Patentee after: Micron Technology, Inc.

Address before: Tokyo, Japan

Patentee before: Nihitatsu Memory Co., Ltd.