CN1421930A

CN1421930A - 半导体集成电路装置及其制造方法

Info

Publication number: CN1421930A
Application number: CN02152792A
Authority: CN
Inventors: 内木场俊贵; 山崎裕之; 折笠宪一; 大田清人
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Nuvoton Technology Corp Japan
Priority date: 2001-11-29
Filing date: 2002-11-28
Publication date: 2003-06-04
Anticipated expiration: 2022-11-28
Also published as: CN1194411C; US6741118B2; KR100498217B1; TW200302483A; KR20030044859A; JP2003168293A; US20030098736A1

Abstract

一种半导体集成电路装置，包括：充电电路，向负电压节点输出设定的负电压；电压检测电路，当上述负电压节点的电压达到第一检测电压时产生第一检测信号，当上述负电压节点的电压达到第二检测电压时产生第二检测信号；环状振荡器，由上述第一检测信号驱动，产生驱动上述充电电路的信号；负电压升压电路，由上述的二检测信号驱动，具有接在上述负电压节点的输出端子，通过上述输出端子的输出使负电压节点的电压上升。可以使VBB电压迅速上升，通过快速地控制VBB电压提高电压的稳定度。

Description

半导体集成电路装置及其制造方法

发明领域

本发明涉及提高在负电压发生电路中产生的负电压的稳定性的半导体集成电路装置及其制造方法。

背景技术

近年来在工艺细微化的进程中针对特定的用途需要提供使用标准CMOS工艺的动态随机存储器(以下称DRAM)的混载系统LSI。

以前，在DRAM中的负电压发生电路中产生的负电压(VBB电压)被作为采用三重阱结构的存储单元的阱电压使用。可是，如前所述，由于使用了标准CMOS工艺，不用三重阱形成DRAM，所以使用平面型存储单元结构。

图11表示平面型存储单元结构。300为P型半导体基板，接在地电压VSS上。P型半导体基板300上部形成了N阱310，N阱310上部形成了高浓度N型扩散层320及高浓度P型扩散层330。通过高浓度N型扩散层320与VDD电源相接，高浓度P型扩散层330的一方与位线BL相接。栅极340为以内部降压电源VI NT为电源的地字线WL。两个高浓度P型扩散层330与栅极340构成PMOS型存取晶体管360。不与位线BL相连的高浓度P型扩散层330与接在VBB的存储单元板350构成PMOS型存储单元电容器370。

此存储单元的工作原理为，通过给字线WL即栅极340以地电压VSS，使PMOS型存储晶体管360导通，从位线BL向形成在存储单元板350下面的N阱310表面附近的沟道区注入电荷，从而完成数据的写入。

图12为此平面型存储单元构造的等效电路。

如图11及图12所示，使用了PMOS型存储晶体管360的存储单元部的阱电压，使用正电压的VDD电源，负电压的VBB电压被作为PMOS型存储单元电容器370的存储单元板的电源使用。

其次说明一下上述的使用了平面型存储单元机构的常规的半导体存储装置。图13为常规的半导体存储装置的框图。410为VBB电压发生电路；480为存储单元阵列，具有作为负载的存储单元板。VBB电压发生电路410包括：充电电路420，产生VBB电压；环状振荡器430，产生驱动充电电路420的脉冲信号；VBB电压检测电路450，产生使VBB电压反馈，激活环状振荡器430的信号(BBDOWN)；稳压发生电路460，产生VBB电压检测电路450使用的基准电压。VBB电压检测电路450由比较电压发生电路451及VBB降压用非反相放大器454构成。

比较电压发生电路451是电阻R21与电阻R22的串联电路。电阻R21的一端接在从稳压发生电路460输出的稳压VREG节点，另一端接在电阻R22的一端，同时接在输入到VBB降压用非反相放大器454的非反相输入端子的比较电压VCOMP节点。电阻R22的另一端接在VBB节点。

下面说明构成上述的半导体存储装置的工作原理。VBB降压用非反相放大器454有两个输入端子与一个输出端子。如上所述，比较电压VCOMP输入到非反相输入端子(+)，参考电压VREF(在本先有技术的例子中为地电压VSS)输入到反相输入端子(-)。所以，VCOMP电压若高于参考电压VREF即地电压VSS，则作为输出的BBDOWN节点就为逻辑“HIGH”(高)电压(以下称HIGH电压)；VCOMP电压若低于地电压VSS，则BBDOWN节点就为逻辑“LOW”(低)电压(以下称LOW电压)。

此BBDOWN电压为HIGH电压时，环状振荡器430会产生自激振荡，充电电路420接到其振荡脉冲后进行充电，从而使VBB降压。而BBDOWN电压为LOW电压时，环状振荡器430不会产生自激振荡，充电电路420会停止动作。

VCOMP电压由电阻R21与电阻R22的分压比决定，如(1)式。

VCOMP＝VBB+{R22(VREG-VBB)}/(R21+R22) (1)

VBB电压为所需电压时，通过电阻R21与电阻R22设定电阻分压比，使VCOKP电压与VREF(VSS)电压相等，就可以使VBB电压保持在所需电压上。

可是，常规的半导体存储装置，虽然可以通过启动充电电路来降低VBB电压，却没有使VBB升压的机能。原来，VBB电压被放置时会通过漏电电流等自然上升。而且VBB电压的电压控制要求不太严(例如变幅为正负50mV)，所以，只要具备VBB降压机能就够了。

可是，如前所述，将作为负电压的VBB电压使用于存储单元电容器板的电源时，VBB电压的电压控制要求十分严格(例如变幅为正负10mV)。而且，由于通常是低电平，VBB电压发生电路的负电流供给能力小，即，输出阻抗高，所以，向存储单元电容器写入数据时，存储单元板的电压会由于电容耦合而变动。由于此电容耦合使VBB电压上升时，可以通过启动充电电路使VBB电压降至设定的电压。可是，VBB电压低于设定电压时，以前的VBB电压发生电路由于没有升压的机能，所以VBB电压回到设定电压需要时间。如果在VBB电压低于设定电压的状态下读取数据，由于耦合作用读取的电压会变低，有时会读取错误的数据。

而且，上述问题不只限于半导体存储装置，提供在负电压发生电路中发生的负电压(VBB电压)的所有半导体集成电路装置都存在上述问题。

发明内容

本发明的目的为：针对上述问题，提供一种半导体集成电路装置，其装配了VBB升压电路，使VBB电压迅速上升，快速控制VBB电压，从而使电压稳定，防止误动作。

为解决上述课题，本发明的半导体集成电路装置具有：

充电电路，向负电压节点输出设定的负电压；电压检测电路，当上述负电压节点的电压达到第一检测电压时产生第一检测信号，当上述负电压节点的电压达到第二检测电压时产生第二检测信号；振荡器，由上述第一检测信号驱动，产生驱动上述充电电路的信号；负电压升压电路，由上述第二检测信号驱动，具有接在上述负电压节点的端子，通过上述输出端子的输出使上述负电压节点的电压上升。

据此结构，负电压低于第二检测电压时，电压检测电路会产生第二检测信号，此第二检测信号会使负电压升压电路向负电压节点提供电流，从而提高电压。所以，负电压低于第二检测信号时，负电压升压机能会启动。这样，通过进行迅速提高负电压的控制，可以向负载提供更加稳定的负电压，从而防止半导体集成电路装置的误动作。

可以做成上述第二检测电压低于上述第一检测电压的结构。

上述电压检测电路可以做成如下结构，即具有：第一比较电压发生电路，根据上述负电压节点的电压，输出第一比较电压与第二比较电压；参考电压发生电路，输出参考电压；第一放大器，将上述参考电压与上述第一比较电压进行比较，放大其电压差，产生第一检测信号；第二放大器，将上述参考电压与上述第二比较电压进行比较，放大其电压差，产生第二检测信号。

上述第一比较电压发生电路可以做成如下结构，即具有：第一电阻元件，一端接在稳压节点上；第二电阻元件，一端接在上述第一电阻元件的另一端子；第三电阻元件，一端接在上述第二电阻元件的另一端子上；且，上述第三电阻元件的另一端子接在上述负电压节点上。上述第二比较电压为连接上述第一电阻元件与上述第二电阻元件的节点的电压，上述第一比较电压为连接上述第二电阻元件与上述第三电阻元件的节点的电压。

上述参考电压发生电路可以做成如下结构，即具有：第四电阻元件，一端接在稳压节点上；第五电阻元件，一端接在上述第四电阻元件的另一端子上；且，上述第五电阻元件的另一端子接在地电压上。上述参考电压为连接上述第四电阻元件与上述第五电阻元件的节点的电压。

可以做成如下结构，即，上述第四电阻元件与上述第五电阻元件的阻值可变，通过改变上述第四电阻元件与上述第五电阻元件的阻值可以改变从上述参考电压发生电路输出的参考电压的电压值。

还可以做成如下结构，即，上述第一电阻元件、上述第二电阻元件、及上述第三电阻元件的阻值可变，通过改变上述第一电阻元件、上述第二电阻元件、及上述第三电阻元件的阻值可以改变从上述比较电压发生电路输出的上述第一比较电压与第二比较电压的电压值。

可以做成如下结构，即，上述第四、第五电阻元件各自包含串联的多个电阻，上述多个电阻中至少有一部分电阻各自并联连接着保险丝，通过切断上述保险丝中的至少一个，可以改变整体的阻值。

还可以做成如下结构，即，上述第一、第二、第三电阻元件各自包含串联的多个电阻，上述多个电阻中至少有一部分电阻各自并联连接着保险丝，通过切断上保险丝中的至少一个，可以改变整体的阻值。

还可以做成如下结构，即，上述参考电压发生电路具有：第四电阻元件，一端与上述稳压节点相接；第五电阻元件，一端与上述第四电阻元件的另一端子相接；且，上述第五电阻元件的另一端子与地电压相接，上述参考电压为连接上述第四电阻元件与上述第五电阻元件的节点的电压，上述第一、第二、第三、第四、及第五电阻元件中至少有一个包含串联的多个电阻，上述多个电阻中至少有一部分电阻各自并联连接着保险丝，通过切断上述保险丝中的至少一个，可以改变整体的阻值。

可以通过调整上述保险丝来设定上述多个电阻的阻值，使上述负电压呈直线变化。

上述负电压升压电路可以由具有接收上述第二检测信号的控制端子、联接在正电压电源上的端子、及与上述负电压节点连接的端子的晶体管构成。还有，上述负电压升压电路可以由具有接收上述第二检测信号的控制端子、接地端子、及与上述负电压节点连接的端子的晶体管构成。

上述第一放大器与上述第二放大器可以做成如下结构，即，各自具有第一及第二电流镜像差动放大器，构成上述第二电流镜像差动放大器的恒流源的晶体管的恒流值大于构成上述第一电流镜像差动放大器的恒流源的晶体管的恒流值。还有，上述第一放大器与上述第二放大器可以做成各自具有三级结构的电流镜像差动放大器的结构。

最好是上述第一比较电压低于上述第二比较电压。再就是使构成上述负电压升压电路的晶体管的个数随接在上述负电压节点的负载的大小而变。

再有，最好是还具有一端接在上述负电压节点上的电阻，上述电阻的另一端子接在负载上。在该结构中，还可以具有存储单元阵列，且上述负载为上述存储单元阵列的存储单元板。可以做成：上述负载的大小随所配的存储位数而变，构成上述负电压升压电路的晶体管的个数随所配的存储位数而变的结构。

还有，可以做成：上述负载的大小随上述存储单元阵列的激活组数而变，构成上述负电压升压电路的晶体管的个数随上述激活组数而变的结构。

再有，最好是做成：还具有一端接在上述电阻与上述负载的接点上的二极管，上述二极管的另一端子与地电压相接的结构。

再有，最好是做成：还具有接在上述电阻与上述负载的接点的引脚，可以通过上述引脚从外部施加电压，且可以检测上述节点电压的结构。还可以做成：上述负电压升压电路的输出节点接在连接上述电阻与上述负载的节点上，上述负电压升压电路的输出节点通过上述电阻与上述负电压节点连接的结构。

还有，可以做成如下结构，即，还具有一端接在上述负电压节点上的电阻，上述电阻的另一端子接在负载上；上述第一比较电压发生电路由第二比较电压发生电路与第三比较电压发生电路构成；上述第二比较电压发生电路具有一端接在稳压节点的第六电阻元件与一端接在上述第六电阻元件的另一端子上的第七电阻元件，上述第七电阻元件的另一端子接在上述负电压节点上；上述第三比较电压发生电路具有一端接在上述稳压节点的第八电阻元件与一端接在上述第八电阻元件的另一端子的第九电阻元件，上述第九电阻元件的另一端子接在上述电阻与上述负载的接点上。上述第一比较电压为连接上述第六电阻元件与上述第七电阻元件的节点的电压，上述第二比较电压为连接上述第八电阻元件与上述第九电阻元件的节点的电压。

此结构也可以做成如下结构，即，上述第八电阻元件与上述第九电阻元件的阻值可变，可以通过改变上述第八电阻元件与上述第九电阻元件的阻值改变从上述比较电压发生电路输出的上述第二比较电压的电压值。还可以做成如下结构，即，上述第六电阻元件与上述第七电阻元件的阻值可变，可以通过改变上述第六电阻元件与上述第七电阻元件的阻值改变从上述比较电压发生电路输出的上述第一比较电压的电压值。

最好是做成如下结构，即，上述第一检测电压的设定值与上述第二检测电压的设定值之差大于上述第一放大器偏置电压与上述第二放大器的偏置电压之和的最大值。还有，最好是在提供上述参考电压发生电路输出的参考电压节点与地电压之间插入电容。

本发明的半导体集成电路装置的制造方法是：可以通过改变上述第四电阻元件与上述第五电阻元件的阻值改变从上述参考电压发生电路输出的参考电压的电压值的半导体集成电路的制造方法。其步骤包括：

准备步骤：准备一半导体集成电路装置，该装置在上述结构的基础上，还具有一端接在上述负电压节点，另一端子接在负载的电阻，和接在连接上述电阻与上述负载的节点的引脚，可以通过上述引脚检测上述负电压节点的电压。

调整参考电压的电压值的步骤：在检查晶片时检测上述引脚的电压，通过改变上述第四电阻元件与上述第五电阻元件的阻值调整从上述数参考电压发生电路输出的参考电压的电压值。

还有，可以通过改变上述的第一电阻元件、上述第二电阻元件、及上述第三电阻元件的阻值改变从上述比较电压发生电路输出的上述第一比较电压与第二比较电压的电压值的半导体集成电路装置可以用以下方法制作。即，其步骤包括：

准备步骤：准备一半导体集成电路装置，该装置在上述结构的基础上，还具有一端接在上述负电压节点另一端子接在负载的电阻，和接在上述电阻与上述负载的接点的引脚，可以通过上述引脚检测上述负电压节点的电压。

调整比较电压的电压值的步骤：在检查晶片时检测上述引脚的电压，通过改变上述第一电阻元件、上述第二电阻元件、及上述第三电阻元件的阻值调整从上述数参考电压发生电路输出的上述第一比较电压与上述第二比较电压的电压值。

本发明的其它半导体集成电路装置可以做成如下结构，即，具有：充电电路，向输出电压节点输出设定的输出电压；电压检测电路，当上述输出电压节点的电压达到第一检测电压时产生生第一检测信号，当上述输出电压节点的电压达到第二检测电压时产生第二检测信号；振荡器，由上述第一检测信号驱动，产生驱动上述充电电路的信号；输出电压转换电路，由上述第二检测信号驱动，具有接在上述输出电压节点的端子，通过从上述输出端子的输出，将上述输出电压节点的电压转换成与上述充电电路的驱动方向相反的电压。

按此结构，若充电电路的输出电压达到第二检测电压，电压检测电路就会产生第二检测信号，根据第二检测信号，输出电压转换电路就会将输出电压节点的电压转换成与充电电路的驱动方向相反的电压。这样，即使充电电路的输出电压超过需要值，也会通过迅速的反向电压转换控制，向负载提供十分稳定的输出电压，防止半导体集成电路的误动作。

附图说明

图1是本发明的第一实施方案的半导体存储装置的示意框图；

图2是图1的半导体存储装置的工作波形图；

图3是本发明实施方案的构成半导体存储装置的VBB电压升压电路的其它结构的例子的电路图；

图4是本发明实施方案的构成半导体存储装置的具有一级结构的电流镜像差动放大器的非反向放大器的电路图；

图5是本发明实施方案的构成半导体存储装置的具有三级结构的电流镜像差动放大器的非反向放大器的电路图；

图6是本发明的实施方案的构成半导体存储装置的VBB电压升压电路的其它结构例子的电路图；

图7是本发明的实施方案的构成半导体存储装置的可变电阻结构的例子的示意图；

图8是本发明的第二实施方案的半导体存储装置示意框图；

图9是图8的半导体存储装置的工作波形图；

图10是本发明的第三实施方案的半导体存储装置的示意框图；

图11是半导体存储装置的存储单元部的剖面图；

图12是图11的存储单元部的等效电路；

图13是常规的半导体存储装置存储装置的示意框图；

实施方案

下面用几种实施方案说明一下本发明。虽然各种实施方案都以半导体储存装置为例，但本发明适用于提供在负电压发生电路中产生的负电压(VBB电压)的所有半导体集成电路。

第一实施方案

图1为本发明的第一实施方案的半导体存储装置的框图。在图1中，10为VBB电压发生电路，VBB电压发生电路10的输出节点分别接在：作为负载的具有存储单元板的存储单元阵列80；引脚90，用于从DRAM外部提供VBB电压，或模拟由VBB电压发生电路10产生的VBB电压；以及保护二极管95。

VBB电压发生电路10包括：充电电路20，产生VBB电压；环状振荡器30，产生驱动充电电路的脉冲信号；VBB电压升压电路40，输出接在VBB节点，使VBB升压；VBB电压检测电路50，接在VBB节点，产生激活环状振荡器30与VBB升压电路40的信号；稳压发生电路60，产生VBB电压检测电路50的基准电压；电阻70，接在充电电路20的输出节点。

VBB电压检测电路50包括：比较电压发生电路51，参考电压发生电路52，VBB升压用非反向放大器53，VBB降压用非反向放大器54，电容C1。

比较电压发生电路51由电阻R1、电阻R2、及电阻R3的串联电路构成。电阻R1的一端接在从稳压发生电路60输出的稳压VREG节点，另一端接在电阻R2的一端，同时接在输入到VBB升压用非反向放大器53的非反向输入端子(+)的比较电压VCOMPH节点。电阻R2的另一端接在电阻R3的一端，同时接在输入到VBB降压用非反向放大器54的非反向输入端子(+)的比较电压VCOMPL节点。电阻R3的另一端接在VBB节点上。

参考电压发生电路52由电阻R4、及电阻R5的串联电路构成。电阻R4的一端接在从稳压发生电路60输出的稳压VREG节点，另一端接在电阻R5的一端同时接在输入到VBB升压用非反向放大器53的反向输入端子(-)及VBB降压用非反向放大器54的反向输入端子(-)的参考电压VREF节点。电阻R5的另一端接在地电压VSS节点。还有，在参考电压VREF节点与地电压VSS之间连接电容C1。

下面说明一下构成上述结构的第一实施方案的半导体存储装置的工作原理。

VBB降压用非反向放大器54具有两个输入端子和一个输出端子。上述比较电压VCOMPL输入到非反向输入端子(+)，参考电压VREF输入到反向输入端子(-)。VCOMPL电压若高于参考电压VREF则作为输出的BBDOWN节点为HIGH电压，VCOMPL电压若低于参考电压VREF则BBDOWN节点为LOW电压。

此BBDOWN电压为HIGH电压时，环状振荡器30会产生自激振荡，接收到其振荡脉冲后充电电路20会进行充电，从而降低VBB电压。而BBDOWN电压为LOW电压时环状振荡器30不产生自激振荡，充电电路20停止动作。

VBB升压用非反向放大器53具有两个输入端子和一个输出端子。上述比较电压VCOMPH输入到非反向输入端子(+)，参考电压VREF输入到反向输入端子(-)。若VCOMPH电压高于参考电压VREF，作为输出的NBBUP节点为HIGH电压，若VCOMPH电压低于参考电压VREF，则NBBUP节点为LOW电压。

此NBBUP节点为LOW电压时，构成VBB升压电路40的PMOS晶体管会导通，电流从VDD电源流进VBB节点，从而使VBB电压提高。而NBBUP节点为HIGH电压时，构成VBB升压电路40的PMOS晶体管会截止，VBB电压不会升高。

VCOMPH的电压由电阻R1、电阻R2及电阻R3的分压比决定，如(2)式

VCOMPH＝VBB+{(R2+R3)X(VREG-VBB)}/(R1+R2+R3) (2)

VCOMPL的电压由电阻R1、电阻R2及电阻R3的分压比决定，如(3)式

VCOMPL＝VBB+(R3(VREG-VBB))/(R1+R2+R3) (3)

VREF电压由电阻R4与电阻R5的分压比决定，如(4)式

VREF＝(R5xVREG)/(R4+R5) (4)

此时，若设VCOMPH与VREF平衡的VBB电压也就是使VBB升压的检测电压为VBBUP，则如(5)式

VBBUP＝{R5xR1-R4(R2+R3)}VREG/(R1(R4+R5)) (5)

还有，若设VCOMPL与VREF平衡的VBB电压也就是使电路通过充电降低电压的检测电压为VBBDN，则如(6)式

VBBDN＝{R5(R1+R2)-R3x R4}VREG/{(R1+R2)(R4+R5)} (6)

总而言之，当VBB电压高于检测电压VBBDN时，需要降低VBB电压，从而通过启动充电电路20来降低VBB电压；当VBB电压低于检测电压VBBUP时，需要提高VBB电压，从而启动VBB升压电路40来提高VBB电压。

下面，参照图2对此进行说明。

图2的上段为NBBUP波形，中段为BBDOWN波形，下段为VBB电压波形。横轴表示时间，纵轴表示电压。

如前所述，当VBB电压高于检测电压VBBDN时，BBDOWN为HIGH电压，环状振荡器产生自激振荡，启动充电电路20从而使VBB电压下降。而VBB电压低于检测电压VBBDN时，BBDOWN为LOW电压，充电电路20停止动作，VBB电压会因漏电电流而缓缓上升。当VBB电压再次高于检测电压VBBDN时，BBDOWN成为HIGH电压，充电电路20动作，从而降低VBB电压。通过上述一系列的动作把VBB电压控制在设定的电压上。

此时，从VBB电压越过检测电压VBBDN(VBBUP也一样)的瞬间至BBDOWN(NBBUP也一样)实际成为HIGH或LOW电压需要些许延迟时间，这是因为，VBB电压检测电路产生延迟时间所造成的。

图2中的①表示由于写入数据时的电容耦合，VBB电压开始大幅度降低的瞬间。此时，常规的VBB电压发生电路在VBB电压大幅度下降时，由于没有使VBB升压的机构，所以如点划线2所示，有时VBB电压会脱离变动允许范围。若要VBB电压返回变动允许范围内，只有等得因漏电电流的自然上升，所以，在如t所示的长时间内，VBB电压可能下降到在变动允许范围以下。所以，在读取数据时由于数据的电压因电容耦而变低，会产生所需的数据不能被读出的误动作。

此时，本发明如图2所示，若VBB电压低于检测电压VBBUP电压，则如前所述，NBBUP成为LOW电压，由PMOS晶体管构成的VBB升压电路被激活，电流从VDD电源流向VBB节点，VBB电压会如实线所示迅速上升。所以，VBB电压不会超出变动允许范围，会迅速地回到设定电压附近，VBB电压会稳定，数据的写入与读取不会出现误动作。

如上所述，基于两个互相不同的比较电压VCOMPL与VCOMPH，设定两个检测电压VBBDN与VBBUP，来控制VBB电压，使其稳定。

此时，若使两个比较电压VCOMPL与VCOMPH电压相等，即让VBB升压与VBB降压的检测电压相等时，则VBB电压从高于检测电压的电压降至检测电压时，充电电路会经过些许延迟时间后停止工作，与VBB停止降压的同时，VBB升压电路会被启动，VBB电压开始上升。当VBB电压再次高过检测电压时，经过些许延迟时间后，VBB升压电路会停止工作，充电电路会被启动，VBB电压开始下降。这样，用一个检测电压进行控制，在理论上也可以控制VBB电压。

可是，由于制造工艺的原因，晶体管的规格与阈值电压有偏差，所以，VBB电压发生用与VBB升压用的非反向放大器的特性也存在偏差。所以，实效的检测电压会偏移，VBB电压的振幅波动变大。即，VBB电压的稳定性可能比期望的要差。还有，如前所述，由于从VBB电压检测电路检测VBB电压的变化至实际升压与降压需要些许延迟时间，VBB电压提高电路与充电电路有时会同时启动，所以存在耗电增多的缺点。

所以，鉴于工艺偏差与VBB电压检测电路等产生的延迟时间，应该利用不同的两个比较电压，设定最佳的两个比较电压。这样，可以提供稳定的VBB电压而且可以控制浪费电能。设定此最佳的两个检测电压可以根据前式(5)、式(6)设定可变电阻R1至R5，使检测电压VBBDN与VBBUP的设定电压的电位差大于由于VBB升压用、降压用的两个放大器的工艺偏差而产生的实际检测电压偏差的最大值。

其次，图3显示了VBB升压电路40的其它结构例子。图3所示的VBB升压电路41包括：反向器INV1，被输入作为输入信号的NBBUP；NMOS晶体管41a，反向器INV1的输出输入到其栅极端子。漏极端子接在地电压VSS，源极端子接在VBB节点。所以，当VBB电压低于VBBUP电压时，NBBUP信号为LOW电压，由反向器INV1变为HIGH电压，在NMOS晶体管41a的栅极端子施加HIGH电压。因此，NMOS晶体管41a会导通，电流从地电压VSS流向VBB节点，VBB电压上升。如此，用以地电压VSS为电源的NMOS晶体管41a构成VBB电压升压电路41，与用VDD为电源的PMOS晶体管构成的VBB升压电路40相比，向VBB节点提供电流的能力会减小，VBB升压速度会变慢，但由于以地电压为电源，因而可以减少耗电。还有，可以用VDD电源等电压高于地电压VSS的电源作为VBB升压电路41的NMOS晶体管的41a的电源。下面参照图4说明一下构成VBB升压用非反向放大器53与VBB降压用非反向放大器54的放大器。55为电流镜像差动放大器，INV2为反向器。Q1、Q2、Q3为PMOS晶体管，负载器件Q4、Q5为NMOS电流镜像器。设定了偏压点，使Q1至Q5的所有晶体管都在饱和状态。还有，Q2与Q3的规格相等，Q4与Q5的规格也相等。PMOS晶体管Q1，其源极端子连接VDD电源，栅极端子连接地电压VSS，漏极端子连接Q2及Q3的源极端子，成为恒流源。

PMOS晶体管Q2的栅极端子接参考电压VREF，PMOS晶体管Q3的栅极端子接比较电压VCOMPH(或VCOML)。此输入到POMS晶体管Q2与Q3的栅极端子的两个信号的电压差被放大，其放大结果被输入到差动放大器的输出节点AMPOUT。再接在根据AMPOT输出电压的振幅范围调整转换电压的反向器INV2，使INV2的输出端子OUT成为构成VBB升压用非反向放大器53或VBB降压用非反向放大器54的放大器的输出。

下面说明一下工作原理。例如比较电压VCOMPH(或VCOML)低于参考电压VREF，则从恒流源Q1流出的电流大多流到Q3、Q5的支路上，AMPOUT的电位上升，成为HIGH电压，反向器INV2的输出端子OUT为LOW电压。而比较电压VCOMPH(或VCOML)高于参考电压VREF时，从恒流源Q1流出的电流大多流到Q2、Q4的支路上，AMPOUT的电位下降，成为LOW电压，反向器INV2的输出端子OUT为HIGH电压。用上述结构，将参考电压VREF与比较电压VCOMPH(或VCOML)的电位差放大，将其结果输入到输出端子OUT。还有，如前所述，参考电压VREF与比较电压VCOMPH(或VCOML)之间产生电位差时，将其结果输入到输出端子OUT需要些许延迟时间。这所谓的放大器的反应时间，可以通过构成恒流源的Q1晶体管的规格调整。即，Q1晶体管的规格大，则因为恒电流变大，所以反应时间变快。而Q1晶体管的规格小，则因为恒电流变小，所以反应时间变慢。

利用此原理，使构成VBB升压用非反向放大器53及VBB降压用非反向放大器54的放大器Q1晶体管的规格不同，则因恒流量不同，所以可以将VBB升压用非反向放大器53与VBB降压用非反向放大器54的反应时间设定为不同的值。此时，可以使VBB升压用非反向放大器53的Q1晶体管的规格大于VBB降压用非反向放大器54的Q1晶体管的规格，通过加大电流缩短反应时间。因此，由于VBB升压用非反向放大器53的输出信号NBBUP的反应速度加快，当VBB电压写入数据时因电容耦合而从设定电压大幅度下跌时可以迅速使VBB升压。因此，可以使VBB电压的负方向跌落减小，VBB电压更加稳定，从而防止误动作。

图5为构成VBB升压非反向用放大器53与VBB降压用非反向放大器54的放大器结构的另一例子。此结构为设置了3级相同的电流镜像差动放大器的电路。

55a、55b、55c分别为电流镜像差动放大器。Q1a、Q1b、Q1c、Q2a、Q2b、Q2c、Q3a、Q3b、Q3c为PMOS晶体管，负载器件Q4a、Q5a、Q4b、Q5b、Q4c、Q5c为NMOS电流镜像器，INV3为反向器。设定了偏压点，使所有晶体管都在饱和状态。还有，Q2a与Q3a，Q2b与Q3b，Q2c与Q3c规格相等，Q4a与Q5a，Q4b与Q5b，Q4c与Q5c规格相等，Q1a、Q1b、Q1c的规格也相等。

参考电压VREF输入到Q2a与Q3b的栅极，比较电压VCOMPH(或VCOMPL)输入到Q3a与Q2b的栅极。电流镜像差动放大器55a的输出AMPOUTa输入到Q2c的栅极，电流镜像差动放大器55b的输出AMPOUTb输入到Q3c的栅极，放大器55c的输出AMPOUTc输入到反向器INV3，反向器INV3的输出为OUT。

各电流镜像差动放大器55a、55b、55c的工作原理与图4的电流镜像差动放大器55的工作原理相同，在这里不作详细介绍。

通常，一级的电流镜像差动放大器不能得到充分的输出信号的振幅。即增益太小。因而AMPOUTa节点与AMPOUTb节点的振幅不够大。因而再将此两个输出输入到电流镜像差动放大器55c的两个输入栅极来再次放大振幅。这样，可以将一级电流镜像差动放大器放大不了的输出振幅再次放大，用反向器INV3将其切实地转换成逻辑的HIGH电压或LOW电压。

下面说明一下参考电压VREF。以前，如图13所示，参考电压VREF使用了地电压VSS。所以，当VBB电压上升，比较电压VCOMP高于地电压VSS时，如前所述，充电电路420启动，将VBB电压向负方向降压。而当VBB电压下降，比较电压VCOMP低于地电压VSS时，充电电路420停止动作。此时，比较电压VCOMP与参考电压VREF平衡的VBB电压即VBB的设定电压因电阻R22的降压而理所当然地成为负电压。这样，只要参考电压VREF是地电压VSS，则VBB的设定电压就低于地电压VSS。

所以，若要VBB设定电压等于甚至高于地电压VSS，就必须使参考电压也高于地电压VSS。因此，例如如图1所示，在参考电压VREF节点与地电压VSS之间插入电阻R5，且在稳压VREG节点与参考电压VREF节点之间插入电阻R4。这样，如式(4)所示，可以将参考电压VREF设在高于地电压VSS的电位上。因为比较电压VCOMP也同参考电压VREF一样可以设在高于地电压VSS的电位上，所以，通过适当地设定电阻R1、电阻R2、电阻R3之比，可以将VBB电压的设定值设在高于地电压VSS的电位上。

其次，图6为VBB升压电路40的另一结构例子。图6所示的VBB升压电路42包括：反向电路INV6、INV7、INV8、INV9；NAND电路NAND6、NAND7、NAND8、NAND9；PMOS晶体管Q6、Q7、Q8、Q9。PMOS晶体管Q6、Q7、Q8、Q9的源极端子接VDD电源，漏极端子接VBB节点。NAND6的输出输入到PMOS晶体管Q6的栅极端子。组4的激活信号输入到NAND6的输入的一端，NBBUP在INV6的反向信号输入到其另一端子。同样，NAND7的输出输入到PMOS晶体管Q7的栅端子，组3的激活信号输入到NAND7的输入的一端，NBBUP在INV7的反向信号输入到其另一端子。同样，NAND8的输出输入到PMOS晶体管Q8的栅极端子，组2的激活信号输入到NAND8的输入的一端，NBBUP在INV8的反向信号输入到其另一端子。同样，NAND9的输出输入到PMOS晶体管Q9的栅极端子，组1的激活信号输入到NAND9的输入的一端，NBBUP信号在INV9的反向信号输入到其另一端子。

下面说明一下工作原理。当VBB电压低于检测电压VBBUP时，应对VBB升压的NBBUP电压为LOW电压。那么，INV6、INV7、INV8、INV9的输出都为HIGH电压，NAND6、NAND7、NAND8、NAND9的输入的一端都为HIGH输入。再有，假如四个组的激活信号中只有组4的激活信号为HIGH电压，即，只有组4被存取时，NAND6的两个输入都为HIGH。因此，NAND6的输出为LOW。因此PMOS晶体管Q6导通，电流从VDD电源流向VBB节点，VBB电压上升。此时，PMOS晶体管Q7、Q8、Q9截止。同样，只有组3的激活信号为HIGH时，仅PMOS晶体管Q7导通。

还有，若四个组的激活信号都为HIGH电压时，PMOS晶体管Q6、Q7、Q8、Q9全部导通。所以，PMOS晶体管Q6、Q7、Q8、Q9的规格相等时，与只导通一个PMOS晶体管时相比，可以得到其四倍的电流。因此，与(自动补偿)一样，激活组数比通常工作的组数多，VBB负载增大时，通过具有相应的电流能力，使VBB电压迅速上升，进而可以提供稳定的VBB电压。还有，根据选择的组数，使其只具有所需的电流能力，使电流供给不会产生过多或过少的现象。所以可以提供降低耗电量的半导体存储装置。还有，激活组数不限，而且，可以将激活组数的信号作为判别所配的存储位数(例如2Mbit，4Mbit)的信号，根据存储位数来切换电流能力。

下面用图1说明一下插在充电电路20的输出节点VBB与存储单元阵列80、保护二极管95、及接在引脚90的节点VBBOUT之间的电阻70的作用。如前所述，VBB节点如图2下段，呈锯齿型波形变动。VBB电压如此变动，若插入电阻70，则因其过滤作用振幅变动变小(参照后述图9下段显示的VBBOUT波形)。所以，向负载存储单元阵列提供的VBB电压的振幅变幅变小，因而更加稳定。如此，为了提供稳定度要求更高的存储单元板的电源电压，电阻70是必须的。

下面用图1说明一下接在VBBOUT节点与地电压VSS之间的保护二极管95的作用。

如图11所示，VBB电压的供给对象为存储单元电容器370的存储单元板350。电源投入前，VBB电压在地电压VSS上，电源投入后N阱310的电位升至VDD电源的电压。此时，若没有保护二极管95，则由于与N阱310的电容耦合，VBB电压会升至VDD电源电压，电源投入时可能会发生跳闸现象。还有，将VBB电压降至设定的负电压需要花费时间。即，至电源稳定需要花费更多的时间。

在此，如图1所示，若在VBBOUT节点与地电压VSS之间连接保护二极管95，则当VBBOUT节点在投入电源时因电容耦合作用成正压，高于保护二极管95的阈值电压时，保护二极管95会导通，电流会从VBBOUT向地电压VSS流走。所以，VBBOUT节点会被保护二极管95的阈值电压锁住。换言之，在投入电源时，通过向VBBOUT节点提供负电流，可以将电压从高的正压降至二极管的阈值电压。如此，通过在VBBOUT节点与地电压VSS之间设置保护二极管，可以使VBBOUT节点电压不能上升至VDD电压，被保护二极管95的低的阈值电压锁住，进而防止投入电源时的跳闸现象，且可以在更加短的时间内使电源稳定。

下面说明一下使图1所示的使构成VBB电源检测电路50的比较电压发生电路51的电阻R1、R2、R3及构成参考电压发生电路52的电阻R4、R5的阻值可变的理由。

因制造时的工艺偏差，晶体管的阈值电压会有偏差，电阻的阻值也会有偏差。因此VBB的检测电压实际与所需值有偏差。此时，为使VBB电压与设定值相等，在检查晶片时，监测出现在引脚90上的电压，改变构成VBB电压检测电路50的比较电压发生电路51的电阻R1、R2、R3与构成参考电压发生电路52的电阻R4、R5的阻值，通过调整比较电压与参考电压来得到所需的VBB电压。电阻R1、R2、R3、R4、R5为可变电阻，阻值可变。下面参照图7说明一下其阻值的调整方法。在图7中，R6、R7、R8、R9为电阻，FUSE1、FUSE2、FUSE3为保险丝。电阻R7的两端接保险丝FUSE1，电阻R8的两端接保险丝FUSE2，电阻R9的两端接保险丝FUSE3。为简单起见，在此设保险丝在没有断开时电阻为零，断开时为无穷大。在图7所示的状态中，保险丝一个也没有断开，因保险丝自身电阻为零，所以电阻R6接FUSE1的一端相当于与节点B短路。所以，节点AB之间的阻值为R6的阻值。假如FUSE1被切断，则因FUSE1自身电阻成无穷大，电阻R7与电阻R8的接点与节点B短路，节点AB之间的阻值为R6+R7。同样，只切断FUSE2时，节点AB之间的阻值为R6+R8。三个保险丝都切断时节点AB之间的阻值为R6+R7+R8。因图7中保险丝共有三个，所以共有8种切断或保留的选择。所以AB之间的阻值可以有8个值。这样，可以通过设置保险丝将阻值设定成所需值。通过改变此具有保险丝的可变电阻改变阻值，可以微调从比较电压发生电路51输出的比较电压VCOMP与VCOMPL和从参考电压发生电路52输出的参考电压VREF，进而得到设定的VBB电压。

例如在图7中，设节点A为1V，节点B为0V，AB之间的电位差为1V，4个电阻R6至R9的阻值全部相等，则，保险丝全部保留时R6、R7之间的节点电位为0V，切断一个保险丝时为0.5V，切断两个保险丝时为0.67V，三个全部切断时为0.75V。也就是利用切断保险丝产生的电压变化对VBB电压进行微调，但如前所述，当所有电阻的阻值相等时，电压值的变化不呈直线。若要使切断保险丝时的电压值的变化呈直线，可以设定阻值，使电阻R6、R7之间的节点与节点B之间的阻值等间隔地变化。

还有，构成上述可变电阻的电阻数与阻值及保险丝的个数不限。还有，如前所述，高精度地控制VBB电压，必须通过切断保险丝进行电阻微调，因此通过设置引脚90进行VBB电压的监测也是必须进行的。

还有，参考电压VREF节点与地电压VSS之间接有电容C1。这是为了消除发生在参考电压VREF节点的干扰信号，如本发明的半导体存储装置，参考电压VREF节点输入到VBB升压用非反向放大器53与VBB降压用非反向放大器54两个放大器时，其作用尤为重要。其理由为，其中一个放大器，例如VBB降压用非反向放大器54在工作时，因电容耦合而产生的干扰信号由于配置问题可能会加到参考电压VREF节点。此时，没有工作的VBB升压用非反向放大器53接收到此干扰信号后可能会进行误动作。为了避免上述情况发生，在参考电压VREF节点与地电压VSS之间设置电容C1，消除放大器相互之间的干扰信号，防止误动作。

第二实施方案

图8为第二实施方案的半导体存储装置的示意框图。在图8中，110为VBB电压发生电路，VBB电压发生电路110的输出节点分别接在具有负载存储单元板的存储单元阵列180、从DRAM外部提供VBB电压或用于监测由VBB电压发生电路110发生的VBB电压的引脚190、及保护二极管195。

VBB电压发生电路110包括：充电电路120，产生VBB电压；环状振荡器130，产生启动充电电路120的脉冲信号；VBB升压电路140，输出到VBB节点，使VBB升压；VBB电压检测电路150，接VBB节点，产生激活环状振荡器130与VBB升压电路140的信号；稳压发生电路160，产生VBB电压检测电路150的基准电压；电阻170，接充电电路120的输出节点。

VBB检测电路150包括：第2比较电压发生电路151，参考电压发生电路152，VBB升压用非反向放大器153，VBB降压用非反向放大器154，第三比较电压发生电路156，电容C2。

第二实施方案与第一实施方案的不同点是，构成VBB电压检测电路的比较电压发生电路，其它结构相同。在第一实施方案中，比较电压VCOMPL、VCOMPH都产生于比较电压发生电路51，而在本实施方案中，比较电压VCOMPL产生于第二比较电压发生电路151，比较电压VCOMPH产生于第三比较电压发生电路156。

比较电压发生电路151由电阻R11与电阻R12的串联电路构成。电阻R11的一端接在从稳压发生电路160输出的稳压VREF节点，另一端接在电阻R12的一端同时接在输入到VBB降压用非反向放大器154的非反向输入端子(+)的比较电压VCOMPL节点。电阻R12的另一端接在VBB节点。

比较电压发生电路156由电阻R15与电阻R16的串联电路构成。电阻R15的一端接在从稳压发生电路160输出的稳压VREG节点，另一端接在电阻R16的一端同时接在输入到VBB降压用非反向放大器153的非反向输入端子(+)的比较电压VCOMPH节点。电阻R16的另一端接在VBBOUT节点。

参考电压发生电路152由电阻R13与电阻R14的串联电路构成。电阻R13的一端接在从稳压发生电路160输出的稳压VREG节点，另一端接在电阻R14的一端同时接在输入到VBB升压用非反向放大器153的反向输入端子(-)与VBB降压用非反向放大器154的反向输入端子(-)的参考电压VREF节点。电阻R14的另一端接在地电压VSS。

还有，在参考电压VREF节点与地电压VSS之间接有电容C2。

下面说明一下上述结构的本实施方案的半导体存储装置的工作作原理。

将产生于比较电压发生电路151的比较电压VCOMPL与产生于参考电压发生电路152的参考电压VREF进行比较，若比较电压VCOMPL高于参考电压VREF，则BBDOWN成HIGH电压，环状振荡器130产生脉冲信号，通过启动充电电路120使VBB降压。还有，将产生于比较电压发生电路156的比较电压VCOMPH与产生于参考电压发生电路152的参考电压VREF进行比较，若比较电压VCOMPH低于参考电压VREF，则NBBUP成LOW电压，VBB升压电路140被激活，电流从VDD电源流向VBB节点，进而使VBB电压上升。此根据参考电压VREF与两个比较电压VCOMPL、VCOMPH的比较结果对VBB进行升降压的机构与第一实施方案相同。

VCOMPH电压由电阻R15与电阻R16的分压比决定，如(7)式

VCOMPH＝VBBOUT+{R16(VREG-VBBOUT)}/(R15+R16) (7)

VCOMPL电压由电阻R11与电阻R12的分压比决定，如(8)式

VCOMPL＝VBB+{(R12(VREG-VBB))/(R11+R12) (8)

VREF电压由电阻R13与电阻R14的分压比决定，如(9)式

VREF＝(R14XVREG)/(R13+R14)

此时，设VCOMPH与VREF平衡时的VBBOUT电压即VBB升压用的检测电压为VBBUP，则如(10)式

VBBUP＝(R14XR15-R13XR16)VREG/R15(R13+R14) (10)

此时，设VCOMPL与VREF平衡的VBB电压即通过充电使VBB降压的检测电压为VBBDN，则如(11)式

VBBDN＝(R14XR11-R13XR12)VREG/R11(R13+R14) (11)

综合上述，当VBB电压高于检测电压VBBDN时，应使VBB降压，故启动充电电路120使VBB降压，而当VBBOUT电压低于检测电压VBBUP时，应使VBB升压，故启动VBB升压电路140使VBB升压。

此时，根据上述的式(7)、式(8)设定了电阻R11、R12、R15、R16的阻值，使比较电压VCOMPH的电压值高于比较电压VCOMPL。

如前所述，在VBB节点与VBBOUT节点之间插入了电阻170，因电阻170的过滤作用使VBBOUT节点的振幅变幅小于VBB节点的振幅变幅。所以，比较电压VCOMPH的振幅变幅小于比较电压VCOMPL的振幅变幅。

图9为VBB波形与VBBOUT波形。图9的上段为NBBUP波形，中段为BBDOWN波形，下段为VBB波形及VBBOUT波形。横轴表示时间，纵轴表示电压。

如图9的下段所示，当检测电压VBBDN与VBBUP的差小时，即在设计上压缩VBB电压的变动允许范围时，或因制造工艺的偏差使实际的检测电压VBBDN与VBBUP变动，电位差变小时，会发生下面这种情况。即，在这种状态下，VBB升压用非反向放大器153与VBB降压用非反向放大器154的比较电压VCOMPH、VCOMPL都从如图9下段所示的呈锯齿型波状大幅变动的VBB节点电压生成时，由于各放大器的反应时间不同，有时会产生NBBUP信号与BBDOWN信号同时被激活的期间。具体说明如下，即，在VBB节点电压低于检测电压VBBUP的些许延迟时间后，如图9的上段所示的③的期间，NBBUP信号如虚线所示呈LOW电压状态。此时，若VBB降压用非反向放大器154的反应延迟时间长，BBDOWN信号仍为HIGH电压状态，则在④期间激活状态重叠。即，NBBUP信号与BBDOWN信号同时被激活，VBB升压电路140与充电电路120同时启动。所以耗电量增多。

所以，如图8所示，通过电阻170的过滤作用，从如图9下段所示的比VBB波形平缓且变幅小的VBBOUT节点电压生成VBB升压用非反向放大器153的比较电压VCOMPH。因此，由于VBBOUT节点的电压没有达到检测电压VBBUP，图9上段所示的NBBUP波形如实线所示仍为HIGH电压。因此，VBB升压电路140不动作，避免了由VBB升压电路140与充电电路120同时启动而产生的耗电增加现象。这样，在压缩VBB电压的变动允许范围时，或由于制造工艺偏差使实际的检测电压VBBDN与VBBUP产生变动进而使其电压差变小时，可以避免因VBB升压电路40与充电电路120同时工作而产生的耗电增加现象。

第三实施方案

图10为第三实施方案的半导体存储装置的示意框图。在图10中，210为VBB电压发生电路，VBB电压发生电路210的输出节点分别接在具有负载存储单元板的存储单元阵列280，从DRAM外部提供VBB电压或用于监测产生于VBB电压发生电路210的VBB电压的引脚290，及保护二极管295。

VBB电压发生电路210包括：充电电路220，发生VBB电压；环状振荡器230，发生启动充电电路220的脉冲信号；VBB升压电路240，输出接在VBBOUT节点，使VBB升压；VBB电压检测电路250，接在VBB节点，发生激活环状振荡器130与VBB升压电路240的信号；稳压发生电路260，发生VBB电压检测电路250的基准电压；电阻270，接在充电电路220的输出节点。

VBB电压检测电路250包括：第二比较电压发生电路251，参考电压发生电路252，VBB升压用非反向放大器253，VBB降压用非反向放大器254，第三比较电压发生电路256，及电容C3。

下面说明一下构成上述本实施方案的半导体存储装置的工作原理。

本实施方案与第二实施方案的不同点是将VBB升压电路240的输出节点接在了VBBOUT节点，其它结构相同。所以，本实施方案的电压检测机构的工作作原理与第二实施方案相同，前述的式(8)至式(10)仍然适用，在这里不再对电压检测机构详细介绍。

如前所述，将VBB升压电路240的输出节点接在VBBOUT节点，则当VBBOUT的电压因存储单元板的电容耦合作用等向负方向大幅度跌落时，会因VBB 升压电路240的工作使电流直接从VDD电源流向VBBOUT节点。因此，VBBOUT的波形的振幅变动比前述图9下段所示的电压波形大。因电压的振幅变大，所以显示在VCOMPH的信号的电压幅度也更加变大。

在第二实施方案中，因VBBOUT的波形是振幅幅度小的平缓波形，所以避免了因VBB升压电路与充电电路120同时工作而产生的耗电增加现象。可是由于VBBOUT节点的振幅小，所以VBB升压电路140对电压变化的敏感度降低。此时，通过用VBBOUT节点作为VBB升压电路240的输出节点，使VBB升压电路240工作时VBBOUT节点的振幅变动比第二实施方案大时大。因此，VBB升压电路240线路对电压变化的敏感度会提高。因此，可以对VBB升压电路240工作时的VBBOUT节点的振幅变动做出迅速反应，向负载存储单元板提供更加稳定的VBB电源电压。

Claims

1.一种半导体集成电路装置，其特征在于，包括：

充电电路，向负电压节点输出设定的负电压；

电压检测电路，当上述负电压节点电压达到第一检测电压时产生第一检测信号，当上述负电压节点电压达到第二检测电压时产生第二检测信号；

环状振荡器，由上述第一检测信号驱动，产生驱动上述充电电路的信号；

负电压升压电路，由上述第二检测信号驱动，具有接在上述负电压节点的输出端子，通过上述输出端子的输出使上述负电压节点的电压上升。

2.如权利要求1所述的半导体集成电路装置，其特征在于，上述第二检测电压低于上述第一检测电压。

3.如权利要求1所述的半导体集成电路装置，其特征在于，上述电压检测电路包括：

第一比较电压发生电路，根据上述负电压节点的电压输出第一比较电压和第二比较电压；

参考电压发生电路，输出参考电压；

第一放大器，将上述参照电压与上述第一比较电压进行比较，将其电压差放大，产生上述第一检测信号；

第二放大器，将上述参考电压与上述第二比较电压进行比较，将其电压差放大，产生上述第二检测信号。

4.如权利要求3所述的半导体集成电路装置，其特征在于，上述第一比较电压发生电路包括：

第一电阻元件，其一端接在稳压节点上；

第2电阻元件，其一端接在上述第一电阻元件的另一端子上；

第三电阻元件，其一端接在上述第二电阻元件的另一端子上；

上述第三电阻元件的另一端子接在上述负电压节点上，上述第二比较电压为连接上述第一电阻元件与上述第二电阻元件的节点的电压，上述第一比较电压为连接上述第二电阻元件与上述第三电阻元件的节点电压。

5.如权利要求3所述的半导体集成电路装置，其特征在于，上述参考电压发生电路包括：

第四电阻元件，其一端接在稳压节点上；

第五电阻元件，其一端接在上述第四电阻元件的另一端子上；

上述第五电阻元件的另一端子与地电压连接，上述参考电压为连接上述第4电阻元件与上述第五电阻元件的节点的电压。

6.如权利要求5所述的半导体集成电路，其特征在于，上述第四电阻元件与上述第五电阻元件的阻值可变，通过改变上述第四电阻元件与上述第五电阻元件的阻值可以改变从上述参考电压发生电路输出的参考电压的电压值。

7.如权利要求4所述的半导体集成电路装置，其特征在于，上述第一电阻元件、上述第二电阻元件、及上述第三电阻元件的阻值可变，通过改变上述第一电阻元件、上述第二电阻元件、及上述第三电阻元件的阻值可以改变从上述比较电压发生电路输出的第一比较电压与第二比较电压的电压值。

8.如权利要求6所述的半导体集成电路装置，其特征在于，上述第四、第五的电阻元件各自包含多个串联电阻，上述多个串联电阻中至少有一部分电阻各自并联连接着保险丝，通过切断上述保险丝中的至少一个，可以改变整体的阻值。

9.如权利要求7所述的半导体集成电路装置，其特征在于，上述第一、第二、第三的电阻元件各自包含多个串联电阻，上述多个串联电阻中至少有一部分电阻各自并联连接着保险丝，通过切断上述保险丝中的至少一个可以改变整体的阻值。

10.如权利要求4所述的半导体集成电路装置，其特征在于，上述参考电压发生电路包括：

第四电阻元件，其一端接在上述稳压节点；

第五电阻元件，其一端接在上述第四电阻元件的另一端子；

上述第五电阻元件的另一端子与地电压连接，上述参考电压为连接上述第四电阻元件与上述第五电阻元件的节点的电压，上述第一、第二、第三、第四、及第五电阻元件中至少有一个包含多个串联电阻，上述多个串联电阻中至少有一部分电阻各自并联连接着保险丝，通过切断上述保险丝中的至少一个可以改变整体的阻值。

11.如权利要求10所述的半导体集成电路装置，其特征在于，设定了上述多个电阻的阻值，通过调整上述保险丝可以使上述负电压呈直线变化。

12.如权利要求1所述的半导体集成电路装置，其特征在于，上述负电压升压电路由具有：接收上述第二检测信号的控制端子、连接正电压电源的端子、及连接上述负电压节点的端子的晶体管构成。

13.如权利要求1所述的半导体集成电路装置，其特征在于，上述负电压升压电路由具有：接收上述第二检测信号的控制端子、接地端子、及与上述负电压节点连接的端子的晶体管构成。

14.如权利要求3所述的半导体集成电路装置，其特征在于，上述第一放大器与上述第二放大器各自具有第一及第二电流镜像差动放大器，构成上述第二电流镜像差动放大器恒流源的晶体管的恒流值高于构成上述第一电流镜像差动放大器恒流源的晶体管的恒流值。

15.如权利要求3所述的半导体集成电路装置，其特征在于，第一放大器与上述第二放大器各自具有三级结构的电流镜像差动放大器。

16.如权利要求3所述的半导体集成电路装置，其特征在于，上述第一比较电压低于上述第二比较电压。

17.如权利要求1所述的半导体集成电路装置，其特征在于，构成上述负电压升压电路的晶体管的个数随接在上述负电压节点的负载的大小而变。

18.如权利要求1所述的半导体集成电路装置，其特征在于，还具有一端接在上述负电压节点的电阻，上述电阻的另一端子与负载连接。

19.如权利要求18所述的半导体集成电路装置，其特征在于，还具存储单元阵列，上述负载为上述存储单元阵列的存储单元板。

20.如权利要求19所述的半导体集成电路装置，其特征在于，上述负载的大小随装配的存储位数而变，根据装配的存储位数改变构成上述负电压升压电路的晶体管的个数。

21.如权利要求19所述的半导体集成电路装置，其特征在于，负载的大小随上述存储单元阵列的激活组数而变，根据上述激活组数改变构成上述负电压升压电路的晶体管的个数。

22.如权利要求15所述的半导体集成电路装置，其特征在于，还具有一端接在上述电阻与上述负载的接点的二极管，上述二极管的另一端子与地电压连接。

23.如权利要求18所述的半导体集成电路装置，其特征在于，还具有接在上述电阻与上述负载的接点的引脚，通过上述引脚可以从外部施加电压且可以检测上述节点的电压。

24.如权利要求18所述的半导体集成电路装置，其特征在于，上述负电压升压电路的输出节点接在上述电阻与上述负载的接点上，上述负电压升压电路的输出节点通过上述电阻接在上述负电压节点上。

25.如权利要求3所述的半导体集成电路装置，其特征在于，还具有一端接在上述负电压节点的电阻，上述电阻的另一端子与负载连接；

上述第一比较电压发生电路包括：第二比较电压发生电路，第三比较电压发生电路；

上述第二比较电压发生电路具有：一端接在稳压节点的第六电阻元件、和一端接在上述第六电阻元件的另一端子的第七电阻元件，上述第七电阻元件的另一端子接在上述负电压节点；

上述第三比较电压发生电路具有：一端接在上述稳压节点的第八电阻元件，和一端接在上述第八电阻元件的另一端子的第九电阻元件，上述第九电阻元件的另一端子接在上述电阻与上述负载的接点；

上述第一比较电压为上述第六电阻元件与上述第七电阻元件的接点电压，上述第二比较电压为上述第八电阻元件与上述第九电阻元件的接点电压。

26.如权利要求25所述的半导体集成电路装置，其特征在于，上述第八电阻元件与上述第九电阻元件的阻值可变，通过改变上述第八电阻元件与上述第九电阻元件的阻值可以改变从上述比较电压发生电路输出的上述第二比较电压的电压值。

27.如权利要求25所述的半导体集成电路装置，其特征在于，上述第六电阻元件与上述第七电阻元件的阻值可变，通过改变上述第六电阻元件与上述第七电阻元件的阻值可以改变从上述比较电压发生电路输出的上述第一比较电压的电压值。

28.如权利要求3所述的半导体集成电路装置，其特征在于，上述第一检测电压的设定值与上述第二检测电压的设定值之差大于上述第一放大器的偏置电压与上述第二放大器的偏置电压之和的最大值。

29.如权利要求3所述的半导体集成电路装置，其特征在于，在提供上述参考电压发生电路输出的参考电压节点与地电压之间，插入电容。

30.一种半导体集成电路装置的制造方法，包括：

准备步骤，准备一半导体集成电路装置，该装置在权利要求6所述的半导体集成电路装置结构的基础上，还设有一端接在上述负电压节点、另一端子接在负载的电阻，及接在上述电阻与上述负载的接点的引脚，可以通过上述引脚检测上述负电压节点的电压；

调整参考电压的电压值的步骤，在检查晶片时，检测出现在上述引脚的电压，通过改变上述第四电阻元件与上述第五电阻元件的阻值调整从上述参考电压发生电路输出的参考电压值。

31.一种半导体集成电路装置的制造方法，包括：

准备步骤，准备一半导体集成电路装置，改装置在权利要求7所述的半导体集成电路装置结构的基础上，还设有一端接在上述负电压节点另一端子接在负载的电阻，及接在上述电阻与上述负载的接点的引脚，可以通过上述引脚检测上述负电压节点的电压；

调整比较电压的电压值的步骤，在检查晶片时，检测出现在上述引脚的电压，通过改变上述第一电阻元件，上述第二电阻元件，及上述第三电阻元件的阻值调整从上述参考电压发生电路输出的上述第一比较电压与上述第二比较电压的电压值。

32.一种半导体集成电路装置，包括：

充电电路，向输出电压节点输出设定的输出电压；

电压检测电路，当上述输出电压节点的电压达到第一检测电压时产生第一检测信号，当上述输出电压节点的电压达到第二检测电压时产生第二检测信号；

输出电压转换电路，由上述第二检测信号驱动，具有接在上述输出电压节点的输出端子，通过从上述输出端子的输出将上述输出电压节点的电压转换成与上述充电电路的驱动方向相反的反向电压。