CN1696715A - 监测电熔丝电阻的系统 - Google Patents

监测电熔丝电阻的系统 Download PDF

Info

Publication number
CN1696715A
CN1696715A CN200510068339.6A CN200510068339A CN1696715A CN 1696715 A CN1696715 A CN 1696715A CN 200510068339 A CN200510068339 A CN 200510068339A CN 1696715 A CN1696715 A CN 1696715A
Authority
CN
China
Prior art keywords
fuse
resistance
sensing amplifier
electric
monitoring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200510068339.6A
Other languages
English (en)
Other versions
CN100368814C (zh
Inventor
庄建祥
陈云升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN1696715A publication Critical patent/CN1696715A/zh
Application granted granted Critical
Publication of CN100368814C publication Critical patent/CN100368814C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7436—Lateral thyristors

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种监测电熔丝电阻的系统。该监测电熔丝电阻的系统包括至少一非刷新型感测放大器。该监测电熔丝电阻的系统亦包括至少一熔丝模块，其包括至少一熔丝单元，而该熔丝单元耦接至该感测放大器的第一端点。该监测电熔丝电阻的系统尚包括参考电阻，耦接至该感测放大器的第二端点。其中系统对于介于该熔丝模块与该感测放大器间的电压源节点进行监测以得到该熔丝单元的电阻值。本发明所述的监测电熔丝电阻的系统，不需额外的测试电路。感测放大器可比较选取的电熔丝与参考电阻的电阻值。借着选取特定的选择元件，可于大型熔丝矩阵找出特定的电熔丝，因而可以运用单一感测放大器监测大量的电熔丝。

Description

监测电熔丝电阻的系统
技术领域
本发明是有关于集成电路的设计，特别是关于在晶片上监测电熔丝(electrical fuse)的电阻的方法。
背景技术
半导体存储器元件中广泛地运用熔丝(fuse)元件。诸如动态随机存取存储器(DRAM)的半导体存储器元件中一般运用了多个的熔丝元件。一般而言，每个熔丝元件皆包括可选择性地切断的熔丝，以便选择性地将熔丝元件自其余的电路分离。有时将切断熔丝的过程称为将熔丝“烧断”。
目前运用来烧断熔丝的技术基本上有两种。其中的一方法运用激光照射熔丝，直到熔丝烧断为止；另一方法则借传送够大的“过电流”(overcurrent)通过熔丝以烧断该熔丝。于熔丝元件(元件中通常至少包括一MOS晶体管)中烧断熔丝的过程，通常称之为“编程”(programming)该熔丝元件。不似使用激光的方式，于元件封装后仍可运用“过电流”的技术，以编程一熔丝元件。运用过电流烧断熔丝以编程熔丝元件的技术因而被称为“电编程”(electrical programming)，而可接受此编程方式的熔丝元件被称为“电可编程熔丝”元件(electrically programmable fuseelement)，或“电熔丝”(e-fuse)。
半导体元件中的电熔丝可为多晶硅熔丝(poly fuse)、MOS电容反熔丝(MOS capacitor anti-fuse)、扩散熔丝(diffusionfuse)、触发反熔丝(contact anti-fuse)，并可受编程为高电阻值状态。举例来说，此类熔丝可运用于集成电路的晶片辨识码(chipID)或晶片序号(serial number)中。大部分的熔丝均仅可受编程为“0”或“1”的状态一次，其分别对应于高电阻值或低电阻值状态。
然而，于编程前与编程后都必须读取电熔丝的电阻值，因为由电熔丝的电阻值可得知是否该电熔丝已受编程完毕。精确地撷取电熔丝的电阻值亦可减少编程错误发生的机率。由于电熔丝于编程时需要高电流以烧断熔丝，依据由某一特定熔丝所撷取的电阻值，便可产生烧断熔丝所需的精确电压，以确保电熔丝于编程时一定会被烧断。
传统监测电熔丝的电阻值的方法仅能辨别其逻辑状态为“0”或“1”而非输出精确的电阻值。当欲侦测电熔丝的电阻值时，由于单一电熔丝隐藏于大群电熔丝的宏之中，此时要辨别其电阻值有其困难，因此仅能检查其逻辑状态。编程过程与除错因此而变得困难。
因此需要其它的方法以精确监测电熔丝的电阻值，以便增进电编程的精确度。
图1所示为监测电熔丝电阻值的传统电路100。熔丝单元102用来储存电熔丝104中所包含的数据。熔丝单元102中更包括选择元件106、感测放大器110。感测放大器110是用来比较参考电阻114与电熔丝104于节点112的电阻值，并输出“0”或“1”的逻辑状态。输出的逻辑状态可确定是否电熔丝104的电阻值位于参考电阻值的范围内。借此输出信息可确定编程电压的大小，并施加电压源VDDQ以确保电熔丝104的编程正确无误。
若欲编程电熔丝104以储存数据，编程进行时读取字符线RWL上必须施加逻辑高电压以关闭输出选择元件108，以便使电流不流经感测放大器110。于选择线Sel上必须施加逻辑高电压以导通选择元件106，以便让源极电压VDDQ烧断电熔丝104。
欲读取电熔丝104的数据状态，必须于读取字符线RWL上施加逻辑低电压，因而导通输出选择元件108与输出致能元件116。这使感测放大器110可将电熔丝104与参考电阻114的电阻值进行比较。在电阻值比较完毕后，感测放大器110将依据比较结果输出逻辑高/低状态的电压。
必须注意的是选择元件106、输出元件108与输出致能元件116可为PMOS、NMOS或零低限电压MOS(zero-Vt MOS)。
发明内容
本发明提供于晶片上监测电熔丝电阻值的方法与电路。
本发明于一实施型态中提供一种监测电熔丝电阻的系统。该监测电熔丝电阻的系统包括至少一非刷新型(non-regenerative)感测放大器。该监测电熔丝电阻的系统亦包括至少一熔丝模块，其包括至少一熔丝单元，而该熔丝单元耦接至该感测放大器的第一端点。该监测电熔丝电阻的系统尚包括参考电阻，耦接至该感测放大器的第二端点。其中系统对于介于该熔丝模块与该感测放大器间的电压源节点进行监测以得到该熔丝单元的电阻值。
本发明所述的监测电熔丝电阻的系统，该熔丝单元包括耦接至电熔丝的选择元件。
本发明所述的监测电熔丝电阻的系统，该熔丝模块更包括多个的熔丝单元以及用以由该等多个的熔丝单元中选取一特定熔丝单元的译码器。
本发明所述的监测电熔丝电阻的系统，该熔丝模块更包括多个的熔丝组，该等熔丝组中包含多个的熔丝单元。
本发明所述的监测电熔丝电阻的系统，该等多个的熔丝组共用该感测放大器。
本发明所述的监测电熔丝电阻的系统，该等多个的熔丝组中的每一熔丝阻耦接至不同的感测放大器。
本发明所述的监测电熔丝电阻的系统，该感测放大器更包括一分压电路，于该分压电路中该电压源节点为介于该参考电阻与该熔丝模块中间的点。
本发明所述的监测电熔丝电阻的系统，该感测放大器更包括一偏压电路，将至少一MOS晶体管与该参考电阻串联，并根据该熔丝模块与该参考电阻所相差的电阻值产生输出信号。
本发明所述的监测电熔丝电阻的系统，该电压源节点的电压于进行编程程序时约为2.5至3.0V，而于进行读取程序时被内部电路钳制至小于1V的范围。
本发明所述的监测电熔丝电阻的系统，更包括一电压供应电路，耦接至该熔丝模块的一至数个周边电路，用以于进行编程程序时提供较高的工作电压范围，而于进行读取程序时提供较低的工作电压范围。
本发明另提供一种监测电熔丝电阻的系统，所述监测电熔丝电阻的系统包括：熔丝模块，包括多个的熔丝组，该等熔丝组中包含多个的熔丝单元；至少一非刷新型感测放大器，耦接至该熔丝模块；参考电阻，耦接至该感测放大器；以及熔丝组选择线路(bank select control)，用以选取经由电压源节点耦接至该感测放大器的熔丝组；其中系统对于该电压源节点进行监测以得到该熔丝单元的电阻值。
本发明所述的监测电熔丝电阻的系统，该熔丝模块更包括译码器，用以由该等多个的熔丝单元中选取一特定熔丝单元。
本发明所述的监测电熔丝电阻的系统，该等多个的熔丝组中的每一熔丝阻耦接至不同的感测放大器。
本发明所述的监测电熔丝电阻的系统，该感测放大器更包括一分压电路，于该分压电路中该电压源节点为介于该参考电阻与该熔丝模块中间的点。
本发明所述的监测电熔丝电阻的系统，该感测放大器更包括一偏压电路，将至少一MOS晶体管与该参考电阻串联，并根据该熔丝模块与该参考电阻所相差的电阻值产生输出信号。
本发明所述的监测电熔丝电阻的系统，更包括一电压供应电路，耦接至该熔丝模块的一至数个周边电路，用以于进行读取程序时提供工作电压。
本发明还提供一种监测电熔丝电阻的系统，所述监测电熔丝电阻的系统包括：熔丝模块，包括多个的熔丝组，该等熔丝组中包含多个的熔丝单元；至少一非刷新型感测放大器，耦接至该等多个的熔丝组中的每一熔丝组；参考电阻，耦接至该感测放大器；熔丝组选择线路(bank select control)，用以选取经由电压源节点耦接至该感测放大器的熔丝组，其中系统对于该电压源节点进行监测以得到该熔丝单元的电阻值；以及电压供应电路，耦接至一至数个该熔丝单元的选择元件，用以于进行编程程序时提供第一电压范围以供该熔丝模块运作，而于进行读取程序时提供较该第一电压范围为低的第二电压范围；其中该电压源节点的电压于进行读取程序时被钳制至小于1V的范围，而该第二电压范围高于1V。
本发明所述的监测电熔丝电阻的系统，该感测放大器更包括一分压电路，于该分压电路中该电压源节点为介于该参考电阻与该熔丝模块中间的点。
本发明所述的监测电熔丝电阻的系统，该感测放大器更包括一偏压电路，将至少一MOS晶体管与该参考电阻串联，并根据该熔丝模块与该参考电阻所相差的电阻值产生输出信号。
本发明所述的监测电熔丝电阻的系统，提供于晶片上监测熔丝电阻的新型态电路，而不需额外的测试电路。感测放大器可比较选取的电熔丝与参考电阻的电阻值。借着选取特定的选择元件，可于大型熔丝矩阵找出特定的电熔丝，因而可以运用单一感测放大器监测大量的电熔丝。
附图说明
图1为监测电熔丝的电阻的传统电路；
图2为本发明实施例的监测电熔丝的电阻的电路；
图3A、图3B、图3C分别为运用于本发明的感测放大器的各式实施例；
图4A为本发明另一实施例的监测至少一熔丝单元中的电熔丝的电阻的电路；
图4B为本发明又另一实施例的监测至少一熔丝阵列中的至少一熔丝单元中的电熔丝的电阻的电路。
具体实施方式
本发明的方法与装置的运作，将于下述实施方式中以特定实施例并附以图示详加说明，期使阅读者明了运用本发明所得到的便利性。
于现有技术中，由多个的熔丝元件构成一熔丝宏(macro)，该熔丝宏于此称之为熔丝单元。为了监测熔丝电阻值，于熔丝宏中建立测试电路，以便让外部测试者可编程并分析熔丝单元。遗憾的是难以辨别外部测试电路与熔丝宏中的某熔丝元件间的关系，另外测试电路又常占据较大的基板面积。本发明提供于晶片上监测熔丝电阻的新型态电路(on-chip fuse resistance monitoringand diagnosis circuit)，而不需额外的测试电路，以解决现有技术中的问题。
图2显示的为本发明实施例的监测电熔丝电阻值的电路200。感测放大器202用以比较电熔丝与参考电阻的电阻值差异并将其输出。有两输入端耦接至感测放大器202，其中一输入端为包含一熔丝单元的熔丝模块204，另一输入端则为参考电阻206。本领域技术人员应了解感测放大器202可为非刷新(non regenerative)型感测放大器，于其感测程序中并无应用反馈或锁存电路(latchcircuit)。
于简化后的组态中，熔丝单元204可包括一电熔丝208与选择元件210，并经由电压源节点212(VDDQ)连接至感测放大器202。
当对电熔丝208进行编程时，借由施加逻辑高电压于选择线(Sel)上而导通选择元件210，而节点212的电压将升至约2.5V至3.3V的逻辑高电压。当欲读取电熔丝208时，将电压源212浮接(floating)并由感测放大器202钳制于数百mV的电压，以防止其电压扰乱读取程序。选择线Sel上的信号将选取该选择元件210以便让感测放大器202比较电熔丝208与参考电阻206的电阻值。事实上，于读取过程中节点212所量测到的电压是取决于导通选择元件210后的熔丝电阻值。由于感测放大器钳制住电压源至约数百mV的范围，因此该电压不会干扰读取程序。
借由将熔丝单元204与感测放大器202置于此组态下，读取程序与编程程序可使用同一通路。此处也将不再需要运用到传统读取程序中用以切断读取通路的输出选择元件。由于可借选择信号选取特定的电熔丝，因此简化了于熔丝阵列中选取熔丝单元的电路(本部分将于图4A中详细说明)。此方式去除了传统电路中用来选择特定熔丝单元的多任务器。由于不需用到此等额外的元件，因而可提升读取通路的感测灵敏度。此组态亦使读取动作与编程动作运用相同的译码器(图中未显示)，因此更进一步简化了电路。
值得注意的是，于熔丝模块204中只有绘出单一熔丝单元，以说明如何感测例如电熔丝208的电熔丝。熔丝模块204可为包含多个熔丝单元的熔丝阵列，而不需运用额外的多任务器，因为可借由选取选择元件以指定特定的电熔丝。本组态的细节亦将于下述详细讨论。
图3A所绘为本发明运用的感测放大器300的实施例。PMOS元件302、参考电阻304、以及经由电压源VDDQ连接的熔丝阵列共同形成一分压电路(voltage divider)。感测放大器300借比较电熔丝与参考电阻304的电阻值以决定所输出电压的逻辑状态。
执行读取程序时，首先施加逻辑高电压于读取致能线RD。反向后的电压将导通PMOS元件302并导通通路栅306。此时节点308的电压将为参考电阻304与由熔丝阵列中选取的电熔丝的分压。PMOS元件302以及包含于该电熔丝的熔丝单元中的选择元件(图中未绘出)，两者的阻抗极低而可以略去不计。节点308上的电压将由反向器310反转，此时由于读取致能线RD上的高电压导通了通路栅306，反转后的电压将可输入由反向器312与314形成的锁存器(latch)中。锁存器中的电压信号将由反向器316反转后以逻辑高低电压型态作为感测放大器300的输出。
图3B为本发明所运用的感测放大器的另一实施例。感测放大器318包括PMOS元件320、NMOS元件322、参考电阻324，三者共同形成一偏压电路。NMOS元件326的源极连接至熔丝单元，其中包含将被读取的电熔丝。
当感测放大器318对所选取的电熔丝(图中未绘出)与参考电阻324的电阻值进行比较，以决定读取程序所欲输出的逻辑电压状态时，必须施加逻辑低电压于读取致能线RDB之上。此时PMOS元件320与328被导通，因而让电压源经过负载电阻330与332以导通NMOS元件322与326。此外，PMOS元件320、NMOS元件322、参考电阻324形成一偏压电路。由于NMOS元件322的栅极连接至NMOS元件326的栅极，NMOS元件326可维持工作于饱和区(saturation region)。这使得电熔丝与参考电阻324的任何电阻值差异被放大于输出节点334。由于读取致能线RDB上存在逻辑低电压，因此NMOS元件336被关闭，以便让输出节点334上的放大信号经由反向器338输出。
当读取致能线RDB上存在逻辑高电压而使感测放大器318失效时，PMOS元件320与328将关闭，因此电压源VDDQ无法连接至感测放大器318，此时NMOS元件336将被导通并接地，因此输出节点334被接地。
值得注意的是负载电阻330与332主要功用在于增进对电压的追踪，而PMOS元件320与328的主要功用则在于切断电源。因此负载电阻330与332于电路中是非必要的。此外，PMOS元件320、NMOS元件322、参考电阻324形成一偏压电路。图3B中的感测放大器的增益或放大率(gain)较图3A中的感测放大器为高。
图3C所显示的为本发明所运用的感测放大器的另一实施例。感测放大器340对于连接至NMOS元件342的源极的熔丝单元中所选取的电熔丝的电阻值与参考电阻344进行比较以决定输出逻辑电压状态。PMOS元件346被用作二极管以偏压PMOS元件348，以便让PMOS元件348运作于高输出阻抗的饱和状态。于读取程序中，PMOS元件350将被读取字符线RD上的高电压所关闭，因而提供PMOS元件346与348的栅极一二极管偏压电压，因此让PMOS元件346偏压PMOS元件348，以使PMOS元件348工作于饱和区。这让电压源到达NMOS元件342与352的栅极，因此将该两元件导通。NMOS元件342将维持于饱和区，以便让熔丝与参考电阻344的任何电阻值差异输出至节点354，此时NMOS元件356于读取程序进行中被关闭。
图4A所示为本发明实施例的监测熔丝阵列402中至少一熔丝单元的电熔丝电阻值的电路400。熔丝阵列402经由电压源VDDQ连接至感测放大器404。如图4A中所示，熔丝阵列402包含多个的熔丝单元，各熔丝单元皆包括电熔丝406与选择元件408。感测放大器404借着比较电熔丝与参考电阻410的电阻值，以读取所选取的电熔丝。译码器412于读取及编程程序中控制该等选择元件。
当需要读取电熔丝406时，译码器412将借着发送信号至选择元件408以协助找出包含该电熔丝406的特定熔丝单元。之后感测放大器404将比较电熔丝406与参考电阻410的电阻值，并输出比较的结果。
图4B所显示的为本发明另一实施例的监测至少一熔丝阵列中的至少一熔丝单元的电熔丝电阻值的电路414。大型熔丝阵列被细分为三个熔丝组416、418、420，其中各熔丝组连接至其本身专属的包含于感测放大器中的电流反射镜元件(senseamplifier mirror device)。由于大型熔丝阵列被细分为三个熔丝组，可降低三分之二的前述漏电流问题。经由熔丝组选择线bank_sel0、bank_sel1、bank_sel2，可分别借由NMOS元件构成的熔丝组选择元件422、424、426以选取所欲指定的熔丝组。之后将图中未绘出的选择信号传送至各选择元件以决定所欲读取或编程的某特定电熔丝。
举例来说，若需要读取熔丝单元429中的电熔丝428，首先必须借由在熔丝组选择线bank_sel0施以高逻辑电压，以导通NMOS元件422而选择熔丝组416。接着由未绘出的某信号选取选择元件430。这使电熔丝428可直接连至感测放大器433的NMOS元件432的源极，其中感测放大器433包括PMOS元件434、440以及NMOS元件432、436。由图4B中可见，各熔丝组均配置一如433的感测放大器，因此寄生电阻仅限于该等选择元件中的电阻。此外，由于高电压节点VDDQ与感测放大器稍微相隔离，因此读取速度与编程读取周转速度(program-readturnaround speed)将相当高。此外，所有熔丝组可共用一感测放大器，而不用分割为多个的模块。
PMOS元件434、NMOS元件436、参考电阻438共同形成一偏压电路。由于NMOS元件436的栅极与NMOS元件432的栅极相连，NMOS元件432可保持工作于饱和区中，因此让熔丝端与参考电阻438的电阻差经放大后由输出节点442输出，以产生高电压增益。
感测放大器的输出电压为：
Vout＝Ibias×(Rref-Rfuse)(gm×Ro)
其中Ibias为偏压电流，Rref为参考电阻438的电阻值，Rfuse为所读取的熔丝的电阻值，gm为NMOS元件436的互导(trans-conductance)，Ro为PMOS元件434与NMOS元件436并联的输出阻抗。
为本领域技术人员可明了的是，感测放大器202与参考电阻206的组合可置换为感测放大器300、318、340中任意一个。同样地，感测放大器404与参考电阻410的组合可置换为感测放大器300、318、340中任意一个，而感测放大器433与参考电阻438的组合可置换为感测放大器300、318、340中任意一个。
另外必须注意的是于一般编程程序中，仅有一个熔丝组选择元件为导通状态，而于读取程序中仅有一个熔丝组选择元件为关闭状态。然而，若进行晶片上监测电阻程序(on-chip resistancemonitoring process)时，所有的熔丝组选择元件均为导通状态以对熔丝电阻进行监测。此程序可被称为熔丝阵列测试模式。
本发明提供一于编程前后监测熔丝电阻值的方法，而不需额外的焊垫或电路。感测放大器可比较选取的电熔丝与参考电阻的电阻值。借着选取特定的选择元件，可于大型熔丝矩阵找出特定的电熔丝，  因而可以运用单一感测放大器监测大量的电熔丝。本发明亦介绍数种不同型式的感测放大器以提供不同的输出型态。
上述说明书中提供许多实施例以完成本发明的不同功能。此处亦提出元件与程序的特定实施例以说明本发明。这些当然只是说明用的实施例，而非用以限制本发明的范围。任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下：
100：监测电熔丝电阻值的传统电路
102：熔丝单元
104：电熔丝
106：选择元件
108：输出选择元件
110：感测放大器
112：节点
114：参考电阻
116：输出致能元件
200：监测电熔丝电阻值的电路
202：感测放大器
204：熔丝模块
206：参考电阻
208：电熔丝
210：选择元件
212：电压源节点
300、318、340：感测放大器
302、320、328、346、348、350：PMOS元件
304、324、 44：参考电阻
306：通路栅
308：节点
310、312、314、316、338：反向器
322、326、336、342、352、356：NMOS元件
330、332：负载电阻
334、354：输出节点
400、414：监测电熔丝电阻值的电路
402：熔丝阵列
404、433：感测放大器
406、428：电熔丝
408、430：选择元件
410、438：参考电阻
412：译码器
416、418、420：熔丝组
422、424、426：熔丝组选择元件(NMOS元件)
429：熔丝单元
432、436：NMOS元件
434、440：PMOS元件
442：输出节点

Claims (19)

1、一种监测电熔丝电阻的系统，所述监测电熔丝电阻的系统包括：
至少一非刷新型感测放大器；
至少一熔丝模块，包括至少一熔丝单元，该熔丝单元耦接至该感测放大器的第一端点；以及
参考电阻，耦接至该感测放大器的第二端点；
其中系统对于介于该熔丝模块与该感测放大器间的电压源节点进行监测以得到该熔丝单元的电阻值。
2、根据权利要求1所述的监测电熔丝电阻的系统，其特征在于：该熔丝单元包括耦接至电熔丝的选择元件。
3、根据权利要求1所述的监测电熔丝电阻的系统，其特征在于：该熔丝模块更包括多个的熔丝单元以及用以由该多个的熔丝单元中选取一特定熔丝单元的译码器。
4、根据权利要求1所述的监测电熔丝电阻的系统，其特征在于：该熔丝模块更包括多个的熔丝组，该熔丝组中包含多个的熔丝单元。
5、根据权利要求4所述的监测电熔丝电阻的系统，其特征在于：该多个的熔丝组共用该感测放大器。
6、根据权利要求4所述的监测电熔丝电阻的系统，其特征在于：该多个的熔丝组中的每一熔丝阻耦接至不同的感测放大器。
7、根据权利要求1所述的监测电熔丝电阻的系统，其特征在于：该感测放大器更包括一分压电路，于该分压电路中该电压源节点为介于该参考电阻与该熔丝模块中间的点。
8、根据权利要求1所述的监测电熔丝电阻的系统，其特征在于：该感测放大器更包括一偏压电路，将至少一金属氧化物半导体晶体管与该参考电阻串联，并根据该熔丝模块与该参考电阻所相差的电阻值产生输出信号。
9、根据权利要求1所述的监测电熔丝电阻的系统，其特征在于：该电压源节点的电压于进行编程程序时为2.5至3.0V，而于进行读取程序时被内部电路钳制至小于1V的范围。
10、根据权利要求1所述的监测电熔丝电阻的系统，其特征在于：更包括一电压供应电路，耦接至该熔丝模块的一至数个周边电路，用以于进行编程程序时提供较高的工作电压范围，而于进行读取程序时提供较低的工作电压范围。
11、一种监测电熔丝电阻的系统，所述监测电熔丝电阻的系统包括：
熔丝模块，包括多个的熔丝组，该熔丝组中包含多个的熔丝单元；
至少一非刷新型感测放大器，耦接至该熔丝模块；
参考电阻，耦接至该感测放大器；以及
熔丝组选择线路，用以选取经由电压源节点耦接至该感测放大器的熔丝组；
其中系统对于该电压源节点进行监测以得到该熔丝单元的电阻值。
12、根据权利要求11所述的监测电熔丝电阻的系统，其特征在于：该熔丝模块更包括译码器，用以由该多个的熔丝单元中选取一特定熔丝单元。
13、根据权利要求11所述的监测电熔丝电阻的系统，其特征在于：该多个的熔丝组中的每一熔丝阻耦接至不同的感测放大器。
14、根据权利要求11所述的监测电熔丝电阻的系统，其特征在于：该感测放大器更包括一分压电路，于该分压电路中该电压源节点为介于该参考电阻与该熔丝模块中间的点。
15、根据权利要求11所述的监测电熔丝电阻的系统，其特征在于：该感测放大器更包括一偏压电路，将至少一金属氧化物半导体晶体管与该参考电阻串联，并根据该熔丝模块与该参考电阻所相差的电阻值产生输出信号。
16、根据权利要求11所述的监测电熔丝电阻的系统，其特征在于：更包括一电压供应电路，耦接至该熔丝模块的一至数个周边电路，用以于进行读取程序时提供工作电压。
17、一种监测电熔丝电阻的系统，所述监测电熔丝电阻的系统包括：
熔丝模块，包括多个的熔丝组，该熔丝组中包含多个的熔丝单元；
至少一非刷新型感测放大器，耦接至该多个的熔丝组中的每一熔丝组；
参考电阻，耦接至该感测放大器；
熔丝组选择线路，用以选取经由电压源节点耦接至该感测放大器的熔丝组，其中系统对于该电压源节点进行监测以得到该熔丝单元的电阻值；以及
电压供应电路，耦接至一至数个该熔丝单元的选择元件，用以于进行编程程序时提供第一电压范围以供该熔丝模块运作，而于进行读取程序时提供较该第一电压范围为低的第二电压范围；
其中该电压源节点的电压于进行读取程序时被钳制至小于1V的范围，而该第二电压范围高于1V。
18、根据权利要求17所述的监测电熔丝电阻的系统，其特征在于：该感测放大器更包括一分压电路，于该分压电路中该电压源节点为介于该参考电阻与该熔丝模块中间的点。
19、根据权利要求17所述的监测电熔丝电阻的系统，其特征在于：该感测放大器更包括一偏压电路，将至少一金属氧化物半导体晶体管与该参考电阻串联，并根据该熔丝模块与该参考电阻所相差的电阻值产生输出信号。
CNB2005100683396A 2004-05-07 2005-05-08 监测电熔丝电阻的系统 Expired - Fee Related CN100368814C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US56921504P 2004-05-07 2004-05-07
US60/569,215 2004-05-07
US11/117,580 2005-04-28

Publications (2)

Publication Number Publication Date
CN1696715A true CN1696715A (zh) 2005-11-16
CN100368814C CN100368814C (zh) 2008-02-13

Family

ID=35349527

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100683396A Expired - Fee Related CN100368814C (zh) 2004-05-07 2005-05-08 监测电熔丝电阻的系统

Country Status (3)

Country Link
US (2) US20050254189A1 (zh)
CN (1) CN100368814C (zh)
TW (1) TWI273249B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937717A (zh) * 2009-06-30 2011-01-05 台湾积体电路制造股份有限公司 测量电阻值的方法及电路
CN104901266A (zh) * 2015-05-06 2015-09-09 深圳市明微电子股份有限公司 保险丝修调电路
CN106771612A (zh) * 2016-11-23 2017-05-31 上海华力微电子有限公司 一种基于理想电阻的可熔断电阻验证系统及方法
CN106960688A (zh) * 2016-01-11 2017-07-18 中芯国际集成电路制造(上海)有限公司 电熔丝位单元阵列中电熔丝的缺陷检测方法及电路
CN108320007A (zh) * 2018-02-06 2018-07-24 常州印刷电子产业研究院有限公司 防伪标签及其控制方法
CN108806747A (zh) * 2017-04-27 2018-11-13 力旺电子股份有限公司 存储器胞与存储器胞阵列及其相关操作方法
CN114498547A (zh) * 2022-01-11 2022-05-13 深圳市有为信息技术发展有限公司 可配置的can终端电阻匹配电路
WO2023133967A1 (zh) * 2022-01-17 2023-07-20 长鑫存储技术有限公司 反熔丝存储器
CN117590296A (zh) * 2024-01-11 2024-02-23 杭州广立微电子股份有限公司 一种E-fuse熔断特性的测试电路、方法和系统

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7321501B2 (en) * 2005-06-09 2008-01-22 United Microelectronics Corp. Method for trimming programmable resistor to predetermined resistance
US7238969B2 (en) * 2005-06-14 2007-07-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor layout structure for ESD protection circuits
US7838937B1 (en) * 2005-09-23 2010-11-23 Cypress Semiconductor Corporation Circuits providing ESD protection to high voltage laterally diffused metal oxide semiconductor (LDMOS) transistors
US7335955B2 (en) * 2005-12-14 2008-02-26 Freescale Semiconductor, Inc. ESD protection for passive integrated devices
US7254078B1 (en) * 2006-02-22 2007-08-07 International Business Machines Corporation System and method for increasing reliability of electrical fuse programming
US7768068B1 (en) 2006-06-05 2010-08-03 Cypress Semiconductor Corporation Drain extended MOS transistor with increased breakdown voltage
US7667241B1 (en) 2006-09-26 2010-02-23 Cypress Semiconductor Corporation Electrostatic discharge protection device
TWI368980B (en) * 2006-10-13 2012-07-21 Macronix Int Co Ltd Electrostatic discharge device for pad and method and structure thereof
US7723820B2 (en) * 2006-12-28 2010-05-25 International Business Machines Corporation Transistor based antifuse with integrated heating element
US20080218247A1 (en) * 2007-03-07 2008-09-11 International Business Machines Corporation Method for automatically adjusting electrical fuse programming voltage
US7714326B2 (en) * 2007-03-07 2010-05-11 International Business Machines Corporation Electrical antifuse with integrated sensor
US7851885B2 (en) * 2007-03-07 2010-12-14 International Business Machines Corporation Methods and systems involving electrically programmable fuses
US7732893B2 (en) * 2007-03-07 2010-06-08 International Business Machines Corporation Electrical fuse structure for higher post-programming resistance
US7674691B2 (en) * 2007-03-07 2010-03-09 International Business Machines Corporation Method of manufacturing an electrical antifuse
US7888771B1 (en) 2007-05-02 2011-02-15 Xilinx, Inc. E-fuse with scalable filament link
US8737027B1 (en) 2007-07-27 2014-05-27 Cypress Semiconductor Corporation ESD protection device with charge collections regions
US7742352B1 (en) 2007-10-30 2010-06-22 Silicon Laboratories Inc. Variable sense level for fuse-based non-volatile memory
US7960985B2 (en) * 2008-01-25 2011-06-14 Hewlett-Packard Development Company, L.P. Identification of integrated circuit
US7923811B1 (en) 2008-03-06 2011-04-12 Xilinx, Inc. Electronic fuse cell with enhanced thermal gradient
US8564023B2 (en) * 2008-03-06 2013-10-22 Xilinx, Inc. Integrated circuit with MOSFET fuse element
US7852686B2 (en) * 2008-04-03 2010-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit and method for a sense amplifier with instantaneous pull up/pull down sensing
US8143673B1 (en) 2008-05-02 2012-03-27 Cypress Semiconductor Corporation Circuit with electrostatic discharge protection
US8283727B1 (en) 2008-05-02 2012-10-09 Cypress Semiconductor Corporation Circuit with electrostatic discharge protection
US8198651B2 (en) 2008-10-13 2012-06-12 Infineon Technologies Ag Electro static discharge protection device
US8395923B2 (en) * 2008-12-30 2013-03-12 Intel Corporation Antifuse programmable memory array
US7932738B1 (en) * 2010-05-07 2011-04-26 Power Integrations, Inc. Method and apparatus for reading a programmable anti-fuse element in a high-voltage integrated circuit
US8736278B2 (en) * 2011-07-29 2014-05-27 Tessera Inc. System and method for testing fuse blow reliability for integrated circuits
KR102133356B1 (ko) * 2014-02-24 2020-07-13 에스케이하이닉스 주식회사 반도체 장치 및 그 동작방법
CN105762137B (zh) 2014-12-15 2020-09-08 联华电子股份有限公司 熔丝结构以及其监控方式
CN104538056A (zh) * 2015-01-05 2015-04-22 武汉新芯集成电路制造有限公司 一种电熔丝感应放大器
US9666305B1 (en) 2015-12-09 2017-05-30 International Business Machines Corporation System for testing charge trap memory cells
CN105702674B (zh) * 2016-03-18 2019-01-04 江苏艾伦摩尔微电子科技有限公司 一种静电放电防护装置
US10288665B2 (en) * 2016-12-12 2019-05-14 Lg Chem, Ltd. Vehicle having a diagnostic system for an electrical fuse
EP3404428B1 (en) * 2017-05-17 2019-09-18 ams AG Circuit arrangement and method for resistance measurement
US10840049B2 (en) * 2017-07-18 2020-11-17 Skyworks Solutions, Inc. Circuits, devices and methods for programming a fuse
US11302383B2 (en) 2018-12-10 2022-04-12 Etron Technology, Inc. Dynamic memory with sustainable storage architecture
US11798613B2 (en) 2018-12-10 2023-10-24 Etron Technology, Inc. Dynamic memory with long retention time
CN114649042A (zh) * 2020-12-18 2022-06-21 圣邦微电子（北京）股份有限公司 用于差分型otp存储器的读取电路
US11906560B2 (en) * 2021-12-08 2024-02-20 Nanya Technology Corporation System and method of measuring fuse resistance and non-transitory computer readable medium

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5635854A (en) * 1994-05-24 1997-06-03 Philips Electronics North America Corporation Programmable logic integrated circuit including verify circuitry for classifying fuse link states as validly closed, validly open or invalid
US5731733A (en) * 1995-09-29 1998-03-24 Intel Corporation Static, low current sensing circuit for sensing the state of a fuse device
US5959445A (en) * 1995-09-29 1999-09-28 Intel Corporation Static, high-sensitivity, fuse-based storage cell
US5991220A (en) * 1998-03-09 1999-11-23 Lucent Technologies, Inc. Software programmable write-once fuse memory
US6066879A (en) * 1999-05-03 2000-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Combined NMOS and SCR ESD protection device
US6492208B1 (en) * 2000-09-28 2002-12-10 Taiwan Semiconductor Manufacturing Company Embedded SCR protection device for output and input pad
US6541983B2 (en) * 2001-05-10 2003-04-01 Koninklijke Philips Electronics N.V. Method for measuring fuse resistance in a fuse array
US6903598B2 (en) * 2002-05-24 2005-06-07 Intel Corporation Static, low-voltage fuse-based cell with high-voltage programming

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8432759B2 (en) 2009-06-30 2013-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Measuring electrical resistance
CN101937717B (zh) * 2009-06-30 2013-10-23 台湾积体电路制造股份有限公司 测量电阻值的方法及电路
US9053780B2 (en) 2009-06-30 2015-06-09 Taiwan Semiconductor Manfacturing Company, Ltd. Measuring electrical resistance
CN101937717A (zh) * 2009-06-30 2011-01-05 台湾积体电路制造股份有限公司 测量电阻值的方法及电路
CN104901266A (zh) * 2015-05-06 2015-09-09 深圳市明微电子股份有限公司 保险丝修调电路
CN104901266B (zh) * 2015-05-06 2018-01-19 深圳市明微电子股份有限公司 保险丝修调电路
CN106960688A (zh) * 2016-01-11 2017-07-18 中芯国际集成电路制造(上海)有限公司 电熔丝位单元阵列中电熔丝的缺陷检测方法及电路
CN106960688B (zh) * 2016-01-11 2020-08-07 中芯国际集成电路制造(上海)有限公司 电熔丝位单元阵列中电熔丝的缺陷检测方法及电路
CN106771612A (zh) * 2016-11-23 2017-05-31 上海华力微电子有限公司 一种基于理想电阻的可熔断电阻验证系统及方法
CN108806747B (zh) * 2017-04-27 2020-12-08 力旺电子股份有限公司 存储器胞与存储器胞阵列及其相关操作方法
CN108806747A (zh) * 2017-04-27 2018-11-13 力旺电子股份有限公司 存储器胞与存储器胞阵列及其相关操作方法
CN108320007A (zh) * 2018-02-06 2018-07-24 常州印刷电子产业研究院有限公司 防伪标签及其控制方法
CN114498547A (zh) * 2022-01-11 2022-05-13 深圳市有为信息技术发展有限公司 可配置的can终端电阻匹配电路
WO2023133967A1 (zh) * 2022-01-17 2023-07-20 长鑫存储技术有限公司 反熔丝存储器
CN117590296A (zh) * 2024-01-11 2024-02-23 杭州广立微电子股份有限公司 一种E-fuse熔断特性的测试电路、方法和系统
CN117590296B (zh) * 2024-01-11 2024-05-14 杭州广立微电子股份有限公司 一种E-fuse熔断特性的测试电路、方法和系统

Also Published As

Publication number Publication date
US20050247997A1 (en) 2005-11-10
CN100368814C (zh) 2008-02-13
US20050254189A1 (en) 2005-11-17
TWI273249B (en) 2007-02-11
TW200606438A (en) 2006-02-16
US7145346B2 (en) 2006-12-05

Similar Documents

Publication Publication Date Title
CN1696715A (zh) 监测电熔丝电阻的系统
CN1126103C (zh) 熔丝电路及冗余译码器
US7499353B2 (en) Integrated circuit chip having non-volatile on-chip memories for providing programmable functions and features
CN100419916C (zh) 有多余备份功能的电保险丝单元及其多余备份的方法
KR910003147B1 (ko) 반도체집적회로와 그 시험방법
CN107148650B (zh) 执行封装后修整的设备及方法
CN1681045A (zh) 具有otp存储器的半导体集成电路器件及对该otp存储器编程的方法
CN1832032A (zh) 半导体存储器
CN1967718A (zh) 非易失性存储单元、存储单元矩阵和存储装置
TWI570735B (zh) 包含具有反熔絲組件之非揮發性記憶體結構之電子器件及其使用方法
US7345935B2 (en) Semiconductor wafer and method for testing ferroelectric memory device
US10672489B2 (en) Electronic device with a fuse array mechanism
TW200929411A (en) Method and apparatus for monitoring vias in a semiconductor fab
CN1877742A (zh) 非易失存储器补偿读取源极线的装置
US20140063894A1 (en) E-fuse array circuit and programming method of the same
US7161857B2 (en) Memory redundancy programming
US20020093867A1 (en) Semiconductor device having electric fuse element
CN1825492A (zh) 可从复用方式切换到非复用方式的半导体存储装置
Li et al. Evaluation of SiO/sub 2/antifuse in a 3D-OTP memory
CN101055765A (zh) 可编程只读存储器
CN1467836A (zh) 半导体器件、半导体封装以及用于测试半导体器件的方法
KR100257059B1 (ko) 반도체 집적회로
Petryk et al. sensitivity of HfO2-based RRAM cells to laser irradiation
Thomas-Brans et al. New diagnostic forensic protocol for damaged secure digital memory cards
Petryk et al. Evaluation of the sensitivity of RRAM cells to optical fault injection attacks

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080213

CF01 Termination of patent right due to non-payment of annual fee