CN106960688B - 电熔丝位单元阵列中电熔丝的缺陷检测方法及电路 - Google Patents

Abstract

一种电熔丝位单元阵列中的电熔丝缺陷检测方法及电路，所述电熔丝位单元阵列包括至少一个电熔丝位单元，所述电熔丝位单元包括所述电熔丝，所述电熔丝位单元阵列中的电熔丝缺陷检测方法包括：每一次检测时，在所述电熔丝单元阵列中选中一个电熔丝位单元，灵敏放大器的输入端经由选中的电熔丝位单元形成对地通路，从所述灵敏放大器的输出端读出检测结果；读出检测结果之后且在下一次检测之前，断开所述灵敏放大器的输入端的对地通路，以使得所述灵敏放大器的输出端输出逻辑高电平。本发明实施例可以对电熔丝位单元阵列中的电熔丝的缺陷进行检测，并可以提高所述电熔丝的缺陷检测的准确率。

Description

电熔丝位单元阵列中电熔丝的缺陷检测方法及电路

技术领域

本发明涉及半导体电路领域，特别涉及一种电熔丝位单元阵列中电熔丝的缺陷检测方法及电路。

背景技术

电熔丝(eFuse)是一种一次性编程器件(One Time Program，简称OTP)，可以通过烧写存储数据。随着电熔丝的理论与技术的逐渐成熟，电熔丝的应用范围迅速扩大。电熔丝IP核(Intellectual Property Core，知识产权核)包含有电熔丝位单元阵列，所述电熔丝阵列包含有多个电熔丝位单元，所述电熔丝位单元包括所述电熔丝。在电熔丝的实际使用中，电熔丝的制造过程可能出现缺陷，会使电熔丝的初始阻值偏大，因此，通常会预先对电熔丝的初始电阻进行检测。

在现有技术中，所述电熔丝阵列连接灵敏放大器，一般通过遍历整个电熔丝IP核，在所述电熔丝阵列的读模式下，对其内部的所有电熔丝进行阻值识别，并通过所述灵敏放大器的输出电平逻辑来判断所述电熔丝是否存在缺陷。当所述电熔丝的阻值较小时，所述灵敏放大器的输出端输出逻辑低电平，则可以判定所述电熔丝不存在缺陷；而当所述电熔丝的阻值较大时，所述灵敏放大器的输出端输出逻辑高电平，此时可以判定所述电熔丝存在缺陷。然而，当所述电熔丝的阻值并不能严格被界定为较大或较小而处于阻值判断条件的盲区时，所述灵敏放大器的输出端可能输出逻辑高电平也可能输出逻辑低电平，会引起对所述电熔丝存在缺陷的误判。

因此，现有技术中的电熔丝位单元阵列中的电熔丝的缺陷检测方法面临检测不准确的问题。

发明内容

本发明解决的技术问题现有技术的电熔丝位单元阵列中的电熔丝的缺陷检测方法不准确。

为解决上述技术问题，本发明实施例提供一种电熔丝位单元阵列中的电熔丝缺陷检测方法，所述电熔丝位单元阵列包括至少一个电熔丝位单元，所述电熔丝位单元包括所述电熔丝，所述电熔丝缺陷检测方法包括：每一次检测时，在所述电熔丝单元阵列中选中一个电熔丝位单元，灵敏放大器的输入端经由选中的电熔丝位单元形成对地通路，从所述灵敏放大器的输出端读出检测结果；

读出检测结果之后且在下一次检测之前，断开所述灵敏放大器的输入端的对地通路，以使得所述灵敏放大器的输出端输出逻辑高电平。

可选地，所述电熔丝位单元的第一端连接所述灵敏放大器的输入端，每一所述电熔丝位单元的第二端经由相应的可控导通器件接地，所述可控导通器件由第一控制信号控制，所述第一控制信号通过控制所述可控导通器件导通而选中与所述可控导通器件相连的电熔丝位单元进行缺陷检测。

可选地，在每一次检测时，所述第一控制信号控制仅有一个所述可控导通器件导通。

可选地，所述灵敏放大器的输出端经由负载上拉至逻辑高电平。

可选地，所述电熔丝位单元的第一端经由可控开关器件与所述灵敏放大器的输入端连接，在每一次检测中，在读出所述检测结果之前，控制所述可控开关器件导通；

在读出所述检测结果之后且在下一次检测之前，通过控制所述可控开关器件关断以断开所述灵敏放大器的输入端的对地通路。

可选地，所述可控开关器件为第一NMOS晶体管；

所述第一NMOS晶体管的栅极输入第二控制信号；在每一次检测中，在读出所述检测结果之前，控制所述第二控制信号为高电平；在读出所述检测结果之后且在下一次检测之前，控制所述第二控制信号为低电平；

所述第一NMOS晶体管的源极连接所述电熔丝位单元的第一端；

所述第一NMOS晶体管的漏极连接所述灵敏放大器。

可选地，所述电熔丝位单元的第一端直接与所述灵敏放大器的输入端连接，控制所述灵敏放大器的输出端断开与地的通路包括：

在每一次检测中，在读出所述检测结果之前，控制所述可控导通器件导通；在读出所述检测结果之后且在下一次检测之前，通过控制所述可控导通器件关断以断开所述灵敏放大器的输入端的对地通路。

可选地，可控导通器件为第二NMOS晶体管；

所述第二NMOS晶体管的栅极输入有所述第一控制信号；在每一次检测中，在读出所述检测结果之前，控制所述第一控制信号为高电平；在读出所述检测结果之后且在下一次检测之前，控制所述第一控制信号为低电平；

所述第二NMOS晶体管的源极接地；所述第二NMOS晶体管的漏极连接所述电熔丝位单元的第二端。

为解决上述技术问题，本发明实施例还提供一种电熔丝位单元阵列中的电熔丝缺陷检测电路，所述电熔丝位单元阵列包括至少一个电熔丝位单元和至少一个可控导通器件，每一个所述电熔丝位单元连接一个所述可控导通器件；包括：灵敏放大器和可控开关器件；

所述灵敏放大器的输入端连接所述可控开关器件的第一端，所述灵敏放大器的输出端输出所述电熔丝缺陷的检测结果；

所述电熔丝位单元的第一端连接所述可控开关器件的第二端，所述电熔丝位单元的第二端连接所述可控导通器件的第一端，所述可控导通器件的第二端接地；或者，所述可控导通器件的第一端连接所述可控开关器件的第二端，所述电熔丝位单元的第一端连接所述可控导通器件的第二端，所述电熔丝位单元的第二端接地；

所述可控导通器件的第三端输入第一控制信号，适于控制所述可控导通器件导通，以选中与所述可控导通器件相连的电熔丝位单元进行缺陷检测；

所述可控开关器件的第三端输入第二控制信号，适于控制所述可控开关器件导通或关断。

可选地，所述可控开关器件为第三NMOS晶体管，所述第三NMOS晶体管的漏极连接所述可控开关器件的第一端，所述第三NMOS晶体管的源极连接所述可控开关器件的第二端，所述第三NMOS晶体管的栅极连接所述可控开关器件的第三端。

可选地，可控导通器件为第四NMOS晶体管，所述第四NMOS晶体管的漏极连接所述可控导通器件的第一端，所述第四NMOS晶体管的源极连接所述可控导通器件的第二端，所述第四NMOS晶体管的栅极连接所述可控导通器件的第三端。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

在本发明实施例电熔丝位单元阵列中的电熔丝缺陷检测方法中，所述电熔丝位单元阵列包括至少一个电熔丝位单元，所述电熔丝位单元包括所述电熔丝；所述电熔丝缺陷检测方法包括：每一次检测时，在所述电熔丝单元阵列中选中一个电熔丝位单元，灵敏放大器的输入端经由选中的电熔丝位单元形成对地通路，从所述灵敏放大器的输出端读出检测结果；读出检测结果之后且在下一次检测之前，断开所述灵敏放大器的输入端的对地通路，以使得所述灵敏放大器的输出端输出逻辑高电平。本发明实施例对电熔丝位单元阵列中的电熔丝的缺陷进行检测，通过将所述灵敏放大器和所述电熔丝位单元之间的连接断开，使得每一次读出检测结果之后控制所述灵敏放大器的输出端输出逻辑高电平，下一次的检测到来时，若所述电熔丝的电阻较大时，所述灵敏放大器的输出端维持输出逻辑高电平，若所述电熔丝的阻值并不能严格被界定为较大或较小而处于阻值判断条件的盲区时，只要所述灵敏放大器的输出端仍维持输出逻辑高电平，即判定所述电熔丝存在缺陷，在检测中不遗漏可能存在缺陷的电熔丝，本发明实施例的电熔丝缺陷检测方法可以有效提高缺陷检测的准确率，具有较佳的应用价值。

附图说明

图1是本发明电熔丝位单元阵列中的电熔丝缺陷检测方法一实施例对应的缺陷检测电路图；

图2是本发明电熔丝位单元阵列中的电熔丝缺陷检测方法另一实施例对应的缺陷检测电路图；

图3是本发明实施例第一控制信号、第二控制信号和灵敏放大器的输出信号的时序图。

具体实施方式

如背景技术部分所述，现有技术中的电熔丝位单元阵列中的电熔丝的缺陷检测方法不准确。

图1是本发明实施例电熔丝位单元阵列中的电熔丝缺陷检测方法对应的缺陷检测电路图。

如图1所示，为了解决上述技术问题，本发明实施例提出一种电熔丝位单元阵列中的电熔丝缺陷检测方法，所述电熔丝位单元阵列1包括至少一个电熔丝位单元11，所述电熔丝位单元11包括所述电熔丝(图中未示出)，所述电熔丝缺陷检测方法包括：每一次检测时，在所述电熔丝单元阵列1中选中一个电熔丝位单元11，灵敏放大器2的输入端经由选中的电熔丝位单元11形成对地通路，从所述灵敏放大器2的输出端读出检测结果；读出检测结果之后且在下一次检测之前，断开所述灵敏放大器2的输入端的对地通路，以使得所述灵敏放大器2的输出端输出逻辑高电平。

本发明实施例在每一次读出所述检测结果之后控制所述灵敏放大器2的输出端输出逻辑高电平，当下一次的检测到来时，若所述电熔丝的电阻较大，所述灵敏放大器2的输出端维持输出逻辑高电平，若所述电熔丝的阻值并不能严格被界定为较大或较小而处于阻值判断条件的盲区，只要所述灵敏放大器2的输出端仍维持输出逻辑高电平，即为异常情况，则可判定所述电熔丝存在缺陷。本发明实施例电熔丝缺陷检测方法不遗漏可能存在缺陷的电熔丝，从而有效提高缺陷检测的准确率。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

继续参照图1，在本发明实施例中，所述灵敏放大器2可以包括参考电阻(图中未示出)，本实施例可以通过所述灵敏放大器2检测并比较所述被选中的电熔丝位单元11中的电熔丝和所述参考电阻的阻值，并使所述灵敏放大器2输出与二者阻值的大小关系相对应的逻辑电平，来达到检测所述被选中的电熔丝位单元11中的电熔丝缺陷的目的。

当所述参考电阻与所述电熔丝的阻值相差较小时，灵敏放大器2很难迅速且正确地读出检测结果，而很容易保持上一次的检测结果。因此，在每一次检测后，控制断开所述灵敏放大器2的输入端的对地通路，使所述灵敏放大器2检测到的所述电熔丝的阻值接近无限大，从而输出逻辑高电平。

在本发明实施例中，所述电熔丝位单元11的第一端可以连接所述灵敏放大器2的输入端，每一所述电熔丝位单元11的第二端可以经由相应的可控导通器件12接地，所述可控导通器件12由第一控制信号控制，所述第一控制信号通过控制所述可控导通器件12导通而选中与所述可控导通器件12相连的电熔丝位单元11进行缺陷检测。

其中，所述电熔丝位单元11的第一端和第二端可以分别为所述电熔丝的第一端和第二端。

所述电熔丝位单元11、所述可控导通器件12以及所述灵敏放大器2串联并与地形成通路。在具体实施中，所述灵敏放大器2还可以经由所述可控导通器件12连接所述电熔丝位单元11的第一端，所述电熔丝位单元11的第二端接地。因此，本发明实施例不对所述电熔丝位单元11、所述可控导通器件12以及所述灵敏放大器2所形成的串联通路的具体连接方式进行限制。

在本发明实施例中，在每一次检测时，所述第一控制信号可以控制仅有一个所述可控导通器件导通，与导通的可控导通器件串联的电熔丝位单元被检测，而其他的电熔丝位单元则暂时不被检测。在不同的检测中，不同的可控导通器件被逐个导通，从而对各个不同的电熔丝位单元进行检测。

在本发明实施例中，所述灵敏放大器2的输出端可以经由负载上拉至逻辑高电平，使得读出检测结果之后且在下一次检测之前，通过断开所述灵敏放大器2的输入端的对地通路，使得所述灵敏放大器2的输出端输出逻辑高电平。一般而言，当断开所述灵敏放大器2的输入端的对地通路时，为了使所述灵敏放大器2的输出端输出逻辑高电平，所述灵敏放大器2可以有多种电路连接方式，本实施例仅以所述灵敏放大器2的输出端可以经由负载上拉为例，并不限制所述灵敏放大器2内部的电路结构。

在本发明实施例中，如图1所示，所述电熔丝位单元11的第一端可以直接与所述灵敏放大器2的输入端连接，以上所述的控制所述灵敏放大器2的输出端断开与地的通路可以包括：

在每一次检测中，在读出所述检测结果之前，控制所述可控导通器件12导通；在读出所述检测结果之后且在下一次检测之前，通过控制所述可控导通器件12关断以断开所述灵敏放大器2的输入端的对地通路。

在具体实施中，可控导通器件可以为第二NMOS晶体管M2。

其中，所述第二NMOS晶体管M2的栅极输入有所述第一控制信号；在每一次检测中，在读出所述检测结果之前，控制所述第一控制信号为高电平；在读出所述检测结果之后且在下一次检测之前，控制所述第一控制信号为低电平；所述第二NMOS晶体管M2的源极接地；所述第二NMOS晶体管M2的漏极连接所述电熔丝位单元11的第二端。

图2是本发明电熔丝位单元阵列中的电熔丝缺陷检测方法另一实施例对应的缺陷检测电路图。

结合图2所示，在本发明实施例中，所述电熔丝位单元11的第一端可以经由可控开关器件3与所述灵敏放大器2的输入端连接，在每一次检测中，在读出所述检测结果之前，控制所述可控开关器件3导通。

在读出所述检测结果之后且在下一次检测之前，通过控制所述可控开关器件3关断以断开所述灵敏放大器2的输入端的对地通路。

在具体实施中，所述可控开关器件3可以为第一NMOS晶体管M1；

所述第一NMOS晶体管M1的栅极输入第二控制信号；在每一次检测中，在读出所述检测结果之前，控制所述第二控制信号为高电平；在读出所述检测结果之后且在下一次检测之前，控制所述第二控制信号为低电平；所述第一NMOS晶体管M1的源极连接所述电熔丝位单元11的第一端；所述第一NMOS晶体管M1的漏极连接所述灵敏放大器2。

图3是本发明实施例第一控制信号、第二控制信号和灵敏放大器输出信号的时序图。

如图3所示，在具体实施中，所述第一控制信号可以通过输出高电平而控制所述第二NMOS晶体管M2导通，假设在每一次的缺陷检测中，所述第一控制信号输出高电平的第一时间窗口为T，使所述第二NMOS晶体管M2导通，从而选中电熔丝阵列1中特定的电熔丝位单元11。本实施例可以首先控制所述第二控制信号输出第二时间窗口为T/2的高电平，而后控制所述第二控制信号输出第三时间窗口为T/2的低电平，完成对所述被选中的电熔丝位单元11中的电熔丝的缺陷检测。对应所述第二时间窗口，所述电熔丝处于被检测的过程中，若所述电熔丝不存在缺陷，所述灵敏放大器2会输出图3所示的逻辑低电平；对应所述第三时间窗口，所述第一NMOS晶体管M1导通，从而使所述灵敏放大器2的输出端输出逻辑高电平，以提高本检测方法的准确度。在具体实施中，并不限制所述第一时间窗口、第二时间窗口以及第三时间窗口的大小；但优选地，所述第一时间窗口等于所述第二时间窗口和所述第三时间窗口大小之和。

需要说明的是，本文中的“逻辑高电平”指的是可被识别为数字信号“1”的电平范围，“逻辑低电平”指的是可被识别为数字信号“0”的电平范围，二者是相对的概念，其具体电平范围并不做具体限制。

为解决上述技术问题，本发明实施例还提供一种电熔丝位单元阵列中的电熔丝缺陷检测电路，如图2所示，所述电熔丝位单元阵列1包括至少一个电熔丝位单元11和至少一个可控导通器件12，每一个所述电熔丝位单元11连接一个所述可控导通器件12；所述电熔丝位单元阵列中的电熔丝缺陷检测电路包括：灵敏放大器2和可控开关器件3。

所述灵敏放大器2的输入端连接所述可控开关器件3的第一端，所述灵敏放大器2的输出端输出所述电熔丝缺陷的检测结果。

所述电熔丝位单元11与所述可控导通器件12串联，其连接关系可以为：所述电熔丝位单元11的第一端连接所述可控开关器件3的第二端，所述电熔丝位单元11的第二端连接所述可控导通器件12的第一端，所述可控导通器件12的第二端接地；还可以为：所述可控导通器件12的第一端连接所述可控开关器件3的第二端，所述电熔丝位单元11的第一端连接所述可控导通器件12的第二端，所述电熔丝位单元11的第二端接地。

其中，所述可控导通器件12的第三端输入第一控制信号，适于控制所述可控导通器件12导通，以选中与所述可控导通器件12相连的电熔丝位单元11进行缺陷检测。所述可控开关器件3的第三端输入第二控制信号，适于控制所述可控开关器件3导通或关断。

在具体实施中，所述可控开关器件3可以为第三NMOS晶体管M1，所述第三NMOS晶体管M1的漏极连接所述可控开关器件3的第一端，所述第三NMOS晶体管M1的源极连接所述可控开关器件3的第二端，所述第三NMOS晶体管M1的栅极连接所述可控开关器件3的第三端。

在具体实施中，可控导通器件12可以为第四NMOS晶体管M2，所述第四NMOS晶体管M2的漏极连接所述可控导通器件12的第一端，所述第四NMOS晶体管M2的源极连接所述可控导通器件12的第二端，所述第四NMOS晶体管M2的栅极连接所述可控导通器件12的第三端。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (8)

1.一种电熔丝位单元阵列中的电熔丝缺陷检测方法，所述电熔丝位单元阵列包括至少一个电熔丝位单元，所述电熔丝位单元包括所述电熔丝，所述电熔丝缺陷检测方法包括：每一次检测时，在所述电熔丝单元阵列中选中一个电熔丝位单元，灵敏放大器的输入端经由选中的电熔丝位单元形成对地通路，从所述灵敏放大器的输出端读出检测结果；其特征在于，

所述灵敏放大器包括参考电阻，通过所述灵敏放大器检测并比较所述被选中的电熔丝位单元中的电熔丝和所述参考电阻的阻值，并使所述灵敏放大器输出与二者阻值的大小关系相对应的逻辑电平；

读出检测结果之后且在下一次检测之前，断开所述灵敏放大器的输入端的对地通路，以使得所述灵敏放大器的输出端输出逻辑高电平；

所述电熔丝位单元的第一端经由可控开关器件与所述灵敏放大器的输入端连接，每一所述电熔丝位单元的第二端经由相应的可控导通器件接地，所述可控导通器件由第一控制信号控制，所述第一控制信号通过控制所述可控导通器件导通而选中与所述可控导通器件相连的电熔丝位单元进行缺陷检测；在每一次检测中，在读出所述检测结果之前，控制所述可控开关器件导通；

在读出所述检测结果之后且在下一次检测之前，通过控制所述可控开关器件关断以断开所述灵敏放大器的输入端的对地通路；

或者，所述电熔丝位单元的第一端直接与所述灵敏放大器的输入端连接，每一所述电熔丝位单元的第二端经由相应的可控导通器件接地，所述可控导通器件由第一控制信号控制，所述第一控制信号通过控制所述可控导通器件导通而选中与所述可控导通器件相连的电熔丝位单元进行缺陷检测；

控制所述灵敏放大器的输出端断开与地的通路包括：

在每一次检测中，在读出所述检测结果之前，控制所述可控导通器件导通；在读出所述检测结果之后且在下一次检测之前，通过控制所述可控导通器件关断以断开所述灵敏放大器的输入端的对地通路。

2.如权利要求1所述的电熔丝缺陷检测方法，其特征在于，在每一次检测时，所述第一控制信号控制仅有一个所述可控导通器件导通。

3.如权利要求1所述的电熔丝缺陷检测方法，其特征在于，所述灵敏放大器的输出端经由负载上拉至逻辑高电平。

4.如权利要求1所述的电熔丝缺陷检测方法，其特征在于，所述可控开关器件为第一NMOS晶体管；

所述第一NMOS晶体管的栅极输入第二控制信号；在每一次检测中，在读出所述检测结果之前，控制所述第二控制信号为高电平；在读出所述检测结果之后且在下一次检测之前，控制所述第二控制信号为低电平；

所述第一NMOS晶体管的源极连接所述电熔丝位单元的第一端；

所述第一NMOS晶体管的漏极连接所述灵敏放大器。

5.如权利要求2、4任一项所述的电熔丝缺陷检测方法，其特征在于，可控导通器件为第二NMOS晶体管；

所述第二NMOS晶体管的栅极输入有所述第一控制信号；在每一次检测中，在读出所述检测结果之前，控制所述第一控制信号为高电平；在读出所述检测结果之后且在下一次检测之前，控制所述第一控制信号为低电平；

所述第二NMOS晶体管的源极接地；

所述第二NMOS晶体管的漏极连接所述电熔丝位单元的第二端。

6.一种电熔丝位单元阵列中的电熔丝缺陷检测电路，所述电熔丝位单元阵列包括至少一个电熔丝位单元和至少一个可控导通器件，每一个所述电熔丝位单元连接一个所述可控导通器件；其特征在于，包括：灵敏放大器和可控开关器件；

所述灵敏放大器的输入端连接所述可控开关器件的第一端，所述灵敏放大器的输出端输出所述电熔丝缺陷的检测结果，其中，所述灵敏放大器包括参考电阻，通过所述灵敏放大器检测并比较被选中的电熔丝位单元中的电熔丝和所述参考电阻的阻值，并使所述灵敏放大器输出与二者阻值的大小关系相对应的逻辑电平；

所述电熔丝位单元的第一端连接所述可控开关器件的第二端，所述电熔丝位单元的第二端连接所述可控导通器件的第一端，所述可控导通器件的第二端接地；或者，所述可控导通器件的第一端连接所述可控开关器件的第二端，所述电熔丝位单元的第一端连接所述可控导通器件的第二端，所述电熔丝位单元的第二端接地；

所述可控导通器件的第三端输入第一控制信号，适于控制所述可控导通器件导通，以选中与所述可控导通器件相连的电熔丝位单元进行缺陷检测；

所述可控开关器件的第三端输入第二控制信号，适于控制所述可控开关器件导通或关断。

7.如权利要求6所述的电熔丝缺陷检测电路，其特征在于，所述可控开关器件为第三NMOS晶体管，所述第三NMOS晶体管的漏极连接所述可控开关器件的第一端，所述第三NMOS晶体管的源极连接所述可控开关器件的第二端，所述第三NMOS晶体管的栅极连接所述可控开关器件的第三端。

8.如权利要求6所述的电熔丝缺陷检测电路，其特征在于，可控导通器件为第四NMOS晶体管，所述第四NMOS晶体管的漏极连接所述可控导通器件的第一端，所述第四NMOS晶体管的源极连接所述可控导通器件的第二端，所述第四NMOS晶体管的栅极连接所述可控导通器件的第三端。

Images