KR100648288B1 - 불 휘발성 메모리 장치의 리던던시 선택 회로 - Google Patents
불 휘발성 메모리 장치의 리던던시 선택 회로 Download PDFInfo
- Publication number
- KR100648288B1 KR100648288B1 KR1020050066884A KR20050066884A KR100648288B1 KR 100648288 B1 KR100648288 B1 KR 100648288B1 KR 1020050066884 A KR1020050066884 A KR 1020050066884A KR 20050066884 A KR20050066884 A KR 20050066884A KR 100648288 B1 KR100648288 B1 KR 100648288B1
- Authority
- KR
- South Korea
- Prior art keywords
- rom
- block
- data bits
- memory device
- cell array
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
- G11C29/846—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
Description
Claims (5)
- 결함 어드레스들을 저장하며, 행들 및 열들로 배열된 복수의 롬 셀들을 갖는 롬 셀 어레이와;파워-업시 상기 롬 셀 어레이의 행들을 순차적으로 선택하는 롬 제어기와;상기 롬 제어기의 제어에 따라 상기 순차적으로 선택된 행들 각각의 롬 셀들로부터 데이터 비트들을 감지 증폭하는 감지 증폭기 블록과;상기 감지 증폭기 블록에 의해서 감지된 데이터 비트들을 스위치 회로를 통해 입력받고, 상기 입력된 데이터 비트들을 결함 어드레스로서 래치하는 래치 블록과; 그리고정상 동작시 입력된 어드레스가 상기 래치 블록에 저장된 결함 어드레스들 중 어느 하나와 일치하는 지의 여부를 검출하는 비교 블록을 포함하며, 상기 행들이 순차적으로 선택됨에 따라, 상기 롬 셀 어레이의 결함 어드레스들이 상기 감지 증폭기 블록을 통해 직접 전송 방식으로 상기 래치 블록으로 전송되는 플래시 메모리 장치의 리던던시 선택 회로.
- 제 1 항에 있어서,상기 행들의 수는 상기 플래시 메모리 장치에 제공되는 리던던트 열들의 수와 일치하는 플래시 메모리 장치의 리던던시 선택 회로.
- 제 2 항에 있어서,상기 열들의 수는 결함 열을 지정하기 위한 어드레스의 비트 수와 일치하는 플래시 메모리 장치의 리던던시 선택 회로.
- 제 1 항에 있어서,상기 롬 셀들 각각은 퓨즈와; 그리고 대응하는 행에 연결된 게이트, 대응하는 열에 연결된 드레인, 그리고 상기 퓨즈를 통해 접지된 소오스를 갖는 트랜지스터를 포함하는 플래시 메모리 장치의 리던던시 선택 회로.
- 제 1 항에 있어서,상기 롬 셀 어레이는 상기 열들 각각의 일단과 전원 전압 사이에 연결된 PMOS 트랜지스터를 더 포함하며, 상기 PMOS 트랜지스터들은 파워-업시 상기 열들을 프리챠지하도록 상기 롬 제어기에 의해서 제어되는 플래시 메모리 장치의 리던던시 선택 회로.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050066884A KR100648288B1 (ko) | 2005-07-22 | 2005-07-22 | 불 휘발성 메모리 장치의 리던던시 선택 회로 |
US11/444,353 US7315480B2 (en) | 2005-07-22 | 2006-06-01 | Redundancy selector circuit for use in non-volatile memory device |
CN2006101080210A CN1901093B (zh) | 2005-07-22 | 2006-07-24 | 用于非易失性存储设备的冗余选择器电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050066884A KR100648288B1 (ko) | 2005-07-22 | 2005-07-22 | 불 휘발성 메모리 장치의 리던던시 선택 회로 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100648288B1 true KR100648288B1 (ko) | 2006-11-23 |
Family
ID=37656928
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050066884A KR100648288B1 (ko) | 2005-07-22 | 2005-07-22 | 불 휘발성 메모리 장치의 리던던시 선택 회로 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7315480B2 (ko) |
KR (1) | KR100648288B1 (ko) |
CN (1) | CN1901093B (ko) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7508724B2 (en) * | 2006-11-30 | 2009-03-24 | Mosaid Technologies Incorporated | Circuit and method for testing multi-device systems |
US7821830B2 (en) * | 2008-07-23 | 2010-10-26 | Micron Technology, Inc. | Flash memory device with redundant columns |
KR20110105256A (ko) * | 2010-03-18 | 2011-09-26 | 삼성전자주식회사 | 적층 구조를 갖는 반도체 메모리 장치 및 적층 구조를 갖는 반도체 메모리 장치의 리페어 방법 |
KR101644169B1 (ko) * | 2010-04-29 | 2016-08-01 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 이를 포함하는 비휘발성 메모리 시스템 |
KR101196907B1 (ko) * | 2010-10-27 | 2012-11-05 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그의 동작 방법 |
US9348695B2 (en) * | 2014-05-21 | 2016-05-24 | Sandisk Technologies Inc. | System and method of storing redundancy data |
KR102356071B1 (ko) * | 2015-05-06 | 2022-01-27 | 에스케이하이닉스 주식회사 | 저장 장치 및 이의 동작 방법 |
CN105261396B (zh) * | 2015-09-28 | 2019-08-30 | 北京兆易创新科技股份有限公司 | 一种芯片及其替换对比电路 |
CN106960688B (zh) * | 2016-01-11 | 2020-08-07 | 中芯国际集成电路制造(上海)有限公司 | 电熔丝位单元阵列中电熔丝的缺陷检测方法及电路 |
CN110400595B (zh) * | 2019-07-24 | 2021-08-13 | 上海华力微电子有限公司 | 一种具备修正功能的antifuse电路 |
CN110400596A (zh) * | 2019-07-24 | 2019-11-01 | 上海华力微电子有限公司 | 一种efuse阵列 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2900451B2 (ja) * | 1989-11-30 | 1999-06-02 | ソニー株式会社 | メモリ装置 |
KR0177740B1 (ko) * | 1994-11-17 | 1999-04-15 | 김광호 | 반도체 메모리 장치의 리던던시 회로 및 그 방법 |
KR100300041B1 (ko) | 1998-04-23 | 2001-09-06 | 김영환 | 반도체메모리의리던던시퓨즈롬읽기회로 |
JP2001052495A (ja) * | 1999-06-03 | 2001-02-23 | Toshiba Corp | 半導体メモリ |
US6426910B1 (en) | 2000-08-30 | 2002-07-30 | Micron Technology, Inc. | Enhanced fuse configurations for low-voltage flash memories |
JP2003085993A (ja) * | 2001-09-07 | 2003-03-20 | Toshiba Corp | 不揮発性半導体記憶装置およびその不良救済方法 |
KR100462877B1 (ko) * | 2002-02-04 | 2004-12-17 | 삼성전자주식회사 | 반도체 메모리 장치, 및 이 장치의 불량 셀 어드레스프로그램 회로 및 방법 |
JP4138521B2 (ja) | 2003-02-13 | 2008-08-27 | 富士通株式会社 | 半導体装置 |
-
2005
- 2005-07-22 KR KR1020050066884A patent/KR100648288B1/ko active IP Right Grant
-
2006
- 2006-06-01 US US11/444,353 patent/US7315480B2/en active Active
- 2006-07-24 CN CN2006101080210A patent/CN1901093B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1901093B (zh) | 2010-12-08 |
US7315480B2 (en) | 2008-01-01 |
US20070019483A1 (en) | 2007-01-25 |
CN1901093A (zh) | 2007-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100648288B1 (ko) | 불 휘발성 메모리 장치의 리던던시 선택 회로 | |
US7336549B2 (en) | Redundancy circuit and repair method for a semiconductor memory device | |
KR100396305B1 (ko) | 반도체 기억 장치 및 그 테스트 방법 | |
US6144592A (en) | Semiconductor memory device having a redundant memory | |
US8315116B2 (en) | Repair circuit and repair method of semiconductor memory apparatus | |
US20050041491A1 (en) | Repair apparatus and method for semiconductor memory device to be selectively programmed for wafer-level test or post package test | |
KR100745403B1 (ko) | 반도체 메모리 장치 및 그 셀프 테스트 방법 | |
JP4832879B2 (ja) | 面積が減少した半導体メモリ装置のリペア制御回路 | |
US10839932B2 (en) | Semiconductor device and operating method thereof | |
US6788596B2 (en) | Failed cell address programming circuit and method for programming failed cell address | |
US6542419B2 (en) | Semiconductor integrated circuit device with electrically programmable fuse | |
KR19990057218A (ko) | 열 리던던시 구조를 가지는 반도체 메모리 장치 | |
US20090059682A1 (en) | Semiconductor memory device having antifuse circuitry | |
JP2010146649A (ja) | 半導体記憶装置 | |
US7551498B2 (en) | Implementation of column redundancy for a flash memory with a high write parallelism | |
CN113096716A (zh) | 包括非易失性储存电路的半导体存储器装置及其操作方法 | |
KR20150072043A (ko) | 반도체 장치 | |
JPH06295594A (ja) | 半導体記憶装置 | |
US6545920B2 (en) | Defective address storage scheme for memory device | |
KR100582390B1 (ko) | 리페어 어드레스를 고속으로 감지할 수 있는 반도체메모리 장치 | |
JP3908418B2 (ja) | 半導体記憶装置 | |
US6438047B1 (en) | Semiconductor memory device and method of repairing same | |
JP3836802B2 (ja) | 半導体記憶装置およびその救済方法並びにテスト方法 | |
US7212455B2 (en) | Decoder of semiconductor memory device | |
JP2006107583A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121031 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20131031 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20141031 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20151030 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20181031 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20191106 Year of fee payment: 14 |