JP3836802B2 - 半導体記憶装置およびその救済方法並びにテスト方法 - Google Patents
半導体記憶装置およびその救済方法並びにテスト方法 Download PDFInfo
- Publication number
- JP3836802B2 JP3836802B2 JP2003095401A JP2003095401A JP3836802B2 JP 3836802 B2 JP3836802 B2 JP 3836802B2 JP 2003095401 A JP2003095401 A JP 2003095401A JP 2003095401 A JP2003095401 A JP 2003095401A JP 3836802 B2 JP3836802 B2 JP 3836802B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- sense amplifiers
- cell
- column selection
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C2029/1204—Bit line control
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Databases & Information Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体記憶装置およびその救済方法並びにテスト方法に関するもので、特に、１つのデータ入出力線に接続されるｎ（ｎは自然数）個のセンスアンプのうちの、ｍ（ｍ＝１，２，…，ｎ）個のセンスアンプに対し、装置の外部からの指定なしに時系列的に順次アクセスするような動作が可能な半導体記憶装置に関するものである。
【０００２】
【従来の技術】
近年、高速および高集積の半導体記憶装置においては、シュリンクによる配線抵抗やコンタクト抵抗などの増加にともなって、素子の抵抗が増大する傾向にある。その反面、装置の動作速度は、トランジスタの動作速度とともに向上する傾向にある。特に、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の場合、メモリセルまでのアクセス経路上の抵抗による書き込み不足エラーが深刻な問題となっている（たとえば、非特許文献１および２参照）。
【０００３】
高集積の半導体記憶装置では、通常、不良セルを冗長セルで置き換えるリダンダンシ技術が採用されている。上記のような抵抗性の不良セル（以下、高抵抗セルという）についても、通常は、ロウまたはカラムのスペアセルを使用して救済する方法がとられている。しかしながら、セル本来の不良による歩留まり低下もある上、高抵抗セルをスペアセルにより救済することは、より一層の歩留まり低下につながる。また、高抵抗セルは、高速テストでしか発見できないことも多く、不良検出で主に用いられる低速テスタを使用したテストでは検出しにくい。しかし、パッケージング後に高速テスタを用いてテストを行ったとしても、高抵抗セルは救済できない場合が多いといった問題もあった。
【０００４】
一方、必要な記憶容量の増大とメモリセルのレイテンシの遅さをカバーするため、最近の半導体記憶装置にあっては、同一のデータ入出力線につながる複数個のセンスアンプを、装置の外部からの指定なしに時系列的に順次アクセスするような動作が求められることも多くなってきている。
【０００５】
図１２は、上記のような動作が求められる半導体記憶装置（たとえば、ＤＲＡＭ）の要部の構成例を示すものである。図１２において、１０１はそれぞれメモリセルであり、１つのメモリセル１０１は１ビットのセルデータを蓄えるようになっている。この例の場合、各メモリセル１０１は、複数のワード線ＷＬ［ｊ］（ｊ＝０，…，ｊ−１）のうちの１つと８つのビット線ＢＬ［ｉ］（ｉ＝０，…，７）のうちの１つとに、それぞれ接続されている。各ビット線ＢＬ［ｉ］は、複数（この例の場合、８個）のセンスアンプ１０２の１つにそれぞれ接続されている。それぞれのメモリセル１０１に対するセルデータの読み書きは、各センスアンプ１０２を通して行われる。
【０００６】
１０３ａ，１０３ｂはセンスアンプ書き込み読み出し回路であり、センスアンプ書き込み読み出し回路１０３ａには外部データ入出力線（外部データ入力線ＤＩａ／外部データ出力線ＤＯａ）ＤＩａ／ＤＯａおよび内部データ線ＤＱａが、センスアンプ書き込み読み出し回路１０３ｂには外部データ入出力線ＤＩｂ／ＤＯｂおよび内部データ線ＤＱｂが、それぞれ接続されている。この例の場合、一方の内部データ線ＤＱａは、カラム選択ゲート１０４を介して、ビット線ＢＬ［０］，ＢＬ［１］，ＢＬ［２］，ＢＬ［３］が接続された４つセンスアンプ１０２に接続されている。また、他方の内部データ線ＤＱｂは、カラム選択ゲート１０４を介して、ビット線ＢＬ［４］，ＢＬ［５］，ＢＬ［６］，ＢＬ［７］が接続された４つセンスアンプ１０２に接続されている。すなわち、８つのセンスアンプ１０２のうち、ビット線ＢＬ［０］，ＢＬ［１］，ＢＬ［２］，ＢＬ［３］にそれぞれ接続された４つセンスアンプ１０２は、同一の外部データ入出力線ＤＩａ／ＤＯａに共通に接続されている。同様に、ビット線ＢＬ［４］，ＢＬ［５］，ＢＬ［６］，ＢＬ［７］にそれぞれ接続された４つセンスアンプ１０２は、同一の外部データ入出力線ＤＩｂ／ＤＯｂに共通に接続されている。
【０００７】
カラム選択ゲート１０４は８つのＮＭＯＳトランジスタを含み、そのうちの４つのＮＭＯＳトランジスタのドレインはビット線ＢＬ［０］，ＢＬ［１］，ＢＬ［２］，ＢＬ［３］にそれぞれ接続され、各ソースは一方の内部データ線ＤＱａに共通に接続され、ゲートはカラム選択線ＣＳＬ［０］〜ＣＳＬ［３］にそれぞれ接続されている。同様に、残る４つのＮＭＯＳトランジスタのドレインはビット線ＢＬ［４］，ＢＬ［５］，ＢＬ［６］，ＢＬ［７］にそれぞれ接続され、各ソースは他方の内部データ線ＤＱｂに共通に接続され、ゲートはカラム選択線ＣＳＬ［０］〜ＣＳＬ［３］にそれぞれ接続されている。
【０００８】
１０５は、カラム選択回路である。カラム選択回路１０５は、クロック信号ＣＬＫＣやコントロール信号などにしたがって、時系列的にカラム選択線ＣＳＬ［０］〜ＣＳＬ［３］の１つを順番に選択するようになっている。
【０００９】
図１３は、上記したＤＲＡＭにおける、１つのメモリセルを取り出して示すものである。上記ビット線ＢＬ［ｉ］および上記内部データ線ＤＱａ，ＤＱｂは、実際には相補型になっている。具体的には、たとえば図１３に示すように、ビット線ＢＬ［０］は、ビット線ＢＬｔ［０」，ＢＬｃ［０］（または、ＢＬｔ／ｃ［０］と表記する）により構成されている。内部データ線ＤＱａは、内部データ線ＤＱｔａ，ＤＱｃａ（または、ＤＱｔ／ｃａと表記する）により構成されている。
【００１０】
メモリセル１０１は、ビット線ＢＬｔ［０］またはビット線ＢＬｃ［０］のどちらかに接続されている（この図の例では、メモリセル１０１はビット線ＢＬｔ［０］に接続されている）。メモリセル１０１は、セルトランジスタ１０１-1とセルキャパシタ１０１-2とからなっている。セルトランジスタ１０１-1はＮＭＯＳトランジスタであり、ソースがビット線ＢＬｔ［０］に、ゲートがワード線ＷＬ［ｊ］に、それぞれ接続されている。また、ＮＭＯＳトランジスタのドレインはセルキャパシタ１０１-2の一端に接続され、ストレージノード（ＳＮ）となっている。セルキャパシタ１０１-2の他端は、固定電位（ＶＰＬ）に接続されている。セルデータの書き込みは、セルキャパシタ１０１-2に電荷を蓄えることによって実現される。セルキャパシタ１０１-2の電荷保持特性のため、通常、セルトランジスタ１０１-1のバックバイアス端子には負の固定電圧（ＶＢＢ）が印加されている。
【００１１】
センスアンプ１０２は、ビット線ＢＬｔ［０］，ＢＬｃ［０］にそれぞれ接続されている。センスアンプ１０２としては、たとえばダイナミックラッチ型の回路が使用されている。
【００１２】
カラム選択ゲート１０４は２つのＮＭＯＳトランジスタを含み、ドレインがビット線ＢＬｔ［０］，ＢＬｃ［０］にそれぞれ接続され、各ゲートがカラム選択線ＣＳＬ［０］に共通に接続され、ソースが内部データ線ＤＱｔａ，ＤＱｃａにそれぞれ接続されている。内部データ線ＤＱｔａ，ＤＱｃａは、図１２に示したように、センスアンプ書き込み読み出し回路１０３ａに接続されている。
【００１３】
図１４は、上記した構成のＤＲＡＭの動作を説明するために示すものである。ＣＬＫは、ＤＲＡＭの動作に必要な動作クロックである。ＣＯＭは、装置の外部より供給されるコマンド信号で、あるタイミングで読み出し命令（Ｒ）または書き込み命令（Ｗ）が入力される。ここでは、書き込み命令（Ｗ）が入力された場合について説明する。活性化するロウアドレスも入力されるが、ここでは省略している。ＢＬｔ／ｃ［０］，ＢＬｔ／ｃ［３］は、ビット線ＢＬｃ［０］，ＢＬｔ［３］にメモリセル１０１がそれぞれ接続されているとした場合の、ビット線ＢＬｔ［０］，ＢＬｃ［０］およびビット線ＢＬｔ［３］，ＢＬｃ［３］の信号波形である。ビット線ＢＬ［ｉ］の信号振幅は、ＶＢＬＨ電位（現世代では１．５Ｖ程度）となっている。ＶＳＮは、それぞれのメモリセル１０１のストレージノードＳＮの電位である。
【００１４】
コマンド信号ＣＯＭが入力されると、アドレスに対応したワード線ＷＬ［ｊ］が活性化される。たとえば、ワード線ＷＬが活性化されたと仮定すると、ビット線ＢＬｃ［０］，ＢＬｔ［３］に、対応するメモリセル１０１のセルデータが出力される。この例の場合、両者ともセルデータ“０”が読み出されている。各ビット線ＢＬｃ［０］，ＢＬｔ［３］にセルデータが読み出されたところで、センスアンプ１０２が活性化される。これにより、ビット線ＢＬｔ／ｃ［０］，ＢＬｔ／ｃ［３］の電位が増幅される。その後、動作クロックＣＬＫに同期して、カラム選択線ＣＳＬ［０］，ＣＳＬ［１］，ＣＳＬ［２］，ＣＳＬ［３］が、順番に活性化される。この間、外部データ入力線ＤＩａの電位Ｄ０〜Ｄ３に応じて、内部データ線ＤＱａの電位がＤ０〜Ｄ３のように変化される。
【００１５】
この状態において、まず、最初にカラム選択線ＣＳＬ［０］が活性化される。これにより、増幅されたビット線ＢＬｔ／ｃ［０］の電位が反転されて、メモリセル１０１にセルデータ“１”が書き込まれる。その際、ビット線ＢＬｃ［０］の電位は、いち早くＶＢＬＨ電位に近づく。しかしながら、ストレージノードＳＮの電位ＶＳＮは、セルトランジスタ１０１-1やビット線ＢＬｔ／ｃ［０］のコンタクト抵抗およびストレージノードＳＮへ至るまでのジャンクションなどでの抵抗のため、ＶＢＬＨ電位に近づくのにかなりの時間を要する。なお、点線は通常セルの場合のストレージノードＳＮの電位ＶＳＮであり、一点鎖線はメモリセル１０１までのアクセス経路上に高抵抗が存在する高抵抗セルの場合のストレージノードＳＮの電位ＶＳＮである。
【００１６】
そして、カラム選択線ＣＳＬ［１］，ＣＳＬ［２］が順に活性化された後、最後にカラム選択線ＣＳＬ［３］が活性化される。これにより、増幅されたビット線ＢＬｔ／ｃ［３］の電位が反転されて、メモリセル１０１にセルデータ“１”が書き込まれる。その際、ビット線ＢＬｔ［３］の電位は、いち早くＶＢＬＨ電位に近づく。
【００１７】
データ書き込み時間の余裕をみて、ワード線ＷＬとセンスアンプ１０２とを非活性化させる。これにより、次の読み出し動作に備えて、ビット線ＢＬｔ／ｃ［３］がイコライズされる（約ＶＢＬＨ／２の電位）。ワード線ＷＬを非活性化した時点で、ストレージノードＳＮの電位上昇は抑えられる。
【００１８】
ビット線ＢＬｃ［０］につながるメモリセル１０１は、カラム選択線ＣＳＬ［０］が早い時間に活性化されるため、たとえ高抵抗セルであっても、ストレージノードＳＮの電位ＶＳＮがＶＢＬＨ電位に十分に近くなり、不良セルになることはほとんどない。これに対し、ビット線ＢＬｔ［３］につながるメモリセル１０１は、たとえば図１４に示すように、カラム選択線ＣＳＬ［３］が活性化されてからワード線ＷＬが非活性化されるまでの時間が短いため、ストレージノードＳＮに書き込まれる電位ＶＳＮが不足しやすい。特に、高抵抗セルは、ストレージノードＳＮの電位ＶＳＮがさらに減少しやすく、次のアクセスまでの時間であるポーズ（Ｐａｕｓｅ）特性や読み出し時のノイズにより、簡単に不良セルになってしまう。
【００１９】
高抵抗セルのような、ストレージノードＳＮの電位不足に起因して書き込み不足エラーとなった抵抗性の不良セルは、上述したように、ロウまたはカラムのスペアセルを用いて救済することになる。
【００２０】
【非特許文献１】
“ＤＲＡＭ ｓｃａｌｉｎｇ−ｄｏｗｎ ｔｏ ０．１／ｓｐｌ ｍｕ／ｍ ｇｅｎｅｒａｔｉｏｎ ｕｓｉｎｇ ｂｉｔｌｉｎｅ ｓｐａｃｅｒｌｅｓｓ ｓｔｏｒａｇｅ ｎｏｄｅ ＳＡＣ ａｎｄ ＲＩＲ ｃａｐａｃｉｔｏｒｗｉｔｈ ＴｉＮ ｃｏｎｔａｃｔ ｐｌｕｇ”，Ｂｅｏｍ−Ｊｕｎ Ｊｉｎｅｔ ａｌ，ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ，２００１．Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ．２００１ Ｓｙｍｐｏｓｉｕｍ ｏｎ，２００１，ｐｐ．１２７−１２８）
【００２１】
【非特許文献２】
“Ａ ６．２５ ｎｓ ｒａｎｄｏｍ ａｃｃｅｓｓ ０．２５／ｓｐｌｍｕ／ｍ ｅｍｂｅｄｄｅｄ ＤＲＡＭ”，ＤｅＭｏｎｅ，Ｐ ｅｔ ａｌ，ＶＬＳＩ Ｃｉｒｃｕｉｔｓ，２００１．Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ．２００１ Ｓｙｍｐｏｓｉｕｍ ｏｎ，２００１，ｐｐ．２３７−２４０
【００２２】
【発明が解決しようとする課題】
上記したように、従来においては、抵抗性の不良セルをロウまたはカラムのスペアセルで救済するようにした場合、テストなどの問題もあり、歩留まりの低下につながるという問題があった。
【００２３】
そこで、この発明は、スペアセルを設けるための余分な面積の増大を招いたりすることなく、抵抗性の不良セルを救済でき、抵抗性の不良セルによる歩留まりの低下を抑えることが可能な半導体記憶装置およびその救済方法並びにテスト方法を提供することを目的としている。
【００２４】
【課題を解決するための手段】
本願発明の一態様によれば、データを蓄える複数個のメモリセルと、ｋ（ｋは自然数）本のデータ入出力線と、前記ｋ本のデータ入出力線に対し、それぞれｎ（ｎは自然数）個ずつ設けられ、前記複数個のメモリセルに対するセルデータの読み書きをカラム単位ごとに行う複数のセンスアンプと、前記ｎ個のセンスアンプの中から１つのセンスアンプを選択して、対応するデータ入出力線にそれぞれ接続するカラム選択ゲートと、前記カラム選択ゲートを制御して、前記ｎ個のセンスアンプのうちの、ｍ（ｍ＝１，２，…，ｎ）個のセンスアンプを順番に選択させる選択回路と、前記選択回路による、前記ｍ個のセンスアンプの選択の順番をカラム単位ごとに切り替える切り替え回路とを具備したことを特徴とする半導体記憶装置が提供される。
【００２５】
また、本願発明の一態様によれば、データを蓄える複数個のメモリセルと、ｋ（ｋは自然数）本のデータ入出力線と、前記ｋ本のデータ入出力線に対し、それぞれｎ（ｎは自然数）個ずつ設けられ、前記複数個のメモリセルに対するセルデータの読み書きをカラム単位ごとに行う複数のセンスアンプと、前記ｎ個のセンスアンプの中から１つのセンスアンプを選択して、対応するデータ入出力線にそれぞれ接続するカラム選択ゲートと、前記カラム選択ゲートを制御して、前記ｎ個のセンスアンプのうちの、ｍ（ｍ＝１，２，…，ｎ）個のセンスアンプを順番に選択させる選択回路と、前記選択回路による、前記ｍ個のセンスアンプの選択の順番をカラム単位ごとに切り替える切り替え回路とを具備し、前記選択回路によるカラム選択の順番を、前記切り替え回路からのリセット値信号に応じて切り替え制御することにより、抵抗性の不良セルを救済できるようにしたことを特徴とする半導体記憶装置の救済方法が提供される。
【００２６】
さらに、本願発明の一態様によれば、データを蓄える複数個のメモリセルと、ｋ（ｋは自然数）本のデータ入出力線と、前記ｋ本のデータ入出力線に対し、それぞれｎ（ｎは自然数）個ずつ設けられ、前記複数個のメモリセルに対するセルデータの読み書きを行う複数のセンスアンプと、前記ｎ個のセンスアンプの中から１つのセンスアンプを選択して、対応するデータ入出力線にそれぞれ接続するカラム選択ゲートと、前記カラム選択ゲートを制御して、前記ｎ個のセンスアンプのうちの、ｍ（ｍ＝１，２，…，ｎ）個のセンスアンプを順番に選択させる選択回路と、前記選択回路による、前記ｍ個のセンスアンプの選択の順番を設定する設定回路とを具備し、前記設定回路の設定値に応じて、前記選択回路によるカラム選択の順番を切り替えることにより、通常セルよりも抵抗が高い高抵抗セルの救済が可能かどうかをテストするようにしたことを特徴とする半導体記憶装置のテスト方法が提供される。
【００２７】
上記した構成によれば、活性化させるカラム選択線の順番を切り替え制御できるようにしている。これにより、スペアセルを用いることなしに、抵抗性の不良セルを救済することが可能となるものである。
【００２８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００２９】
（第１の実施形態）
図１は、この発明の第１の実施形態にかかる半導体記憶装置（たとえば、ＤＲＡＭ）の要部の構成例を示すものである。このＤＲＡＭは、同一のデータ入出力線につながるｎ個のセンスアンプのうちのｍ（ｍ＝１，２，…，ｎ）個のセンスアンプを、装置の外部からの指定なしに時系列的に順次アクセスするような動作が可能に構成されている（ｎは自然数）。また、ここでは、２本（ｋ本）のデータ入出力線に対し、それぞれ４個（ｎ個）のセンスアンプが接続されてなる場合について説明する（ｋは自然数）。
【００３０】
すなわち、それぞれのメモリセル１１は、１ビットのセルデータを蓄えることができるようになっている。各メモリセル１１は、複数のワード線ＷＬ［ｊ］（ｊ＝０，…，ｊ−１）のうちの１つと８つのビット線ＢＬ［ｉ］（ｉ＝０，…，７）のうちの１つとに、それぞれ接続されている。各ビット線ＢＬ［０］〜［７］は、センスアンプ１２（１２ａ〜１２ｈ）の１つにそれぞれ接続されている。それぞれのメモリセル１１に対するセルデータの読み書きは、各センスアンプ１２ａ〜１２ｈを通して行われる。センスアンプ１２ａ〜１２ｈは、各メモリセル１１のセルデータを増幅して読み出したり、各メモリセル１１に書き込むセルデータを増幅したりするものである。
【００３１】
センスアンプ書き込み読み出し回路１３ａ，１３ｂのうち、センスアンプ書き込み読み出し回路１３ａには、外部データ入力線ＤＩａと外部データ出力線ＤＯａとからなる外部データ入出力線ＤＩａ／ＤＯａおよび内部データ線ＤＱａが接続されている。センスアンプ書き込み読み出し回路１３ｂには、外部データ入力線ＤＩｂと外部データ出力線ＤＯｂとからなる外部データ入出力線ＤＩｂ／ＤＯｂおよび内部データ線ＤＱｂが接続されている。この例の場合、一方の内部データ線ＤＱａは、カラム選択ゲート１４を介して、ビット線ＢＬ［０］，ＢＬ［１］，ＢＬ［２］，ＢＬ［３］が接続された４つセンスアンプ１２ａ〜１２ｄに接続されている。また、他方の内部データ線ＤＱｂは、カラム選択ゲート１４を介して、ビット線ＢＬ［４］，ＢＬ［５］，ＢＬ［６］，ＢＬ［７］が接続された４つセンスアンプ１２ｅ〜１２ｈに接続されている。すなわち、８つのセンスアンプ１２ａ〜１２ｈのうち、４つセンスアンプ１２ａ〜１２ｄに対して、同一の外部データ入出力線ＤＩａ／ＤＯａが共通に設けられている。同様に、４つセンスアンプ１２ｅ〜１２ｈに対して、同一の外部データ入出力線ＤＩｂ／ＤＯｂが共通に設けられている。
【００３２】
カラム選択ゲート１４は８つのＮＭＯＳトランジスタ１４ａ〜１４ｈを含み、そのうちの４つのＮＭＯＳトランジスタ１４ａ〜１４ｄのドレインはビット線ＢＬ［０］，ＢＬ［１］，ＢＬ［２］，ＢＬ［３］にそれぞれ接続され、各ソースは一方の内部データ線ＤＱａに共通に接続され、ゲートはカラム選択線ＣＳＬ［０］〜ＣＳＬ［３］にそれぞれ接続されている。同様に、残る４つのＮＭＯＳトランジスタ１４ｅ〜１４ｈのドレインはビット線ＢＬ［４］，ＢＬ［５］，ＢＬ［６］，ＢＬ［７］にそれぞれ接続され、各ソースは他方の内部データ線ＤＱｂに共通に接続され、ゲートはカラム選択線ＣＳＬ［０］〜ＣＳＬ［３］にそれぞれ接続されている。
【００３３】
カラム選択線ＣＳＬ［０］〜ＣＳＬ［３］の各一端は、カラム選択順番切り替え回路（選択回路）１５に接続されている。カラム選択順番切り替え回路１５は、クロック信号ＣＬＫＣやコントロール信号などにしたがってカラム選択ゲート１４を制御することにより、時系列的にカラム選択線ＣＳＬ［０］〜ＣＳＬ［３］の１つを順番に選択するものであり、その選択の際に、選択するカラム選択線ＣＳＬ［０］〜ＣＳＬ［３］の順番を、ＲＯＭ素子（切り替え回路）１６からのリセット値ＲＶ［１：０］（＝ＲＶ値“００”，“０１”，“１０”，“１１”）に応じて切り替えることができるように構成されている。
【００３４】
リセット値ＲＶ［１：０］は、ヒューズ素子などからなるＲＯＭ素子１６に蓄えられ、たとえば装置をパッケージングする前に実施される、同一チップ上に搭載されたテスト回路によるテストの結果である不良データ（高抵抗セルのアドレスデータ）をもとに決定されるようになっている。
【００３５】
ここで、リセット値ＲＶ［１：０］が“００”の場合、カラム選択線ＣＳＬ［０］〜ＣＳＬ［３］は、たとえば、カラム選択線ＣＳＬ［０］、カラム選択線ＣＳＬ［１］、カラム選択線ＣＳＬ［２］、カラム選択線ＣＳＬ［３］の順に選択される。“０１”の場合は、たとえば、カラム選択線ＣＳＬ［１］、カラム選択線ＣＳＬ［２］、カラム選択線ＣＳＬ［３］、カラム選択線ＣＳＬ［０］の順に選択される。“１０”の場合は、たとえば、カラム選択線ＣＳＬ［２］、カラム選択線ＣＳＬ［３］、カラム選択線ＣＳＬ［０］、カラム選択線ＣＳＬ［１］の順に選択される。“１１”の場合は、たとえば、カラム選択線ＣＳＬ［３］、カラム選択線ＣＳＬ［０］、カラム選択線ＣＳＬ［１］、カラム選択線ＣＳＬ［２］の順に選択される。
【００３６】
なお、ビット線ＢＬ［ｉ］および内部データ線ＤＱａ，ＤＱｂは、実際には、たとえば図１３に示したように、それぞれ相補型になっている。
【００３７】
図２は、カラム選択順番切り替え回路１５の構成例を示すものである。カラム選択順番切り替え回路１５は、１つの同期式カウンタ１５ａ、４つのデコーダ１５ｂ、４つのラッチ回路１５ｃ、および、４つのＡＮＤゲート１５ｄを有して構成されている。同期式カウンタ１５ａは、クロック信号ＣＬＫＣ１にしたがってカウント動作を実行するものである。ＣＡ［０］，ＣＡ［１］は同期式カウンタ１５ａの出力値、ＣＲＳＴはリセット信号である。リセット信号ＣＲＳＴが活性化されている状態（“ＨＩＧＨ”）において、クロック信号ＣＬＫＣ１が入力されると、同期式カウンタ１５ａは、その出力値ＣＡ［０］，ＣＡ［１］にリセット値ＲＶ［１：０］をそのままセットする。また、リセット信号ＣＲＳＴが非活性化状態（“ＬＯＷ”）の時は、クロック信号ＣＬＫＣ１にしたがって、順次、出力値ＣＡ［０］，ＣＡ［１］をインクリメントするようになっている。各デコーダ１５ｂは、同期式カウンタ１５ａの出力値ＣＡ［０］，ＣＡ［１］に応じて、出力値ＣＳ［０］〜ＣＳ［３］のいずれか１つが活性化（“ＨＩＧＨ”）されるように構成されている。ラッチ回路１５ｃのそれぞれはＤ−Ｌａｔｃｈであり、タイミング信号としてのクロック信号ＣＬＫＣ０が“ＨＩＧＨ”の時に、各デコーダ１５ｂの出力値ＣＳ［０］〜ＣＳ［３］をラッチし、クロック信号ＣＬＫＣ０が“ＬＯＷ”の時に、各デコーダ１５ｂの出力値ＣＳ［０］〜ＣＳ［３］をスルーするものである。各ＡＮＤゲート１５ｄは、クロック信号ＣＬＫＣ０の立ち上がりエッジのタイミングにおいて、活性化されているデコーダ１５ｂの出力値ＣＳ［０］〜ＣＳ［３］に対応するカラム選択線ＣＳＬ［０］〜［３］を活性化させるようになっている。
【００３８】
図３および図４は、上記した構成のＤＲＡＭの動作を説明するために示すものである。なお、図３はＲＯＭ素子１６をプログラミングしていない場合の例であり、この例の場合、リセット値ＲＶ［１：０］はデフォルト値であるＲＶ値“００”となる。
【００３９】
ＣＬＫは、ＤＲＡＭの動作に必要な動作クロックである。ＣＯＭは、装置の外部より供給されるコマンド信号で、あるタイミングで読み出し命令（Ｒ）または書き込み命令（Ｗ）が入力される。ここでは、書き込み命令（Ｗ）が入力された場合について説明する。活性化するロウアドレスも入力されるが、ここでは省略している。ＢＬｔ／ｃ［３］は、ビット線ＢＬｔ［３］にメモリセル１１が接続されているとした場合の、ビット線ＢＬｔ［３］，ＢＬｃ［３］の信号波形である。ビット線ＢＬ［ｉ］の信号振幅は、ＶＢＬＨ電位（現世代では１．５Ｖ程度）となっている。ＶＳＮは、メモリセル１１のストレージノードＳＮの電位である。
【００４０】
コマンド信号ＣＯＭが入力されると、クロック信号ＣＬＫＣ１にクロックパルスが発生する。リセット信号ＣＲＳＴは“ＨＩＧＨ”の状態で始まり、クロック信号ＣＬＫＣ１のクロックパルス発生時も“ＨＩＧＨ”のままである。クロック信号ＣＬＫＣ１のクロックパルスに同期して、同期式カウンタ１５ａは、ＲＯＭ素子１６からのリセット値ＲＶ［１：０］として、ＲＶ値“００”を取り込む。リセット信号ＣＲＳＴが“ＨＩＧＨ”なので、同期式カウンタ１５ａは、取り込んだＲＶ値“００”を、そのまま出力値ＣＡ［０］，ＣＡ［１］にセットする。同期式カウンタ１５ａは、セットした出力値ＣＡ［０］，ＣＡ［１］を各デコーダ１５ｂに出力する。
【００４１】
この時点においては、クロック信号ＣＬＫＣ０にパルスが発生されていないので、同期式カウンタ１５ａの出力値ＣＡ［０］，ＣＡ［１］は各デコーダ１５ｂまでしか伝えられず、カラム選択線ＣＳＬ［０］〜ＣＳＬ［３］が活性化されることはない。この後、リセット信号ＣＲＳＴが“ＬＯＷ”に落とされる。リセット信号ＣＲＳＴが“ＬＯＷ”の間、同期式カウンタ１５ａは、クロック信号ＣＬＫＣ１にしたがって、順次、出力値ＣＡ［０］，ＣＡ［１］をインクリメントするだけになる。
【００４２】
一方、コマンド信号ＣＯＭが入力されると、アドレスに対応したワード線ＷＬ［ｊ］が活性化される。たとえば、ワード線ＷＬが活性化されたと仮定すると、ビット線ＢＬｔ［３］に、そのワード線ＷＬにつながるメモリセル１１のセルデータが出力される。この例の場合、セルデータ“０”が読み出されている。ビット線ＢＬｔ［３］にセルデータが読み出されたところで、センスアンプ１２が活性化される。これにより、ビット線ＢＬｔ／ｃ［３］の電位が増幅される。
【００４３】
その後、動作クロックＣＬＫに同期させて、クロック信号ＣＬＫＣ０，ＣＬＫＣ１に４つのクロックパルスを連続的に発生させる。まずは、同期式カウンタ１５ａの出力値ＣＡ［０］，ＣＡ［１］が“００”の状態において、最初のパルスにより、ラッチ回路１５ｃおよびＡＮＤゲート１５ｄが活性化される。つまり、カラム選択線ＣＳＬ［０］が活性化される。
【００４４】
この後、同期式カウンタ１５ａのインクリメント動作により、その出力値ＣＡ［０］，ＣＡ［１］は“０１”にセットされる。この状態において、クロック信号ＣＬＫＣ０にクロックパルスがのるので、今度は、カラム選択線ＣＳＬ［１］が活性化される。同様にして、同期式カウンタ１５ａの出力値ＣＡ［０］，ＣＡ［１］に“１０”がセットされることにより、カラム選択線ＣＳＬ［２］が、また、出力値ＣＡ［０］，ＣＡ［１］に“１１”がセットされることにより、カラム選択線ＣＳＬ［３］が、順次、活性化される。
【００４５】
この間、外部データ入力線ＤＩａの電位に応じて、内部データ線ＤＱａの電位がＤ０〜Ｄ３のように変化される。また、このインクリメント動作が終了した後、リセット信号ＣＲＳＴは“ＨＩＧＨ”に活性化される。
【００４６】
こうして、カラム選択線ＣＳＬ［０］，ＣＳＬ［１］，ＣＳＬ［２］を順に活性化させた後、最後に、カラム選択線ＣＳＬ［３］が活性化される。これにより、増幅されたビット線ＢＬｔ／ｃ［３］の電位が反転されて、メモリセル１１にセルデータ“１”が書き込まれる。
【００４７】
データ書き込み時間の余裕をみて、ワード線ＷＬとセンスアンプ１２とを非活性化させる。これにより、次の読み出し動作に備えて、ビット線ＢＬｔ／ｃ［３］がイコライズされる（約ＶＢＬＨ／２の電位）。ワード線ＷＬを非活性化した時点で、ストレージノードＳＮの電位上昇は抑えられる。
【００４８】
このように、センスアンプ１２ｄに接続された複数のメモリセル１１のうち、ワード線ＷＬに対応するメモリセル１１が通常セルの場合、たとえカラム選択線ＣＳＬ［３］が活性化されてから、ワード線ＷＬを非活性化するまでの時間が短くても、その通常セルが不良セルになるのを防ぐことができる。
【００４９】
次に、メモリセル１１までのアクセス経路上に高抵抗が存在するような、抵抗性の不良セル（高抵抗セル）を救済する場合の動作について説明する。図４は、ＲＯＭ素子１６がリセット値ＲＶ［１：０］によってプログラミングされている場合の例であり、ここでは、リセット値ＲＶ［１：０］を“１０”とした場合を例に説明する。
【００５０】
テスト回路によって高抵抗セルが検出されると、その高抵抗セルのアドレスデータをもとに決定されるリセット値ＲＶ［１：０］により、ＲＯＭ素子１６がＲＶ値“１０”にプログラミングされる。
【００５１】
ここで、動作クロックＣＬＫ、コマンド信号ＣＯＭ、クロック信号ＣＬＫＣ０，ＣＬＫＣ１、および、リセット信号ＣＲＳＴの各動作は、上記した図３の場合とほぼ同じである。ただし、リセット値ＲＶ［１：０］が“１０”であるため、クロック信号ＣＬＫＣ１の最初のクロックパルスにより、同期式カウンタ１５ａの出力値ＣＡ［０］，ＣＡ［１］にＲＶ値“１０”がセットされる。
【００５２】
この後、同期式カウンタ１５ａの出力値ＣＡ［０］，ＣＡ［１］は、クロック信号ＣＬＫＣ１にしたがって、“１０”，“１１”，“００”，“０１”の順にインクリメントされる。これにより、カラム選択線ＣＳＬ［０］〜ＣＳＬ［３］は、カラム選択線ＣＳＬ［２］、カラム選択線ＣＳＬ［３］、カラム選択線ＣＳＬ［０］、カラム選択線ＣＳＬ［１］の順番で活性化される。
【００５３】
この例の場合、カラム選択線ＣＳＬ［３］は２番目に活性化される。よって、ビット線ＢＬｔ［３］に接続されているメモリセル１１に対する、ワード線ＷＬが非活性化されるまでの時間を延ばすことが可能となる。これにより、ＶＢＬＨ電位までは達しないまでも、ストレージノードＳＮの電位ＶＳＮを、かなり高電位まで上昇させることができる。したがって、このメモリセル１１が、たとえ高抵抗セルであった場合にも、不良セルとなるのを防ぐことが可能となるものである。
【００５４】
このように、センスアンプ１２ａ〜１２ｄにアクセスする順番を、リセット値ＲＶ［１：０］に応じて切り替えることができるようにしている。これにより、置換のためのスペアセルを設けずとも、抵抗性の不良セルを救済することが可能となる。その結果、スペアセルを設けるための余分な面積の増大を招くこともなく、歩留まりを向上させることができる。
【００５５】
なお、上記した第１の実施形態においては、カラム選択線ＣＳＬ［３］を２番目に活性化させるようにしたが、当然、１番目（または、３番目）に活性化させることも可能である。その場合、ＲＯＭ素子に蓄えるリセット値ＲＶ［１：０］を、ＲＶ値“１１”（または、“０１”）にすればよい。
【００５６】
また、ＲＯＭ素子を設け、これにリセット値ＲＶ［１：０］を蓄えるようにした場合について説明した。これに限らず、ＲＯＭ素子には、たとえばテスト回路からの不良データを蓄え、その不良データに応じたリセット値ＲＶ［１：０］を発生させるように構成することも可能である。また、ＲＯＭ素子の代わりにレジスタを設け、そのレジスタ値に応じたリセット値ＲＶ［１：０］を発生させるように構成することも可能である。また、テスト回路からの不良データに応じて、直接、リセット値ＲＶ［１：０］を切り替えるようにしてもよい。特に、装置をパッケージングした後にプログラミングすることが可能な電気ヒューズなどを用いるようにした場合においては、パッケージング後の高速テストが可能となり、テストカバレッジも上昇する。
【００５７】
（第２の実施形態）
図５は、この発明の第２の実施形態にかかる半導体記憶装置（たとえば、ＤＲＡＭ）の要部の構成例を示すものである。ここでは、さらに救済の効率を向上させることができるように構成した場合の例について説明する。なお、図１と同一部分には同一符号を付し、詳しい説明は割愛する。
【００５８】
すなわち、ＲＯＭ素子１６’は、図１に示したＲＯＭ素子１６と同じく、リセット値ＲＶ０［１：０］を記憶するものである。このリセット値ＲＶ０［１：０］は、たとえば装置をパッケージングする前に実施される、同一チップ上に搭載されたテスト回路によるテストの結果である不良データ（高抵抗セルのアドレスデータ）をもとに決定される。ヒューズ素子などからなるＲＯＭ素子（記憶回路）２１は、上記不良データに対応するロウアドレスを蓄えるものである。ロウアドレスは、たとえば装置をパッケージングする前に実施される、同一チップ上に搭載されたテスト回路によるテストの結果から自動的に求められる。コンパレータ２２は、ＲＯＭ素子２１に蓄えられたロウアドレスと、装置の外部より供給される入力アドレスＲＡ［ｐ］（ｐ＝０，…，６３）とを比較するもので、一致していれば選択信号ＭＡＴＣＨｐを活性化（“ＨＩＧＨ”）させる。マルチプレクサ２３は、選択信号ＭＡＴＣＨｐに応じて、ＲＯＭ素子１６’からのリセット値ＲＶ０［１：０］またはグランド電位“ＬＬ”のいずれかを選択するものである。たとえば、選択信号ＭＡＴＣＨｐが活性化されている場合、ＲＯＭ素子１６’からのリセット値ＲＶ０［１：０］が、カラム選択順番切り替え回路１５へのリセット値ＲＶ［１：０］として出力される。一方、選択信号ＭＡＴＣＨｐが非活性化（“ＬＯＷ”）されている場合、たとえばリセット値ＲＶ［１：０］のデフォルト値“００”が、カラム選択順番切り替え回路１５に出力される。
【００５９】
図６および図７は、上記した構成のＤＲＡＭの動作を説明するために示すものである。なお、図６は入力アドレスＲＡ［ｐ］がＲＯＭ素子２１に蓄えられたロウアドレスと異なる場合の例であり、図７は入力アドレスＲＡ［ｐ］がロウアドレスと一致する場合の例である。ここでは、ＲＯＭ素子１６’のリセット値ＲＶ０［１：０］として、ＲＶ値“１０”が、ＲＯＭ素子２１のロウアドレスとして、ＲＶ値“１０”に対応する不良データのロウアドレスが、それぞれ蓄えられているものとして説明する。
【００６０】
図６および図７において、ＣＬＫは、ＤＲＡＭの動作に必要な動作クロックである。ＣＯＭは、装置の外部より供給されるコマンド信号で、あるタイミングで読み出し命令（Ｒ）または書き込み命令（Ｗ）が入力される。ＡＤは、活性化するロウアドレスである。
【００６１】
図６に示すように、たとえば、入力アドレスＲＡ［ｐ］がＲＯＭ素子２１に蓄えられたロウアドレスと異なる場合、コンパレータ２２の出力である選択信号ＭＡＴＣＨｐは非活性化のままとなる。これにより、カラム選択順番切り替え回路１５に送られるリセット値ＲＶ［１：０］は、デフォルト値“００”のままとなる。したがって、カラム選択線ＣＳＬ［０］〜ＣＳＬ［３］は、図３に示した場合と同様に、カラム選択線ＣＳＬ［０］、カラム選択線ＣＳＬ［１］、カラム選択線ＣＳＬ［２］、カラム選択線ＣＳＬ［３］の順で選択されることになる。
【００６２】
これに対し、入力アドレスＲＡ［ｐ］がＲＯＭ素子２１に蓄えられたロウアドレスと一致する場合、たとえば図７に示すように、コンパレータ２２の出力である選択信号ＭＡＴＣＨｐが活性化される。これにより、カラム選択順番切り替え回路１５に送られるリセット値ＲＶ［１：０］は、“１０”となる。この後、クロック信号ＣＬＫＣ１のパルスにより、同期式カウンタ１５ａの出力値ＣＡ［０］，ＣＡ［１］に“１０”がセットされる。したがって、カラム選択線ＣＳＬ［０］〜ＣＳＬ［３］は、図４に示した場合と同様に、カラム選択線ＣＳＬ［２］、カラム選択線ＣＳＬ［３］、カラム選択線ＣＳＬ［０］、カラム選択線ＣＳＬ［１］の順で選択されることになる。
【００６３】
このようにして、上記リセット値ＲＶ［１：０］を発生させることにより、同一アレイ内の少なくとも２個の高抵抗セルを救済できるようになる。すなわち、入力アドレスＲＡ［ｐ］の切り替えに応じて、異なるリセット値ＲＶ［１：０］が発生されるようにすることによって、さらに救済効率を上げることが可能となる。特に、リセット値ＲＶ０［１：０］およびロウアドレスを、装置の外部からの指示により任意にプログラミングできるようにした場合には、特定の高抵抗セルの確実な救済が可能となる。
【００６４】
なお、デフォルト値（“００”）ともう１つのリセット値（“１０”）のいずれかを選択する場合に限らず、本実施形態は適用可能である。また、プログラミングするロウアドレスおよびリセット値の数をさらに増やすことにより、３個以上の高抵抗セルを救済できるように構成することも容易に可能である。
【００６５】
また、本実施形態の場合においても、ＲＯＭ素子の代わりに、レジスタを用いて構成することも可能である。
【００６６】
（第３の実施形態）
図８は、この発明の第３の実施形態にかかり、上記リセット値ＲＶ［１：０］を作成する回路の構成例を示すものである。ここでは、ロウデコーダごとにレジスタを設け、ロウデコーダ単位での高抵抗セルの救済を可能に構成した場合について説明する。
【００６７】
図８において、３１はロウデコーダであり、アレイ中のワード線ＷＬ［ｊ］の本数を５１２本とした場合（ｊ＝０，…，５１１）、たとえば６４個のロウデコーダ３１が設けられる。つまり、入力アドレスＲＡ［ｐ］（ｐ＝０，１，…，６３）が入力されると、それに対応する１つのロウデコーダ３１が選択される。すると、５１２本のワード線ＷＬ［ｊ］のうち、そのロウデコーダ３１につながる８本のワード線ＷＬ［ｊ］が活性化される。３２はデータレジスタであり、この例の場合、ロウデコーダ３１ごとにデータレジスタ３２が設けられている。各データレジスタ３２は、それぞれ、２ビットのリセット値ＲＶ［１：０］を蓄えることができるようになっている。３３はトランスファーゲートであり、ワード線ＷＬ［ｊ］が活性化されることにより、対応するデータレジスタ３２に蓄えられているリセット値ＲＶ［１：０］を、カラム選択順番切り替え回路１５に出力するようになっている。
【００６８】
このような構成とした場合、より高い不良率の高抵抗セルを、より少ないレジスタにより救うことが可能となる。具体的には、１アレイ中、１／８×カラム数、つまり、ワード線ＷＬ［ｊ］が５１２本の、２Ｋカラムのアレイ構成では、１／１６Ｋの不良まで対応できる。
【００６９】
（第４の実施形態）
図９は、この発明の第４の実施形態にかかり、リセット値ＲＶ［１：０］を、任意に設定できるように構成した場合のＤＲＡＭの例である。なお、図１と同一部分には同一符号を付し、詳しい説明は割愛する。
【００７０】
この例の場合、設定されたリセット値ＲＶ［１：０］をテストできるようにするために、ＤＲＡＭには、リセット値テスト設定回路４１が設けられる。リセット値テスト設定回路４１には、テスト信号ＴＩＮとテスト値ＴＤＩ［１：０］とが、装置の外部より入力される。テスト信号ＴＩＮは、テスト設定モードの設定に応じて活性化される信号である。テスト値ＴＤＩ［１：０］は、任意のリセット値ＲＶ［１：０］を設定するためのデータである。このリセット値テスト設定回路４１は、たとえば、設定されたリセット値ＲＶ［１：０］をインクリメントする機能と、上記リセット値ＲＶ［１：０］にしたがって内蔵するヒューズ素子をカットする機能とを備えている。
【００７１】
図１０は、上記リセット値テスト設定回路４１の動作を説明するために示すものである。動作クロックＣＬＫに同期して、テスト信号ＴＩＮが活性化される。すると、その時のテスト値ＴＤＩ［１：０］が、リセット値ＲＶ［１：０］としてリセット値テスト設定回路４１内に取り込まれる。これにより、任意のリセット値ＲＶ［１：０］を設定してテストすることが可能となる。
【００７２】
図１１は、任意のリセット値ＲＶ［１：０］を設定してテストする場合の、テスト方法の一例について示すものである。ここでは、図１０に示したように、任意のリセット値ＲＶ［１：０］として、現在、ＲＶ値“０１”が設定されている場合について説明する。まず、テスト値ＴＤＩ［１：０］に応じて、リセット値テスト設定回路４１に設定されたリセット値ＲＶ［１：０］を用いて、書き込み不足テストであるｔＷＲ判定テストを実施する（ステップＳＴ０１）。つまり、現在の設定値であるリセット値ＲＶ［１：０］をカラム選択順番切り替え回路１５に出力し、上述した通り、そのＲＶ値“０１”にしたがってカラム選択線ＣＳＬ［０］〜ＣＳＬ［３］を、カラム選択線ＣＳＬ［１］、カラム選択線ＣＳＬ［２］、カラム選択線ＣＳＬ［３］、カラム選択線ＣＳＬ［０］の順に活性化させる。そして、各メモリセル１１に対するセルデータ“１”の書き込みをそれぞれ行って、書き込み不足エラーとなる高抵抗セルをチェックする。「高抵抗セルはない」または「救済できた」として、このｔＷＲ判定テストをパス（ＰＡＳＳ）したならば（ステップＳＴ０２）、リセット値テスト設定回路４１は、その設定値（ＲＶ値“０１”）にしたがって内蔵するヒューズ素子をカットする（ステップＳＴ０３）。
【００７３】
もし、上記ｔＷＲ判定テストをパスしなければ（ステップＳＴ０２）、リセット値テスト設定回路４１は、上記リセット値ＲＶ［１：０］をインクリメントする。そして、上記ステップＳＴ０１以降の処理を繰り返す。つまり、インクリメントされたＲＶ値“１０”にしたがって、カラム選択線ＣＳＬ［０］〜ＣＳＬ［０］を、今度は、カラム選択線ＣＳＬ［２］、カラム選択線ＣＳＬ［３］、カラム選択線ＣＳＬ［０］、カラム選択線ＣＳＬ［１］の順に活性化させて、各メモリセル１１に対するセルデータ“１”の書き込みをそれぞれ行う。こうして、活性化させるカラム選択線ＣＳＬ［０］〜ＣＳＬ［３］の順番を変えることにより、高抵抗セルの救済が可能かどうかをチェックする。ただし、ステップＳＴ０４において、すべてのリセット値ＲＶ［１：０］が一通りインクリメントされたと判断した場合（たとえば、現在の設定値としてリセット値ＲＶ［１：０］が“０１”に設定されている図１０の場合には、ＲＶ値“０１”）には、そのチップは救済できない不良品（ＦＡＩＬ）として扱われる（ステップＳＴ０５）。
【００７４】
上記した第４の実施形態にかかる構成によれば、任意のリセット値ＲＶ［１：０］を設定することができるとともに、任意のリセット値ＲＶ［１：０］により書き込み不足エラーをテストすることが可能となる。
【００７５】
その他、本願発明は、上記（各）実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらに、上記（各）実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。たとえば、（各）実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題（の少なくとも１つ）が解決でき、発明の効果の欄で述べられている効果（の少なくとも１つ）が得られる場合には、その構成要件が削除された構成が発明として抽出され得る。
【００７６】
【発明の効果】
以上、詳述したようにこの発明によれば、スペアセルを設けるための余分な面積の増大を招いたりすることなく、抵抗性の不良セルを救済でき、抵抗性の不良セルによる歩留まりの低下を抑えることが可能な半導体記憶装置およびその救済方法並びにテスト方法を提供できる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態にかかるＤＲＡＭの要部を示す構成図。
【図２】 図１のＤＲＡＭにおいて、カラム選択順番切り替え回路の構成例を示す回路図。
【図３】 図１のＤＲＡＭにおいて、動作の一例を説明するために示すタイミングチャート。
【図４】 図１のＤＲＡＭにおいて、動作の他の一例を説明するために示すタイミングチャート。
【図５】 本発明の第２の実施形態にかかるＤＲＡＭの要部を示す構成図。
【図６】 図２のＤＲＡＭにおいて、動作の一例を説明するために示すタイミングチャート。
【図７】 図２のＤＲＡＭにおいて、動作の他の一例を説明するために示すタイミングチャート。
【図８】 本発明の第３の実施形態にかかり、リセット値を作成するための回路の一例を示す構成図。
【図９】 本発明の第４の実施形態にかかるＤＲＡＭの要部を示す構成図。
【図１０】 図４のＤＲＡＭにおいて、リセット値テスト設定回路の動作を説明するために示すタイミングチャート。
【図１１】 図４のＤＲＡＭにおいて、テスト動作の一例を説明するために示すフローチャート。
【図１２】 従来技術とその問題点を説明するために示す、ＤＲＡＭの要部の構成図。
【図１３】 図１２のＤＲＡＭにおいて、１つのセルを取り出して示す構成図。
【図１４】 図１２のＤＲＡＭにおいて、動作の一例を説明するために示すタイミングチャート。
【符号の説明】
１１…メモリセル、１２，１２ａ〜１２ｈ…センスアンプ、１３ａ，１３ｂ…センスアンプ書き込み読み出し回路、１４…カラム選択ゲート、１４ａ〜１４ｈ…ＮＭＯＳトランジスタ、１５…カラム選択順番切り替え回路、１５ａ…同期式カウンタ、１５ｂ…デコーダ、１５ｃ…ラッチ回路、１５ｄ…ＡＮＤゲート、１６，１６’，２１…ＲＯＭ素子、２２…コンパレータ、２３…マルチプレクサ、３１…ロウデコーダ、３２…データレジスタ、３３…トランスファーゲート、４１…リセット値テスト設定回路、ＷＬ，ＷＬ［ｊ］…ワード線、ＢＬ［ｉ］，ＢＬｔ［３］，ＢＬｃ［３］…ビット線、ＤＩａ，ＤＩｂ…外部データ入力線、ＤＯａ，ＤＯｂ…外部データ出力線、ＤＩａ／ＤＯａ，ＤＩｂ／ＤＯｂ…外部データ入出力線、ＤＱａ，ＤＱｂ…内部データ線、ＣＳＬ［０］〜ＣＳＬ［３］…カラム選択線、ＣＬＫ…動作クロック、ＣＯＭ…コマンド信号、ＣＲＳＴ…リセット信号、ＣＬＫＣ，ＣＬＫＣ０，ＣＬＫＣ１…クロック信号、ＲＶ［１：０］，ＲＶ０［１：０］…リセット値、ＣＡ［０］，ＣＡ［１］…同期式カウンタの出力値、ＣＳ［０］〜ＣＳ［３］…デコーダの出力値、ＳＮ…ストレージノード、ＶＳＮ…ストレージノードの電位、ＲＡ［ｐ］…入力アドレス、ＭＡＴＣＨｐ…選択信号、ＡＤ…ロウアドレス、ＴＩＮ…テスト信号、ＴＤＩ［１：０］…テスト値。
【発明の属する技術分野】
本発明は、半導体記憶装置およびその救済方法並びにテスト方法に関するもので、特に、１つのデータ入出力線に接続されるｎ（ｎは自然数）個のセンスアンプのうちの、ｍ（ｍ＝１，２，…，ｎ）個のセンスアンプに対し、装置の外部からの指定なしに時系列的に順次アクセスするような動作が可能な半導体記憶装置に関するものである。
【０００２】
【従来の技術】
近年、高速および高集積の半導体記憶装置においては、シュリンクによる配線抵抗やコンタクト抵抗などの増加にともなって、素子の抵抗が増大する傾向にある。その反面、装置の動作速度は、トランジスタの動作速度とともに向上する傾向にある。特に、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の場合、メモリセルまでのアクセス経路上の抵抗による書き込み不足エラーが深刻な問題となっている（たとえば、非特許文献１および２参照）。
【０００３】
高集積の半導体記憶装置では、通常、不良セルを冗長セルで置き換えるリダンダンシ技術が採用されている。上記のような抵抗性の不良セル（以下、高抵抗セルという）についても、通常は、ロウまたはカラムのスペアセルを使用して救済する方法がとられている。しかしながら、セル本来の不良による歩留まり低下もある上、高抵抗セルをスペアセルにより救済することは、より一層の歩留まり低下につながる。また、高抵抗セルは、高速テストでしか発見できないことも多く、不良検出で主に用いられる低速テスタを使用したテストでは検出しにくい。しかし、パッケージング後に高速テスタを用いてテストを行ったとしても、高抵抗セルは救済できない場合が多いといった問題もあった。
【０００４】
一方、必要な記憶容量の増大とメモリセルのレイテンシの遅さをカバーするため、最近の半導体記憶装置にあっては、同一のデータ入出力線につながる複数個のセンスアンプを、装置の外部からの指定なしに時系列的に順次アクセスするような動作が求められることも多くなってきている。
【０００５】
図１２は、上記のような動作が求められる半導体記憶装置（たとえば、ＤＲＡＭ）の要部の構成例を示すものである。図１２において、１０１はそれぞれメモリセルであり、１つのメモリセル１０１は１ビットのセルデータを蓄えるようになっている。この例の場合、各メモリセル１０１は、複数のワード線ＷＬ［ｊ］（ｊ＝０，…，ｊ−１）のうちの１つと８つのビット線ＢＬ［ｉ］（ｉ＝０，…，７）のうちの１つとに、それぞれ接続されている。各ビット線ＢＬ［ｉ］は、複数（この例の場合、８個）のセンスアンプ１０２の１つにそれぞれ接続されている。それぞれのメモリセル１０１に対するセルデータの読み書きは、各センスアンプ１０２を通して行われる。
【０００６】
１０３ａ，１０３ｂはセンスアンプ書き込み読み出し回路であり、センスアンプ書き込み読み出し回路１０３ａには外部データ入出力線（外部データ入力線ＤＩａ／外部データ出力線ＤＯａ）ＤＩａ／ＤＯａおよび内部データ線ＤＱａが、センスアンプ書き込み読み出し回路１０３ｂには外部データ入出力線ＤＩｂ／ＤＯｂおよび内部データ線ＤＱｂが、それぞれ接続されている。この例の場合、一方の内部データ線ＤＱａは、カラム選択ゲート１０４を介して、ビット線ＢＬ［０］，ＢＬ［１］，ＢＬ［２］，ＢＬ［３］が接続された４つセンスアンプ１０２に接続されている。また、他方の内部データ線ＤＱｂは、カラム選択ゲート１０４を介して、ビット線ＢＬ［４］，ＢＬ［５］，ＢＬ［６］，ＢＬ［７］が接続された４つセンスアンプ１０２に接続されている。すなわち、８つのセンスアンプ１０２のうち、ビット線ＢＬ［０］，ＢＬ［１］，ＢＬ［２］，ＢＬ［３］にそれぞれ接続された４つセンスアンプ１０２は、同一の外部データ入出力線ＤＩａ／ＤＯａに共通に接続されている。同様に、ビット線ＢＬ［４］，ＢＬ［５］，ＢＬ［６］，ＢＬ［７］にそれぞれ接続された４つセンスアンプ１０２は、同一の外部データ入出力線ＤＩｂ／ＤＯｂに共通に接続されている。
【０００７】
カラム選択ゲート１０４は８つのＮＭＯＳトランジスタを含み、そのうちの４つのＮＭＯＳトランジスタのドレインはビット線ＢＬ［０］，ＢＬ［１］，ＢＬ［２］，ＢＬ［３］にそれぞれ接続され、各ソースは一方の内部データ線ＤＱａに共通に接続され、ゲートはカラム選択線ＣＳＬ［０］〜ＣＳＬ［３］にそれぞれ接続されている。同様に、残る４つのＮＭＯＳトランジスタのドレインはビット線ＢＬ［４］，ＢＬ［５］，ＢＬ［６］，ＢＬ［７］にそれぞれ接続され、各ソースは他方の内部データ線ＤＱｂに共通に接続され、ゲートはカラム選択線ＣＳＬ［０］〜ＣＳＬ［３］にそれぞれ接続されている。
【０００８】
１０５は、カラム選択回路である。カラム選択回路１０５は、クロック信号ＣＬＫＣやコントロール信号などにしたがって、時系列的にカラム選択線ＣＳＬ［０］〜ＣＳＬ［３］の１つを順番に選択するようになっている。
【０００９】
図１３は、上記したＤＲＡＭにおける、１つのメモリセルを取り出して示すものである。上記ビット線ＢＬ［ｉ］および上記内部データ線ＤＱａ，ＤＱｂは、実際には相補型になっている。具体的には、たとえば図１３に示すように、ビット線ＢＬ［０］は、ビット線ＢＬｔ［０」，ＢＬｃ［０］（または、ＢＬｔ／ｃ［０］と表記する）により構成されている。内部データ線ＤＱａは、内部データ線ＤＱｔａ，ＤＱｃａ（または、ＤＱｔ／ｃａと表記する）により構成されている。
【００１０】
メモリセル１０１は、ビット線ＢＬｔ［０］またはビット線ＢＬｃ［０］のどちらかに接続されている（この図の例では、メモリセル１０１はビット線ＢＬｔ［０］に接続されている）。メモリセル１０１は、セルトランジスタ１０１-1とセルキャパシタ１０１-2とからなっている。セルトランジスタ１０１-1はＮＭＯＳトランジスタであり、ソースがビット線ＢＬｔ［０］に、ゲートがワード線ＷＬ［ｊ］に、それぞれ接続されている。また、ＮＭＯＳトランジスタのドレインはセルキャパシタ１０１-2の一端に接続され、ストレージノード（ＳＮ）となっている。セルキャパシタ１０１-2の他端は、固定電位（ＶＰＬ）に接続されている。セルデータの書き込みは、セルキャパシタ１０１-2に電荷を蓄えることによって実現される。セルキャパシタ１０１-2の電荷保持特性のため、通常、セルトランジスタ１０１-1のバックバイアス端子には負の固定電圧（ＶＢＢ）が印加されている。
【００１１】
センスアンプ１０２は、ビット線ＢＬｔ［０］，ＢＬｃ［０］にそれぞれ接続されている。センスアンプ１０２としては、たとえばダイナミックラッチ型の回路が使用されている。
【００１２】
カラム選択ゲート１０４は２つのＮＭＯＳトランジスタを含み、ドレインがビット線ＢＬｔ［０］，ＢＬｃ［０］にそれぞれ接続され、各ゲートがカラム選択線ＣＳＬ［０］に共通に接続され、ソースが内部データ線ＤＱｔａ，ＤＱｃａにそれぞれ接続されている。内部データ線ＤＱｔａ，ＤＱｃａは、図１２に示したように、センスアンプ書き込み読み出し回路１０３ａに接続されている。
【００１３】
図１４は、上記した構成のＤＲＡＭの動作を説明するために示すものである。ＣＬＫは、ＤＲＡＭの動作に必要な動作クロックである。ＣＯＭは、装置の外部より供給されるコマンド信号で、あるタイミングで読み出し命令（Ｒ）または書き込み命令（Ｗ）が入力される。ここでは、書き込み命令（Ｗ）が入力された場合について説明する。活性化するロウアドレスも入力されるが、ここでは省略している。ＢＬｔ／ｃ［０］，ＢＬｔ／ｃ［３］は、ビット線ＢＬｃ［０］，ＢＬｔ［３］にメモリセル１０１がそれぞれ接続されているとした場合の、ビット線ＢＬｔ［０］，ＢＬｃ［０］およびビット線ＢＬｔ［３］，ＢＬｃ［３］の信号波形である。ビット線ＢＬ［ｉ］の信号振幅は、ＶＢＬＨ電位（現世代では１．５Ｖ程度）となっている。ＶＳＮは、それぞれのメモリセル１０１のストレージノードＳＮの電位である。
【００１４】
コマンド信号ＣＯＭが入力されると、アドレスに対応したワード線ＷＬ［ｊ］が活性化される。たとえば、ワード線ＷＬが活性化されたと仮定すると、ビット線ＢＬｃ［０］，ＢＬｔ［３］に、対応するメモリセル１０１のセルデータが出力される。この例の場合、両者ともセルデータ“０”が読み出されている。各ビット線ＢＬｃ［０］，ＢＬｔ［３］にセルデータが読み出されたところで、センスアンプ１０２が活性化される。これにより、ビット線ＢＬｔ／ｃ［０］，ＢＬｔ／ｃ［３］の電位が増幅される。その後、動作クロックＣＬＫに同期して、カラム選択線ＣＳＬ［０］，ＣＳＬ［１］，ＣＳＬ［２］，ＣＳＬ［３］が、順番に活性化される。この間、外部データ入力線ＤＩａの電位Ｄ０〜Ｄ３に応じて、内部データ線ＤＱａの電位がＤ０〜Ｄ３のように変化される。
【００１５】
この状態において、まず、最初にカラム選択線ＣＳＬ［０］が活性化される。これにより、増幅されたビット線ＢＬｔ／ｃ［０］の電位が反転されて、メモリセル１０１にセルデータ“１”が書き込まれる。その際、ビット線ＢＬｃ［０］の電位は、いち早くＶＢＬＨ電位に近づく。しかしながら、ストレージノードＳＮの電位ＶＳＮは、セルトランジスタ１０１-1やビット線ＢＬｔ／ｃ［０］のコンタクト抵抗およびストレージノードＳＮへ至るまでのジャンクションなどでの抵抗のため、ＶＢＬＨ電位に近づくのにかなりの時間を要する。なお、点線は通常セルの場合のストレージノードＳＮの電位ＶＳＮであり、一点鎖線はメモリセル１０１までのアクセス経路上に高抵抗が存在する高抵抗セルの場合のストレージノードＳＮの電位ＶＳＮである。
【００１６】
そして、カラム選択線ＣＳＬ［１］，ＣＳＬ［２］が順に活性化された後、最後にカラム選択線ＣＳＬ［３］が活性化される。これにより、増幅されたビット線ＢＬｔ／ｃ［３］の電位が反転されて、メモリセル１０１にセルデータ“１”が書き込まれる。その際、ビット線ＢＬｔ［３］の電位は、いち早くＶＢＬＨ電位に近づく。
【００１７】
データ書き込み時間の余裕をみて、ワード線ＷＬとセンスアンプ１０２とを非活性化させる。これにより、次の読み出し動作に備えて、ビット線ＢＬｔ／ｃ［３］がイコライズされる（約ＶＢＬＨ／２の電位）。ワード線ＷＬを非活性化した時点で、ストレージノードＳＮの電位上昇は抑えられる。
【００１８】
ビット線ＢＬｃ［０］につながるメモリセル１０１は、カラム選択線ＣＳＬ［０］が早い時間に活性化されるため、たとえ高抵抗セルであっても、ストレージノードＳＮの電位ＶＳＮがＶＢＬＨ電位に十分に近くなり、不良セルになることはほとんどない。これに対し、ビット線ＢＬｔ［３］につながるメモリセル１０１は、たとえば図１４に示すように、カラム選択線ＣＳＬ［３］が活性化されてからワード線ＷＬが非活性化されるまでの時間が短いため、ストレージノードＳＮに書き込まれる電位ＶＳＮが不足しやすい。特に、高抵抗セルは、ストレージノードＳＮの電位ＶＳＮがさらに減少しやすく、次のアクセスまでの時間であるポーズ（Ｐａｕｓｅ）特性や読み出し時のノイズにより、簡単に不良セルになってしまう。
【００１９】
高抵抗セルのような、ストレージノードＳＮの電位不足に起因して書き込み不足エラーとなった抵抗性の不良セルは、上述したように、ロウまたはカラムのスペアセルを用いて救済することになる。
【００２０】
【非特許文献１】
“ＤＲＡＭ ｓｃａｌｉｎｇ−ｄｏｗｎ ｔｏ ０．１／ｓｐｌ ｍｕ／ｍ ｇｅｎｅｒａｔｉｏｎ ｕｓｉｎｇ ｂｉｔｌｉｎｅ ｓｐａｃｅｒｌｅｓｓ ｓｔｏｒａｇｅ ｎｏｄｅ ＳＡＣ ａｎｄ ＲＩＲ ｃａｐａｃｉｔｏｒｗｉｔｈ ＴｉＮ ｃｏｎｔａｃｔ ｐｌｕｇ”，Ｂｅｏｍ−Ｊｕｎ Ｊｉｎｅｔ ａｌ，ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ，２００１．Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ．２００１ Ｓｙｍｐｏｓｉｕｍ ｏｎ，２００１，ｐｐ．１２７−１２８）
【００２１】
【非特許文献２】
“Ａ ６．２５ ｎｓ ｒａｎｄｏｍ ａｃｃｅｓｓ ０．２５／ｓｐｌｍｕ／ｍ ｅｍｂｅｄｄｅｄ ＤＲＡＭ”，ＤｅＭｏｎｅ，Ｐ ｅｔ ａｌ，ＶＬＳＩ Ｃｉｒｃｕｉｔｓ，２００１．Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ．２００１ Ｓｙｍｐｏｓｉｕｍ ｏｎ，２００１，ｐｐ．２３７−２４０
【００２２】
【発明が解決しようとする課題】
上記したように、従来においては、抵抗性の不良セルをロウまたはカラムのスペアセルで救済するようにした場合、テストなどの問題もあり、歩留まりの低下につながるという問題があった。
【００２３】
そこで、この発明は、スペアセルを設けるための余分な面積の増大を招いたりすることなく、抵抗性の不良セルを救済でき、抵抗性の不良セルによる歩留まりの低下を抑えることが可能な半導体記憶装置およびその救済方法並びにテスト方法を提供することを目的としている。
【００２４】
【課題を解決するための手段】
本願発明の一態様によれば、データを蓄える複数個のメモリセルと、ｋ（ｋは自然数）本のデータ入出力線と、前記ｋ本のデータ入出力線に対し、それぞれｎ（ｎは自然数）個ずつ設けられ、前記複数個のメモリセルに対するセルデータの読み書きをカラム単位ごとに行う複数のセンスアンプと、前記ｎ個のセンスアンプの中から１つのセンスアンプを選択して、対応するデータ入出力線にそれぞれ接続するカラム選択ゲートと、前記カラム選択ゲートを制御して、前記ｎ個のセンスアンプのうちの、ｍ（ｍ＝１，２，…，ｎ）個のセンスアンプを順番に選択させる選択回路と、前記選択回路による、前記ｍ個のセンスアンプの選択の順番をカラム単位ごとに切り替える切り替え回路とを具備したことを特徴とする半導体記憶装置が提供される。
【００２５】
また、本願発明の一態様によれば、データを蓄える複数個のメモリセルと、ｋ（ｋは自然数）本のデータ入出力線と、前記ｋ本のデータ入出力線に対し、それぞれｎ（ｎは自然数）個ずつ設けられ、前記複数個のメモリセルに対するセルデータの読み書きをカラム単位ごとに行う複数のセンスアンプと、前記ｎ個のセンスアンプの中から１つのセンスアンプを選択して、対応するデータ入出力線にそれぞれ接続するカラム選択ゲートと、前記カラム選択ゲートを制御して、前記ｎ個のセンスアンプのうちの、ｍ（ｍ＝１，２，…，ｎ）個のセンスアンプを順番に選択させる選択回路と、前記選択回路による、前記ｍ個のセンスアンプの選択の順番をカラム単位ごとに切り替える切り替え回路とを具備し、前記選択回路によるカラム選択の順番を、前記切り替え回路からのリセット値信号に応じて切り替え制御することにより、抵抗性の不良セルを救済できるようにしたことを特徴とする半導体記憶装置の救済方法が提供される。
【００２６】
さらに、本願発明の一態様によれば、データを蓄える複数個のメモリセルと、ｋ（ｋは自然数）本のデータ入出力線と、前記ｋ本のデータ入出力線に対し、それぞれｎ（ｎは自然数）個ずつ設けられ、前記複数個のメモリセルに対するセルデータの読み書きを行う複数のセンスアンプと、前記ｎ個のセンスアンプの中から１つのセンスアンプを選択して、対応するデータ入出力線にそれぞれ接続するカラム選択ゲートと、前記カラム選択ゲートを制御して、前記ｎ個のセンスアンプのうちの、ｍ（ｍ＝１，２，…，ｎ）個のセンスアンプを順番に選択させる選択回路と、前記選択回路による、前記ｍ個のセンスアンプの選択の順番を設定する設定回路とを具備し、前記設定回路の設定値に応じて、前記選択回路によるカラム選択の順番を切り替えることにより、通常セルよりも抵抗が高い高抵抗セルの救済が可能かどうかをテストするようにしたことを特徴とする半導体記憶装置のテスト方法が提供される。
【００２７】
上記した構成によれば、活性化させるカラム選択線の順番を切り替え制御できるようにしている。これにより、スペアセルを用いることなしに、抵抗性の不良セルを救済することが可能となるものである。
【００２８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００２９】
（第１の実施形態）
図１は、この発明の第１の実施形態にかかる半導体記憶装置（たとえば、ＤＲＡＭ）の要部の構成例を示すものである。このＤＲＡＭは、同一のデータ入出力線につながるｎ個のセンスアンプのうちのｍ（ｍ＝１，２，…，ｎ）個のセンスアンプを、装置の外部からの指定なしに時系列的に順次アクセスするような動作が可能に構成されている（ｎは自然数）。また、ここでは、２本（ｋ本）のデータ入出力線に対し、それぞれ４個（ｎ個）のセンスアンプが接続されてなる場合について説明する（ｋは自然数）。
【００３０】
すなわち、それぞれのメモリセル１１は、１ビットのセルデータを蓄えることができるようになっている。各メモリセル１１は、複数のワード線ＷＬ［ｊ］（ｊ＝０，…，ｊ−１）のうちの１つと８つのビット線ＢＬ［ｉ］（ｉ＝０，…，７）のうちの１つとに、それぞれ接続されている。各ビット線ＢＬ［０］〜［７］は、センスアンプ１２（１２ａ〜１２ｈ）の１つにそれぞれ接続されている。それぞれのメモリセル１１に対するセルデータの読み書きは、各センスアンプ１２ａ〜１２ｈを通して行われる。センスアンプ１２ａ〜１２ｈは、各メモリセル１１のセルデータを増幅して読み出したり、各メモリセル１１に書き込むセルデータを増幅したりするものである。
【００３１】
センスアンプ書き込み読み出し回路１３ａ，１３ｂのうち、センスアンプ書き込み読み出し回路１３ａには、外部データ入力線ＤＩａと外部データ出力線ＤＯａとからなる外部データ入出力線ＤＩａ／ＤＯａおよび内部データ線ＤＱａが接続されている。センスアンプ書き込み読み出し回路１３ｂには、外部データ入力線ＤＩｂと外部データ出力線ＤＯｂとからなる外部データ入出力線ＤＩｂ／ＤＯｂおよび内部データ線ＤＱｂが接続されている。この例の場合、一方の内部データ線ＤＱａは、カラム選択ゲート１４を介して、ビット線ＢＬ［０］，ＢＬ［１］，ＢＬ［２］，ＢＬ［３］が接続された４つセンスアンプ１２ａ〜１２ｄに接続されている。また、他方の内部データ線ＤＱｂは、カラム選択ゲート１４を介して、ビット線ＢＬ［４］，ＢＬ［５］，ＢＬ［６］，ＢＬ［７］が接続された４つセンスアンプ１２ｅ〜１２ｈに接続されている。すなわち、８つのセンスアンプ１２ａ〜１２ｈのうち、４つセンスアンプ１２ａ〜１２ｄに対して、同一の外部データ入出力線ＤＩａ／ＤＯａが共通に設けられている。同様に、４つセンスアンプ１２ｅ〜１２ｈに対して、同一の外部データ入出力線ＤＩｂ／ＤＯｂが共通に設けられている。
【００３２】
カラム選択ゲート１４は８つのＮＭＯＳトランジスタ１４ａ〜１４ｈを含み、そのうちの４つのＮＭＯＳトランジスタ１４ａ〜１４ｄのドレインはビット線ＢＬ［０］，ＢＬ［１］，ＢＬ［２］，ＢＬ［３］にそれぞれ接続され、各ソースは一方の内部データ線ＤＱａに共通に接続され、ゲートはカラム選択線ＣＳＬ［０］〜ＣＳＬ［３］にそれぞれ接続されている。同様に、残る４つのＮＭＯＳトランジスタ１４ｅ〜１４ｈのドレインはビット線ＢＬ［４］，ＢＬ［５］，ＢＬ［６］，ＢＬ［７］にそれぞれ接続され、各ソースは他方の内部データ線ＤＱｂに共通に接続され、ゲートはカラム選択線ＣＳＬ［０］〜ＣＳＬ［３］にそれぞれ接続されている。
【００３３】
カラム選択線ＣＳＬ［０］〜ＣＳＬ［３］の各一端は、カラム選択順番切り替え回路（選択回路）１５に接続されている。カラム選択順番切り替え回路１５は、クロック信号ＣＬＫＣやコントロール信号などにしたがってカラム選択ゲート１４を制御することにより、時系列的にカラム選択線ＣＳＬ［０］〜ＣＳＬ［３］の１つを順番に選択するものであり、その選択の際に、選択するカラム選択線ＣＳＬ［０］〜ＣＳＬ［３］の順番を、ＲＯＭ素子（切り替え回路）１６からのリセット値ＲＶ［１：０］（＝ＲＶ値“００”，“０１”，“１０”，“１１”）に応じて切り替えることができるように構成されている。
【００３４】
リセット値ＲＶ［１：０］は、ヒューズ素子などからなるＲＯＭ素子１６に蓄えられ、たとえば装置をパッケージングする前に実施される、同一チップ上に搭載されたテスト回路によるテストの結果である不良データ（高抵抗セルのアドレスデータ）をもとに決定されるようになっている。
【００３５】
ここで、リセット値ＲＶ［１：０］が“００”の場合、カラム選択線ＣＳＬ［０］〜ＣＳＬ［３］は、たとえば、カラム選択線ＣＳＬ［０］、カラム選択線ＣＳＬ［１］、カラム選択線ＣＳＬ［２］、カラム選択線ＣＳＬ［３］の順に選択される。“０１”の場合は、たとえば、カラム選択線ＣＳＬ［１］、カラム選択線ＣＳＬ［２］、カラム選択線ＣＳＬ［３］、カラム選択線ＣＳＬ［０］の順に選択される。“１０”の場合は、たとえば、カラム選択線ＣＳＬ［２］、カラム選択線ＣＳＬ［３］、カラム選択線ＣＳＬ［０］、カラム選択線ＣＳＬ［１］の順に選択される。“１１”の場合は、たとえば、カラム選択線ＣＳＬ［３］、カラム選択線ＣＳＬ［０］、カラム選択線ＣＳＬ［１］、カラム選択線ＣＳＬ［２］の順に選択される。
【００３６】
なお、ビット線ＢＬ［ｉ］および内部データ線ＤＱａ，ＤＱｂは、実際には、たとえば図１３に示したように、それぞれ相補型になっている。
【００３７】
図２は、カラム選択順番切り替え回路１５の構成例を示すものである。カラム選択順番切り替え回路１５は、１つの同期式カウンタ１５ａ、４つのデコーダ１５ｂ、４つのラッチ回路１５ｃ、および、４つのＡＮＤゲート１５ｄを有して構成されている。同期式カウンタ１５ａは、クロック信号ＣＬＫＣ１にしたがってカウント動作を実行するものである。ＣＡ［０］，ＣＡ［１］は同期式カウンタ１５ａの出力値、ＣＲＳＴはリセット信号である。リセット信号ＣＲＳＴが活性化されている状態（“ＨＩＧＨ”）において、クロック信号ＣＬＫＣ１が入力されると、同期式カウンタ１５ａは、その出力値ＣＡ［０］，ＣＡ［１］にリセット値ＲＶ［１：０］をそのままセットする。また、リセット信号ＣＲＳＴが非活性化状態（“ＬＯＷ”）の時は、クロック信号ＣＬＫＣ１にしたがって、順次、出力値ＣＡ［０］，ＣＡ［１］をインクリメントするようになっている。各デコーダ１５ｂは、同期式カウンタ１５ａの出力値ＣＡ［０］，ＣＡ［１］に応じて、出力値ＣＳ［０］〜ＣＳ［３］のいずれか１つが活性化（“ＨＩＧＨ”）されるように構成されている。ラッチ回路１５ｃのそれぞれはＤ−Ｌａｔｃｈであり、タイミング信号としてのクロック信号ＣＬＫＣ０が“ＨＩＧＨ”の時に、各デコーダ１５ｂの出力値ＣＳ［０］〜ＣＳ［３］をラッチし、クロック信号ＣＬＫＣ０が“ＬＯＷ”の時に、各デコーダ１５ｂの出力値ＣＳ［０］〜ＣＳ［３］をスルーするものである。各ＡＮＤゲート１５ｄは、クロック信号ＣＬＫＣ０の立ち上がりエッジのタイミングにおいて、活性化されているデコーダ１５ｂの出力値ＣＳ［０］〜ＣＳ［３］に対応するカラム選択線ＣＳＬ［０］〜［３］を活性化させるようになっている。
【００３８】
図３および図４は、上記した構成のＤＲＡＭの動作を説明するために示すものである。なお、図３はＲＯＭ素子１６をプログラミングしていない場合の例であり、この例の場合、リセット値ＲＶ［１：０］はデフォルト値であるＲＶ値“００”となる。
【００３９】
ＣＬＫは、ＤＲＡＭの動作に必要な動作クロックである。ＣＯＭは、装置の外部より供給されるコマンド信号で、あるタイミングで読み出し命令（Ｒ）または書き込み命令（Ｗ）が入力される。ここでは、書き込み命令（Ｗ）が入力された場合について説明する。活性化するロウアドレスも入力されるが、ここでは省略している。ＢＬｔ／ｃ［３］は、ビット線ＢＬｔ［３］にメモリセル１１が接続されているとした場合の、ビット線ＢＬｔ［３］，ＢＬｃ［３］の信号波形である。ビット線ＢＬ［ｉ］の信号振幅は、ＶＢＬＨ電位（現世代では１．５Ｖ程度）となっている。ＶＳＮは、メモリセル１１のストレージノードＳＮの電位である。
【００４０】
コマンド信号ＣＯＭが入力されると、クロック信号ＣＬＫＣ１にクロックパルスが発生する。リセット信号ＣＲＳＴは“ＨＩＧＨ”の状態で始まり、クロック信号ＣＬＫＣ１のクロックパルス発生時も“ＨＩＧＨ”のままである。クロック信号ＣＬＫＣ１のクロックパルスに同期して、同期式カウンタ１５ａは、ＲＯＭ素子１６からのリセット値ＲＶ［１：０］として、ＲＶ値“００”を取り込む。リセット信号ＣＲＳＴが“ＨＩＧＨ”なので、同期式カウンタ１５ａは、取り込んだＲＶ値“００”を、そのまま出力値ＣＡ［０］，ＣＡ［１］にセットする。同期式カウンタ１５ａは、セットした出力値ＣＡ［０］，ＣＡ［１］を各デコーダ１５ｂに出力する。
【００４１】
この時点においては、クロック信号ＣＬＫＣ０にパルスが発生されていないので、同期式カウンタ１５ａの出力値ＣＡ［０］，ＣＡ［１］は各デコーダ１５ｂまでしか伝えられず、カラム選択線ＣＳＬ［０］〜ＣＳＬ［３］が活性化されることはない。この後、リセット信号ＣＲＳＴが“ＬＯＷ”に落とされる。リセット信号ＣＲＳＴが“ＬＯＷ”の間、同期式カウンタ１５ａは、クロック信号ＣＬＫＣ１にしたがって、順次、出力値ＣＡ［０］，ＣＡ［１］をインクリメントするだけになる。
【００４２】
一方、コマンド信号ＣＯＭが入力されると、アドレスに対応したワード線ＷＬ［ｊ］が活性化される。たとえば、ワード線ＷＬが活性化されたと仮定すると、ビット線ＢＬｔ［３］に、そのワード線ＷＬにつながるメモリセル１１のセルデータが出力される。この例の場合、セルデータ“０”が読み出されている。ビット線ＢＬｔ［３］にセルデータが読み出されたところで、センスアンプ１２が活性化される。これにより、ビット線ＢＬｔ／ｃ［３］の電位が増幅される。
【００４３】
その後、動作クロックＣＬＫに同期させて、クロック信号ＣＬＫＣ０，ＣＬＫＣ１に４つのクロックパルスを連続的に発生させる。まずは、同期式カウンタ１５ａの出力値ＣＡ［０］，ＣＡ［１］が“００”の状態において、最初のパルスにより、ラッチ回路１５ｃおよびＡＮＤゲート１５ｄが活性化される。つまり、カラム選択線ＣＳＬ［０］が活性化される。
【００４４】
この後、同期式カウンタ１５ａのインクリメント動作により、その出力値ＣＡ［０］，ＣＡ［１］は“０１”にセットされる。この状態において、クロック信号ＣＬＫＣ０にクロックパルスがのるので、今度は、カラム選択線ＣＳＬ［１］が活性化される。同様にして、同期式カウンタ１５ａの出力値ＣＡ［０］，ＣＡ［１］に“１０”がセットされることにより、カラム選択線ＣＳＬ［２］が、また、出力値ＣＡ［０］，ＣＡ［１］に“１１”がセットされることにより、カラム選択線ＣＳＬ［３］が、順次、活性化される。
【００４５】
この間、外部データ入力線ＤＩａの電位に応じて、内部データ線ＤＱａの電位がＤ０〜Ｄ３のように変化される。また、このインクリメント動作が終了した後、リセット信号ＣＲＳＴは“ＨＩＧＨ”に活性化される。
【００４６】
こうして、カラム選択線ＣＳＬ［０］，ＣＳＬ［１］，ＣＳＬ［２］を順に活性化させた後、最後に、カラム選択線ＣＳＬ［３］が活性化される。これにより、増幅されたビット線ＢＬｔ／ｃ［３］の電位が反転されて、メモリセル１１にセルデータ“１”が書き込まれる。
【００４７】
データ書き込み時間の余裕をみて、ワード線ＷＬとセンスアンプ１２とを非活性化させる。これにより、次の読み出し動作に備えて、ビット線ＢＬｔ／ｃ［３］がイコライズされる（約ＶＢＬＨ／２の電位）。ワード線ＷＬを非活性化した時点で、ストレージノードＳＮの電位上昇は抑えられる。
【００４８】
このように、センスアンプ１２ｄに接続された複数のメモリセル１１のうち、ワード線ＷＬに対応するメモリセル１１が通常セルの場合、たとえカラム選択線ＣＳＬ［３］が活性化されてから、ワード線ＷＬを非活性化するまでの時間が短くても、その通常セルが不良セルになるのを防ぐことができる。
【００４９】
次に、メモリセル１１までのアクセス経路上に高抵抗が存在するような、抵抗性の不良セル（高抵抗セル）を救済する場合の動作について説明する。図４は、ＲＯＭ素子１６がリセット値ＲＶ［１：０］によってプログラミングされている場合の例であり、ここでは、リセット値ＲＶ［１：０］を“１０”とした場合を例に説明する。
【００５０】
テスト回路によって高抵抗セルが検出されると、その高抵抗セルのアドレスデータをもとに決定されるリセット値ＲＶ［１：０］により、ＲＯＭ素子１６がＲＶ値“１０”にプログラミングされる。
【００５１】
ここで、動作クロックＣＬＫ、コマンド信号ＣＯＭ、クロック信号ＣＬＫＣ０，ＣＬＫＣ１、および、リセット信号ＣＲＳＴの各動作は、上記した図３の場合とほぼ同じである。ただし、リセット値ＲＶ［１：０］が“１０”であるため、クロック信号ＣＬＫＣ１の最初のクロックパルスにより、同期式カウンタ１５ａの出力値ＣＡ［０］，ＣＡ［１］にＲＶ値“１０”がセットされる。
【００５２】
この後、同期式カウンタ１５ａの出力値ＣＡ［０］，ＣＡ［１］は、クロック信号ＣＬＫＣ１にしたがって、“１０”，“１１”，“００”，“０１”の順にインクリメントされる。これにより、カラム選択線ＣＳＬ［０］〜ＣＳＬ［３］は、カラム選択線ＣＳＬ［２］、カラム選択線ＣＳＬ［３］、カラム選択線ＣＳＬ［０］、カラム選択線ＣＳＬ［１］の順番で活性化される。
【００５３】
この例の場合、カラム選択線ＣＳＬ［３］は２番目に活性化される。よって、ビット線ＢＬｔ［３］に接続されているメモリセル１１に対する、ワード線ＷＬが非活性化されるまでの時間を延ばすことが可能となる。これにより、ＶＢＬＨ電位までは達しないまでも、ストレージノードＳＮの電位ＶＳＮを、かなり高電位まで上昇させることができる。したがって、このメモリセル１１が、たとえ高抵抗セルであった場合にも、不良セルとなるのを防ぐことが可能となるものである。
【００５４】
このように、センスアンプ１２ａ〜１２ｄにアクセスする順番を、リセット値ＲＶ［１：０］に応じて切り替えることができるようにしている。これにより、置換のためのスペアセルを設けずとも、抵抗性の不良セルを救済することが可能となる。その結果、スペアセルを設けるための余分な面積の増大を招くこともなく、歩留まりを向上させることができる。
【００５５】
なお、上記した第１の実施形態においては、カラム選択線ＣＳＬ［３］を２番目に活性化させるようにしたが、当然、１番目（または、３番目）に活性化させることも可能である。その場合、ＲＯＭ素子に蓄えるリセット値ＲＶ［１：０］を、ＲＶ値“１１”（または、“０１”）にすればよい。
【００５６】
また、ＲＯＭ素子を設け、これにリセット値ＲＶ［１：０］を蓄えるようにした場合について説明した。これに限らず、ＲＯＭ素子には、たとえばテスト回路からの不良データを蓄え、その不良データに応じたリセット値ＲＶ［１：０］を発生させるように構成することも可能である。また、ＲＯＭ素子の代わりにレジスタを設け、そのレジスタ値に応じたリセット値ＲＶ［１：０］を発生させるように構成することも可能である。また、テスト回路からの不良データに応じて、直接、リセット値ＲＶ［１：０］を切り替えるようにしてもよい。特に、装置をパッケージングした後にプログラミングすることが可能な電気ヒューズなどを用いるようにした場合においては、パッケージング後の高速テストが可能となり、テストカバレッジも上昇する。
【００５７】
（第２の実施形態）
図５は、この発明の第２の実施形態にかかる半導体記憶装置（たとえば、ＤＲＡＭ）の要部の構成例を示すものである。ここでは、さらに救済の効率を向上させることができるように構成した場合の例について説明する。なお、図１と同一部分には同一符号を付し、詳しい説明は割愛する。
【００５８】
すなわち、ＲＯＭ素子１６’は、図１に示したＲＯＭ素子１６と同じく、リセット値ＲＶ０［１：０］を記憶するものである。このリセット値ＲＶ０［１：０］は、たとえば装置をパッケージングする前に実施される、同一チップ上に搭載されたテスト回路によるテストの結果である不良データ（高抵抗セルのアドレスデータ）をもとに決定される。ヒューズ素子などからなるＲＯＭ素子（記憶回路）２１は、上記不良データに対応するロウアドレスを蓄えるものである。ロウアドレスは、たとえば装置をパッケージングする前に実施される、同一チップ上に搭載されたテスト回路によるテストの結果から自動的に求められる。コンパレータ２２は、ＲＯＭ素子２１に蓄えられたロウアドレスと、装置の外部より供給される入力アドレスＲＡ［ｐ］（ｐ＝０，…，６３）とを比較するもので、一致していれば選択信号ＭＡＴＣＨｐを活性化（“ＨＩＧＨ”）させる。マルチプレクサ２３は、選択信号ＭＡＴＣＨｐに応じて、ＲＯＭ素子１６’からのリセット値ＲＶ０［１：０］またはグランド電位“ＬＬ”のいずれかを選択するものである。たとえば、選択信号ＭＡＴＣＨｐが活性化されている場合、ＲＯＭ素子１６’からのリセット値ＲＶ０［１：０］が、カラム選択順番切り替え回路１５へのリセット値ＲＶ［１：０］として出力される。一方、選択信号ＭＡＴＣＨｐが非活性化（“ＬＯＷ”）されている場合、たとえばリセット値ＲＶ［１：０］のデフォルト値“００”が、カラム選択順番切り替え回路１５に出力される。
【００５９】
図６および図７は、上記した構成のＤＲＡＭの動作を説明するために示すものである。なお、図６は入力アドレスＲＡ［ｐ］がＲＯＭ素子２１に蓄えられたロウアドレスと異なる場合の例であり、図７は入力アドレスＲＡ［ｐ］がロウアドレスと一致する場合の例である。ここでは、ＲＯＭ素子１６’のリセット値ＲＶ０［１：０］として、ＲＶ値“１０”が、ＲＯＭ素子２１のロウアドレスとして、ＲＶ値“１０”に対応する不良データのロウアドレスが、それぞれ蓄えられているものとして説明する。
【００６０】
図６および図７において、ＣＬＫは、ＤＲＡＭの動作に必要な動作クロックである。ＣＯＭは、装置の外部より供給されるコマンド信号で、あるタイミングで読み出し命令（Ｒ）または書き込み命令（Ｗ）が入力される。ＡＤは、活性化するロウアドレスである。
【００６１】
図６に示すように、たとえば、入力アドレスＲＡ［ｐ］がＲＯＭ素子２１に蓄えられたロウアドレスと異なる場合、コンパレータ２２の出力である選択信号ＭＡＴＣＨｐは非活性化のままとなる。これにより、カラム選択順番切り替え回路１５に送られるリセット値ＲＶ［１：０］は、デフォルト値“００”のままとなる。したがって、カラム選択線ＣＳＬ［０］〜ＣＳＬ［３］は、図３に示した場合と同様に、カラム選択線ＣＳＬ［０］、カラム選択線ＣＳＬ［１］、カラム選択線ＣＳＬ［２］、カラム選択線ＣＳＬ［３］の順で選択されることになる。
【００６２】
これに対し、入力アドレスＲＡ［ｐ］がＲＯＭ素子２１に蓄えられたロウアドレスと一致する場合、たとえば図７に示すように、コンパレータ２２の出力である選択信号ＭＡＴＣＨｐが活性化される。これにより、カラム選択順番切り替え回路１５に送られるリセット値ＲＶ［１：０］は、“１０”となる。この後、クロック信号ＣＬＫＣ１のパルスにより、同期式カウンタ１５ａの出力値ＣＡ［０］，ＣＡ［１］に“１０”がセットされる。したがって、カラム選択線ＣＳＬ［０］〜ＣＳＬ［３］は、図４に示した場合と同様に、カラム選択線ＣＳＬ［２］、カラム選択線ＣＳＬ［３］、カラム選択線ＣＳＬ［０］、カラム選択線ＣＳＬ［１］の順で選択されることになる。
【００６３】
このようにして、上記リセット値ＲＶ［１：０］を発生させることにより、同一アレイ内の少なくとも２個の高抵抗セルを救済できるようになる。すなわち、入力アドレスＲＡ［ｐ］の切り替えに応じて、異なるリセット値ＲＶ［１：０］が発生されるようにすることによって、さらに救済効率を上げることが可能となる。特に、リセット値ＲＶ０［１：０］およびロウアドレスを、装置の外部からの指示により任意にプログラミングできるようにした場合には、特定の高抵抗セルの確実な救済が可能となる。
【００６４】
なお、デフォルト値（“００”）ともう１つのリセット値（“１０”）のいずれかを選択する場合に限らず、本実施形態は適用可能である。また、プログラミングするロウアドレスおよびリセット値の数をさらに増やすことにより、３個以上の高抵抗セルを救済できるように構成することも容易に可能である。
【００６５】
また、本実施形態の場合においても、ＲＯＭ素子の代わりに、レジスタを用いて構成することも可能である。
【００６６】
（第３の実施形態）
図８は、この発明の第３の実施形態にかかり、上記リセット値ＲＶ［１：０］を作成する回路の構成例を示すものである。ここでは、ロウデコーダごとにレジスタを設け、ロウデコーダ単位での高抵抗セルの救済を可能に構成した場合について説明する。
【００６７】
図８において、３１はロウデコーダであり、アレイ中のワード線ＷＬ［ｊ］の本数を５１２本とした場合（ｊ＝０，…，５１１）、たとえば６４個のロウデコーダ３１が設けられる。つまり、入力アドレスＲＡ［ｐ］（ｐ＝０，１，…，６３）が入力されると、それに対応する１つのロウデコーダ３１が選択される。すると、５１２本のワード線ＷＬ［ｊ］のうち、そのロウデコーダ３１につながる８本のワード線ＷＬ［ｊ］が活性化される。３２はデータレジスタであり、この例の場合、ロウデコーダ３１ごとにデータレジスタ３２が設けられている。各データレジスタ３２は、それぞれ、２ビットのリセット値ＲＶ［１：０］を蓄えることができるようになっている。３３はトランスファーゲートであり、ワード線ＷＬ［ｊ］が活性化されることにより、対応するデータレジスタ３２に蓄えられているリセット値ＲＶ［１：０］を、カラム選択順番切り替え回路１５に出力するようになっている。
【００６８】
このような構成とした場合、より高い不良率の高抵抗セルを、より少ないレジスタにより救うことが可能となる。具体的には、１アレイ中、１／８×カラム数、つまり、ワード線ＷＬ［ｊ］が５１２本の、２Ｋカラムのアレイ構成では、１／１６Ｋの不良まで対応できる。
【００６９】
（第４の実施形態）
図９は、この発明の第４の実施形態にかかり、リセット値ＲＶ［１：０］を、任意に設定できるように構成した場合のＤＲＡＭの例である。なお、図１と同一部分には同一符号を付し、詳しい説明は割愛する。
【００７０】
この例の場合、設定されたリセット値ＲＶ［１：０］をテストできるようにするために、ＤＲＡＭには、リセット値テスト設定回路４１が設けられる。リセット値テスト設定回路４１には、テスト信号ＴＩＮとテスト値ＴＤＩ［１：０］とが、装置の外部より入力される。テスト信号ＴＩＮは、テスト設定モードの設定に応じて活性化される信号である。テスト値ＴＤＩ［１：０］は、任意のリセット値ＲＶ［１：０］を設定するためのデータである。このリセット値テスト設定回路４１は、たとえば、設定されたリセット値ＲＶ［１：０］をインクリメントする機能と、上記リセット値ＲＶ［１：０］にしたがって内蔵するヒューズ素子をカットする機能とを備えている。
【００７１】
図１０は、上記リセット値テスト設定回路４１の動作を説明するために示すものである。動作クロックＣＬＫに同期して、テスト信号ＴＩＮが活性化される。すると、その時のテスト値ＴＤＩ［１：０］が、リセット値ＲＶ［１：０］としてリセット値テスト設定回路４１内に取り込まれる。これにより、任意のリセット値ＲＶ［１：０］を設定してテストすることが可能となる。
【００７２】
図１１は、任意のリセット値ＲＶ［１：０］を設定してテストする場合の、テスト方法の一例について示すものである。ここでは、図１０に示したように、任意のリセット値ＲＶ［１：０］として、現在、ＲＶ値“０１”が設定されている場合について説明する。まず、テスト値ＴＤＩ［１：０］に応じて、リセット値テスト設定回路４１に設定されたリセット値ＲＶ［１：０］を用いて、書き込み不足テストであるｔＷＲ判定テストを実施する（ステップＳＴ０１）。つまり、現在の設定値であるリセット値ＲＶ［１：０］をカラム選択順番切り替え回路１５に出力し、上述した通り、そのＲＶ値“０１”にしたがってカラム選択線ＣＳＬ［０］〜ＣＳＬ［３］を、カラム選択線ＣＳＬ［１］、カラム選択線ＣＳＬ［２］、カラム選択線ＣＳＬ［３］、カラム選択線ＣＳＬ［０］の順に活性化させる。そして、各メモリセル１１に対するセルデータ“１”の書き込みをそれぞれ行って、書き込み不足エラーとなる高抵抗セルをチェックする。「高抵抗セルはない」または「救済できた」として、このｔＷＲ判定テストをパス（ＰＡＳＳ）したならば（ステップＳＴ０２）、リセット値テスト設定回路４１は、その設定値（ＲＶ値“０１”）にしたがって内蔵するヒューズ素子をカットする（ステップＳＴ０３）。
【００７３】
もし、上記ｔＷＲ判定テストをパスしなければ（ステップＳＴ０２）、リセット値テスト設定回路４１は、上記リセット値ＲＶ［１：０］をインクリメントする。そして、上記ステップＳＴ０１以降の処理を繰り返す。つまり、インクリメントされたＲＶ値“１０”にしたがって、カラム選択線ＣＳＬ［０］〜ＣＳＬ［０］を、今度は、カラム選択線ＣＳＬ［２］、カラム選択線ＣＳＬ［３］、カラム選択線ＣＳＬ［０］、カラム選択線ＣＳＬ［１］の順に活性化させて、各メモリセル１１に対するセルデータ“１”の書き込みをそれぞれ行う。こうして、活性化させるカラム選択線ＣＳＬ［０］〜ＣＳＬ［３］の順番を変えることにより、高抵抗セルの救済が可能かどうかをチェックする。ただし、ステップＳＴ０４において、すべてのリセット値ＲＶ［１：０］が一通りインクリメントされたと判断した場合（たとえば、現在の設定値としてリセット値ＲＶ［１：０］が“０１”に設定されている図１０の場合には、ＲＶ値“０１”）には、そのチップは救済できない不良品（ＦＡＩＬ）として扱われる（ステップＳＴ０５）。
【００７４】
上記した第４の実施形態にかかる構成によれば、任意のリセット値ＲＶ［１：０］を設定することができるとともに、任意のリセット値ＲＶ［１：０］により書き込み不足エラーをテストすることが可能となる。
【００７５】
その他、本願発明は、上記（各）実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらに、上記（各）実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。たとえば、（各）実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題（の少なくとも１つ）が解決でき、発明の効果の欄で述べられている効果（の少なくとも１つ）が得られる場合には、その構成要件が削除された構成が発明として抽出され得る。
【００７６】
【発明の効果】
以上、詳述したようにこの発明によれば、スペアセルを設けるための余分な面積の増大を招いたりすることなく、抵抗性の不良セルを救済でき、抵抗性の不良セルによる歩留まりの低下を抑えることが可能な半導体記憶装置およびその救済方法並びにテスト方法を提供できる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態にかかるＤＲＡＭの要部を示す構成図。
【図２】 図１のＤＲＡＭにおいて、カラム選択順番切り替え回路の構成例を示す回路図。
【図３】 図１のＤＲＡＭにおいて、動作の一例を説明するために示すタイミングチャート。
【図４】 図１のＤＲＡＭにおいて、動作の他の一例を説明するために示すタイミングチャート。
【図５】 本発明の第２の実施形態にかかるＤＲＡＭの要部を示す構成図。
【図６】 図２のＤＲＡＭにおいて、動作の一例を説明するために示すタイミングチャート。
【図７】 図２のＤＲＡＭにおいて、動作の他の一例を説明するために示すタイミングチャート。
【図８】 本発明の第３の実施形態にかかり、リセット値を作成するための回路の一例を示す構成図。
【図９】 本発明の第４の実施形態にかかるＤＲＡＭの要部を示す構成図。
【図１０】 図４のＤＲＡＭにおいて、リセット値テスト設定回路の動作を説明するために示すタイミングチャート。
【図１１】 図４のＤＲＡＭにおいて、テスト動作の一例を説明するために示すフローチャート。
【図１２】 従来技術とその問題点を説明するために示す、ＤＲＡＭの要部の構成図。
【図１３】 図１２のＤＲＡＭにおいて、１つのセルを取り出して示す構成図。
【図１４】 図１２のＤＲＡＭにおいて、動作の一例を説明するために示すタイミングチャート。
【符号の説明】
１１…メモリセル、１２，１２ａ〜１２ｈ…センスアンプ、１３ａ，１３ｂ…センスアンプ書き込み読み出し回路、１４…カラム選択ゲート、１４ａ〜１４ｈ…ＮＭＯＳトランジスタ、１５…カラム選択順番切り替え回路、１５ａ…同期式カウンタ、１５ｂ…デコーダ、１５ｃ…ラッチ回路、１５ｄ…ＡＮＤゲート、１６，１６’，２１…ＲＯＭ素子、２２…コンパレータ、２３…マルチプレクサ、３１…ロウデコーダ、３２…データレジスタ、３３…トランスファーゲート、４１…リセット値テスト設定回路、ＷＬ，ＷＬ［ｊ］…ワード線、ＢＬ［ｉ］，ＢＬｔ［３］，ＢＬｃ［３］…ビット線、ＤＩａ，ＤＩｂ…外部データ入力線、ＤＯａ，ＤＯｂ…外部データ出力線、ＤＩａ／ＤＯａ，ＤＩｂ／ＤＯｂ…外部データ入出力線、ＤＱａ，ＤＱｂ…内部データ線、ＣＳＬ［０］〜ＣＳＬ［３］…カラム選択線、ＣＬＫ…動作クロック、ＣＯＭ…コマンド信号、ＣＲＳＴ…リセット信号、ＣＬＫＣ，ＣＬＫＣ０，ＣＬＫＣ１…クロック信号、ＲＶ［１：０］，ＲＶ０［１：０］…リセット値、ＣＡ［０］，ＣＡ［１］…同期式カウンタの出力値、ＣＳ［０］〜ＣＳ［３］…デコーダの出力値、ＳＮ…ストレージノード、ＶＳＮ…ストレージノードの電位、ＲＡ［ｐ］…入力アドレス、ＭＡＴＣＨｐ…選択信号、ＡＤ…ロウアドレス、ＴＩＮ…テスト信号、ＴＤＩ［１：０］…テスト値。
Claims (18)
- データを蓄える複数個のメモリセルと、
ｋ（ｋは自然数）本のデータ入出力線と、
前記ｋ本のデータ入出力線に対し、それぞれｎ（ｎは自然数）個ずつ設けられ、前記複数個のメモリセルに対するセルデータの読み書きをカラム単位ごとに行う複数のセンスアンプと、
前記ｎ個のセンスアンプの中から１つのセンスアンプを選択して、対応するデータ入出力線にそれぞれ接続するカラム選択ゲートと、
前記カラム選択ゲートを制御して、前記ｎ個のセンスアンプのうちの、ｍ（ｍ＝１，２，…，ｎ）個のセンスアンプを順番に選択させる選択回路と、
前記選択回路による、前記ｍ個のセンスアンプの選択の順番をカラム単位ごとに切り替える切り替え回路と
を具備したことを特徴とする半導体記憶装置。 - 前記選択回路は、前記ｍ個のセンスアンプに対し、装置の外部からの指定なしに時系列的に順次アクセスすることができることを特徴とする請求項１に記載の半導体記憶装置。
- 前記選択回路は、前記切り替え回路からのリセット値信号に応じて、カラム選択の順番を切り替え制御するものであることを特徴とする請求項１に記載の半導体記憶装置。
- 前記切り替え回路は、前記リセット値信号を蓄えるためのＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）素子を含むことを特徴とする請求項３に記載の半導体記憶装置。
- 前記リセット値信号は、テスト回路により抵抗性不良が検出された、通常セルよりも抵抗が高い高抵抗セルのアドレスデータをもとに決定されることを特徴とする請求項４に記載の半導体記憶装置。
- さらに、前記アドレスデータに対応するロウアドレスを蓄えるための記憶回路、この記憶回路に蓄えられた前記ロウアドレスと装置の外部からの入力アドレスとを比較する比較回路、および、前記比較回路での比較結果に応じて、前記リセット値信号の出力を制御する制御回路を具備したことを特徴とする請求項５に記載の半導体記憶装置。
- 前記リセット値信号および前記ロウアドレスは、装置の外部からの指示により任意にセットできることを特徴とする請求項６に記載の半導体記憶装置。
- データを蓄える複数個のメモリセルと、
ｋ（ｋは自然数）本のデータ入出力線と、
前記ｋ本のデータ入出力線に対し、それぞれｎ（ｎは自然数）個ずつ設けられ、前記複数個のメモリセルに対するセルデータの読み書きをカラム単位ごとに行う複数のセンスアンプと、
前記ｎ個のセンスアンプの中から１つのセンスアンプを選択して、対応するデータ入出力線にそれぞれ接続するカラム選択ゲートと、
前記カラム選択ゲートを制御して、前記ｎ個のセンスアンプのうちの、ｍ（ｍ＝１，２，…，ｎ）個のセンスアンプを順番に選択させる選択回路と、
前記選択回路による、前記ｍ個のセンスアンプの選択の順番をカラム単位ごとに切り替える切り替え回路と
を具備し、
前記選択回路によるカラム選択の順番を、前記切り替え回路からのリセット値信号に応じて切り替え制御することにより、抵抗性の不良セルを救済できるようにしたことを特徴とする半導体記憶装置の救済方法。 - 前記選択回路は、前記ｍ個のセンスアンプに対し、装置の外部からの指定なしに時系列的に順次アクセスすることができることを特徴とする請求項８に記載の半導体記憶装置の救済方法。
- 前記リセット値信号は、テスト回路により抵抗性不良が検出された、通常セルよりも抵抗が高い高抵抗セルのアドレスデータをもとに決定されることを特徴とする請求項８に記載の半導体記憶装置の救済方法。
- さらに、前記アドレスデータに対応するロウアドレスを蓄えるための記憶回路、この記憶回路に蓄えられた前記ロウアドレスと装置の外部からの入力アドレスとを比較する比較回路、および、前記比較回路での比較結果に応じて、前記リセット値信号の出力を制御する制御回路を具備したことを特徴とする請求項１０に記載の半導体記憶装置の救済方法。
- 前記リセット値信号および前記ロウアドレスは、装置の外部からの指示により任意にセットできることを特徴とする請求項１１に記載の半導体記憶装置の救済方法。
- 前記切り替え回路は、前記リセット値信号を蓄えるためのＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）素子を含み、前記ＲＯＭ素子は、装置をパッケージングする前にプログラミングされることを特徴とする請求項８に記載の半導体記憶装置の救済方法。
- 前記切り替え回路は、前記リセット値信号を蓄えるためのＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）素子を含み、前記ＲＯＭ素子は、装置をパッケージングした後にプログラミングされることを特徴とする請求項８に記載の半導体記憶装置の救済方法。
- データを蓄える複数個のメモリセルと、
ｋ（ｋは自然数）本のデータ入出力線と、
前記ｋ本のデータ入出力線に対し、それぞれｎ（ｎは自然数）個ずつ設けられ、前記複数個のメモリセルに対するセルデータの読み書きを行う複数のセンスアンプと、
前記ｎ個のセンスアンプの中から１つのセンスアンプを選択して、対応するデータ入出力線にそれぞれ接続するカラム選択ゲートと、
前記カラム選択ゲートを制御して、前記ｎ個のセンスアンプのうちの、ｍ（ｍ＝１，２，…，ｎ）個のセンスアンプを順番に選択させる選択回路と、
前記選択回路による、前記ｍ個のセンスアンプの選択の順番を設定する設定回路と
を具備し、
前記設定回路の設定値に応じて、前記選択回路によるカラム選択の順番を切り替えることにより、通常セルよりも抵抗が高い高抵抗セルの救済が可能かどうかをテストするようにしたことを特徴とする半導体記憶装置のテスト方法。 - 前記選択回路は、前記ｍ個のセンスアンプに対し、装置の外部からの指定なしに時系列的に順次アクセスすることができることを特徴とする請求項１５に記載の半導体記憶装置のテスト方法。
- 前記設定回路はＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）素子を含み、前記テストにより高抵抗セルを救済できた場合、その時の前記設定値により前記ＲＯＭ素子をプログラミングすることを特徴とする請求項１５に記載の半導体記憶装置のテスト方法。
- 前記設定回路は、前記テストにより高抵抗セルを救済できなかった場合、その時の設定値をインクリメントすることを特徴とする請求項１５に記載の半導体記憶装置のテスト方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003095401A JP3836802B2 (ja) | 2003-03-31 | 2003-03-31 | 半導体記憶装置およびその救済方法並びにテスト方法 |
| US10/462,695 US6697292B1 (en) | 2003-03-31 | 2003-06-17 | Semiconductor memory device capable of changing the selection order of sense amplifiers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003095401A JP3836802B2 (ja) | 2003-03-31 | 2003-03-31 | 半導体記憶装置およびその救済方法並びにテスト方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004303343A JP2004303343A (ja) | 2004-10-28 |
| JP3836802B2 true JP3836802B2 (ja) | 2006-10-25 |
Family
ID=31492716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003095401A Expired - Fee Related JP3836802B2 (ja) | 2003-03-31 | 2003-03-31 | 半導体記憶装置およびその救済方法並びにテスト方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6697292B1 (ja) |
| JP (1) | JP3836802B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100505711B1 (ko) * | 2003-09-30 | 2005-08-03 | 삼성전자주식회사 | 칼럼 선택 신호 제어 방법 및 칼럼 선택 신호 제어 회로 |
| US8125243B1 (en) | 2007-03-12 | 2012-02-28 | Cypress Semiconductor Corporation | Integrity checking of configurable data of programmable device |
| JP5647026B2 (ja) | 2011-02-02 | 2014-12-24 | ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． | 半導体装置及びその製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002117670A (ja) * | 2000-10-04 | 2002-04-19 | Mitsubishi Electric Corp | 半導体記憶装置 |
-
2003
- 2003-03-31 JP JP2003095401A patent/JP3836802B2/ja not_active Expired - Fee Related
- 2003-06-17 US US10/462,695 patent/US6697292B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004303343A (ja) | 2004-10-28 |
| US6697292B1 (en) | 2004-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11004533B2 (en) | Memory device and built-in self test method thereof | |
| US6535439B2 (en) | Full stress open digit line memory device | |
| US7099216B2 (en) | Single cycle read/write/writeback pipeline, full-wordline I/O DRAM architecture with enhanced write and single ended sensing | |
| JP4534141B2 (ja) | 半導体記憶装置 | |
| US7315480B2 (en) | Redundancy selector circuit for use in non-volatile memory device | |
| US20070047347A1 (en) | Semiconductor memory devices and a method thereof | |
| US5619460A (en) | Method of testing a random access memory | |
| US6822913B2 (en) | Integrated memory and method for operating an integrated memory | |
| US8339868B2 (en) | Semiconductor device and write control method for semiconductor device | |
| KR101877818B1 (ko) | 리페어 제어 회로 및 이를 이용한 반도체 집적회로 | |
| JP2006331511A (ja) | 半導体記憶装置およびその検査手法 | |
| KR20170016640A (ko) | 반도체 장치 및 그 리페어 방법 | |
| US10535418B2 (en) | Memory device including repair circuit and operation method thereof | |
| JP3836802B2 (ja) | 半導体記憶装置およびその救済方法並びにテスト方法 | |
| US7266036B2 (en) | Semiconductor memory device | |
| JP5587141B2 (ja) | 半導体装置 | |
| US6873556B2 (en) | Semiconductor memory device with test mode and testing method thereof | |
| US6704229B2 (en) | Semiconductor test circuit for testing a semiconductor memory device having a write mask function | |
| JP5130570B2 (ja) | 半導体記憶装置 | |
| US7360144B2 (en) | Multi-bit nonvolatile ferroelectric memory device having fail cell repair circuit and repair method thereof | |
| JP2004103121A (ja) | 半導体装置 | |
| KR20050072677A (ko) | 반도체 메모리 장치 | |
| JP2013161509A (ja) | 半導体装置の冗長救済方法 | |
| US6754113B2 (en) | Topography correction for testing of redundant array elements | |
| JP2002093188A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060421 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060725 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060727 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130804 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |