KR20130096493A

KR20130096493A - 반도체 장치의 안티퓨즈 회로 및 그 안티퓨즈 회로의 내부 회로블록 테스팅 방법

Info

Publication number: KR20130096493A
Application number: KR1020120017990A
Authority: KR
Inventors: 최안; 최경락
Original assignee: 삼성전자주식회사
Priority date: 2012-02-22
Filing date: 2012-02-22
Publication date: 2013-08-30
Also published as: US20130215696A1

Abstract

센싱부나 트랜스퍼부 등과 같은 내부 회로블록의 동작 불량을 검출하기 위하여 안티퓨즈 회로의 내부 회로블록 테스팅 방법이 개시되어 있다. 그러한 테스팅 방법은, 안티퓨즈 어레이의 출력단에 연결된 센싱부에 센싱부 테스팅 패쓰를 형성하고, 상기 안티퓨즈 어레이 내의 안티퓨즈를 비파괴 상태로 두고서, 상기 센싱부 테스팅 패쓰를 통해 테스트 신호를 인가하여 상기 센싱부 내의 센스앰프를 통해 센싱 출력신호를 얻고, 상기 센싱 출력신호를 모니터링하여 상기 센싱부의 불량 여부를 검출하는 단계들을 포함한다. 본 발명의 실시 예들에 따르면, 안티퓨즈를 비파괴 상태로 두고서도, 안티퓨즈 회로를 구성하는 내부 회로블록의 불량 여부가 검출된다. 또한, 내부 회로블록의 불량 검출 시 일정 조절범위 내에서는 불량이 양품으로 리페어될 수 있으므로 칩의 불량율이 감소된다.

Description

반도체 장치의 안티퓨즈 회로 및 그 안티퓨즈 회로의 내부 회로블록 테스팅 방법{Anti fuse circuit in semiconductor device and method of testing internal circuit blocks therefor}

본 발명은 반도체 장치에 관한 것으로, 보다 구체적으로 안티퓨즈 회로의 내부 회로블록 테스팅 방법과 반도체 장치의 안티퓨즈 회로에 관한 것이다.

일반적으로 안티퓨즈(Antifuse)회로는 안티퓨즈 어레이를 포함한다. 안티퓨즈 어레이는 행과 열의 매트릭스 형태로 배치된 복수의 안티퓨즈들로 이루어진다.

안티퓨즈 회로가 다이나믹 랜덤 억세스 메모리 등과 같은 반도체 메모리 장치에 채용될 경우에 불량 메모리 셀을 리던던시 메모리 셀로 리페어하는 리페어 스키마에 활용될 수 있다.

안티퓨즈(AF)를 이용한 리페어 방식은 통상적인 퓨즈(fuse)를 이용한 리페어 방식의 한계를 극복할 수 있다. 즉, 통상적인 퓨즈를 이용한 리페어 방식은 웨이퍼 레벨에서 수행되기 때문에, 패키지 레벨에서 불량 셀이 반도체 메모리 장치 내에 존재하는 것으로 판명된 경우에 리페어 작업은 실패로 끝난다. 이와 같은 퓨즈 방식의 한계는 상기 안티퓨즈를 적용하여 리페어를 행하는 것에 의해 극복될 수 있다. 안티퓨즈는 패키지 단계에서도 결함 구제를 위해 프로그램될 수 있도록, 일반적인 퓨즈와는 반대되는 전기적 특성을 가진다.

안티퓨즈 회로는 일반적으로 안티퓨즈 어레이, 센싱부, 및 트랜스퍼부로 이루어질 수 있다. 안티퓨즈의 프로그램 정보를 센싱하는 상기 센싱부나 센싱부의 센싱 출력을 디코더로 전송하는 트랜스퍼부는 상기 안티퓨즈 회로의 내부 회로블록에 속한다.

안티퓨즈 어레이의 안티퓨즈가 정상적으로 프로그램되었다 하더라도 안티퓨즈 회로의 내부 회로블록들이 정상적으로 동작하지 않을 경우에는 칩은 최종적으로 불량판정이 되어버린다.

따라서, 안티퓨즈 회로의 내부 회로블록들이 정상적으로 동작되는 지의 유무를 체크하기 위해서는 내부 회로블록들에 대한 테스팅이 수행되어야 한다. 전형적으로 내부 회로블록의 테스팅은 안티퓨즈 어레이 내의 안티퓨즈를 파괴(rupture)한 상태에서 이루어져 왔다. 예를 들어 상기 센싱부와 트랜스퍼부의 불량 유무를 검출할 경우에 안티퓨즈 어레이 내의 안티퓨즈 셀들은 파괴(또는 프로그램)된 상태에서, RCCM (rupture cell check mode) 또는 웨이퍼 리페어(Wafer Repair)체크 동작이 수행된다.

그러나, 안티퓨즈는 OTP(One Time Program)셀 이므로, 일단 한번 파괴(Rupture)된 안티퓨즈 셀(Cell)은 프로그램되기 이전의 초기상태 정보를 가질 수 없다. 즉 초기 상태인 비파괴(no rupture)상태에서 안티퓨즈 셀이 갖는 정보가 "0"인 경우라 할 때, 파괴되어 프로그램 상태인 안티퓨즈 셀은 "1"의 정보를 갖는다. 여기서, "1"의 정보를 갖는 안티퓨즈 셀은 어떠한 방법에 의해서도 정보 "0"을 영구적으로 가질 수 없다.

본 발명이 해결하고자 하는 기술적 과제는, 안티퓨즈를 비파괴 상태로 두고서, 안티퓨즈 회로를 구성하는 내부 회로블록의 불량 여부를 검출할 수 있는 방법 및 안티퓨즈 회로를 제공함에 있다.

본 발명이 해결하고자 하는 다른 기술적 과제는, 안티퓨즈를 비파괴 상태로 두고서 안티퓨즈 회로를 구성하는 내부 회로블록의 불량 여부를 검출한 후, 내부 회로 블록의 불량을 줄일 수 있는 방법 및 안티퓨즈 회로를 제공함에 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 실시 예의 일 양상에 따라, 안티퓨즈 회로의 내부 회로블록 테스팅 방법은:

안티퓨즈 어레이의 출력단에 연결된 센싱부에 센싱부 테스팅 패쓰를 형성하고;

상기 안티퓨즈 어레이 내의 안티퓨즈를 비파괴 상태로 두고서, 상기 센싱부 테스팅 패쓰를 통해 테스트 신호를 인가하여 상기 센싱부 내의 센스앰프를 통해 센싱 출력신호를 얻고;

상기 센싱 출력신호를 모니터링하여 상기 센싱부의 불량 여부를 검출한다.

본 발명의 실시 예에서, 상기 센싱부의 불량 정도가 미불량으로의 조절 가능한 범위 내에 있는 경우에 상기 센스앰프의 제어 팩터를 조절하는 단계를 더 포함할 수 있다.

본 발명의 실시 예에서, 상기 센스앰프의 제어 팩터는 상기 센스앰프의 입력 누설 값일 수 있다.

본 발명의 실시 예에서, 상기 센스앰프의 제어 팩터는 상기 센스앰프의 센싱 기준값일 수 있다.

본 발명의 실시 예에서, 상기 센싱부 테스팅 패쓰는 테스트 모드 레지스터 셋 신호에 의해 활성화될 수 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 실시 예의 다른 양상에 따라, 안티퓨즈 회로의 내부 회로블록 테스팅 방법은:

안티퓨즈 어레이의 출력을 센싱하는 센싱부의 센싱 출력단에 연결된 트랜스퍼부에 트랜스퍼부 테스팅 패쓰를 형성하고;

상기 안티퓨즈 어레이 내의 안티퓨즈를 비파괴 상태로 두고서, 상기 트랜스퍼부 테스팅 패쓰를 통해 테스트 데이터를 인가하여 상기 트랜스퍼부를 통해 트랜스퍼 데이터를 얻고;

상기 트랜스퍼 데이터를 모니터링하여 상기 트랜스퍼부의 불량 여부를 검출한다.

본 발명의 실시 예에서, 상기 트랜스퍼부의 불량 정도가 미불량으로의 조절 가능한 범위 내에 있는 경우에 상기 트랜스퍼부의 제어 팩터를 조절하는 단계를 더 포함할 수 있다.

본 발명의 실시 예에서, 상기 트랜스퍼부 테스팅 패쓰는 테스트 모드 레지스터 셋 신호에 의해 활성화될 수 있다.

본 발명의 실시 예에서, 상기 테스트 데이터는 클럭 신호 패턴으로 인가될 수 있다.

본 발명의 실시 예에서, 상기 트랜스퍼부 테스팅 패쓰가 활성화될 때 상기 테스트 데이터는 상기 트랜스퍼부로 인가되고 상기 센싱 출력단의 데이터는 블로킹될 수 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 실시 예의 일 양상에 따라, 반도체 장치의 안티퓨즈 회로는:

복수의 안티퓨즈들을 포함하는 안티퓨즈 어레이;

상기 안티퓨즈 어레이의 출력단에 연결된 센싱부;

상기 센싱부의 센싱 출력단에 연결된 트랜스퍼부;

상기 안티퓨즈 어레이 내의 안티퓨즈들이 비파괴 상태로 존재할 때, 인가되는 활성화신호에 응답하여 상기 안티퓨즈 어레이의 출력단으로 테스트 신호를 제공하는 테스트 신호 입력부; 및

상기 센싱부가 상기 테스트 신호를 수신하여 센싱 출력신호를 상기 센싱 출력단에 생성한 경우에 상기 센싱 출력신호를 모니터링하여 상기 센싱부의 불량 여부를 검출하는 모니터링부를 포함할 수 있다.

본 발명의 실시 예에서, 상기 안티퓨즈 어레이 내의 안티퓨즈들이 비파괴 상태로 존재할 때, 상기 센싱 출력단에 테스트 데이터를 인가하는 테스트 데이터 입력부를 더 포함할 수 있다.

본 발명의 실시 예에서, 상기 테스트 데이터와 상기 센싱 출력단의 센싱 데이터 중 하나를 인가되는 선택 제어신호에 따라 상기 트랜스퍼부로 인가하는 선택부를 더 포함할 수 있다.

본 발명의 실시 예에서, 상기 트랜스퍼부를 통해 출력된 트랜스퍼 데이터를 기준 패턴 데이터와 비교하여 상기 트랜스퍼부의 불량 여부를 검출하는 비교부를 더 포함할 수 있다.

본 발명의 실시 예에서, 상기 안티퓨즈 회로는 휘발성 반도체 메모리 장치의 로우 디코더 또는 컬럼 디코더와 연결될 수 있다.

본 발명의 실시 예들에 따르면, 안티퓨즈를 비파괴 상태로 두고서도, 안티퓨즈 회로를 구성하는 내부 회로블록의 불량 여부가 검출된다. 또한, 내부 회로블록의 불량 검출 시 일정 조절범위 내에서는 불량이 양품으로 리페어될 수 있으므로 칩의 불량율이 감소된다.

도 1은 본 발명의 실시 예가 적용되는 반도체 메모리 장치의 개략적 블록도,
도 2는 도 1 중 안티퓨즈 회로의 예시적 블록도,
도 3은 도 2중 센싱부를 포함하는 내부 회로블록의 예시적 구체 회로도,
도 4는 도 2중 트랜스퍼부를 포함하는 내부 회로블록의 예시적 구체 회로도,
도 5 내지 도 8은 도 4의 회로 동작을 설명하기 위해 제시된 타이밍도들,
도 9는 메모리 시스템에 적용된 본 발명의 응용 예를 도시한 블록도, 및
도 10은 전자 기기에 채용된 본 발명의 응용 예를 도시한 블록도.

위와 같은 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시 예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예들은, 이해의 편의를 제공할 의도 이외에는 다른 의도 없이, 개시된 내용이 보다 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.

본 명세서에서, 어떤 소자 또는 라인들이 대상 소자 블록에 연결된다 라고 언급된 경우에 그것은 직접적인 연결뿐만 아니라 어떤 다른 소자를 통해 대상 소자 블록에 간접적으로 연결된 의미까지도 포함한다.

또한, 각 도면에서 제시된 동일 또는 유사한 참조 부호는 동일 또는 유사한 구성 요소를 가급적 나타내고 있다. 일부 도면들에 있어서, 소자 및 라인들의 연결관계는 기술적 내용의 효과적인 설명을 위해 나타나 있을 뿐, 타의 소자나 회로블록들이 더 구비될 수 있다.

여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함될 수 있으며, 반도체 메모리 장치나 안티퓨즈 회로에 대한 기본적 동작과 내부 기능회로블록에 관한 세부는 본 발명의 요지를 모호하지 않도록 하기 위해 상세히 설명되지 않음을 유의(note)하라.

도 1은 본 발명의 실시 예가 적용되는 반도체 메모리 장치의 개략적 블록도이다.

도면을 참조하면, 반도체 메모리 장치는, 로우 디코더(200), 컬럼 디코더(300), 노말 메모리 셀 어레이(410), 리던던시 메모리 셀 어레이(420), 및 안티퓨즈 회로(100)를 포함할 수 있다.

메모리 셀 어레이(400)내의 노말 메모리 셀 어레이(410)는 복수의 메모리 셀들을 행과 열의 매트릭스 형태로 구비한다. 상기 반도체 메모리 장치가 DRAM일 경우에 단위 메모리 셀은 하나의 억세스 트랜지스터와 하나의 스토리지 커패시터로 구성될 수 있다. 상기 노말 메모리 셀 어레이(410)내의 임의의 메모리 셀이 테스트 단계에서 결함난 것으로 판명되면, 결함난 메모리 셀은 리던던시 메모리 셀 어레이(420)내의 메모리 셀로 리페어된다. 즉, 결함난 메모리 셀을 선택하는 결함 어드레스가 인가되는 경우에 상기 결함난 메모리 셀의 선택은 블로킹되고, 대신에 리던던시 메모리 셀이 선택된다. 이와 같은 리페어 정보는 상기 안티퓨즈 회로(100)에 기억된다.

로우 디코더(200)는 로우 어드레스(RA)를 디코딩하여 메모리 셀 어레이(400)의 행을 선택한다. 상기 로우 디코더(200)는 라인(L1)을 통해 인가되는 결함 행 어드레스를 래치하는 로우 래치(RLAT:210)를 포함한다. 상기 로우 래치(210)는 스태이틱 랜덤 억세스 메모리 셀과 같은 구조로 되어 래치를 복수로 구비한다. 상기 로우 디코더(200)는 결함 행 어드레스가 인가되는 경우에 상기 로우 래치(210)에 저장된 정보에 근거하여 리던던시 메모리 셀 어레이(420)내의 대응되는 리던던시 행이 선택되도록 한다.

컬럼 디코더(300)는 컬럼 어드레스(CA)를 디코딩하여 메모리 셀 어레이(400)의 컬럼을 선택한다. 상기 컬럼 디코더(300)는 라인(L2)을 통해 인가되는 결함 컬럼 어드레스를 래치하는 컬럼 래치(CLAT:310)를 포함한다. 상기 컬럼 래치(310)는 스태이틱 랜덤 억세스 메모리 셀과 같은 구조로 되어 래치를 복수로 구비한다. 상기 컬럼 디코더(300)는 결함 컬럼 어드레스가 인가되는 경우에 상기 컬럼 래치(310)에 저장된 정보에 근거하여 리던던시 메모리 셀 어레이(420)내의 대응되는 리던던시 컬럼이 선택되도록 한다.

상기 안티퓨즈 회로(100)는 도 2와 같은 회로 블록 구조로 구성될 수 있으며, 제1 출력단(OU1)으로 로우 리페어를 위한 로우 리던던시 인에이블 데이터를 출력하고, 제2 출력단(OU2)으로 컬럼 리페어를 위한 컬럼 리던던시 인에이블 데이터를 출력할 수 있다.

도 1에서는 상기 안티퓨즈 회로(100)가 DRAM 등의 반도체 메모리 장치에 적용된 경우를 예를 들었으나, 휘발성 반도체 메모리로서의 SRAM이나 또다른 불휘발성 반도체 메모리에 채용될 수 있음은 물론이다.

도 2는 도 1 중 안티퓨즈 회로의 예시적 블록도이다.

도면을 참조하면, 안티퓨즈 회로(100)는 안티퓨즈 어레이(110), 센스앰프(120)를 포함하는 센싱부, 및 트랜스퍼부(130)를 기본적으로 포함한다.

상기 안티퓨즈 회로(100)는 또한, 테스트 신호 입력부(140), 조정부(150), 테스트 데이터 입력부(160), 모니터링부(180), 선택기(170), 및 비교부(190)를 포함할 수 있다.

상기 테스트 신호 입력부(140)는 상기 안티퓨즈 어레이(110) 내의 안티퓨즈들이 비파괴 상태로 존재할 때, 인가되는 활성화신호에 응답하여 상기 안티퓨즈 어레이의 출력단(L10)으로 테스트 신호를 제공한다. 상기 테스트 신호는 상기 테스트 신호 입력부(140)의 출력단(L12)을 통해 상기 안티퓨즈 어레이의 출력단(L10)에 인가된다.

상기 조정부(150)는 상기 센스 앰프(120)가 불량 판명된 경우라 하더라도 양품으로 조정가능한 범위 내에 있으면 상기 센스 앰프(120)의 제어 팩터를 조절하는 기능을 한다. 즉, 상기 조정부(150)는 라인(L14)을 통해 상기 센스 앰프(120)의 입력 누설 전류를 조절하는 것에 의해 상기 센스 앰프(120)의 산포가 결정되도록 할 수 있다. 상기 센스앰프(120)의 제어 팩터는 상기 센스앰프의 입력 누설 값 이외에도 센스앰프의 센싱 기준값이 될 수 있다. 상기 제어 팩터의 조절에 의해 결함 있는 센스앰프는 결함 없는 센스앰프로 변화될 수 있으므로 내부 회로블록의 결함 구제가 가능해진다.

상기 모니터링부(180)는 라인(L20)을 통해 출력되는 센싱 출력신호를 모니터링하여 상기 센스앰프(120)를 포함하는 센싱부의 불량 여부를 검출한다. 상기 센싱 출력신호는 안티퓨즈 어레이(110) 내의 안티퓨즈를 비파괴 상태로 둔 상태에서, 상기 센스앰프(120)로부터 출력되는 신호이다. 이 경우에 상기 테스트 신호는 센싱부 테스팅 패쓰인 라인(L12)를 통해 센스앰프(120)의 입력으로서 인가된다. 상기 모니터링부(180)는 상기 센싱 출력신호와 기준 비교신호(Ref1)를 비교한 비교 결과를 센싱부 불량판정신호로서 출력단(out1)으로 출력한다.

상기 센스앰프(120)의 입력으로서 센싱부 테스팅 패쓰 라인(L12)를 통해 하이레벨의 신호가 인가된 경우에 센싱 출력단에는 하이레벨의 신호가 그대로 나타나야 센스앰프의 동작이 정상이라고 한다면, 상기 모니터링부(180)는 하이레벨로 주어지는 기준 비교신호(Ref1)와 상기 센싱 출력단의 신호를 비교한다. 따라서, 두 비교 입력의 레벨들이 서로 다르면 센싱부 불량판정신호는 하이레벨로서 나타날 수 있다. 상기 두 비교 입력의 레벨들이 미미하게 차이가 나면서 센싱부 불량판정신호가 하이레벨인 경우에 상기 조정부(150)의 조정을 통해 상기 센스앰프(120)는 결함구제될 수 있다.

따라서, 상기 모니터링부(180)는, 상기 센싱부가 상기 테스트 신호를 수신하여 센싱 출력신호를 상기 센싱 출력단(L20)에 생성한 경우에, 상기 센싱 출력신호를 모니터링하여 상기 센싱부의 불량 여부를 검출하는 역할을 한다. 물론, 이 경우에 안티퓨즈 어레이(110) 내의 안티퓨즈는 비파괴 상태로 존재하고 있게 된다.

상기 테스트 데이터 입력부(160)는 상기 안티퓨즈 어레이(110) 내의 안티퓨즈들이 비파괴 상태로 존재할 때, 상기 센싱 출력단(L20)에 테스트 데이터를 인가한다.

선택부로서의 선택기(170)는 상기 테스트 데이터(I2)와 상기 센싱 출력단(L20)의 센싱 데이터(I1) 중 하나를 인가되는 선택 제어신호(S1)에 따라 상기 트랜스퍼부(130)로 인가한다. 상기 테스트 데이터(I2)는 상기 테스트 데이터 입력부(160)의 출력라인(L22)을 통해 상기 선택기(170)로 인가된다. 상기 센싱 데이터(I1)은 상기 센싱 출력단(L20)을 통해 상기 선택기(170)로 인가된다. 상기 트랜스퍼부(130)는 트랜스퍼 입력단(L24)에 인가되는 트랜스퍼 데이터를 트랜스퍼 출력단(L30)으로 전송한다.

비교부(190)는 상기 트랜스퍼부(130)를 통해 출력된 트랜스퍼 데이터(OUTDATA)를 기준 패턴 데이터(Ref Data)와 비교하여 상기 트랜스퍼부(130)의 불량 여부를 검출한다. 상기 트랜스퍼 데이터는 라인(L32)을 통해 상기 비교부(190)에 인가된다. 상기 트랜스퍼부(130)의 동작이 불량으로 검출된 경우에 트랜스퍼부 불량판정신호가 상기 비교부(190)의 출력단(out2)으로부터 출력된다.

이하에서는 안티퓨즈 어레이의 출력단에 연결된 센싱부나 상기 센싱부의 센싱 출력단에 연결된 트랜스퍼부 등과 같은 내부 회로블록들의 불량 여부를 검출하는 테스팅 동작이 도 3 및 도 4를 참조로 구체적으로 설명될 것이다.

도 3은 도 2중 센싱부를 포함하는 내부 회로블록의 예시적 구체 회로도이다.

도면을 참조하면, 안티퓨즈 어레이(110)내의 안티퓨즈(AF)가 공급전압단(VP)에 연결된 것이 보여진다.

상기 안티퓨즈(AF)는 일반적으로 저항성 퓨즈 소자로써, 프로그램되지 않은 상태에서는 높은 저항(예를 들면, 100MΩ)을 가지고 있으며 프로그램 동작 이후에는 낮은 저항(예를 들면, 100KΩ이하)을 가지고 있다. 안티퓨즈는 흔히 이산화규소(SiO2), 실리콘 나이트라이드(silicon nitride), 탄탈륨 옥사이드(tantalum oxide) 또는 ONO(silicon dioxide - silicon nitride - silicon dioxide)와 같은 유전체가 두 개의 도전체 사이에 끼어 있는 복합체 등과 같은 수 내지 수백 옹그스트롱(Å)의 매우 얇은 유전체 물질로 구성된다.

안티퓨즈(AF)의 프로그램 동작은 충분한 시간 동안 안티퓨즈 단자들을 통해 고전압(예를 들면 10V)을 인가하여 두 도전체 사이의 유전체를 파괴하는 방식으로 수행된다. 따라서, 안티퓨즈(AF)가 프로그램되면 안티퓨즈의 양 단의 도전체가 단락되어 저항은 작은 값으로 된다. 따라서 안티퓨즈의 기본 상태는 전기적으로 오픈 상태이며, 고전압이 인가되어 프로그래밍 되면 전기적으로 단락 상태이다.

도 3에서, 상기 안티퓨즈(AF)는 도시의 편의상 도 2의 안티퓨즈 어레이(110)의 하나의 안티퓨즈 만을 나타내고 있다.

라인(L12)을 통해 노드(ND1)에 연결된 엔형 모오스 트랜지스터(NM1)는 도 2의 테스트 신호 입력부(140)에 대응될 수 있다. 상기 엔형 모오스 트랜지스터(NM1)는 게이트로 인가되는 테스트 모드 레지스터 셋(TMRS) 신호에 응답하여 상기 노드(ND)에 설정된 레벨의 전압을 공급할 수 있다.

라인(L14)을 통해 노드(ND2)에 연결된 제2 스위치(SW2)는 도 2의 조정부(150)에 대응될 수 있다. 상기 제2 스위치(SW2)는 상기 센스앰프(120)가 센싱동작을 수행할 경우에는 상기 라인(L14)에 클로징된다. 한편, 안티퓨즈(AF)가 프로그램될 경우에 상기 제2 스위치(SW2)는 오픈된다.

피형 모오스 트랜지스터들(PM1,PM2) 및 엔형 모오스 트랜지스터들(NM4,NM5)로 이루어진 상기 센스앰프(120)는 도 2의 센스앰프(120)에 대응된다. 센싱부는 상기 센스앰프(120)와 트랜스미션 게이트(TG1) 및 래치부를 포함하는 의미이다.

엔형 모오스 트랜지스터들(NM2,NM3)은 각기 행 선택 및 컬럼 선택 게이트로서 기능한다.

제1 스위치(SW1)는 상기 안티퓨즈(AF)가 프로그램될 때 노드(ND2)에 클로징된다. 프로그램의 의미는 상기 안티퓨즈(AF)를 고전압으로써 파괴하여 초기 상태와는 반대의 논리상태를 갖도록 한다는 뜻이다. 따라서 비파괴 상태는 프로그램되기 이전의 초기 상태를 말한다.

도 3에서는 상기 센스앰프(120)를 포함하는 센싱부가 안티퓨즈 회로의 내부 회로블럭이 된다. 센싱부가 결함을 갖는 지를 테스트할 때, 상기 안티퓨즈(AF)는 비파괴된다. 따라서, 라인(L10)은 초기에 플로팅 상태로 된다. 이 때 엔형 모오스 트랜지스터(NM1)가 테스트 모드 레지스터 셋 신호(TMRS)에 의해 활성화되어 턴온된다. 상기 엔형 모오스 트랜지스터(NM1)가 턴온되면 노드(ND1)에는 설정된 레벨의 전압이 인가되고, 이는 행 선택 신호(WR)및 컬럼 선택 신호(CSi)에 응답하여 턴온되어 있는 선택 게이트들(NM2,NM3)과 트랜스미션 게이트(TG1)를 통해 센스앰프(120)내의 피형 모오스 트랜지스터(PM2)의 게이트에 인가된다.

전류 미러 타입으로 구성된 상기 센스앰프(120)는 상기 피형 모오스 트랜지스터(PM2)의 게이트에 인가되는 전압과 피형 모오스 트랜지스터(PM1)의 게이트에 인가되는 전압을 비교하여 증폭된 출력을 출력단(O1)으로 출력한다.

예를 들어, 상기 피형 모오스 트랜지스터(PM2)의 게이트에 인가되는 전압이 상기 피형 모오스 트랜지스터(PM1)의 게이트에 인가되는 전압보다 높은 경우에 상기 출력단(O1)에는 로우레벨의 출력이 나타난다. 이 로우레벨의 출력은 래치부를 지나면서 다시 하이레벨의 출력으로 변환될 수 있다. 결국, 위와 같은 경우에 래치 출력단(L20)에 하이레벨의 출력이 얻어지면, 상기 센싱부의 동작은 결함이 없는 것으로 판명된다. 그러나, 래치 출력단(L20)에 로우레벨의 출력이 얻어지면 상기 센싱부의 동작은 결함이 있는 것으로 판정된다. 결함이 있는 것으로 판정될 때, 상기 스위치(SW2)를 통해 누설 전류의 량을 조절하거나 상기 센스앰프의 센싱 기준값(VSREF)를 조절하면, 상기 로우레벨의 출력은 하이레벨로 바뀔수 있는 경우가 있다. 그러한 경우에 센스앰프의 결함구제가 가능해진다.

본 실시 예에서, 센싱동작 시에 상기 노드(ND2)에 주어지는 전압은 0.3 볼트(Volt) 내지 0.8 볼트로 설정되고, 전류는 1 마이크로 암페어 내지 25 마이크로 암페어 정도로 설정된다. 한편, 프로그램 동작 시에 상기 스위치(SW1)를 통해 수백 마이크로 암페어의 전류가 흐를 수 있다.

도 3에서와 같이 센싱부의 불량 여부 검출은 상기 안티퓨즈 어레이 내의 안티퓨즈를 비파괴 상태로 두고서, 도 2의 모니터링부(180)가 센싱 출력신호를 모니터링함에 의해 달성된다. 여기서, 센스앰프를 통해 센싱 출력신호를 얻을 때, 안티퓨즈 어레이의 출력단에 연결된 센싱부에 별도의 센싱부 테스팅 패쓰를 형성하고, 상기 센싱부 테스팅 패쓰(L12)를 통해 테스트 신호를 인가함을 알 수 있다.

이와 같이 본 발명의 실시 예에서는 안티퓨즈를 비파괴 상태로 두고서도, 안티퓨즈 회로를 구성하는 내부 회로블록의 불량 여부가 검출된다. 또한, 내부 회로블록의 불량 검출 시 일정 조절범위 내에서는 불량이 양품으로 효과적으로 리페어될 수 있으므로 칩의 불량율이 최소화 또는 감소된다.

도 4는 도 2중 트랜스퍼부를 포함하는 내부 회로블록의 예시적 구체 회로도이다.

도 4를 참조하면, 도 2의 선택기(170)에 대응되는 복수의 논리 게이트들(AN1-AN3,IN1-IN4))과, 도 2의 트랜스퍼부(130)에 포함되는 시프트 레지스터(131)가 나타나 있다.

상기 선택기(170)로 인가되는 선택 제어신호(S1)는 테스트 모드 레지스터 셋(TMRS) 신호 일 수 있다. 상기 선택 제어신호(S1)가 논리 "1"로 인가되면 선택 출력단(L24)에는 상기 테스트 데이터(I2)가 로딩된다. 한편, 상기 선택 제어신호(S1)가 논리 "0"로 인가되면 선택 출력단(L24)에는 상기 센싱 데이터(I1)가 로딩된다. 상기 트랜스터부(130)에 포함되는 상기 시프트 레지스터(131)의 동작 이상 유무를 체크하기 위해서는 상기 선택 제어신호(S1)가 논리 "1"로 인가된다. 결국, 도 4의 경우에 상기 선택 제어신호(S1)가 논리 "1"로서 인가되면 상기 센싱 데이터(I1)의 입력이 차단되고, 상기 테스트 데이터(I2)가 상기 시프트 레지스터(131)의 입력으로서 인가된다. 이와 같이 상기 선택기(170)로 인가되는 선택 제어신호(S1)에 의해 트랜스퍼부 테스팅 패쓰(L22)가 활성화되면, 상기 테스트 데이터(I2)는 상기 트랜스퍼부(130)내의 시프트 레지스터(131)로 인가되고 상기 센싱 출력단(L20)의 센싱 데이터(I1)는 블로킹된다.

상기 트랜스퍼부(130)이 결함 유무를 테스트하는 경우에 상기 안티퓨즈 어레이(110)내의 안티퓨즈는 파괴되지 않은 상태에서 수행된다.

상기 테스트 데이터(I2)는 "1"과 "0"의 논리 상태를 반복하는 클럭 신호 패턴으로 주어질 수 있다.

트랜스퍼 입력단(L24)에 인가되는 테스트 데이터가 "1010101010....10"이라고 하면, 트랜스퍼 출력단(L30)에 얻어지는 트랜스퍼 데이터(OUTDATA)도 "1010101010....10"이 되어야 트랜스퍼부(130)의 동작은 정상으로 판정될 수 있다. 그러나, 트랜스퍼 데이터(OUTDATA)가 "1010101010....10"으로 나타나지 않으면, 결함으로 판정될 수 있다. 도 2의 비교부(190)는 상기 트랜스퍼부(130)를 통해 출력된 트랜스퍼 데이터(OUTDATA)를 기준 패턴 데이터(Ref Data)와 비교하여 상기 트랜스퍼부(130)의 불량 여부를 검출한다. 상기 비교부(190)는 상기 시프트 레지스터(131)의 동작이 불량으로 검출된 경우에 트랜스퍼부 불량판정신호를 출력단(out2)으로 출력한다.

미설명된 클럭들(FCLK1,FCLK2)은 상기 시프트 레지스터(131)에 인가되는 동작 클럭이다. 상기 클럭들(FCLK1,FCLK2)의 파형은 도 5 내지 도 8의 동작 타이밍도를 통해 나타나 있다.

이와 같이, 안티퓨즈 어레이의 출력을 센싱하는 센싱부의 센싱 출력단에 연결된 트랜스퍼부에 트랜스퍼부 테스팅 패쓰를 형성하고, 상기 트랜스퍼부를 통해 얻은 상기 트랜스퍼 데이터를 모니터링함에 의해 상기 트랜스퍼부의 불량 여부가 검출될 수 있다. 이 경우에, 상기 안티퓨즈 어레이 내의 안티퓨즈를 비파괴 상태로 두고서, 상기 트랜스퍼부 테스팅 패쓰를 통해 테스트 데이터가 인가된다.

도 5 내지 도 8은 도 4의 회로 동작을 설명하기 위해 제시된 타이밍도들이다.

먼저, 도 5와 도 6은 도 4의 입력 선택 스키마가 적용되지 않고 상기 안티퓨즈 어레이 내의 안티퓨즈를 파괴 상태로 한 경우에, 나타날 수 있는 동작 타이밍을 보여준다.

도 5를 참조하면, 제1,2 발진클럭들(OSC_X1, OSC_X2)이 반도체 장치에서 생성되고, 상기 시프트 레지스터(131)에 상기 클럭들(FCLK1,FCLK2)이 인가되며, 안티퓨즈 셀이 파괴되어 나타나는 프로그램 데이터(RDATA)가 상기 센싱 출력단(L20)에 주어졌다고 하면, 상기 시프트 레지스터(131)가 결함 없이 정상적인 동작을 수행하는 경우에는 출력 데이터(OUTDATA)는 도 5의 파형 OUTDATA와 같이 정상적으로 출력된다.

그러나, 상기 시프트 레지스터(131)가 동작 결함을 갖는 경우에는 도 6과 같이 출력 데이터(OUTDATA)는 비정상적으로 출력된다. 도 6을 참조하면, 상기 시프트 레지스터(131)가 동작 불량인 경우에 파형 OUTDATA와 같이 데이터 스턱(stuck)현상이 나타날 수 있다.

도 5와 도 6의 경우에는 안티퓨즈 어레이 내의 안티퓨즈를 파괴 상태로 하고서, 내부 회로블록을 테스팅하는 것이므로 진보되거나 바람직한 테스팅 방법이라 하기 어렵다.

도 7을 참조하면, 비파괴 테스트 동작에서 제어신호(S1)로서 인가되는 테스트 모드 레지스터 셋(TMRS) 신호는 파형 TMRS와 같이 하이 레벨을 가진다. 상기 파형 TMRS가 하이 레벨을 유지할 동안에 상기 센싱 데이터(I1)의 입력이 차단되므로, 상기 센싱 데이터(RDATA)는 무시된다.

상기 클럭들(FCLK1,FCLK2)은 화살부호들(A1-A4)로서 지시되는 바와 같이 제1,2 발진클럭들(OSC_X1, OSC_X2)의 라이징 에지와 폴링 에지에 각기 동기되는 신호들이다. 파형 PCLOCK은 라인(L22)에 인가되는 테스트 데이터(I2)이다. 따라서, 도 7의 화살부호(A5)로서 지시되는 바와 같이, 파형 OUTDATA와 같은 상기 트랜스퍼 데이터가 얻어지는 경우에 상기 비교부(190)는 상기 트랜스퍼부(130)가 결함이 없는 것으로 판정한다.

한편, 도 8을 참조하면, 도 7과 마찬가지의 설정상태에서 도 8의 화살부호(A5)로서 지시되는 이후의 출력 형태와 같이, 파형 OUTDATA와 같은 트랜스퍼 데이터가 얻어지는 경우에 상기 비교부(190)는 상기 트랜스퍼부(130)가 결함이 있는 것으로 판정한다. 즉, 상기 파형 OUTDATA의 논리 상태는 상기 파형 PCLOCK의 논리 상태가 그대로 지연되어 나타난 것이 아니기 때문이다.

유사하게, 상기 트랜스퍼부(130)도 상기 센싱부와 마찬가지로 결함구제 스키마가 적용될 수 있다. 예를 들어, 시프트 레지스터(131)의 시프팅 동작을 결정하는 내부 제어 팩터를 변경하는 것에 의해 결함구제가 효율적으로 구현될 수 있다.

도 4의 경우에도, 상기 안티퓨즈를 비파괴 상태로 두고서, 안티퓨즈 회로를 구성하는 내부 회로블록의 불량 여부가 검출될 수 있다. 내부 회로블록으로서의 트랜스퍼부의 불량이 검출되었을 시 일정 조절범위 내에서는 불량이 양품으로 효과적으로 리페어될 수 있으므로 칩의 불량율이 최소화 또는 감소될 수 있다.

도 9는 메모리 시스템에 적용된 본 발명의 응용 예를 도시한 블록도이다.

도면을 참조하면, 메모리 시스템은 콘트롤러(1000)와 DRAM(2000)를 포함한다. 버스(B1)는 상기 콘트롤러(1000)와 상기 DRAM(2000)사이의 어드레스, 데이터, 및 코맨드의 전송을 담당하는 버스이다.

상기 DRAM(2000)은 도 2에서와 같은 안티퓨즈 회로 구조를 안티퓨즈 회로(2100)로서 채용할 수 있다. 그러한 경우에, 안티퓨즈를 비파괴 상태로 두고서도, 안티퓨즈 회로를 구성하는 내부 회로블록의 불량 여부가 검출될 수 있다. 그리고, 내부 회로블록의 불량 검출 시 일정 조절범위 내에서는 불량이 양품으로 리페어될 수 있으므로 상기 DRAM(2000)의 칩 불량율이 감소된다. 따라서, 메모리 시스템의 구현 코스트가 다운되고, 신뢰성이 향상된다.

도 10은 전자 기기에 탑재된 본 발명의 응용 예를 도시한 블록도이다.

도면을 참조하면, 전자 기기는 모뎀(1010), CPU(1001), DRAM(2000), 플래시 메모리(1040), 디스플레이 유닛(1020), 및 입력 유닛(1030)을 포함한다.

상기 CPU(1001), DRAM(2000), 및 플래시 메모리(1040)는 하나의 칩으로 제조 또는 패키징될 수 있다. 상기 DRAM(2000)은 도 2와 같은 회로 구조를 갖는 안티퓨즈 회로(2100)를 채용하고 있다.

상기 모뎀(1010)은 통신 데이터의 변복조 기능을 수행한다.

상기 CPU(1001)는 미리 설정된 프로그램에 따라 상기 전자 기기의 제반 동작을 제어한다.

상기 DRAM(2000)은 상기 CPU(1001)의 메인 메모리로서 기능하며 동기 디램일 수 있다.

상기 플래시 메모리(1040)는 노어 타입 혹은 낸드 타입 플래시 메모리일 수 있다.

상기 디스플레이 유닛(1020)은 백라이트를 갖는 액정이나 LED 광원을 갖는 액정 또는 OLED 등의 소자로서 터치 스크린을 가질 수 있다. 상기 디스플레이 유닛(1020)은 문자,숫자,그림 등의 이미지를 컬러로 표시하는 출력 소자로서 기능한다.

상기 입력 유닛(1030)은 숫자키, 기능키 등을 포함하는 입력 소자일 수 있으며, 상기 전자 기기와 사람간을 인터페이싱하는 역할을 한다.

상기 DRAM(2000)은 도 2에서와 같은 안티퓨즈 회로 구조를 안티퓨즈 회로(AFC:2100)로서 채용한다. 따라서, 안티퓨즈를 프로그램되지 않은 상태로 두고서도, 안티퓨즈 회로를 구성하는 내부 회로블록의 불량 여부가 용이하게 검출될 수 있다. 그리고, 내부 회로블록의 불량 검출 시 일정 조절범위 내에서는 불량이 양품으로 리페어될 수 있으므로 상기 DRAM(2000)의 칩 불량율이 감소된다. 따라서, 상기 전자기기의 제조 코스트가 다운되고, 퍼포먼스가 파워 풀해질 수 있다.

상기 전자 기기는 모바일 통신 장치나 필요한 경우에 구성 요소를 가감하여 스마트 카드나 SSD로서 기능할 수 있다.

상기 전자기기는 별도의 인터페이스를 통해 외부의 통신 장치와 연결될 수 있다. 상기 통신 장치는 DVD(digital versatile disc) 플레이어, 컴퓨터, 셋 탑 박스(set top box, STB), 게임기, 디지털 캠코더 등일 수 있다.

비록 도면에는 도시되지 않았지만, 상기 전자기기에는 응용 칩셋(Application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 모바일 디램 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 가진 자에게 자명하다.

상기 전자기기를 형성하는 칩은 다양한 형태들의 패키지를 이용하여 실장될 수 있다. 예를 들면, 칩은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등의 패키지로서 패키지화될 수 있다.

비록, 도 10에서 플래시 메모리가 채용되는 것을 예로 들었으나, 불휘발성 스토리지가 사용될 수 있다.

상기 불휘발성 스토리지는 텍스트, 그래픽, 소프트웨어 코드 등과 같은 다양한 데이터 형태들을 갖는 데이터 정보를 저장할 수 있다.

상기 불휘발성 스토리지는, 예를 들면, EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(flash memory), MRAM(Magnetic RAM), 스핀전달토크 MRAM (Spin-Transfer Torque MRAM), Conductive bridging RAM(CBRAM), FeRAM (Ferroelectric RAM), OUM(Ovonic Unified Memory)라고도 불리는 PRAM(Phase change RAM), 저항성 메모리 (Resistive RAM: RRAM 또는 ReRAM), 나노튜브 RRAM (Nanotube RRAM), 폴리머 RAM(Polymer RAM: PoRAM), 나노 부유 게이트 메모리(Nano Floating Gate Memory: NFGM), 홀로그래픽 메모리 (holographic memory), 분자 전자 메모리 소자(Molecular Electronics Memory Device), 또는 절연 저항 변화 메모리(Insulator Resistance Change Memory)로 구현될 수 있다.

이상에서와 같이 도면과 명세서를 통해 최적 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 예를 들어, 사안이 다른 경우에 본 발명의 기술적 사상을 벗어남이 없이, 안티퓨즈 회로의 세부적 회로 구성이나 테스팅 방식을 다양하게 변경 및 변형할 수 있을 것이다.

*도면의 주요 부분에 대한 부호의 설명*
100: 안티퓨즈 회로
110: 안티퓨즈 어레이
120: 센스 앰프
130: 트랜스퍼부

Claims

안티퓨즈 어레이의 출력단에 연결된 센싱부에 센싱부 테스팅 패쓰를 형성하고;
상기 안티퓨즈 어레이 내의 안티퓨즈를 비파괴 상태로 두고서, 상기 센싱부 테스팅 패쓰를 통해 테스트 신호를 인가하여 상기 센싱부 내의 센스앰프를 통해 센싱 출력신호를 얻고;
상기 센싱 출력신호를 모니터링하여 상기 센싱부의 불량 여부를 검출하는 안티퓨즈 회로의 내부 회로블록 테스팅 방법.
제1항에 있어서, 상기 센싱부의 불량 정도가 미불량으로서의 조절 가능한 범위 내에 있는 경우에 상기 센스앰프의 제어 팩터를 조절하는 단계를 더 포함하는 안티퓨즈 회로의 내부 회로블록 테스팅 방법.
제2항에 있어서, 상기 센스앰프의 제어 팩터는 상기 센스앰프의 입력 누설 값인 안티퓨즈 회로의 내부 회로블록 테스팅 방법.
제1항에 있어서, 상기 센싱부 테스팅 패쓰는 테스트 모드 레지스터 셋 신호에 의해 활성화되는 안티퓨즈 회로의 내부 회로블록 테스팅 방법.
안티퓨즈 어레이의 출력을 센싱하는 센싱부의 센싱 출력단에 연결된 트랜스퍼부에 트랜스퍼부 테스팅 패쓰를 형성하고;
상기 안티퓨즈 어레이 내의 안티퓨즈를 비파괴 상태로 두고서, 상기 트랜스퍼부 테스팅 패쓰를 통해 테스트 데이터를 인가하여 상기 트랜스퍼부를 통해 트랜스퍼 데이터를 얻고;
상기 트랜스퍼 데이터를 모니터링하여 상기 트랜스퍼부의 불량 여부를 검출하는 안티퓨즈 회로의 내부 회로블록 테스팅 방법.
제5항에 있어서, 상기 테스트 데이터는 클럭 신호 패턴으로 인가되는 안티퓨즈 회로의 내부 회로블록 테스팅 방법.
복수의 안티퓨즈들을 포함하는 안티퓨즈 어레이;
상기 안티퓨즈 어레이의 출력단에 연결된 센싱부;
상기 센싱부의 센싱 출력단에 연결된 트랜스퍼부;
상기 안티퓨즈 어레이 내의 안티퓨즈들이 비파괴 상태로 존재할 때, 인가되는 활성화신호에 응답하여 상기 안티퓨즈 어레이의 출력단으로 테스트 신호를 제공하는 테스트 신호 입력부; 및
상기 센싱부가 상기 테스트 신호를 수신하여 센싱 출력신호를 상기 센싱 출력단에 생성한 경우에 상기 센싱 출력신호를 모니터링하여 상기 센싱부의 불량 여부를 검출하는 모니터링부를 포함하는 반도체 장치의 안티퓨즈 회로.
제7항에 있어서, 상기 안티퓨즈 어레이 내의 안티퓨즈들이 비파괴 상태로 존재할 때, 상기 센싱 출력단에 테스트 데이터를 인가하는 테스트 데이터 입력부를 더 포함하는 반도체 장치의 안티퓨즈 회로.
제8항에 있어서, 상기 테스트 데이터와 상기 센싱 출력단의 센싱 데이터 중 하나를 인가되는 선택 제어신호에 따라 상기 트랜스퍼부로 인가하는 선택부를 더 포함하는 반도체 장치의 안티퓨즈 회로.
제9항에 있어서, 상기 트랜스퍼부를 통해 출력된 트랜스퍼 데이터를 기준 패턴 데이터와 비교하여 상기 트랜스퍼부의 불량 여부를 검출하는 비교부를 더 포함하는 반도체 장치의 안티퓨즈 회로.