KR102216563B1 - 불 휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템 - Google Patents

불 휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템 Download PDF

Info

Publication number
KR102216563B1
KR102216563B1 KR1020140041152A KR20140041152A KR102216563B1 KR 102216563 B1 KR102216563 B1 KR 102216563B1 KR 1020140041152 A KR1020140041152 A KR 1020140041152A KR 20140041152 A KR20140041152 A KR 20140041152A KR 102216563 B1 KR102216563 B1 KR 102216563B1
Authority
KR
South Korea
Prior art keywords
memory
antifuse
cell array
cell
cells
Prior art date
Application number
KR1020140041152A
Other languages
English (en)
Other versions
KR20150116513A (ko
Inventor
김성준
김상태
정병훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140041152A priority Critical patent/KR102216563B1/ko
Priority to US14/546,039 priority patent/US9330781B2/en
Publication of KR20150116513A publication Critical patent/KR20150116513A/ko
Application granted granted Critical
Publication of KR102216563B1 publication Critical patent/KR102216563B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0042—Read using differential sensing, e.g. bit line [BL] and bit line bar [BLB]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명에 따른 불 휘발성 메모리 장치는 워드 라인들 및 비트 라인들에 연결된 메모리 셀들을 포함하는 메모리 셀 어레이, 상기 메모리 셀 어레이를 제어하기 위한 설정 정보를 저장하고, 상기 비트 라인들에 상기 메모리 셀들과 병렬로 연결되는 안티퓨즈 셀들을 포함하는 안티퓨즈 셀 어레이, 상기 메모리 셀들 및 상기 안티퓨즈 셀들을 센싱하기 위해 상기 비트 라인들에 연결된 센스 앰프들, 상기 메모리 셀들 또는 상기 안티퓨즈 셀들로부터 독출된 데이터를 저장하는 페이지 버퍼, 그리고 상기 메모리 셀 어레이 또는 상기 안티퓨즈 셀 어레이로부터 데이터를 독출하도록 상기 센스 앰프들 및 상기 페이지 버퍼를 제어하는 제어 로직을 포함한다.

Description

불 휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템{NONVOLATILE MEMORY DEVICE AND MEMORY SYSTEM INCLUDING THE SAME}
본 발명은 반도체 메모리 장치에 관한 것으로, 좀 더 구체적으로 불 휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템에 관한 것이다.
일반적으로, 반도체 메모리 장치는 크게 휘발성(Volatile) 메모리 장치와, 불 휘발성(Nonvolatile) 메모리 장치로 구분될 수 있다. 휘발성 메모리 장치는 전원의 공급이 중단되면, 저장된 데이터가 소멸하는 메모리 장치로서, 예를 들어 DRAM(Dynamic Random Access Memory) 및 SRAM(Static Random Access Memory) 등이 있다. 그리고 불 휘발성 메모리 장치는 전원의 공급이 중단되더라도 저장된 데이터가 소멸되지 않는 메모리 장치로서, 예를 들어, PROM(Programmable ROM), EPROM(Erasable PROM), EEPROM(Electrically EPROM), 플래시 메모리 장치(Flash Memory Device) 등이 있다.
또한, 최근에는 반도체 메모리 장치의 고성능화 및 저전력화 추세에 맞추어, FRAM(Ferroelectric Random Access Memory), MRAM(Magnetic Random Access Memory) 및 PRAM(Phase-change Random Access Memory)과 같은 차세대 반도체 메모리 장치들이 개발되고 있다. 이러한 차세대 반도체 메모리 장치들을 구성하는 물질들은 전류 또는 전압에 따라, 그 저항값이 가변되어 전류 또는 전압 공급이 중단되더라도 저항값을 그대로 유지하는 특성을 갖는다.
이러한 가변 저항 메모리 장치들 중, 상변화 물질(Phase-change Material)을 이용하는 상변화 메모리 장치(PRAM)는 빠른 동작 속도를 가지며, 고집적화에 유리한 구조를 가지고 있어, 개발이 증가하고 있다.
본 발명의 목적은 메모리 셀 어레이의 데이터를 독출하기 위한 센스 앰프들을 안티퓨즈 셀 어레이가 공유하여 면적을 감소하고, 안티퓨즈 셀 어레이에 저장된 데이터의 독출 시간을 단축하는 불 휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 불 휘발성 메모리 장치는 워드 라인들 및 비트 라인들에 연결된 메모리 셀들을 포함하는 메모리 셀 어레이, 상기 메모리 셀 어레이를 제어하기 위한 설정 정보를 저장하고, 상기 비트 라인들에 상기 메모리 셀들과 병렬로 연결되는 안티퓨즈 셀들을 포함하는 안티퓨즈 셀 어레이, 상기 메모리 셀들 및 상기 안티퓨즈 셀들을 센싱하기 위해 상기 비트 라인들에 연결된 센스 앰프들, 상기 메모리 셀들 또는 상기 안티퓨즈 셀들로부터 독출된 데이터를 저장하는 페이지 버퍼, 그리고 상기 메모리 셀 어레이 또는 상기 안티퓨즈 셀 어레이로부터 데이터를 독출하도록 상기 센스 앰프들 및 상기 페이지 버퍼를 제어하는 제어 로직을 포함한다.
실시 예로서, 상기 안티퓨즈 셀 어레이는 기판상에서 상기 메모리 셀 어레이와 상기 센스 앰프들 사이에 위치한다.
실시 예로서, 상기 센스 앰프들은 기판상에서 상기 메모리 셀 어레이와 상기 안티퓨즈 셀 어레이 사이에 위치한다.
실시 예로서, 상기 센스 앰프들에 기준 전압을 제공하는 기준 전압 공급 회로를 더 포함한다.
실시 예로서, 상기 메모리 셀들에 저장된 데이터를 독출하는 경우, 상기 기준 전압 공급 회로는 상기 센스 앰프들에 제 1 기준 전압을 제공한다.
실시 예로서, 상기 안티퓨즈 셀들에 저장된 데이터를 독출하는 경우, 상기 기준 전압 공급 회로는 상기 센스 앰프들에 상기 제 1 기준 전압과 다른 제 2 기준 전압을 제공한다.
실시 예로서, 상기 센스 앰프들에 바이어스 전류를 공급하는 바이어스 전류 공급 회로; 그리고 상기 바이어스 전류 공급 회로에 바이어스 전압을 공급하는 바이어스 전압 공급 회로를 더 포함한다.
실시 예로서, 상기 메모리 셀들에 저장된 데이터를 독출하는 경우, 상기 바이어스 전압 공급 회로는 상기 바이어스 전류 공급 회로에 제 1 바이어스 전압을 제공한다.
실시 예로서, 상기 안티퓨즈 셀들에 저장된 데이터를 독출하는 경우, 상기 바이어스 전압 공급 회로는 상기 바이어스 전류 공급 회로에 상기 제 1 바이어스 전압과 다른 제 2 바이어스 전압을 제공한다.
상기 목적을 달성하기 위한 본 발명에 따른 메모리 시스템은 불 휘발성 메모리 장치; 그리고 호스트의 요청에 따라 상기 불 휘발성 메모리 장치에 저장된 데이터를 독출하도록 제어하는 메모리 컨트롤러를 포함하되, 상기 불 휘발성 메모리 장치는, 워드 라인들 및 비트 라인들에 연결된 메모리 셀들을 포함하는 메모리 셀 어레이; 상기 메모리 셀 어레이를 제어하기 위한 설정 정보를 저장하고, 상기 비트 라인들에 상기 메모리 셀들과 병렬로 연결되는 안티퓨즈 셀들을 포함하는 안티퓨즈 셀 어레이; 상기 메모리 셀들 및 상기 안티퓨즈 셀들을 센싱하기 위해 상기 비트 라인들에 연결된 센스 앰프들; 상기 메모리 셀들 또는 상기 안티퓨즈 셀들로부터 독출된 데이터를 저장하는 페이지 버퍼; 그리고 상기 메모리 셀 어레이 또는 상기 안티퓨즈 셀 어레이로부터 데이터를 독출하도록 상기 센스 앰프들 및 상기 페이지 버퍼를 제어하는 제어 로직을 포함한다.
실시 예로서, 상기 메모리 셀들은 기억 소자 및 선택 소자를 포함하는 상변화 메모리이다.
실시 예로서, 상기 메모리 셀들에 저장된 데이터를 독출하는 경우, 상기 불 휘발성 메모리 장치는 어드레스 정보에 따라 상기 워드 라인들 중 하나를 선택하는 어드레스 디코더를 포함한다.
실시 예로서, 상기 센스 앰프들은 상기 메모리 셀들 중 선택된 워드 라인에 연결된 메모리 셀들에 저장된 데이터를 센싱한다.
실시 예로서, 상기 안티퓨즈 셀들에 저장된 데이터를 독출하는 경우, 상기 제어 로직은 어드레스 정보에 따라 상기 안티퓨즈 셀들에 연결된 안티퓨즈 워드 라인들 중 하나를 선택한다.
실시 예로서, 상기 센스 앰프들은 상기 안티퓨즈 셀들 중 선택된 안티퓨즈 워드 라인에 연결된 안티퓨즈 셀들에 저장된 데이터를 센싱한다.
이상과 같은 본 발명의 실시 예에 따르면, 메모리 셀 어레이의 데이터를 독출하기 위한 센스 앰프들을 안티퓨즈 셀 어레이가 공유하여 면적을 감소하고, 안티퓨즈 셀 어레이에 저장된 데이터의 독출 시간을 단축하는 불 휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템을 제공할 수 있다.
도 1은 본 발명의 실시 예에 따른 불 휘발성 메모리 장치의 블록도이다.
도 2는 도 1의 불 휘발성 메모리 장치를 보여주는 실시 예에 따른 평면도이다.
도 3은 도 2에 도시된 메모리 셀 어레이 및 안티퓨즈 셀 어레이를 보여주는 도면이다.
도 4는 도 3에 도시된 메모리 셀의 구성을 예시적으로 보여주는 회로도이다.
도 5는 상변화 물질의 특성을 설명하기 위한 그래프이다.
도 6은 도 1의 메모리 셀 어레이의 실시 예를 도시하는 도면이다.
도 7은 도 1의 메모리 셀 어레이의 다른 실시 예를 도시하는 도면이다.
도 8은 도 2의 메모리 셀, 안티퓨즈 셀 및 센스 앰프의 실시 예에 따른 등가회로를 보여주는 회로도이다.
도 9는 도 8의 기준 전압을 공급하기 위한 회로를 보여주는 회로도이다.
도 10은 도 2의 메모리 셀, 안티퓨즈 셀 및 센스 앰프의 다른 실시 예에 따른 등가회로를 보여주는 회로도이다.
도 11은 도 10의 바이어스 전압을 공급하기 위한 회로를 보여주는 회로도이다.
도 12는 도 1의 불 휘발성 메모리 장치를 보여주는 다른 실시 예에 따른 평면도이다.
도 13은 본 발명의 실시 예에 따른 메모리 시스템을 예시적으로 보여주는 블록도이다.
도 14는 본 발명의 다른 실시 예에 따른 메모리 시스템을 보여주는 블록도이다.
도 15는 본 발명에 따른 메모리 시스템이 적용된 솔리드 스테이트 드라이브(SSD)에 적용한 예를 보여주는 블록도이다.
도 16은 본 발명의 실시 예에 따른 사용자 시스템을 예시적으로 보여주는 블록도이다.
앞의 일반적인 설명 및 다음의 상세한 설명 모두 예시적이라는 것이 이해되어야 하며, 청구된 발명의 부가적인 설명이 제공되는 것으로 여겨져야 한다. 참조 부호들이 본 발명의 바람직한 실시 예들에 상세히 표시되어 있으며, 그것의 예들이 참조 도면들에 표시되어 있다. 가능한 어떤 경우에도, 동일한 참조 번호들이 동일한 또는 유사한 부분을 참조하기 위해서 설명 및 도면들에 사용된다.
이하에서는, 가변 저항 메모리 장치가 본 발명의 특징 및 기능을 설명하기 위한 저장 장치 또는 전자 장치의 한 예로서 사용될 것이다. 또한, 이동되는 데이터 단위를 섹터 단위로 가정하여 본 발명의 특징이 설명되었으나, 데이터 단위가 섹터 단위에만 국한되지 않는다. 하지만, 이 기술 분야에 정통한 사람은 여기에 기재된 내용에 따라 본 발명의 다른 이점들 및 성능을 쉽게 이해할 수 있을 것이다. 또한, 저장 매체로서 PRAM을 예로 들어 설명되었으나, 또 다른 불 휘발성 메모리 장치들로 구성될 수 있다. 예를 들면, 저장 매체로서 MRAM, ReRAM, FRAM, 플래시 메모리 등이 사용될 수 있으며, 이종의 메모리 장치들이 혼용되는 메모리 시스템에도 적용될 수 있다.
본 발명은 다른 실시 예들을 통해 구현되거나 적용될 수 있을 것이다. 게다가, 상세한 설명은 본 발명의 범위, 기술적 사상 그리고 다른 목적으로부터 상당히 벗어나지 않고 관점 및 응용에 따라 수정되거나 변경될 수 있다. 이하, 본 발명에 따른 실시 예를 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시 예에 따른 불 휘발성 메모리 장치의 블록도이다. 도 1을 참조하면, 불 휘발성 메모리 장치(100)는 메모리 셀 어레이(110), 안티퓨즈 셀 어레이(120), 센스 앰프(130), 페이지 버퍼(140), 그리고 주변 회로(150)를 포함할 수 있다. 주변 회로(150)는 데이터 입출력 회로(151), 어드레스 디코더(152), 그리고 제어 로직(153)을 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 워드 라인들(WL) 및 복수의 비트 라인(BL)들을 포함하며, 워드 라인(WL)과 비트 라인(BL)이 교차하는 지점들에 메모리 셀들이 연결된다. 메모리 셀 어레이(110)의 구성은 도 3 내지 도 6을 참조하여 상세히 설명된다.
안티퓨즈 셀 어레이(120)는 복수의 안티퓨즈 셀들을 포함할 수 있다. 안티퓨즈 셀들은 불 휘발성 메모리 장치(100)를 제어하기 위한 정보를 포함할 수 있다. 예를 들면, 안티퓨즈 셀들은 메모리 셀 어레이(110)의 불량 메모리 셀들에 대한 정보를 저장할 수 있다. 제어 로직(153)은 안티퓨즈 셀 어레이(120)에 저장된 정보에 따라 메모리 셀 어레이(110)의 리페어 동작을 수행할 수 있다. 또한, 안티퓨즈 셀 어레이(120)는 불 휘발성 메모리 장치(100)를 구동하기 위한 설정값들을 저장할 수 있다.
안티퓨즈 셀은 일반적으로 저항성 퓨즈 소자로써, 프로그램되지 않은 상태에서는 높은 저항(예를 들면, 100MΩ)을 가지고 있으며 프로그램 동작 이후에는 낮은 저항(예를 들면, 100KΩ이하)을 가지고 있다. 예를 들면, 안티퓨즈 셀은 이산화규소(SiO2), 실리콘 나이트라이드(silicon nitride), 탄탈륨 옥사이드(tantalum oxide) 또는 ONO(silicon dioxide - silicon nitride - silicon dioxide)와 같은 유전체가 두 개의 도전체 사이에 끼어 있는 복합체 등과 같은 수 내지 수백 옹그스트롱(Å)의 매우 얇은 유전체 물질로 구성될 수 있다.
안티퓨즈 셀의 프로그램 동작은 충분한 시간 동안 안티퓨즈 단자들을 통해 고전압(예를 들면 10V)을 인가하여 두 도전체 사이의 유전체를 파괴하는 방식으로 수행될 수 있다. 따라서, 안티퓨즈 셀이 프로그램되면, 안티퓨즈 셀의 양 단의 도전체가 단락되어 저항은 작은 값으로 된다. 따라서 안티퓨즈의 기본 상태는 전기적으로 오픈 상태이며, 고전압이 인가되어 프로그래밍 되면 전기적으로 단락 상태가 된다.
본 발명의 실시 예에 따른 안티퓨즈 셀 어레이(120)는 메모리 셀 어레이(110)와 비트 라인들(BL)을 공유할 수 있다. 따라서, 안티퓨즈 셀 어레이(120)는 별도의 센스 앰프가 필요 없다. 안티퓨즈 셀 어레이(120)는 메모리 셀 어레이(110)와 센스 앰프(130)를 공유할 수 있다. 안티퓨즈 셀들에 저장된 데이터는 센스 앰프(130)를 통해 독출될 수 있다. 결국, 안티퓨즈 셀 어레이(120)를 위한 별도의 센스 앰프에 의한 면적은 감소하게 된다. 또한, 센스 앰프(130)를 메모리 셀 어레이(110)와 공유하면, 안티퓨즈 셀 어레이(120)에 저장된 데이터를 독출하는 경로가 단축될 수 있다. 따라서, 안티퓨즈 셀 어레이(120)에 저장된 데이터를 독출하는 시간이 단축될 수 있다.
센스 앰프(130)는 제어 로직(153)의 제어에 따라 동작할 수 있다. 센스 앰프(130)는 선택된 비트 라인들과 어드레스 디코더(152)에 의해 선택된 워드 라인에 연결된 메모리 셀들을 읽도록 구성될 수 있다. 센스 앰프(130)는 선택된 비트 라인들을 통해 흐르는 전류 또는 선택된 비트 라인들에 인가된 전압을 감지하여, 메모리 셀들을 읽을 수 있다. 센스 앰프(130)는 읽어진 데이터를 페이지 버퍼(140)로 출력할 수 있다.
페이지 버퍼(140)는 제어 로직(153)의 제어에 따라 동작할 수 있다. 페이지 버퍼(140)는 센스 앰프(130)를 통해 독출된 데이터를 데이터 입출력 회로(151)로 전송할 수 있다. 또한, 페이지 버퍼(140)는 안티퓨즈 셀 어레이(120)로부터 독출된 데이터를 제어 로직(153)으로 전송할 수 있다.
데이터 입출력 회로(151)는 제어 로직(153)의 제어에 따라 동작할 수 있다. 페이지 버퍼(140)로부터 입력되는 데이터(Data)를 외부로 출력할 수 있다.
어드레스 디코더(152)는 제어 로직(153)의 제어에 응답하여 동작하도록 구성될 수 있다. 어드레스 디코더(152)는 외부로부터 어드레스(ADDR)를 수신할 수 있다. 어드레스 디코더(152)는 수신된 어드레스(ADDR) 중 행 어드레스를 디코딩하도록 구성될 수 있다. 디코딩된 행 어드레스를 이용하여, 어드레스 디코더(120)는 워드 라인(WL)을 선택할 수 있다. 어드레스 디코더(120)는 읽기 동작 시 사용되는 다양한 전압들을 워드 라인들(WL)에 각각 전달할 수 있다.
어드레스 디코더(152)는 전달된 어드레스(ADDR) 중 열 어드레스를 디코딩하도록 구성될 수 있다. 디코딩된 열 어드레스(DCA)는 센스 앰프(130)에 전달될 수 있다. 예시적으로, 어드레스 디코더(120)는 행 디코더, 열 디코더, 어드레스 버퍼 등과 같은 구성 요소들을 포함할 수 있다.
제어 로직(153)은 외부에서 제공된 명령 신호(CMD)에 따라, 불 휘발성 메모리 장치(100)를 제어하는 제어 신호들을 출력할 수 있다. 제어 로직(153)은 읽기 동작 시 센스 앰프(130)의 동작을 제어할 수 있다. 제어 로직(153)은 읽기 동작 시 센싱 라인(SL)의 전압과 비교하기 위한 기준 전압(Vref)을 센스 앰프(130)로 제공할 수 있다. 제어 로직(153)은 읽기 동작 시에, 어드레스 디코더(152)를 제어하여 워드 라인(WL)과 비트 라인(WL)을 선택할 수 있고, 페이지 버퍼(140)를 제어하여 선택된 메모리 셀(MLC)의 데이터를 각각의 대응하는 페이지 버퍼(140)에 일시 저장할 수 있다.
또한, 제어 로직(153)은 안티퓨즈 셀 어레이(120)로부터 독출된 데이터에 따라 어드레스 디코더(152)를 제어할 수 있다. 예를 들면, 제어 로직(153)은 안티퓨즈 셀 어레이(120)로부터 독출된 데이터에 따라 불량인 메모리 셀을 포함하는 워드 라인을 다른 워드 라인으로 대체할 수 있다.
도 2는 도 1의 불 휘발성 메모리 장치를 보여주는 실시 예에 따른 평면도이다. 도 2를 참조하면, 안티퓨즈 셀 어레이(120)는 메모리 셀 어레이(110)와 센스 앰프(130) 사이에 위치할 수 있다. 메모리 셀(MC)과 안티퓨즈 셀(AC)은 하나의 비트 라인(BL)을 공유할 수 있다. 따라서, 메모리 셀(MC)과 안티퓨즈 셀(AC)에 저장된 데이터는 하나의 센스 앰프(SA)를 통하여 독출될 수 있다. 그러면, 안티퓨즈 셀(AC)을 위한 별도의 센스 앰프가 필요 없으므로, 불 휘발성 메모리 장치(100)의 면적은 감소할 수 있다. 메모리 셀(MC) 또는 안티퓨즈 셀(AC)에 저장된 데이터는 기준 전압(Vref)과 메모리 셀(MC) 또는 안티퓨즈 셀(AC)의 전압 또는 전류를 비교하여 독출될 수 있다. 독출된 데이터는 대응하는 페이지 버퍼(PB)를 통해 주변 회로(150)로 전송될 수 있다. 독출된 데이터는 주변 회로(150)의 데이터 입출력 회로(151)를 통하여 외부로 출력될 수 있다.
도 3은 도 2에 도시된 메모리 셀 어레이 및 안티퓨즈 셀 어레이를 보여주는 도면이다. 도 4는 도 3에 도시된 메모리 셀의 구성을 예시적으로 보여주는 회로도이다. 도 5는 상변화 물질의 특성을 설명하기 위한 그래프이다.
먼저, 도 3 및 도 4를 참조하면, 메모리 셀 어레이(110)는 복수의 워드 라인들(WL) 및 복수의 비트 라인들(BL)과 연결될 수 있다. 안티퓨즈 셀 어레이(120)는 복수의 안티퓨즈 워드 라인들(AWL) 및 복수의 비트 라인들(BL)과 연결될 수 있다. 메모리 셀들(MC)은 복수의 워드 라인들(WL) 및 복수의 비트 라인들(BL)이 교차하는 지점에 배치될 수 있다. 안티퓨즈 셀들(AC)은 복수의 안티퓨즈 워드 라인들(AWL) 및 복수의 비트 라인들(BL)이 교차하는 지점에 배치될 수 있다. 메모리 셀들(MC)의 일부와 안티퓨즈 셀들(AC)의 일부는 대응하는 비트 라인(BL)을 공유할 수 있다.
예를 들면, 메모리 셀들(MC)은 상변화 메모리 셀들일 수 있다. 메모리 셀들(MC) 각각은 도 4에 도시된 바와 같이 기억 소자(111) 및 선택 소자(112)로 구성될 수 있다. 기억 소자(111)는 상변화 물질(GST)을 포함할 수 있다.
상변화 물질(GST)은 Ge-Sb-Te와 같이 온도에 따라 저항이 변하는 소자이다. 상변화 물질(GST)은 온도에 따라 2개의 안정된 상태(예를 들어, 결정 상태 및 비정질 상태) 중 어느 하나의 상태를 갖는다. 상변화 물질(GST)은 비트 라인(BL)에 공급되는 전류에 따라 결정 상태(Crystal State) 또는 비정질 상태(Amorphous State)로 변할 수 있다. 상변화 메모리 장치는 상술된 상변화 물질(GST)의 특성을 이용하여 데이터를 프로그램할 수 있다.
선택 소자(112)는 다이오드(Diode)로 구성될 수 있다. 다이오드의 애노드(Anode)는 기억 소자(112)와 연결되며, 캐소드(Cathode)는 워드 라인(WL)과 연결될 수 있다. 다이오드(Diode)의 애노드(Anode)와 캐소드(Cathode) 사이의 전압 차가 다이오드(Diode)의 문턱 전압보다 높아지면, 다이오드(Diode)는 턴 온(Turn on) 된다. 다이오드(Diode)가 턴 온(Turn on) 되면, 기억 소자(111)는 비트 라인(BL)을 통해 전류를 공급받는다. 비록 도면에 도시되지는 않았으나, 선택 소자(112)는 트랜지스터를 기반으로 제공될 수 있다.
도 5를 참조하면, 상변화 물질(GST)을 용융온도(Tm) 보다 높은 온도에서 일정 시간(T1) 가열한 후에 냉각시키면, 상변화 물질(GST)은 비정질 상태로 변한다(Ⅰ). 상변화 물질을 상기 용융온도(Tm) 보다 낮고 결정화온도(Tc) 보다 높은 온도에서 일정 시간(T2) 동안 가열한 후에 냉각시키면, 상변화 물질(GST)은 결정 상태로 변한다(Ⅱ). 여기서 비정질 상태를 갖는 상변화 물질(GST)의 비저항은 결정 상태를 갖는 상변화 물질(GST)의 비저항보다 높다. 따라서, 읽기 모드에서 상기 상변화 물질을 통하여 흐르는 전류를 감지함으로써 상변화 물질에 저장된 정보가 논리"1"인지 또는 논리"0"인지를 판별할 수 있다. 비정질 상태로 가열하기 위한 전류를 리셋 전류라 한다.
예시적으로, 상술된 메모리 셀들의 특성(예를 들어, 동작 속도, 집적도, 리셋 전류의 크기 등)은 가변 저항 물질에 포함된 금속성 도핑(metallic doping)의 농도에 따라 결정될 수 있다. 또는, 상술된 메모리 셀들의 특성은 메모리 셀들의 구조(예를 들어, 멀티 레이어 구조)에 따라 결정될 수 있다.
도 6은 도 1의 메모리 셀 어레이의 실시 예를 도시하는 도면이다. 도 6을 참조하면, 메모리 셀 어레이(110)는 크로스 포인트 구조(Cross Point Structure)를 가질 수 있다. 크로스 포인트 구조(Cross Point Structure)는 하나의 라인과 다른 라인이 서로 교차되는 영역에, 하나의 메모리 셀이 형성되어 있는 구조를 의미한다.
예를 들면, 각 비트 라인(BL1~BL4)과 각 워드 라인(WL1~WL3)이 교차되는 영역에 메모리 셀(MC)이 형성될 수 있다. 비트 라인들(BL1~BL4)은 제 1 방향으로 연장되어 형성되고, 워드 라인들(WL1~WL3)은 비트 라인들(BL1~BL4)과 서로 교차되도록 제 2 방향으로 연장되어 형성될 수 있다.
도 7은 도 1의 메모리 셀 어레이의 다른 실시 예를 도시하는 도면이다. 도 7을 참조하면, 메모리 셀 어레이(110)는 3차원 적층 구조를 가질 수 있다. 3차원 적층 구조는 다수의 메모리 셀 레이어들(110_1~110_8)이 수직으로 적층된 형태를 의미한다. 도면에서는 8개의 메모리 셀 레이어들(110_1~110_8)이 적층된 것을 예로 들고 있으나, 이에 한정되는 것은 아니다.
여기서, 각 메모리 셀 레이어(110_1~110_8)는 다수의 메모리 셀 그룹들을 포함할 수 있다. 메모리 셀 어레이가 3차원 적층 구조일 경우, 각 메모리 셀 레이어(110_1~110_8)는 도 6에 도시된 크로스 포인트 구조(Cross Point Structure)일 수 있으나, 이에 한정되는 것은 아니다.
도 8은 도 2의 메모리 셀, 안티퓨즈 셀 및 센스 앰프의 실시 예에 따른 등가회로를 보여주는 회로도이다. 도 8을 참조하면, 메모리 셀(MC)과 안티퓨즈 셀(AC)은 센스 앰프(SA)를 공유할 수 있다. 도 8에서 메모리 셀들 중 하나와 안티퓨즈 셀 중 하나가 센스 앰프들 중 하나에 연결된 경우가 예시적으로 설명된다.
메모리 셀(MC)과 안티퓨즈 셀(AC)은 노드(N_SA1)에 병렬로 연결될 수 있다. 메모리 셀(MC)은 트랜지스터(NM_Cell)에 의해 선택될 수 있다. 트랜지스터(NM_Cell)은 메모리 셀(MC)을 선택하기 위한 워드 라인(WL) 및 비트 라인(BL)의 선택 트랜지스터들을 의미한다. 트랜지스터(NM_Cell)은 디코딩된 어드레스(ADDR)에 따라 선택될 수 있다. 트랜지스터(NM_Cell)에 메모리 셀 선택 신호(EN_Cell)가 인가되면, 메모리 셀(MC)은 선택될 수 있다. 메모리 셀(MC)이 선택되면, 메모리 셀(MC)에 저장된 데이터에 따라 메모리 읽기 전류(Iread_Cell)가 비트 라인(BL)에 흐른다.
안티퓨즈 셀(AC)은 트랜지스터(NM_Anti)에 의해 선택될 수 있다. 트랜지스터(NM_Anti)는 안티퓨즈 셀(AC)을 선택하기 위한 안티퓨즈 워드 라인(AWL) 및 비트 라인(BL)의 선택 트랜지스터들을 의미한다. 트랜지스터(NM_Anti)는 제어 로직(153, 도 1 참조)의 지시에 따라 선택될 수 있다. 트랜지스터(NM_Anti)에 안티퓨즈 셀 선택 신호(EN_Anti)가 인가되면, 안티퓨즈 셀(AC)은 선택될 수 있다. 안티퓨즈 셀(AC)이 선택되면, 안티퓨즈 셀(AC)에 저장된 데이터에 따라 안티퓨즈 읽기 전류(Iread_Anti)가 비트 라인(BL)에 흐른다.
센스 앰프(SA)는 노드(N_SA1)에 흐르는 전류에 의한 전압과 기준 전압(Vref)을 비교하여 센스 앰프 출력 신호(Out_SA)를 출력할 수 있다. 센스 앰프 출력 신호(Out_SA)는 메모리 셀(MC) 또는 안티퓨즈 셀(AC)에 저장된 데이터일 수 있다. 다만, 메모리 셀(MC)과 안티퓨즈 셀(AC)의 데이터를 센싱하기 위한 기준 전압(Vref)은 서로 다른 수 있다. 따라서, 메모리 셀(MC)이 선택된 경우 또는 안티퓨즈 셀(AC)이 선택된 경우에 따라 기준 전압(Vref)은 다르게 공급될 수 있다. 예를 들면, 메모리 셀(MC)이 선택된 경우, 메모리 스위치(SW_Cell)는 턴 온(Turn on)될 수 있다. 이 경우 센스 앰프(SA)에 메모리 기준 전압(Vref_Cell)이 공급될 수 있다. 안티퓨즈 셀(AC)이 선택된 경우, 안티퓨즈 스위치(SW_Cell)는 턴 온(Turn on)될 수 있다. 이 경우 센스 앰프(SA)에 안티퓨즈 기준 전압(Vref_Anti)이 공급될 수 있다.
바이어스 트랜지스터(PM_Bias)는 노드(N_SA1)에 바이어스 전류를 공급할 수 있다. 바이어스 전압(Vbias)가 인가되면, 바이어스 트랜지스터(PM_Bias)는 센스 앰프(SA) 동작을 위한 바이어스 전류를 공급할 수 있다.
이상에서 살펴본 바와 같이 본 발명에 따른 불 휘발성 메모리 장치(100)는 메모리 셀(MC)과 안티퓨즈 셀(AC)이 하나의 비트 라인(BL)에 병렬로 연결될 수 있다. 메모리 셀(MC)과 안티퓨즈 셀(AC)은 하나의 센스 앰프(SA)를 공유할 수 있다. 따라서, 안티퓨즈 셀(AC)을 위한 별도의 센스 앰프는 필요하지 않게 될 수 있다. 안티퓨즈 셀(AC)을 위한 별도의 센스 앰프가 줄어든 만큼 불 휘발성 메모리 장치(100)의 면적은 감소할 수 있다. 또한, 기존에 안티퓨즈 셀 어레이(120)를 위하여 센스 앰프(130)에 포함된 센스 앰프들보다 적은 수의 센스 앰프들을 사용하던 것에 비하여, 본 발명의 불 휘발성 메모리 장치(100)는 안티퓨즈 셀 어레이(120)를 위하여 센스 앰프(130)에 포함된 센스 앰프들을 사용할 수 있다. 따라서, 안티퓨즈 셀 어레이(120)에 저장된 데이터의 독출 시간은 단축될 수 있다. 불 휘발성 메모리 장치(100)의 동작 속도는 빨라질 수 있다.
도 9는 도 8의 기준 전압을 공급하기 위한 회로를 보여주는 회로도이다. 도 9를 참조하면, 기준 전압 공급 회로는 제 1 내지 제 3 기준 저항들(Rref1, Rref2, Rref3)을 포함할 수 있다. 기준 전압 공급 회로는 기준 전압 공급 신호(EN_Ref)에 따라 메모리 기준 전압(Vref_Cell) 및 안티퓨즈 기준 전압(Vref_Anti)을 공급할 수 있다. 제 1 내지 제 3 기준 저항들(Rref1, Rref2, Rref3)의 저항비에 따라 메모리 기준 전압(Vref_Cell) 및 안티퓨즈 기준 전압(Vref_Anti)은 결정될 수 있다. 결정된 메모리 및 안티퓨즈 기준 전압들(Vref_Cell, Vref-Anti)은 도 8에 도시된 센스 앰프(SA)에 공급될 수 있다. 도 8에서 메모리 및 안티퓨즈 기준 전압들(Vref_Cell, Vref-Anti)은 메모리 및 안티퓨즈 스위치들(SW_Cell, SW_Anti)에 따라 선택적으로 센스 앰프(SA)에 공급될 수 있다.
도 10은 도 2의 메모리 셀, 안티퓨즈 셀 및 센스 앰프의 다른 실시 예에 따른 등가회로를 보여주는 회로도이다. 도 10을 참조하면, 메모리 셀(MC)과 안티퓨즈 셀(AC)은 센스 앰프(SA)를 공유할 수 있다. 도 10에서 메모리 셀들 중 하나와 안티퓨즈 셀 중 하나가 센스 앰프들 중 하나에 연결된 경우가 예시적으로 설명된다.
메모리 셀(MC)과 안티퓨즈 셀(AC)은 노드(N_SA2)에 병렬로 연결될 수 있다. 메모리 셀(MC)은 트랜지스터(NM_Cell)에 의해 선택될 수 있다. 트랜지스터(NM_Cell)은 메모리 셀(MC)을 선택하기 위한 워드 라인(WL) 및 비트 라인(BL)의 선택 트랜지스터들을 의미한다. 트랜지스터(NM_Cell)은 디코딩된 어드레스(ADDR)에 따라 선택될 수 있다. 트랜지스터(NM_Cell)에 메모리 셀 선택 신호(EN_Cell)가 인가되면, 메모리 셀(MC)은 선택될 수 있다. 메모리 셀(MC)이 선택되면, 메모리 셀(MC)에 저장된 데이터에 따라 메모리 읽기 전류(Iread_Cell)가 비트 라인(BL)에 흐른다.
안티퓨즈 셀(AC)은 트랜지스터(NM_Anti)에 의해 선택될 수 있다. 트랜지스터(NM_Anti)는 안티퓨즈 셀(AC)을 선택하기 위한 안티퓨즈 워드 라인(AWL) 및 비트 라인(BL)의 선택 트랜지스터들을 의미한다. 트랜지스터(NM_Anti)는 제어 로직(153, 도 1 참조)의 지시에 따라 선택될 수 있다. 트랜지스터(NM_Anti)에 안티퓨즈 셀 선택 신호(EN_Anti)가 인가되면, 안티퓨즈 셀(AC)은 선택될 수 있다. 안티퓨즈 셀(AC)이 선택되면, 안티퓨즈 셀(AC)에 저장된 데이터에 따라 안티퓨즈 읽기 전류(Iread_Anti)가 비트 라인(BL)에 흐른다.
센스 앰프(SA)는 노드(N_SA2)에 흐르는 전류에 의한 전압과 기준 전압(Vref)을 비교하여 센스 앰프 출력 신호(Out_SA)를 출력할 수 있다. 센스 앰프 출력 신호(Out_SA)는 메모리 셀(MC) 또는 안티퓨즈 셀(AC)에 저장된 데이터일 수 있다.
메모리 셀(MC)과 안티퓨즈 셀(AC)을 센싱하기 위해 동일한 기준 전압(Vref)을 사용하는 경우, 메모리 셀(MC)과 안티퓨즈 셀(AC)을 센싱하기 위해 서로 다른 바이어스 전류가 사용될 수 있다. 따라서, 노드(N_SA2)에 바이어스 전류를 공급하기 위해 메모리 바이어스 트랜지스터(PM_Cell) 및 안티퓨즈 바이어스 트랜지스터(PM_Anti)가 선택적으로 사용될 수 있다.
메모리 셀(MC)이 선택된 경우, 메모리 바이어스 스위치(SW_Bias_Cell)는 턴 온(Turn on)될 수 있다. 메모리 바이어스 스위치(SW_Bias_Cell)가 턴 온(Turn on)되면, 메모리 바이어스 트랜지스터(PM_Cell)는 노드(N_SA2)에 메모리 바이어스 전류를 공급할 수 있다. 메모리 바이어스 전압(Vbias_Cell)이 인가되면, 메모리 바이어스 트랜지스터(PM_Cell)는 센스 앰프(SA) 동작을 위한 메모리 바이어스 전류를 공급할 수 있다.
안티퓨즈 셀(AC)이 선택된 경우, 안티퓨즈 바이어스 스위치(SW_Bias_Anti)는 턴 온(Turn on)될 수 있다. 안티퓨즈 바이어스 스위치(SW_Bias_Anti)가 턴 온(Turn on)되면, 안티퓨즈 바이어스 트랜지스터(PM_Anti)는 노드(N_SA2)에 안티퓨즈 바이어스 전류를 공급할 수 있다. 안티퓨즈 바이어스 전압(Vbias_Anti)이 인가되면, 안티퓨즈 바이어스 트랜지스터(PM_Anti)는 센스 앰프(SA) 동작을 위한 안티퓨즈 바이어스 전류를 공급할 수 있다.
이상에서 살펴본 바와 같이 본 발명에 따른 불 휘발성 메모리 장치(100)는 메모리 셀(MC)과 안티퓨즈 셀(AC)이 하나의 비트 라인(BL)에 병렬로 연결될 수 있다. 메모리 셀(MC)과 안티퓨즈 셀(AC)은 하나의 센스 앰프(SA)를 공유할 수 있다. 따라서, 안티퓨즈 셀(AC)을 위한 별도의 센스 앰프는 필요하지 않게 될 수 있다. 안티퓨즈 셀(AC)을 위한 별도의 센스 앰프가 줄어든 만큼 불 휘발성 메모리 장치(100)의 면적은 감소할 수 있다. 또한, 기존에 안티퓨즈 셀 어레이(120)를 위하여 센스 앰프(130)에 포함된 센스 앰프들보다 적은 수의 센스 앰프들을 사용하던 것에 비하여, 본 발명의 불 휘발성 메모리 장치(100)는 안티퓨즈 셀 어레이(120)를 위하여 센스 앰프(130)에 포함된 센스 앰프들을 사용할 수 있다. 따라서, 안티퓨즈 셀 어레이(120)에 저장된 데이터의 독출 시간은 단축될 수 있다. 불 휘발성 메모리 장치(100)의 동작 속도는 빨라질 수 있다.
도 11은 도 10의 바이어스 전압을 공급하기 위한 회로를 보여주는 회로도이다. 도 11을 참조하면, 바이어스 전압 공급 회로는 제 1 내지 제 3 바이어스 저항들(Rbias1, Rbias2, Rbias3)을 포함할 수 있다. 바이어스 전압 공급 회로는 바이어스 전압 공급 신호(EN_Bias)에 따라 메모리 바이어스 전압(Vbias_Cell) 및 안티퓨즈 바이어스 전압(Vbias_Anti)을 공급할 수 있다. 제 1 내지 제 3 바이어스 저항들(Rbias1, Rbias2, Rbias3)의 저항비에 따라 메모리 바이어스 전압(Vbias_Cell) 및 안티퓨즈 바이어스 전압(Vbias_Anti)은 결정될 수 있다. 결정된 메모리 및 안티퓨즈 바이어스 전압들(Vbias_Cell, Vbias-Anti)은 도 10에 도시된 메모리 및 안티퓨즈 바이어스 트랜지스터들(PM_Cell, PM_Anti)에 공급될 수 있다. 도 10에서 메모리 및 안티퓨즈 바이어스 전압들(Vbias_Cell, Vbias-Anti)은 메모리 및 안티퓨즈 바이어스 스위치들(SW_Bias_Cell, SW_Bias_Anti)에 따라 선택적으로 노드(N_SA2)에 공급될 수 있다.
도 12는 도 1의 불 휘발성 메모리 장치를 보여주는 다른 실시 예에 따른 평면도이다. 도 12를 참조하면, 불 휘발성 메모리 장치(200)는 메모리 셀 어레이(210), 안티퓨즈 셀 어레이(220), 센스 앰프(230), 페이지 버퍼(240), 그리고 주변 회로(250)를 포함할 수 있다.
센스 앰프(230)는 기판상에서 메모리 셀 어레이(210)와 안티퓨즈 셀 어레이(220) 사이에 위치할 수 있다. 메모리 셀(MC)과 안티퓨즈 셀(AC)은 하나의 비트 라인(BL)을 공유할 수 있다. 따라서, 메모리 셀(MC)과 안티퓨즈 셀(AC)에 저장된 데이터는 하나의 센스 앰프(SA)를 통하여 독출될 수 있다. 그러면, 안티퓨즈 셀(AC)을 위한 별도의 센스 앰프가 필요 없으므로, 불 휘발성 메모리 장치(200)의 면적은 감소할 수 있다. 메모리 셀(MC) 또는 안티퓨즈 셀(AC)에 저장된 데이터는 기준 전압(Vref)과 메모리 셀(MC) 또는 안티퓨즈 셀(AC)의 전압 또는 전류를 비교하여 독출될 수 있다. 독출된 데이터는 대응하는 페이지 버퍼(PB)를 통해 주변 회로(250)로 전송될 수 있다. 독출된 데이터는 주변 회로(250)의 데이터 입출력 회로(251)를 통하여 외부로 출력될 수 있다.
도 13은 본 발명의 실시 예에 따른 메모리 시스템을 예시적으로 보여주는 블록도이다. 도 13을 참조하면, 메모리 시스템(1000)은 메모리 컨트롤러(1100)와 메모리 장치(1200)를 포함할 수 있다.
메모리 장치(1200)는 도 1의 불 휘발성 메모리 장치(100)와 실질적으로 동일하게 구성될 수 있다. 따라서, 메모리 장치(1200)에 대한 구체적인 설명은 생략하기로 한다. 메모리 장치(1200)는 메모리 셀(MC)과 안티퓨즈 셀(AC)이 하나의 비트 라인(BL)에 병렬로 연결될 수 있다. 메모리 셀(MC)과 안티퓨즈 셀(AC)은 하나의 센스 앰프(SA)를 공유할 수 있다. 따라서, 안티퓨즈 셀(AC)을 위한 별도의 센스 앰프는 필요하지 않게 될 수 있다. 안티퓨즈 셀(AC)을 위한 별도의 센스 앰프가 줄어든 만큼 불 휘발성 메모리 장치(100)의 면적은 감소할 수 있다. 또한, 기존에 안티퓨즈 셀 어레이를 위하여 메모리 셀 어레이를 위한 센스 앰프들보다 적은 수의 센스 앰프들을 사용하던 것에 비하여, 메모리 장치(1200)는 안티퓨즈 셀 어레이를 위하여 메모리 셀 어레이를 위한 센스 앰프들을 사용할 수 있다. 따라서, 안티퓨즈 셀 어레이에 저장된 데이터의 독출 시간은 단축될 수 있다. 메모리 장치(1200)의 동작 속도는 빨라질 수 있다.
메모리 컨트롤러(1100)는 메모리 장치(1200)를 제어하도록 구성될 수 있다. 예를 들면, 메모리 컨트롤러(1100)는 메모리 장치(1200)의 읽기, 쓰기, 소거, 그리고 배경(Background) 동작을 제어하도록 구성될 수 있다. 메모리 컨트롤러(1100)는 CPU(1110), SRAM(1120), 호스트 인터페이스(1130), ROM(1140), 그리고 PRAM 인터페이스(1150)를 포함할 수 있다.
CPU(1110)는 메모리 컨트롤러(1100)의 데이터 교환을 위한 제반 제어 동작을 수행할 수 있다. CPU(1110)는 ROM(1140)에 저장된 펌웨어를 구동하도록 구성될 수 있다. SRAM(1120)은 CPU(1110)의 워킹 메모리로 사용될 수 있다. 호스트 인터페이스(1130)는 메모리 시스템(1000)과 접속되는 호스트(Host)의 데이터 교환 프로토콜을 구비할 수 있다. ROM(1140)은 호스트(Host)와의 인터페이싱을 위한 코드 데이터를 저장할 수 있다. PRAM 인터페이스(1150)는 메모리 장치(1200)와 인터페이싱 할 수 있다.
메모리 컨트롤러(1100)는 USB, MMC, PCI-E, SAS, SATA, PATA, SCSI, ESDI, 그리고 IDE 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 외부(예를 들면, 호스트)와 통신하도록 구성될 것이다.
메모리 시스템(1000)은 상변화 메모리(PRAM)를 기반으로 제공될 수 있다. 이에 따라, 메모리 컨트롤러(1110)는 FTL, ECC 등과 같이 플래시 메모리를 제어하기 위한 구성 요소들 및 버퍼 관리부와 같이 버퍼 메모리를 제어하기 위한 구성 요소들이 요구되지 않으므로, 메모리 컨트롤러(1110)의 구성이 단순해진다.
본 발명에 따른 메모리 시스템(1000)은, 컴퓨터, 휴대용 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA, 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), 디지털 카메라(digital camera), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 사용자 장치들 중 하나에 적용될 수 있다.
도 14는 본 발명의 다른 실시 예에 따른 메모리 시스템을 보여주는 블록도이다. 메모리 시스템(2000)은 메모리 컨트롤러(2100) 및 복수의 메모리 장치들(2201~220n)을 포함한다. 메모리 컨트롤러(2100)는 외부 장치(예를 들어, 호스트, AP 등)로부터 명령을 수신하고, 수신된 명령을 기반으로 복수의 메모리 장치들(2201~220n)을 제어할 수 있다.
복수의 메모리 장치들(2201~220n)은 메모리 컨트롤러(2100)의 제어에 따라 동작할 수 있다. 복수의 메모리 장치들(2201~220n)은 도 1 내지 도 12를 참조하여 설명된 불 휘발성 메모리 장치(100)일 수 있다. 즉, 복수의 메모리 장치들(2201~220n) 각각은 메모리 셀(MC)과 안티퓨즈 셀(AC)이 하나의 비트 라인(BL)에 병렬로 연결될 수 있다. 메모리 셀(MC)과 안티퓨즈 셀(AC)은 하나의 센스 앰프(SA)를 공유할 수 있다. 따라서, 안티퓨즈 셀(AC)을 위한 별도의 센스 앰프는 필요하지 않게 될 수 있다. 안티퓨즈 셀(AC)을 위한 별도의 센스 앰프가 줄어든 만큼 복수의 메모리 장치들(2201~220n) 각각의 면적은 감소할 수 있다. 또한, 기존에 안티퓨즈 셀 어레이를 위하여 메모리 셀 어레이를 위한 센스 앰프들보다 적은 수의 센스 앰프들을 사용하던 것에 비하여, 복수의 메모리 장치들(2201~220n) 각각은 안티퓨즈 셀 어레이를 위하여, 메모리 셀 어레이를 위한 센스 앰프들을 사용할 수 있다. 따라서, 안티퓨즈 셀 어레이에 저장된 데이터의 독출 시간은 단축될 수 있다. 복수의 메모리 장치들(2201~220n) 각각의 동작 속도는 빨라질 수 있다.
예시적으로, 복수의 메모리 장치들(2201~220n) 각각은 서로 다른 반도체칩들로 제공될 수 있다. 복수의 반도체 칩들은 멀티 칩 패키징(MCP, Multi Chip Packaging)을 통해 하나의 패키지로 제공될 수 있다.
상술된 본 발명의 다른 실시 예에 따르면, 메모리 시스템(2000)은 상변화 메모리를 사용한다. 따라서, 메모리 컨트롤러(2100)는 플래시 변환 계층, ECC 등과 같이 플래시 메모리를 관리하기 위한 구성 요소들 및 버퍼 관리부와 같이 버퍼 메모리를 관리하기 위한 구성 요소들을 포함하지 않으므로, 메모리 컨트롤러(2100)의 구성이 단순해진다.
도 15는 본 발명에 따른 메모리 시스템이 적용된 솔리드 스테이트 드라이브(SSD)에 적용한 예를 보여주는 블록도이다. 도 15를 참조하면, SSD 시스템(3000)은 호스트(3100)와 SSD(3200)를 포함할 수 있다.
SSD(3200)는 신호 커넥터(Signal Connector, 3201)를 통해 호스트(3100)와 신호를 주고 받는다. SSD(3200)는 복수의 메모리 장치들(3221~322n) 및 SSD 컨트롤러(3210)를 포함할 수 있다. 여기에서, 복수의 메모리 장치들(3221~322n) 또는 SSD 컨트롤러(3210)는 도 1 내지 도 14를 참조하여 설명된 불 휘발성 메모리 장치 및 메모리 컨트롤러일 수 있다.
예를 들면, 복수의 메모리 장치들(3221~322n) 각각은 메모리 셀(MC)과 안티퓨즈 셀(AC)이 하나의 비트 라인(BL)에 병렬로 연결될 수 있다. 메모리 셀(MC)과 안티퓨즈 셀(AC)은 하나의 센스 앰프(SA)를 공유할 수 있다. 따라서, 안티퓨즈 셀(AC)을 위한 별도의 센스 앰프는 필요하지 않게 될 수 있다. 안티퓨즈 셀(AC)을 위한 별도의 센스 앰프가 줄어든 만큼 복수의 메모리 장치들(3221~322n) 각각의 면적은 감소할 수 있다. 또한, 기존에 안티퓨즈 셀 어레이를 위하여 메모리 셀 어레이를 위한 센스 앰프들보다 적은 수의 센스 앰프들을 사용하던 것에 비하여, 복수의 메모리 장치들(3221~322n) 각각은 안티퓨즈 셀 어레이를 위하여 메모리 셀 어레이를 위한 센스 앰프들을 사용할 수 있다. 따라서, 안티퓨즈 셀 어레이에 저장된 데이터의 독출 시간은 단축될 수 있다. 복수의 메모리 장치들(3221~322n) 각각의 동작 속도는 빨라질 수 있다.
SSD(3200)는 PRAM, MRAM, ReRAM, FRAM 등의 불 휘발성 메모리 장치가 사용될 수도 있다. 복수의 메모리 장치(3221~322n)는 복수의 채널(CH1~CHn)을 통해 SSD 컨트롤러(3210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 메모리 장치들은 동일한 데이터 버스에 연결될 수 있다.
SSD 컨트롤러(3210)는 신호 커넥터(3201)를 통해 호스트(3100)와 신호(SGL)를 주고 받는다. 여기에서, 신호(SGL)에는 커맨드, 어드레스, 데이터 등이 포함될 수 있다. SSD 컨트롤러(3210)는 호스트(3100)의 커맨드에 따라 해당 메모리 장치에 데이터를 쓰거나 해당 메모리 장치로부터 데이터를 읽어낸다.
도 16은 본 발명의 실시 예에 따른 사용자 시스템을 예시적으로 보여주는 블록도이다. 예를 들면, 사용자 시스템(4000)은 퍼스널 컴퓨터(PC), UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP (portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB (Digital Multimedia Broadcasting) 재생기, 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player) 등과 같은 컴퓨팅 시스템들 중 하나로 제공될 수 있다.
도 16을 참조하면, 사용자 시스템(4000)은 CPU(4100), DRAM(4200), 입출력 인터페이스(4300), 메모리 시스템(4400), 그리고 시스템 버스(4500)를 포함할 수 있다. CPU(4100)는 사용자 시스템(4000)의 제반 동작을 제어할 수 있다. DRAM(4200)은 사용자 시스템(4000)의 주 기억 장치이며, 워킹 메모리(Working Memory) 또는 버퍼 메모리로 사용될 수 있다. 입출력 인터페이스(4300)는 키보드, 디스플레이, 터치 스크린, 마우스 등과 같이 데이터 및 제어 신호를 입출력하는 다양한 인터페이스를 포함할 수 있다.
메모리 시스템(4400)은 메모리 컨트롤러(4410) 및 메모리 장치(4420)를 포함할 수 있다. 메모리 시스템(4400)은 도 1 내지 도 14를 참조하여 설명된 장치들 포함할 수 있다.
예를 들면, 메모리 장치(4420)는 메모리 셀(MC)과 안티퓨즈 셀(AC)이 하나의 비트 라인(BL)에 병렬로 연결될 수 있다. 메모리 셀(MC)과 안티퓨즈 셀(AC)은 하나의 센스 앰프(SA)를 공유할 수 있다. 따라서, 안티퓨즈 셀(AC)을 위한 별도의 센스 앰프는 필요하지 않게 될 수 있다. 안티퓨즈 셀(AC)을 위한 별도의 센스 앰프가 줄어든 만큼 메모리 장치(4420)의 면적은 감소할 수 있다. 또한, 기존에 안티퓨즈 셀 어레이를 위하여 메모리 셀 어레이를 위한 센스 앰프들보다 적은 수의 센스 앰프들을 사용하던 것에 비하여, 메모리 장치(4420)는 안티퓨즈 셀 어레이를 위하여 메모리 셀 어레이를 위한 센스 앰프들을 사용할 수 있다. 따라서, 안티퓨즈 셀 어레이에 저장된 데이터의 독출 시간은 단축될 수 있다. 메모리 장치(4420)의 동작 속도는 빨라질 수 있다.
시스템 버스(4500)는 사용자 시스템(4000)의 구성 요소들 간 데이터 및 신호를 주고 받을 수 있는 전송 채널을 제공할 수 있다.
상술된 본 발명에 따르면, 메모리 시스템(4400)은 상변화 메모리를 기반으로 제공될 수 있다. 상변화 메모리를 메모리 장치(4420)로 사용함으로써 플래시 변환 계층, ECC, 버퍼 관리부와 같은 구성 요소들이 불필요하므로, 메모리 컨트롤러의 구성이 단순화될 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100, 200: 불 휘발성 메모리 장치
110, 210: 메모리 셀 어레이
120, 220: 안티퓨즈 셀 어레이
130, 230: 센스 앰프
140, 240: 페이지 버퍼
150, 250: 주변 회로
151: 데이터 입출력 회로
152: 어드레스 디코더
153: 제어 로직
1000, 2000: 메모리 시스템
3000: SSD 시스템
4000: 사용자 시스템

Claims (10)

  1. 워드 라인들 및 비트 라인들에 연결된 메모리 셀들을 포함하는 메모리 셀 어레이;
    상기 메모리 셀 어레이를 제어하기 위한 설정 정보를 저장하고, 상기 비트 라인들에 상기 메모리 셀들과 병렬로 연결되는 안티퓨즈 셀들을 포함하는 안티퓨즈 셀 어레이;
    상기 메모리 셀들 및 상기 안티퓨즈 셀들을 센싱하기 위해 상기 비트 라인들에 연결된 센스 앰프들;
    상기 메모리 셀들 또는 상기 안티퓨즈 셀들로부터 독출된 데이터를 저장하는 페이지 버퍼; 그리고
    상기 메모리 셀 어레이 또는 상기 안티퓨즈 셀 어레이로부터 데이터를 독출하도록 상기 센스 앰프들 및 상기 페이지 버퍼를 제어하는 제어 로직을 포함하되,
    상기 센스 앰프들에 바이어스 전류를 공급하는 바이어스 전류 공급 회로; 및
    상기 바이어스 전류 공급 회로에 바이어스 전압을 공급하는 바이어스 전압 공급 회로를 더 포함하고,
    상기 메모리 셀들에 저장된 데이터를 독출하는 경우, 상기 바이어스 전압 공급 회로는 상기 바이어스 전류 공급 회로에 제 1 바이어스 전압을 제공하고,
    상기 안티퓨즈 셀들에 저장된 데이터를 독출하는 경우, 상기 바이어스 전압 공급 회로는 상기 바이어스 전류 공급 회로에 상기 제 1 바이어스 전압과 다른 제 2 바이어스 전압을 제공하는 불 휘발성 메모리 장치.
  2. 제 1 항에 있어서,
    상기 안티퓨즈 셀 어레이는 기판상에서 상기 메모리 셀 어레이와 상기 센스 앰프들 사이에 위치하는 불 휘발성 메모리 장치.
  3. 제 1 항에 있어서,
    상기 센스 앰프들은 기판상에서 상기 메모리 셀 어레이와 상기 안티퓨즈 셀 어레이 사이에 위치하는 불 휘발성 메모리 장치.
  4. 제 1 항에 있어서,
    상기 센스 앰프들에 기준 전압을 제공하는 기준 전압 공급 회로를 더 포함하는 불 휘발성 메모리 장치.
  5. 제 4 항에 있어서,
    상기 메모리 셀들에 저장된 데이터를 독출하는 경우, 상기 기준 전압 공급 회로는 상기 센스 앰프들에 제 1 기준 전압을 제공하는 불 휘발성 메모리 장치.
  6. 제 5 항에 있어서,
    상기 안티퓨즈 셀들에 저장된 데이터를 독출하는 경우, 상기 기준 전압 공급 회로는 상기 센스 앰프들에 상기 제 1 기준 전압과 다른 제 2 기준 전압을 제공하는 불 휘발성 메모리 장치.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 불 휘발성 메모리 장치; 그리고
    호스트의 요청에 따라 상기 불 휘발성 메모리 장치에 저장된 데이터를 독출하도록 제어하는 메모리 컨트롤러를 포함하되,
    상기 불 휘발성 메모리 장치는,
    워드 라인들 및 비트 라인들에 연결된 메모리 셀들을 포함하는 메모리 셀 어레이;
    상기 메모리 셀 어레이를 제어하기 위한 설정 정보를 저장하고, 상기 비트 라인들에 상기 메모리 셀들과 병렬로 연결되는 안티퓨즈 셀들을 포함하는 안티퓨즈 셀 어레이;
    상기 메모리 셀들 및 상기 안티퓨즈 셀들을 센싱하기 위해 상기 비트 라인들에 연결된 센스 앰프들;
    상기 메모리 셀들 또는 상기 안티퓨즈 셀들로부터 독출된 데이터를 저장하는 페이지 버퍼; 그리고
    상기 메모리 셀 어레이 또는 상기 안티퓨즈 셀 어레이로부터 데이터를 독출하도록 상기 센스 앰프들 및 상기 페이지 버퍼를 제어하는 제어 로직을 포함하되,
    상기 센스 앰프들에 바이어스 전류를 공급하는 바이어스 전류 공급 회로; 및
    상기 바이어스 전류 공급 회로에 바이어스 전압을 공급하는 바이어스 전압 공급 회로를 더 포함하고,
    상기 메모리 셀들에 저장된 데이터를 독출하는 경우, 상기 바이어스 전압 공급 회로는 상기 바이어스 전류 공급 회로에 제 1 바이어스 전압을 제공하고,
    상기 안티퓨즈 셀들에 저장된 데이터를 독출하는 경우, 바이어스 전압 공급 회로는 상기 바이어스 전류 공급 회로에 상기 제 1 바이어스 전압과 다른 제 2 바이어스 전압을 제공하는 불 휘발성 메모리 시스템.
KR1020140041152A 2014-04-07 2014-04-07 불 휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템 KR102216563B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140041152A KR102216563B1 (ko) 2014-04-07 2014-04-07 불 휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템
US14/546,039 US9330781B2 (en) 2014-04-07 2014-11-18 Nonvolatile memory device and memory system including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140041152A KR102216563B1 (ko) 2014-04-07 2014-04-07 불 휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템

Publications (2)

Publication Number Publication Date
KR20150116513A KR20150116513A (ko) 2015-10-16
KR102216563B1 true KR102216563B1 (ko) 2021-02-18

Family

ID=54210333

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140041152A KR102216563B1 (ko) 2014-04-07 2014-04-07 불 휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템

Country Status (2)

Country Link
US (1) US9330781B2 (ko)
KR (1) KR102216563B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017074358A1 (en) * 2015-10-28 2017-05-04 Hewlett Packard Enterprise Development Lp Reference column sensing for resistive memory
US10912985B2 (en) * 2017-06-22 2021-02-09 Richard Barton Laces with tying mechanisms and related methods
KR102549173B1 (ko) * 2018-11-19 2023-07-03 삼성전자주식회사 메모리 장치
US11817163B2 (en) 2020-07-16 2023-11-14 Changxin Memory Technologies, Inc. Circuit for detecting state of anti-fuse storage unit and memory device thereof
CN113948142B (zh) 2020-07-16 2023-09-12 长鑫存储技术有限公司 反熔丝存储单元状态检测电路及存储器
US11854633B2 (en) 2020-07-16 2023-12-26 Changxin Memory Technologies, Inc. Anti-fuse memory cell state detection circuit and memory
CN113948141B (zh) * 2020-07-16 2024-03-29 长鑫存储技术有限公司 反熔丝存储单元状态检测电路及存储器
US11817159B2 (en) 2020-07-16 2023-11-14 Changxin Memory Technologies, Inc. Circuit for detecting anti-fuse memory cell state and memory
US20230230647A1 (en) * 2022-01-17 2023-07-20 Changxin Memory Technologies, Inc. Anti-fuse memory

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040218432A1 (en) 2003-04-30 2004-11-04 Byung-Jae Lee Semiconductor memory device with enhanced repair efficiency
US20100238741A1 (en) 2009-03-19 2010-09-23 Elpida Memory, Inc. Semiconductor device and write control method for semiconductor device
KR101193348B1 (ko) * 2006-12-22 2012-10-19 싸이던스 코포레이션 마스크 프로그램 가능한 안티-퓨즈 아키텍처

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100231724B1 (ko) 1996-12-28 1999-11-15 김영환 플래쉬 메모리 장치 및 그를 이용한 리페어 방법
US6256237B1 (en) * 1999-12-28 2001-07-03 United Microelectronics Corp. Semiconductor device and method for repairing failed memory cell by directly programming fuse memory cell
KR100706777B1 (ko) 2000-07-31 2007-04-11 주식회사 하이닉스반도체 안티 휴즈를 사용한 리페어 장치를 갖는 반도체메모리장치
KR100543198B1 (ko) 2003-05-16 2006-01-20 주식회사 하이닉스반도체 멀티 기준전압 발생 장치를 갖는 강유전체 메모리 소자
JP4641726B2 (ja) 2004-01-07 2011-03-02 パナソニック株式会社 半導体記憶装置
US7312641B2 (en) * 2004-12-28 2007-12-25 Spansion Llc Sense amplifiers with high voltage swing
JP5099674B2 (ja) 2006-12-25 2012-12-19 三星電子株式会社 半導体集積回路
US7715246B1 (en) * 2008-06-27 2010-05-11 Juhan Kim Mask ROM with light bit line architecture
KR101127446B1 (ko) 2009-06-05 2012-03-23 매그나칩 반도체 유한회사 비휘발성 메모리 장치의 단위 셀 및 이를 구비한 비휘발성 메모리 장치
JP2012203954A (ja) 2011-03-25 2012-10-22 Toshiba Corp 不揮発性半導体記憶装置
US9001601B2 (en) * 2011-09-30 2015-04-07 Samsung Electronics Co., Ltd. Memory device including repair circuit and repair method thereof
JP2013101731A (ja) 2011-11-08 2013-05-23 Renesas Electronics Corp 不揮発性メモリ及び不揮発性メモリからのデータ読み出し方法
KR20130095554A (ko) * 2012-02-20 2013-08-28 삼성전자주식회사 안티 퓨즈 회로 및 이를 포함하는 반도체 장치
KR20130096493A (ko) 2012-02-22 2013-08-30 삼성전자주식회사 반도체 장치의 안티퓨즈 회로 및 그 안티퓨즈 회로의 내부 회로블록 테스팅 방법
KR101953241B1 (ko) * 2012-05-02 2019-02-28 삼성전자 주식회사 안티퓨즈 셀 데이터를 모니터링할 수 있는 안티퓨즈 회로 및 이를 포함하는 반도체 장치
US9165679B2 (en) * 2012-09-18 2015-10-20 Samsung Electronics Co., Ltd. Post package repairing method, method of preventing multiple activation of spare word lines, and semiconductor memory device including fuse programming circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040218432A1 (en) 2003-04-30 2004-11-04 Byung-Jae Lee Semiconductor memory device with enhanced repair efficiency
KR101193348B1 (ko) * 2006-12-22 2012-10-19 싸이던스 코포레이션 마스크 프로그램 가능한 안티-퓨즈 아키텍처
US20100238741A1 (en) 2009-03-19 2010-09-23 Elpida Memory, Inc. Semiconductor device and write control method for semiconductor device

Also Published As

Publication number Publication date
US20150287475A1 (en) 2015-10-08
US9330781B2 (en) 2016-05-03
KR20150116513A (ko) 2015-10-16

Similar Documents

Publication Publication Date Title
KR102216563B1 (ko) 불 휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템
US10453532B1 (en) Resistive memory device including reference cell and method of operating the same
US10741245B2 (en) Resistive memory device and resistive memory system including a plurality of layers, and method of operating the system
KR102140788B1 (ko) 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
US9378815B2 (en) Resistive memory device capable of increasing sensing margin by controlling interface states of cell transistors
CN108154894B (zh) 电子设备
US10839929B2 (en) Memory device
US9514813B2 (en) Resistive memory device, resistive memory system, and operating method thereof
US10861540B2 (en) Electronic device with semiconductor memory having increased read margin
US9153318B2 (en) Semiconductor device, and microprocessor, processor, system, data storage system and memory system including the semiconductor device for generating current supplied to write path
US10210932B2 (en) Electronic device with semiconductor memory having variable resistance elements for storing data and associated driving circuitry
CN103886899A (zh) 非易失性存储装置
KR102016543B1 (ko) 반도체 장치, 프로세서, 시스템 및 반도체 장치의 동작 방법
KR20180046580A (ko) 전자 장치
KR20150017449A (ko) 가변 저항 메모리 장치 및 그것을 포함하는 가변 저항 메모리 시스템
US20220359007A1 (en) Memory device
US9741456B2 (en) Electronic device
US9633727B2 (en) Resistive memory devices and methods of controlling resistive memory devices according to selected pulse power specifications
US11443805B2 (en) Electronic device and method of operating memory cell in the electronic device
US11342043B2 (en) Electronic device for changing short-type defective memory cell to open-type defective memory cell by applying stress pulse
KR20120015725A (ko) 전압 제어 방법 및 이를 이용한 메모리 장치
KR20200022957A (ko) 전자 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant