CN117590296A - 一种E-fuse熔断特性的测试电路、方法和系统 - Google Patents
一种E-fuse熔断特性的测试电路、方法和系统 Download PDFInfo
- Publication number
- CN117590296A CN117590296A CN202410039375.2A CN202410039375A CN117590296A CN 117590296 A CN117590296 A CN 117590296A CN 202410039375 A CN202410039375 A CN 202410039375A CN 117590296 A CN117590296 A CN 117590296A
- Authority
- CN
- China
- Prior art keywords
- fuse
- target
- pad
- circuit
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 105
- 238000000034 method Methods 0.000 title claims abstract description 14
- 238000005259 measurement Methods 0.000 claims description 44
- 238000007664 blowing Methods 0.000 claims description 10
- 238000010998 test method Methods 0.000 claims description 5
- 239000000523 sample Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 11
- 238000013461 design Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 230000008901 benefit Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/74—Testing of fuses
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本申请涉及一种E‑fuse熔断特性的测试电路、方法和系统，该测试电路包括选择电路、开关电路和多个焊盘；开关电路包括多个E‑fuse块和多个第一开关；E‑fuse块包括多个E‑fuse单元；选择电路的输入端连接地址信号和测试类型信号，选择电路根据地址信号和测试类型信号，控制开关电路选中目标E‑fuse单元，以及选择目标E‑fuse单元的工作模式；多个焊盘包括第三焊盘、第四焊盘、多个第一焊盘和多个第二焊盘；每个E‑fuse单元分别连接到第一焊盘和第二焊盘；同一个E‑fuse块中的E‑fuse单元都连接到相同的一对第一焊盘和第二焊盘，相邻两个E‑fuse块中的E‑fuse单元共享第一焊盘或者第二焊盘；E‑fuse单元包括E‑fuse，E‑fuse的一端通过第一开关连接到第三焊盘，另一端通过第一开关连接到第四焊盘。提高了电路的面积利用率。
Description
技术领域
本申请涉及芯片测试技术领域，特别是涉及一种E-fuse熔断特性的测试电路、方法和系统。
背景技术
E-fuse（electrically programmable fuse）电子熔断或电子可编程熔断是一种特殊类型的非易失性存储器，广泛应用在集成电路中，在电路单元初始状态并不完美时，采用E-fuse可为测试或设计提供子电路的替换。
目前对E-fuse的熔断特性的测试，是通过E-fuse单元的两端直连至焊盘的方式来进行熔断特性的测试，每个E-fuse单元的FS端、FL端、熔断控制端、信号测试端均需要连接至相应的焊盘，进行大量的E-fuse单元的熔断特性的测试时，需要大量的焊盘，而焊盘的面积通常较大，大量的焊盘导致电路的面积利用率较低。
发明内容
在本实施例中提供了一种E-fuse熔断特性的测试电路、方法和系统，以解决现有技术中大量的焊盘导致电路的面积利用率较低的问题。
第一个方面，在本实施例中提供了一种E-fuse熔断特性的测试电路，所述测试电路包括选择电路、开关电路和多个焊盘；
所述开关电路包括多个E-fuse块和多个第一开关；所述E-fuse块包括多个E-fuse单元；
所述选择电路的输入端连接地址信号和测试类型信号，所述选择电路的输出端与所述开关电路的控制端连接，所述选择电路根据所述地址信号和所述测试类型信号，控制所述开关电路选中目标E-fuse单元，以及选择所述目标E-fuse单元的工作模式；
所述多个焊盘包括第三焊盘、第四焊盘、多个第一焊盘和多个第二焊盘；
每个所述E-fuse单元分别连接到所述第一焊盘和所述第二焊盘；同一个E-fuse块中的所述E-fuse单元都连接到相同的一对第一焊盘和第二焊盘，相邻两个E-fuse块中的所述E-fuse单元共享第一焊盘或者第二焊盘；
所述E-fuse单元包括E-fuse，所述E-fuse的一端通过第一开关连接到所述第三焊盘，另一端通过第一开关连接到所述第四焊盘。
在其中的一些实施例中，所述选择电路还包括第一译码器、第二译码器和多个三输入与门；
所述第一译码器输出行地址信号，用于选中目标E-fuse块；所述第二译码器输出列地址信号，用于选中所述目标E-fuse块中的目标E-fuse单元；
所述三输入与门接收行地址信号、列地址信号和测试类型信号，输出使能信号；所述三输入与门根据输入的测试类型信号是测量信号或者熔断信号，输出的使能信号对应是测量使能信号或者熔断使能信号。
在其中的一些实施例中，所述第二译码器输出列地址信号，用于选中所述目标E-fuse块中的目标E-fuse单元，包括：
相邻两个E-fuse块中的所述E-fuse单元不能共用一个列地址信号，即两个共享第一焊盘或者第二焊盘的E-fuse块中E-fuse单元不能共用一个列地址信号。
在其中的一些实施例中所述每个所述E-fuse单元分别连接到所述第一焊盘和所述第二焊盘，包括：
所述E-fuse单元还包括第二开关；
所述E-fuse的一端连接到所述第一焊盘，另一端与所述第二开关的一端连接，所述第二开关的另一端连接到所述第二焊盘。
在其中的一些实施例中，所述选择电路的输出端与所述开关电路的控制端连接，包括：
所述选择电路输出的测量使能信号与所述开关电路中的所述第一开关的控制端连接；
所述选择电路输出的熔断使能信号与所述开关电路中的所述第二开关的控制端连接。
在其中的一些实施例中，所述第一开关和第二开关采用NMOS晶体管，所述NMOS晶体管的两端分别指源极和漏极，所述NMOS晶体管的控制端是指栅极。
在其中的一些实施例中，所述目标E-fuse单元的工作模式包括测量模式和熔断模式。
在其中的一些实施例中，所述多个焊盘还包括：多个地址焊盘，用于向选择电路（第一译码器、第二译码器）提供地址信号；测试类型信号焊盘，用于向选择电路提供测试类型信号；电源焊盘，用于向所述E-fuse熔断特性的测试电路供电。
第二个方面，在本实施例中提供了一种E-fuse熔断特性的测试方法，利用第一个方面所述的E-fuse熔断特性的测试电路，对E-fuse的熔断特性进行测试。
在其中的一些实施例中，包括下述步骤：
步骤一：使目标E-fuse单元工作在测量模式，测得所述目标E-fuse单元中E-fuse熔断前的电阻值；
步骤二：使所述目标E-fuse单元工作在熔断模式，对所述目标E-fuse单元中E-fuse进行熔断；
步骤三：使目标E-fuse单元工作在测量模式，测得所述目标E-fuse单元中E-fuse熔断后的电阻值。
在其中的一些实施例中，包括对E-fuse进行电阻测量，所述使目标E-fuse单元工作在测量模式，包括：
通过地址信号和测试类型信号，控制开关电路：闭合所述目标E-fuse单元中所述E-fuse两端的第一开关，闭合所述目标E-fuse单元中的第二开关；
使所述目标E-fuse单元工作在测量模式：在第一焊盘施加第一电压值，在第二焊盘测量电流得到第一电流值，在第三焊盘和第四焊盘分别测量电压得到第二电压值和第三电压值；
根据所述第二电压值、所述第三电压值和所述第一电流值，测得所述目标E-fuse单元中E-fuse的电阻值。
在其中的一些实施例中，包括对E-fuse进行熔断测试，所述使所述目标E-fuse单元工作在熔断模式，包括：
通过地址信号和测试类型信号，控制开关电路：断开所述目标E-fuse单元中所述E-fuse两端的第一开关，闭合所述目标E-fuse单元中的第二开关；
使所述目标E-fuse单元工作在熔断模式：在第一焊盘施加电压脉冲，在第二焊盘测量电流值；对所述目标E-fuse单元中E-fuse进行熔断。
第三个方面，在本实施例中提供了一种E-fuse的熔断特性的测试系统，所述测试系统包括测试设备和如第一个方面所述的E-fuse熔断特性的测试电路，所述测试设备通过探针卡与所述测试电路的多个焊盘连接。
与现有技术相比，在本实施例中提供的一种E-fuse熔断特性的测试电路、方法和系统，通过选择电路的输出端与开关电路的控制端连接，选择电路根据地址信号和测试类型信号，控制开关电路选中目标E-fuse单元，以及选择目标E-fuse单元的工作模式，相邻2个E-fuse块共享第一焊盘FS或者第二焊盘FL，所有E-fuse单元中的E-fuse的一端通过第一开关连接到第三焊盘SS，另一端通过第一开关连接到第四焊盘SL，通过选择电路的寻址设计减少了焊盘的数量，从而达到提高电路的面积利用率的效果，解决了现有技术中大量的焊盘导致电路的面积利用率较低的问题。另外，通过设计测量模式和熔断模式，达到准确测量熔断特性的效果。
本申请的一个或多个实施例的细节在以下附图和描述中提出，以使本申请的其他特征、目的和优点更加简明易懂。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1是本申请实施例的一种E-fuse熔断特性的测试电路的结构示意图；
图2是本申请实施例的E-fuse熔断特性的测试电路示意图；
图3是本申请实施例的E-fuse熔断特性的测试电路示意图；
图4是本申请实施例的测量使能信号和熔断使能信号产生方式的示意图；
图5是本申请实施例的一种焊盘布局示意图；
图6是本申请实施例的焊盘布局示意图；
图7是本申请实施例的一种E-fuse熔断特性的测试方法的流程示意图；
图8是本申请实施例的目标E-fuse单元中E-fuse熔断前的电阻值测量示意图；
图9是本申请实施例的目标E-fuse单元中E-fuse的熔断示意图；
图10是本申请实施例的目标E-fuse单元中E-fuse熔断后的电阻值测量示意图。
具体实施方式
为更清楚地理解本申请的目的、技术方案和优点，下面结合附图和实施例，对本申请进行了描述和说明。
除另作定义外，本申请所涉及的技术术语或者科学术语应具有本申请所属技术领域具备一般技能的人所理解的一般含义。在本申请中的“一”、“一个”、“一种”、“该”、“这些”等类似的词并不表示数量上的限制，它们可以是单数或者复数。在本申请中所涉及的术语“包括”、“包含”、“具有”及其任何变体，其目的是涵盖不排他的包含；例如，包含一系列步骤或模块（单元）的过程、方法和系统、产品或设备并未限定于列出的步骤或模块（单元），而可包括未列出的步骤或模块（单元），或者可包括这些过程、方法、产品或设备固有的其他步骤或模块（单元）。在本申请中所涉及的“连接”、“相连”、“耦接”等类似的词语并不限定于物理的或机械连接，而可以包括电气连接，无论是直接连接还是间接连接。在本申请中所涉及的“多个”是指两个或两个以上。“和/或”描述关联对象的关联关系，表示可以存在三种关系，例如，“A和/或B”可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。通常情况下，字符“/”表示前后关联的对象是一种“或”的关系。在本申请中所涉及的术语“第一”、“第二”、“第三”等，只是对相似对象进行区分，并不代表针对对象的特定排序。
本实施例中提供了一种E-fuse熔断特性的测试电路，如图1所示，该测试电路包括选择电路10、开关电路20和多个焊盘30，选择电路10和开关电路20分别与多个焊盘30连接，选择电路10与开关电路20连接。
其中，开关电路20包括多个E-fuse块和多个第一开关，E-fuse块包括多个E-fuse单元。选择电路10的输入端连接地址信号和测试类型信号，选择电路10的输出端与开关电路20的控制端连接，选择电路10根据地址信号和测试类型信号，控制开关电路20选中目标E-fuse单元，以及选择目标E-fuse单元的工作模式；多个焊盘30包括第三焊盘SS、第四焊盘SL、多个第一焊盘FS和多个第二焊盘FL；每个E-fuse单元分别连接到第一焊盘FS和第二焊盘FL；同一个E-fuse块中的E-fuse单元都连接到相同的一对第一焊盘FS和第二焊盘FL，相邻两个E-fuse块中的E-fuse单元共享第一焊盘FS或者第二焊盘FL；E-fuse单元包括E-fuse，E-fuse的一端通过第一开关连接到第三焊盘SS，另一端通过第一开关连接到第四焊盘SL。E-fuse单元还包括第二开关；E-fuse的一端连接到第一焊盘FS，另一端与第二开关的一端连接，第二开关的另一端连接到第二焊盘FL。选择电路10还包括第一译码器、第二译码器和多个三输入与门；第一译码器输出行地址信号，用于选中目标E-fuse块；第二译码器输出列地址信号，用于选中目标E-fuse块中的目标E-fuse单元；三输入与门接收行地址信号、列地址信号和测试类型信号，输出使能信号；三输入与门根据输入的测试类型信号是测量信号或者熔断信号，输出的使能信号对应是测量使能信号或者熔断使能信号。
本实施例中的测试电路，通过选择电路10的输出端与开关电路20的控制端连接，选择电路10根据地址信号和测试类型信号，控制开关电路20选中目标E-fuse单元，以及选择目标E-fuse单元的工作模式，相邻2个E-fuse块共享第一焊盘FS或者第二焊盘FL，所有E-fuse单元中的E-fuse的一端通过第一开关连接到第三焊盘SS，另一端通过第一开关连接到第四焊盘SL，通过选择电路10的寻址设计减少了焊盘的数量，从而达到提高电路的面积利用率的效果。通过设计测量模式和熔断模式，达到准确测量熔断特性的效果。
相邻两个E-fuse块中的E-fuse单元不能共用一个列地址信号，即两个共享第一焊盘FS或者第二焊盘FL的E-fuse块中E-fuse单元不能共用一个列地址信号。参考图2，相邻两个E-fuse块第一个E-fuse块和第二个E-fuse块，不能共用一个列地址信号，即其列地址信号不相同，第一个E-fuse块的列地址信号为0~7，第二个E-fuse块的列地址信号为8~15。
通过E-fuse块的数量和每个E-fuse块中E-fuse单元的数量来选择第一译码器和第二译码器，其中，第一译码器为行译码器，第二译码器为列译码器。参考图2，以开关电路20包括4个E-fuse块、每个E-fuse块中包括8个E-fuse单元为例，此时第一个E-fuse块和第二个E-fuse块的行地址均为0，第一个E-fuse块的列地址可以为0~7，第二个E-fuse块的列地址为8~15，第三个E-fuse块和第四个E-fuse块的行地址均为1，第三个E-fuse块的列地址可以为0~7，第四个E-fuse块的列地址为8~15。从而根据第一译码器和第二译码器的输出选择出选择目标E-fuse块，以及选中目标E-fuse块中的目标E-fuse单元。同一个E-fuse块中的E-fuse单元都连接到相同的一对第一焊盘FS和第二焊盘FL，如第一个E-fuse块中的所有的E-fuse单元的一端均连接到第一焊盘FS，第一个E-fuse块中的所有的E-fuse单元的另一端均连接到第二焊盘FL，第一焊盘FS或第二焊盘FL到E-fuse均为直连。相邻两个E-fuse块中的E-fuse单元共享第一焊盘FS或者第二焊盘FL，如第一个E-fuse块和第二个E-fuse块共享第一焊盘FS，第二个E-fuse块和第三个E-fuse块共享第二焊盘FL，第三个E-fuse块和第四个E-fuse块共享第一焊盘FS。图2中的FS1、FS2均为第一焊盘，FL1、FL2、FL3均为第二焊盘。需要说明的是，图2仅为示例性说明，可以理解的是，开关电路20可以包括多个E-fuse块，每个E-fuse块中包括多个E-fuse单元，如开关电路20中包括M1个E-fuse块，每个E-fuse块包括N1个E-fuse单元，此时，选择的第一译码器输出的数据的位数M2大于或等于M1时，即可通过第一译码器输出的M2位的行地址信号，来选择M1个E-fuse块中的目标E-fuse块，选择的第二译码器输出的数据的位数N2大于或等于N1*2时，即可通过第二译码器输出的N2位的列地址信号，选择目标E-fuse块中的目标E-fuse单元。E-fuse单元的两端分别为FS（FSource，源节点）端和FL（ForceLeak，强制泄漏端），E-fuse单元的两端分别直连至第一焊盘FS和第二焊盘FL。
参考图3，对其中的一个E-fuse块进行说明，一个E-fuse块中包括N+1个E-fuse单元，每个E-fuse单元的E-fuse通过第一开关分别与第三焊盘SS和第四焊盘SL连接，如第一开关为M01和M02，第二开关为M03，第一个E-fuse单元的fuse0通过开关M01与第三焊盘SS连接，第一个E-fuse单元的fuse0通过开关M02与第四焊盘SL连接，第一个E-fuse单元的fuse0的一端连接至第一焊盘FS，第一个E-fuse单元的fuse0的另一端通过开关M03连接到第二焊盘FL，同理其他E-fuse单元的E-fuse通过两个第一开关分别与第三焊盘SS和第四焊盘SL连接。以fuse0为例，第一开关为M01和M02，M01的一端作为第一开关的控制端也即作为开关电路20的控制端与选择电路10的输出端连接，M01的另一端与fuse0的一端连接，M02的一端作为第一开关的控制端也即作为开关电路20的控制端与选择电路10的输出端连接，M02的另一端与fuse0的另一端连接。其中，fuse0、fuse1、fuseN为fuse（熔丝），M01、M02、M11、M12、MN1、MN2为第一开关，M03、M13、MN3为第二开关，nconM[00]、nconM[01]、nconM[0N]为各个第一开关的控制信号，nconB[00]、nconB[01]、nconB[0N]为各个第二开关的控制信号。
选择电路10包括第一译码器、第二译码器和多个三输入与门，第一译码器的输出端、第二译码器的输出端均与三输入与门的输入端连接。三输入与门接收行地址信号、列地址信号和测试类型信号，输出使能信号；三输入与门根据输入的测试类型信号是测量信号或者熔断信号，输出的使能信号对应是测量使能信号或者熔断使能信号。图4是测量使能信号和熔断使能信号产生方式，其中，三输入与门的输入信号Row0为第一译码器输出的行地址信号，输入信号Col0~ColN为第二译码器的输出的列地址信号，三输入与门的输出信号nconM为各个第一开关的控制信号，三输入与门的输出信号nconB为各个第二开关的控制信号。ENM为测量信号，ENB为熔断信号，对应的nconM为测量使能信号，nconB为熔断使能信号，即nconM有效时，测试电路中的E-fuse单元处于测量模式，nconB有效时，测试电路中的E-fuse单元处于熔断模式。
在其中的一些实施例中，第一开关和第二开关采用NMOS晶体管，NMOS晶体管的两端分别指源极和漏极，NMOS晶体管的控制端是指栅极。第一开关的两端分别指源极和漏极，第一开关的控制端是指栅极。第二开关的两端分别指源极和漏极，第二开关的控制端是指栅极。在其他的实施例中，第一开关和第二开关可以采用其他的晶体管，甚至采用其他的开关模块来实现，本申请不做限定。
在其中的一些实施例中，多个焊盘还包括：多个地址焊盘（ADDR0~ ADDR 6），用于向选择电路（第一译码器、第二译码器）提供地址信号；测试类型信号焊盘（ENM、ENB），用于向选择电路提供测试类型信号；电源焊盘（VDD、GND），用于向E-fuse熔断特性的测试电路供电。
下面以行译码器采用3-8译码器，列译码器采用4-16译码器，对测试电路的焊盘数量进行示例性说明。
继续参考图2、图3和图4，在开关电路20中，每个E-fuse单元中的E-fuse的两端各连接到一个晶体管（M01、M02）的漏极，这两个晶体管的源极分别连接到第一焊盘FS、第二焊盘FL，可以理解的是每个E-fuse单元中的E-fuse的两端也可以各连接到一个晶体管的源极，这两个晶体管的漏极分别连接到第一焊盘FS、第二焊盘FL；这两个晶体管的栅极连接到测量使能信号；每个E-fuse单元中的编程晶体管（M03）的栅极连接到熔断使能信号。测量使能信号nconM利用一个三输入与门（AND3）生成，输入ENM、Row和Col信号，输出测量使能信号nconM；熔断使能信号nconB利用一个三输入与门（AND3）生成，输入ENB、Row和Col信号，输出熔断使能信号。
对于输入输出端口焊盘，多个地址焊盘（ADDR0~ADDR6），其中，ADDR4~ADDR6连接3-8译码器的输入端的地址信号，ADDR0~ADDR3连接4-16译码器的输入端的地址信号；译码器（第一译码器、第二译码器）和开关电路20，都共用电源焊盘VDD和GNE；测量/熔断模式控制信号焊盘ENM和ENB；所有E-fuse块都共享SS焊盘和SL焊盘，即共需要13个输入输出端口焊盘。
对于E-fuse块的端口焊盘，如图5所示，第一焊盘FS或第二焊盘FL直接连接到中间的E-fuse块（BLK），假设每个E-fuse块中最多8个DUT（待测设备，这里可以是待测试的E-fuse单元），每两个相邻的E-fuse块共享相同的第一焊盘FS或第二焊盘FL，以及ROW地址（行地址），通过列地址来选中DUT，COL0～7在第一个E-fuse块中，COL8～15在第二个E-fuse块中。其中，FS1、FS2、FS3、FS5、FS6均为第一焊盘，FL1、FL2、FL3、FL5、FL6均为第二焊盘。
参考图6，针对所有E-fuse块的全局电路模，包含13个焊盘、一个3-8译码器和一个4-16译码器。如果总的焊盘数量是X，则一个测试电路中可以有X-13-1(即X-14)个E-fuse块。比如，总的焊盘数量是25，测试电路中最多可有88个DUT，最大可支持的E-fuse块数量为16，每个E-fuse块中可以放的E-fuse单元数量为8，可以通过增加地址焊盘和测试焊盘（第一焊盘FS、第二焊盘FL），来增加最大可支持E-fuse块数量。
在本实施中，通过选择电路10的输出端与开关电路20的控制端连接，选择电路10根据地址信号和测试类型信号，控制开关电路20选中目标E-fuse单元，以及选择目标E-fuse单元的工作模式，相邻2个E-fuse块共享第一焊盘FS或者第二焊盘FL，所有E-fuse单元中的E-fuse的一端通过第一开关连接到第三焊盘SS，另一端通过第一开关连接到第四焊盘SL，通过选择电路10的寻址设计减少了焊盘的数量，从而达到提高电路的面积利用率的效果。通过设计测量模式和熔断模式，达到准确测量熔断特性的效果。
本实施例中提供了一种E-fuse熔断特性的测试方法，该测试方法包括，利用前述实施例中的E-fuse熔断特性的测试电路，对E-fuse的熔断特性进行测试，如图7所示，该方法包括以下步骤：
步骤S710，使目标E-fuse单元工作在测量模式，测得目标E-fuse单元中E-fuse熔断前的电阻值。
具体地，通过地址信号和测试类型信号，控制开关电路20：闭合目标E-fuse单元中E-fuse两端的第一开关，闭合目标E-fuse单元中的第二开关，此时进行目标E-fuse单元中E-fuse熔断前的电阻值的测量。使目标E-fuse单元工作在测量模式：在第一焊盘FS施加第一电压值，在第二焊盘FL测量电流得到第一电流值，在第三焊盘SS和第四焊盘SL分别测量电压得到第二电压值和第三电压值；根据第二电压值、第三电压值和第一电流值，测得目标E-fuse单元中E-fuse的电阻值。以图3中的fuse0为目标E-fuse单元中的E-fuse为例，进行说明。通过地址信号和测试类型信号，闭合fuse0两端的第一开关M01和M02，闭合目标E-fuse单元中的第二开关M03。参考图8，测量模式下，ENB=1，ENM=1，开关M01、M02、M03均闭合，FS端加压电压VD，其中，VD<=0.2V，在FL端测量电流Im1，在SS端测量fuse0的高端电压Vmh1，在SL端测量fuse0的地段电压Vml1，计算得到熔断前fuse电阻Rfuse1=(Vmh1–Vml1)/Im1。
步骤S720，使目标E-fuse单元工作在熔断模式，对目标E-fuse单元中E-fuse进行熔断。
具体地，通过地址信号和测试类型信号，控制开关电路20：断开目标E-fuse单元中E-fuse两端的第一开关，闭合目标E-fuse单元中的第二开关，对目标E-fuse单元中E-fuse进行熔断。使目标E-fuse单元工作在熔断模式：在第一焊盘FS施加电压脉冲，在第二焊盘FL测量电流值；对目标E-fuse单元中E-fuse进行熔断。以图3中的fuse0为目标E-fuse单元中的E-fuse为例，进行说明。通过地址信号和测试类型信号，闭合fuse0两端的第一开关M01和M02，闭合目标E-fuse单元中的第二开关M03。参考图9，熔断模式下，ENB=1，ENM=0，开关M01和M02断开，开关M03闭合，开关M03为大尺寸器件可以承受大电流。在FS端加电压脉冲VD，脉冲宽度为0~30us，可以做熔断条件的实验，例如改变电压VD大小，改变脉冲宽度等，在FL端测量电流Ib，可以获取目标E-fuse单元中E-fuse最大可承受的电流值。
步骤S730，使目标E-fuse单元工作在测量模式，测得目标E-fuse单元中E-fuse熔断后的电阻值。
具体地，通过地址信号和测试类型信号，控制开关电路20：闭合目标E-fuse单元中E-fuse两端的第一开关，闭合目标E-fuse单元中的第二开关，此时进行目标E-fuse单元中E-fuse熔断后的电阻值的测量。使目标E-fuse单元工作在测量模式：在第一焊盘FS施加第一电压值，在第二焊盘FL测量电流得到第一电流值，在第三焊盘SS和第四焊盘SL分别测量电压得到第二电压值和第三电压值；根据第二电压值、第三电压值和第一电流值，测得目标E-fuse单元中E-fuse的电阻值。以图3中的fuse0为目标E-fuse单元中的E-fuse为例，进行说明。通过地址信号和测试类型信号，闭合fuse0两端的第一开关M01和M02，闭合目标E-fuse单元中的第二开关M03。参考图10，测量模式下，ENB=1，ENM=1，开关M01、M02、M03均闭合，FS端加电压VD（熔断后电阻大需要加大电压），其中，0.4V<=VD<=0.8V，在FL测量电流Im2；在SS端测量fuse0的高端电压Vmh2，在SL端测量fuse0的地段电压Vml2；计算得到熔断后fuse电阻Rfuse2=(Vmh2–Vml2)/Im2。
本实施例中的测试方法，通过设计测量模式和熔断模式，熔断模式的线路接近原始的电路，还原E-fuse应用环境，达到准确测量熔断特性的效果；E-fuse熔断前后电阻差异较大，可通过测量模式通路，测量较宽范围的电阻值。
本实施例中提供了一种E-fuse的熔断特性的测试系统，测试系统包括测试设备和前述实施例中的E-fuse熔断特性的测试电路，测试设备通过探针卡与测试电路的多个焊盘连接。
本实施例中的测试系统，通过选择电路的输出端与开关电路的控制端连接，选择电路根据地址信号和测试类型信号，控制开关电路选中目标E-fuse单元，以及选择目标E-fuse单元的工作模式，相邻2个E-fuse块共享第一焊盘或者第二焊盘，所有E-fuse单元中的E-fuse的一端通过第一开关连接到第三焊盘，另一端通过第一开关连接到第四焊盘SL，通过选择电路的寻址设计减少了焊盘的数量，从而达到提高电路的面积利用率的效果。通过设计测量模式和熔断模式，达到准确测量熔断特性的效果。
需要说明的是，在上述流程中或者附图的流程图中示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
应该明白的是，这里描述的具体实施例只是用来解释这个应用，而不是用来对它进行限定。根据本申请提供的实施例，本领域普通技术人员在不进行创造性劳动的情况下得到的所有其它实施例，均属本申请保护范围。
显然，附图只是本申请的一些例子或实施例，对本领域的普通技术人员来说，也可以根据这些附图将本申请适用于其他类似情况，但无需付出创造性劳动。另外，可以理解的是，尽管在此开发过程中所做的工作可能是复杂和漫长的，但是，对于本领域的普通技术人员来说，根据本申请披露的技术内容进行的某些设计、制造或生产等更改仅是常规的技术手段，不应被视为本申请公开的内容不足。
“实施例”一词在本申请中指的是结合实施例描述的具体特征、结构或特性可以包括在本申请的至少一个实施例中。该短语出现在说明书中的各个位置并不一定意味着相同的实施例，也不意味着与其它实施例相互排斥而具有独立性或可供选择。本领域的普通技术人员能够清楚或隐含地理解的是，本申请中描述的实施例在没有冲突的情况下，可以与其它实施例结合。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对专利保护范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请的保护范围应以所附权利要求为准。
Claims (13)
1.一种E-fuse熔断特性的测试电路，其特征在于，所述测试电路包括选择电路、开关电路和多个焊盘；
所述开关电路包括多个E-fuse块和多个第一开关；所述E-fuse块包括多个E-fuse单元；
所述选择电路的输入端连接地址信号和测试类型信号，所述选择电路的输出端与所述开关电路的控制端连接，所述选择电路根据所述地址信号和所述测试类型信号，控制所述开关电路选中目标E-fuse单元，以及选择所述目标E-fuse单元的工作模式；
所述多个焊盘包括第三焊盘、第四焊盘、多个第一焊盘和多个第二焊盘；
每个所述E-fuse单元分别连接到所述第一焊盘和所述第二焊盘；同一个E-fuse块中的所述E-fuse单元都连接到相同的一对第一焊盘和第二焊盘，相邻两个E-fuse块中的所述E-fuse单元共享第一焊盘或者第二焊盘；
所述E-fuse单元包括E-fuse，所述E-fuse的一端通过第一开关连接到所述第三焊盘，另一端通过第一开关连接到所述第四焊盘。
2.根据权利要求1所述的E-fuse熔断特性的测试电路，其特征在于，所述选择电路还包括第一译码器、第二译码器和多个三输入与门；
所述第一译码器输出行地址信号，用于选中目标E-fuse块；所述第二译码器输出列地址信号，用于选中所述目标E-fuse块中的目标E-fuse单元；
所述三输入与门接收行地址信号、列地址信号和测试类型信号，输出使能信号；所述三输入与门根据输入的测试类型信号是测量信号或者熔断信号，输出的使能信号对应是测量使能信号或者熔断使能信号。
3.根据权利要求2所述的E-fuse熔断特性的测试电路，其特征在于，所述第二译码器输出列地址信号，用于选中所述目标E-fuse块中的目标E-fuse单元，包括：
相邻两个E-fuse块中的所述E-fuse单元不能共用一个列地址信号，即两个共享第一焊盘或者第二焊盘的E-fuse块中E-fuse单元不能共用一个列地址信号。
4.根据权利要求1所述的E-fuse熔断特性的测试电路，其特征在于，所述每个所述E-fuse单元分别连接到所述第一焊盘和所述第二焊盘，包括：
所述E-fuse单元还包括第二开关；
所述E-fuse的一端连接到所述第一焊盘，另一端与所述第二开关的一端连接，所述第二开关的另一端连接到所述第二焊盘。
5.根据权利要求4所述的E-fuse熔断特性的测试电路，其特征在于，所述选择电路的输出端与所述开关电路的控制端连接，包括：
所述选择电路输出的测量使能信号与所述开关电路中的所述第一开关的控制端连接；
所述选择电路输出的熔断使能信号与所述开关电路中的所述第二开关的控制端连接。
6.根据权利要求1所述的E-fuse熔断特性的测试电路，其特征在于，所述第一开关和第二开关采用NMOS晶体管，所述NMOS晶体管的两端分别指源极和漏极，所述NMOS晶体管的控制端是指栅极。
7.根据权利要求1所述的E-fuse熔断特性的测试电路，其特征在于，所述目标E-fuse单元的工作模式包括测量模式和熔断模式。
8.根据权利要求1所述的E-fuse熔断特性的测试电路，其特征在于，所述多个焊盘还包括：
多个地址焊盘，用于向选择电路提供地址信号；
测试类型信号焊盘，用于向选择电路提供测试类型信号；
电源焊盘，用于向所述E-fuse熔断特性的测试电路供电。
9.一种E-fuse熔断特性的测试方法，其特征在于，利用权利要求1-8任意一项所述的E-fuse熔断特性的测试电路，对E-fuse的熔断特性进行测试。
10.根据权利要求9所述的E-fuse熔断特性的测试方法，其特征在于，包括下述步骤：
步骤一：使目标E-fuse单元工作在测量模式，测得所述目标E-fuse单元中E-fuse熔断前的电阻值；
步骤二：使所述目标E-fuse单元工作在熔断模式，对所述目标E-fuse单元中E-fuse进行熔断；
步骤三：使目标E-fuse单元工作在测量模式，测得所述目标E-fuse单元中E-fuse熔断后的电阻值。
11.根据权利要求10所述的E-fuse熔断特性的测试方法，其特征在于，包括对E-fuse进行电阻测量，所述使目标E-fuse单元工作在测量模式，包括：
通过地址信号和测试类型信号，控制开关电路：闭合所述目标E-fuse单元中所述E-fuse两端的第一开关，闭合所述目标E-fuse单元中的第二开关；
使所述目标E-fuse单元工作在测量模式：在第一焊盘施加第一电压值，在第二焊盘测量电流得到第一电流值，在第三焊盘和第四焊盘分别测量电压得到第二电压值和第三电压值；
根据所述第二电压值、所述第三电压值和所述第一电流值，测得所述目标E-fuse单元中E-fuse的电阻值。
12.根据权利要求10所述的E-fuse熔断特性的测试方法，其特征在于，包括对E-fuse进行熔断测试，所述使所述目标E-fuse单元工作在熔断模式，包括：
通过地址信号和测试类型信号，控制开关电路：断开所述目标E-fuse单元中所述E-fuse两端的第一开关，闭合所述目标E-fuse单元中的第二开关；
使所述目标E-fuse单元工作在熔断模式：在第一焊盘施加电压脉冲，在第二焊盘测量电流值；对所述目标E-fuse单元中E-fuse进行熔断。
13.一种E-fuse的熔断特性的测试系统，其特征在于，所述测试系统包括测试设备和如权利要求1至权利要求8中任一项所述的E-fuse熔断特性的测试电路，所述测试设备通过探针卡与所述测试电路的多个焊盘连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410039375.2A CN117590296B (zh) | 2024-01-11 | 2024-01-11 | 一种E-fuse熔断特性的测试电路、方法和系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410039375.2A CN117590296B (zh) | 2024-01-11 | 2024-01-11 | 一种E-fuse熔断特性的测试电路、方法和系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117590296A true CN117590296A (zh) | 2024-02-23 |
| CN117590296B CN117590296B (zh) | 2024-05-14 |
Family
ID=89913567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410039375.2A Active CN117590296B (zh) | 2024-01-11 | 2024-01-11 | 一种E-fuse熔断特性的测试电路、方法和系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117590296B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1696715A (zh) * | 2004-05-07 | 2005-11-16 | 台湾积体电路制造股份有限公司 | 监测电熔丝电阻的系统 |
| CN102901847A (zh) * | 2011-07-28 | 2013-01-30 | 台湾积体电路制造股份有限公司 | 半导体测试装置与测试半导体元件的方法 |
| US8529307B1 (en) * | 2012-08-01 | 2013-09-10 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Detection circuit and manufacturing method for LCD panel |
| CN108267682A (zh) * | 2016-12-30 | 2018-07-10 | 杭州广立微电子有限公司 | 一种高密度测试芯片及其测试系统及其测试方法 |
| CN110058142A (zh) * | 2018-12-14 | 2019-07-26 | 北京时代民芯科技有限公司 | 一种1553b总线接口电路自动化熔丝烧调板及烧调方法 |
| CN111025197A (zh) * | 2019-12-23 | 2020-04-17 | 杭州广立微电子有限公司 | 一种E-fuse熔断特性的测试电路及测试方法 |
-
2024
- 2024-01-11 CN CN202410039375.2A patent/CN117590296B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1696715A (zh) * | 2004-05-07 | 2005-11-16 | 台湾积体电路制造股份有限公司 | 监测电熔丝电阻的系统 |
| CN102901847A (zh) * | 2011-07-28 | 2013-01-30 | 台湾积体电路制造股份有限公司 | 半导体测试装置与测试半导体元件的方法 |
| US8529307B1 (en) * | 2012-08-01 | 2013-09-10 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Detection circuit and manufacturing method for LCD panel |
| CN108267682A (zh) * | 2016-12-30 | 2018-07-10 | 杭州广立微电子有限公司 | 一种高密度测试芯片及其测试系统及其测试方法 |
| CN110058142A (zh) * | 2018-12-14 | 2019-07-26 | 北京时代民芯科技有限公司 | 一种1553b总线接口电路自动化熔丝烧调板及烧调方法 |
| CN111025197A (zh) * | 2019-12-23 | 2020-04-17 | 杭州广立微电子有限公司 | 一种E-fuse熔断特性的测试电路及测试方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117590296B (zh) | 2024-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7986024B2 (en) | Fuse sensing scheme | |
| US6128241A (en) | Repair circuit of semiconductor memory device using anti-fuse | |
| TW544683B (en) | Semiconductor device | |
| US8305822B2 (en) | Fuse circuit and semiconductor memory device including the same | |
| US20140140160A1 (en) | Semiconductor Device | |
| KR100949264B1 (ko) | 반도체 소자의 모니터링 회로 | |
| JP2000011684A (ja) | 入力保護回路、アンチフューズアドレス検出回路および半導体集積回路装置 | |
| US4860256A (en) | Integrated circuit provided with switching elements for changeover to redundancy elements in a memory | |
| KR20100014560A (ko) | 안티―퓨즈들을 프로그래밍하기 위한 방법 및 디바이스 | |
| CN117590296B (zh) | 一种E-fuse熔断特性的测试电路、方法和系统 | |
| KR100673002B1 (ko) | 트랜지스터의 누설전류 패스를 이용한 이-퓨즈 회로 | |
| US8213256B2 (en) | Anti-fuse circuit and semiconductor integrated circuit including the same | |
| US20230215506A1 (en) | Semiconductor circuit and semiconductor device for determining status of a fuse element | |
| US11756641B2 (en) | Method for determining status of a fuse element | |
| KR20010065139A (ko) | 안티퓨즈를 이용한 리페어 회로 | |
| US20080062738A1 (en) | Storage element and method for operating a storage element | |
| US6888748B2 (en) | Programmable circuit and its method of operation | |
| US7330384B2 (en) | Verifying circuit and method of repairing semiconductor device | |
| US6041009A (en) | Apparatus for stabilizing an antifuse used for a memory device | |
| US20090212812A1 (en) | Multi-chip package semiconductor device and method of detecting a failure thereof | |
| JP3581050B2 (ja) | アドレス入力回路及びそれを用いた半導体メモリ | |
| US6130851A (en) | Semiconductor memory having a redundancy fuse broken by an electric current | |
| KR100345369B1 (ko) | 퓨즈 회로 | |
| KR19990086675A (ko) | 프리디코더 | |
| US20230176143A1 (en) | Semiconductor circuit and semiconductor device for determining a status of a fuse element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |