TWI273249B - On-chip resistance monitor and diagnoses for electrical fuses - Google Patents
On-chip resistance monitor and diagnoses for electrical fuses Download PDFInfo
- Publication number
- TWI273249B TWI273249B TW094114691A TW94114691A TWI273249B TW I273249 B TWI273249 B TW I273249B TW 094114691 A TW094114691 A TW 094114691A TW 94114691 A TW94114691 A TW 94114691A TW I273249 B TWI273249 B TW I273249B
- Authority
- TW
- Taiwan
- Prior art keywords
- fuse
- voltage
- resistance
- monitoring
- sense amplifier
- Prior art date
Links
- 238000012544 monitoring process Methods 0.000 claims abstract description 32
- 230000001172 regenerating effect Effects 0.000 claims abstract 2
- 238000000034 method Methods 0.000 claims description 21
- 238000005868 electrolysis reaction Methods 0.000 claims description 13
- 238000002844 melting Methods 0.000 claims description 11
- 230000008018 melting Effects 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 9
- 238000012360 testing method Methods 0.000 claims description 6
- 230000003321 amplification Effects 0.000 claims description 5
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 5
- 238000004090 dissolution Methods 0.000 claims description 3
- 239000000155 melt Substances 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 claims 2
- 239000013078 crystal Substances 0.000 claims 1
- 239000000835 fiber Substances 0.000 claims 1
- 230000006870 function Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 241000283690 Bos taurus Species 0.000 description 1
- 206010012289 Dementia Diseases 0.000 description 1
- 229920000433 Lyocell Polymers 0.000 description 1
- 241000282320 Panthera leo Species 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000009089 cytolysis Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 235000003642 hunger Nutrition 0.000 description 1
- 239000006166 lysate Substances 0.000 description 1
- 230000002934 lysing effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000008267 milk Substances 0.000 description 1
- 210000004080 milk Anatomy 0.000 description 1
- 235000013336 milk Nutrition 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 101150005652 selO gene Proteins 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7436—Lateral thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
1273249 九、發明說明： 【發明所屬之技術領域】 本發明係有關於積體電路之設計，特別是關於在晶片上監測電溶絲 (electrical fUse)的電阻之方法。 【先前技術】 半導體記㈣元件中叙地運贿雜^物件。諸如動織機存取記 憶體(dram)之轉體記紐元件卜般朝了複數之麟組件。一般而 # 言，每個溶絲組件皆包括可選擇性地切斷之溶絲，以便選擇性地將溶絲組 件自其餘之電路分離。有時將峨麟的過雜為麟絲「燒斷」。 目前運用來燒_絲之技術基本上有兩種。其巾之—絲雷射昭 射麟’直到溶絲燒斷為止；另一方法則藉傳送夠大之「過電流加erc_t) 通過熔絲以燒斷雜絲。於熔絲組件(組件巾通常至少包括—M0S電晶體) 中燒斷熔絲之過程’通常稱之為「編程」_抑腿邮雜敝件。不似 使用雷射之方式，於元件封裝後仍可運用「過電流」之技術，以編程一溶 絲組件。朝過電流燒斷麟輯程熔驗件之技姻而被稱為「電編程」 (electrical P卿職ing)，而可接饥編程方式之熔絲組件被稱為「電可編 程熔絲，件(eiectricaUy programmable — dement)，或「絲」__ 〇 半導體元件中之電溶絲可為多晶魏絲㈣㈣、M〇s電容反溶絲 (MOS capacitor anti-fuse) ^ #(diffusion fuse) ^ ^#^^^(contact anti-fiise) ’並可受編程為高電阻值狀態。舉例來說，此類溶絲可運用於積體 電路之晶片辨識碼(chipID)或晶片序號(seriainumber)中。大部分之炼絲均僅 ^編程為「G」或「1」之狀態―次，其分別對應於高電阻值或低電阻值 然而，於編程前與編程後都必須讀取銳絲之電阻值，因為由電溶絲 之電阻值可得知是顏雜絲已受編程完畢。精確賴取魏絲之電阻值
0503-A31647TWF 5 1273249 ^可雜誤發生賴率。祕魏紐絲aff要騎如燒斷炫 Ί、據由某-特定熔絲所娜之電阻值，便可產生燒斷炫絲所需之於 電壓，以確保電熔絲於編程時一定會被燒斷。 1 傳統監測電溶絲之電阻值的方法僅能辨別其邏輯狀態為「0」或] ，非輸出精叙電阻值。#欲侧魏絲之電阻辦，由於單—電溶絲障 藏於大群電簡、的巨集之中，此時要辨別其電阻值有其_，因 = 查其邏輯狀n。編程過程與除錯因此崎得_。 此欢 浐因此需要其他的方法以精讀監測電溶絲之電阻值，以便增進電編程之 【發明内容】 本發明提供於晶片上監測電熔絲電阻值之方法與電路。 ;本發明於-實施型態中提供-種監測電料電阻之系統。該監測電溶 ，電阻之系統亦包括至少-_模組，其包括至少_溶絲單元二該二 絲單元減至該感測放大器之第-端點。該監測銳絲電阻之系統尚包括 蒼考包阻’祕至該制放大||之第二端點。其中系_於介於該溶絲模 組與該感贩大器間之電魏_進行監取得__單元之電阻值。、 本發明之方法絲㈣運作，紐下述實施方式巾鱗定實施例並附 以圖示詳加說明，期使閱讀者明瞭運用本發明所得到之便利性。 【實施方式】 於習知技術中，由複數之_組件構成一溶絲巨集(macro)，該麟巨 集於此稱之為熔絲單元。為了監測熔絲電阻值，於熔絲巨集中建立測試電 路，以便讓外部測試者可編程並分析_單元。_的是難以辨別外部測 試電路與賴巨集巾的某騎組件間之關係，另外賴電路又常佔據較大 0503-A31647TWF 6 1273249 的基板面積。本發明提供於晶片上監測熔絲電阻之新型態電路(〇n-chip负叱 resistance monitoring and diagnosis circuit)，而不需額外之測試電路，以解決 習知技術中之問題。 第1圖所示為監測電熔絲電阻值之傳統電路1〇〇。熔絲單元1〇2用來儲 存電熔絲104中所包含之資料。熔絲單元1〇2中更包括選擇元件1〇6、感測 放大态110。感測放大器11〇是用來比較參考電阻114與電溶絲1〇4於節點 112之電阻值，並輸出「〇」< Γι」之邏輯狀態。輸出之邏輯狀態可碟定是 否電溶絲104之電阻值位於參考電阻值之範圍内。藉此輸出訊息可確定編 • 程電壓之大小，並施加電壓源VDDQ以確保電溶絲104之編程正確無誤。 若欲編程電熔絲104以儲存資料，編程進行時讀取字元線RWL上必須 施加邏輯高電壓以關閉輸出選擇元件應，以便使電流不流經感測放大器 110。於選擇、線Sel Ji必須施加邏輯高電壓以導通選擇元件觸，以便讓源 極電壓VDDQ燒斷電溶絲1〇4。 欲讀取電麟Κ)4之資料狀態，必須於讀取字元線魏上施加邏輯低 電壓，因而導通輸出選擇元件108與輸出致能元件116。這使制放大器 U0可將電麟104肖參考電阻114之電阻值進行比較。在冑阻值比較完畢 後’感測放大器110將依據比較結果輸出邏輯高/低狀態之電壓。
必須注意献轉元件1〇6、細元件1G8、與輪紐能藉116可為 PMOS、NMOS 或零低限電壓 M〇s(zer〇_VtM〇s)。 第2圖顯示的為本發明實施例之監測電溶絲電阻值的電路勝感測放 大器2〇2用以比較電熔絲與參考電阻之電阻值差異並將其輪出。有兩輸入 端麵接至感測放大器2〇2，其中一輸入端為包含一炫絲單元之溶絲模组 2〇4,另-輸人酬為參考電阻此項技術者練解感測放大器2〇2 可為非刷新(n〇nregenerative)型感測放大器，於其❹ 或鎖存電路(latch circuit)。 - ---------------- 於簡化後之組態中，熔絲單元2〇4 可包括一電熔絲208 與選擇元件
0503-A31647TWF 7 I273249 、210，並經由電壓源節點212(VDDQ)連接至感測放大器2〇2。 、當對電溶絲208進行編程時，藉由施加邏輯高電壓於選擇線㈣上而 $通廷擇το件210，而節點212之電壓將升至約2.5V至3.3V之邏輯高電壓。 當欲讀取電炼絲208時，將電壓源212浮郷〇ating)並由感測放大器2〇2 鉗制於數百mV之電壓，以防止其電壓擾亂讀取程序。聊線Sd上之信號 將選取該選擇το件210以便讓感測放大器2Q2比較電溶絲施與參考電阻 2〇6之電阻值。事實上，於讀取過程中節點犯所量測到的電壓是取決於導 通選擇το件210後之溶絲電阻值。由於感測放大器鉗制住電壓源至約數百 馨 mV之範圍，因此該電壓不會干擾讀取程序。 藉由將溶絲單元204與感測放大器2〇2置於此組態下，讀取程序與編 ，序可使關-通路。此處也將不再需要運賴傳統讀取程序中用以切 ^取通路之輸出選擇元件。由於可藉選擇㈣選取特定之電麟，因此 簡化了於料陣列中選取溶絲單元之電路(本部分將於第Μ目中詳細說 明）。此方式去除了傳統電路中用來選擇特定溶絲單元之多工器。由於不需 用到此等額外之70件，因而可提升讀取通路之制錄度。此域亦使讀 取動作與編程動作運用相同之解碼_巾未顯示），因此更進_步簡化了電 路。 _ 值得注意的是，於溶絲模組204中只有繪出單-溶絲單元，以說明如 何感測例如電_細之電_。_模組旭可為包含複數溶絲單元之 溶絲陣列’而不需運賴外之多工器，因為可藉由選取選擇元件以指定特 疋之電熔絲。本組態之細節亦將於下述詳細討論。 第3A圖所繪為本發明運用之感測放大器3〇〇之實施例。pM〇s元件 302、參考電阻304、以及經由電壓源VDDQ連接之溶絲陣列共同形成一分 ___________________-MtiMvdtage &videt 阻值以決定所輸出電壓之邏輯狀態。 — 〜〜 執行項取程序時，首先施加邏輯高電壓於讀取致能線奶。反向後之電
0503-A31647TWF 8 1273249 壓將導通PMOS元件302並導通通路閘306。此時節點308之電壓將為參 考電阻304與由熔絲陣列中選取之電熔絲的分壓。pM〇s元件3〇2以及包 含於該電溶絲之溶絲單元中的選擇元件(圖中未繪出），兩者之阻抗極低而可 以略去不計。節點308上之電壓將由反向器31〇反轉，此時由於讀取致能 線RD上之南電壓導通了通路閘3〇6，反轉後之電壓將可輸入由反向器312 與314形成之鎖存器(丨atch)中。鎖存器中的電壓信號將由反向器316反轉後 以邏輯高低電壓型態作為感測放大器3〇〇之輸出。 第3B圖為本發明所運用之感測放大器的另一實施例。感測放大器318 • 包括PM〇S元件320、NM〇S元件322、參考電阻324，三者共同形成一偏 壓電路。NMOS元件326之源極連接至熔絲單元，其中包含將被讀取之電 溶絲。 當感測放大裔318對所選取之電溶絲(圖中未繪出)與參考電阻324之電 阻值進打比較，以決定讀取程序所欲輸出之邏輯電壓狀態時，必須施加邏 輯低電壓於讀取致能線RDB之上。此時PMOS元件320與328被導通，因 而讓電壓源經過負載電阻330與332以導通NMOS元件322與326。此外， PMOS το件320、NM〇s元件322、參考電阻324形成-偏塵電路。由於 NM〇S元件322之閘極連接至NM〇S元件326之閘極，NM〇s元件326可 維持工作於飽和區卜伽瓜^⑽比每如^這使得電熔絲與參考電阻^^之任何 電阻值差異被放大於輸出節點334。由於讀取致能線rdb上存在邏輯低電 壓，因此NMOS元件336被關閉，以便讓輸出節點334上的放大信號經由 反向器338輸出。 當讀取致能線RDB上存在邏輯高電壓而使感測放大器318失效時， PMOS元件320與328將關，因此電壓源VDDQ無法連接至感測放大器 ——.―318^日㈣0SM336將被導通並接地，因此輸出節^ 值得注意的是負載電阻330與332主要功用在於增進對電壓之追蹤， 而PMOS元件320與328之主要功用則在於切斷電源。因此負載電阻33〇 0503-A31647TWF 9 1273249 與332於電路中是非必要的。此外，pm〇s元件320、NMOS元件322、來 考電阻324形成一偏壓電路。第3B圖中之感測放大器之增益或放大率(gain) 較第3A圖中之感測放大器為高。 第3C圖所顯示的為本發明所運用之感測放大器的另一實施例。感測放 大器340對於連接至元件342之源極的熔絲單元中所選取之電熔絲 的電阻值與參考電阻344進行比較以決定輸出邏輯電壓狀態。pM〇s元件 346被用作二極體以偏壓PM〇s元件348，以便讓pM〇s元件獨運作於 高輸出阻抗之飽和狀態。於讀取程序中，PM〇s元件35〇將被讀取字元線 鲁 RD上的高電壓所關閉，因而提供pM〇s元件3恥與3你之閘極一二極體偏 C電壓’因此讓PMOS元件346偏壓PMOS元件348，以使PMOS元件348 工作於飽和區。這讓電壓源到達醒⑽元件342與352之閘極，因此將該 兩元件‘通。NMOS元件342將維持於飽和區，以便讓熔絲與參考電阻344 之任何電阻值差異輸出至節點354，此時舰〇§元件356於讀取程序進行 中被關閉。
第4A圖所示為本發明實施例之監測熔絲陣列4〇2中至少一熔絲單元的 電溶絲電阻值之電路4GG。溶絲陣列4G2經由電壓源VDDQ連接至感測放 大器4〇4。如第4八@中所示，溶絲陣列4〇2包含複數之熔絲單元，各溶絲 單元皆包括電_ 406與選擇元件4〇8。感測放大器概藉著比較電溶絲與 蒼考電阻410之電阻值，以讀取所選取之電輯。解碼器412於讀取及編 程程序中控制該等選擇元件。 當需要讀取電賴概時，解碼器412將藉著發送信號至選擇元件规 以協助找出包含該電賴條之特定溶絲單元。之後感測放大器侧將比 較電溶絲.與參考電阻之電阻值，並輸出比較之結果。 示6^ 土?1明另一實施例之監測至少-溶絲陣列中之 少-溶絲單元的電熔絲電阻值之電路414。大型:驟車列獅料 組心价创’其中各熔絲組連接至其本身專屬之包含於感測放大器
0503-A31647TWF 1273249 的電流反射鏡元件(senseamplifiermirr〇rdevice)。由於大型熔絲陣列被細分 為二個熔絲組，可降低三分之二的前述漏電流問題。經由熔絲組選擇線 bank—selO、bank—sell、bank—sel2，可分別藉由nm〇S元件構成的熔絲組選 擇το件422、424、426以選取所欲指定之熔絲組。之後將圖中未繪出的選 擇h號傳送至各選擇元件以決定所欲讀取或編程之某特定電熔絲。 舉例來說，若需要讀取熔絲單元429中的電熔絲428，首先必須藉由在 熔絲組選擇線bank一selO施以高邏輯電壓，以導通nmos元件422而選擇 熔絲組416。接著由未繪出之某信號選取選擇元件43〇。這使電熔絲幻8可 • 直接連至感測放大器433之NMOS元件432的源極，其中感測放大器433 包括PMOS元件434、440以及NMOS元件432、436。由第4B圖中可見， 各熔絲組均配置一如433之感測放大器，因此寄生電阻僅限於該等選擇元 件中之電阻。此外，由於高電㈣點VDDQ與感測放大關微相隔離，因 此t»賣取速度與編程讀取週轉速度印㈣)將相當高。 此外所有熔絲組可共用一感測放大器，而不用分割為複數之模組。 PMOS兀件434、NM〇S元件436、參考電阻438共同形成一偏壓電路。 由於NMOS元件436之閘極與NMOS元件432之閘極相連，NM0S元件 ^ 432可保持工作於飽和區中，因此讓熔絲端與參考電阻438之電阻差經放大 後由輸出郎點442輸出，以產生高電壓增益。 感測放大器之輸出電壓為：
Vout = Ibias * (Rref- Rfuse) (gm * Ro ) 其中Ibias為偏壓電流，Rref為參考電阻438之電阻值，RfUse為所讀 取之溶、、糸的電阻值’ gm為]sjm〇S元件436之互導(trans- conductance)，R〇 為PMOS元件434與NMOS元件436並聯之輸出阻抗。 _______為熟項技術者可明瞭的是，感測放大器202與參考電阻206之组 ------------------------------- ^ 、、- 合可置換為感測放大器300、318、340中任一者。同樣地，感測放大器404 與參考電阻410之組合可置換為感測放大器3〇〇、318、34〇中任一者，而
0503-A31647TWF 11 1273249 -f測放大器433與參考電阻438之組合可置換為感測放大器、318、34〇 中任一者。 、另/卜必^意岐於—般編絲序巾，做-瓣雜選料件為導 通狀而於頃取程序中僅有一個溶絲組選擇元件為關閉狀態。然而，若 Βθ μ ±^} t resistance monitoring process)Bf ^ 絲組選擇树均為導通狀態以對騎、電阻進行監測。此程序可被稱為溶絲 陣列測試模式。 、本發明提供—㈣轉後監繼絲電阻值之綠，而不調外之焊墊 或·、。感測放大器可比較選取之電_與參考電阻之電阻值。藉著選取 、（之l擇元件’可於大n絲矩陣找出特定之m因而可以運用單 :感測放大器監測大量之電賴。本發明亦介紹數種不随式之感測放大 為以提供不同之輸出型態。 _上述說明書中提供許多實施例以完成本發明之不同功能。此處亦提出 以牛與程序之特定實施例以說明本發明。這些當然只是說明狀實施例， 而非用以限制本發明之範圍。 雖’、、沐$明以-至數個特定齡]說明，然而其保護範圍並非僅限於文 所域者，此乃因為凡是不違背本發明精神之修改與結構上之改變，此 等修改仍然屬於本發明之保護範圍。本發明之範圍依據下述權利申請範圍 而定義。 0503-A31647TWF 12 1273249 【圖式簡單說明】 ^ 1圖為|£測電溶絲的電阻之傳統電路。 第/圖為本發明實施例之監測電_的電阻之電路。 式實關。'帛SB目第3C圖分別為運用於本發明之感測放大器的各 阻之魏。圖為本餐明另—貫施例之監測至少—觸單元中之魏絲的電 弟犯圖為本發明又另一實施例之監測至少一脚車列中的至少一溶 、、、糸早70中之電熔絲的電阻之電路。 【主要元件符號說明】 100〜k測電熔絲電阻值之傳統電路；102〜熔絲單元； 1〇6〜選擇元件； 110〜感測放大器； Π4〜參考電阻； 200〜監測電熔絲電阻值的電路 204〜溶絲模組； 208〜電熔絲； 212〜電壓源節點； 104〜電溶絲； 108〜輸出選擇元件； 112〜節點； 116〜輸出致能元件； 202〜感測放大器； 206〜參考電阻； 210〜選擇元件； 300'318、340〜感測放大器； 302、320、328、346、348、350〜PMOS 元件； 304、324、344〜參考電阻； 306〜通路閘； 308〜節點； 310、312、314、316、338〜反向器 322、326、336、342、352、356〜NMOS 元件； 330 > 332^| ~ 334^354^* - 400、414〜監測電熔絲電阻值的電路；402〜溶絲陣列； 13
0503-A31647TWF 1273249 404、433〜感測放大器； 406、428〜電熔絲； 408、430〜選擇元件； 410、438〜參考電阻； 412〜解碼器； 416、418、420〜熔絲組； 422、424、426〜熔絲組選擇元件(NMOS元件）； 429〜溶絲單元； 432、436〜NMOS元件； 434、440〜PMOS元件； 442〜輸出節點。
0503-A31647TWF 14
Claims (1)
1273249 十、申請專利範圍： 1·一種監測電熔絲電阻之系統，包括： 至少一非刷新型(non-regenerative)感測放大器； 包括至少一溶絲單元，該溶絲 至少一熔絲模組， 大态之第一端點；以及 單元輕接至該感測放 參考電阻，耦接至該感測放大器之第二端點； 源節點進行監 其中系統對於介於該熔絲模組與該感測放大器間之電壓 測以得到該溶絲單元之電阻值。 該熔絲單元包 2·如申請專利範圍第1項之監測電熔絲電阻之系統，其中 括麵接至電溶絲之選擇元件。 其中該熔絲模組更 選取一特定熔絲單 3·如申請專利範圍第1項之監測電溶絲電阻之系統， 包括複數之熔絲單元以及用以由該等複數之熔絲單元中 元之解碼器。 勺括=範圍第1項之監測電麟電阻之系統，其中該_模組更 u括複數之絲組，該等溶絲組中包含複數之溶絲單元。 5·如申請專利細第4項之監測電麟電阻之系統， 絲組共用該制放大ϋ。 、“Lt之溶 6·如申請專利範圍第4項之監測電_電阻之系統，其巾 絲組中的每一熔絲阻耦接至不同的感測放大器。 X、後之熔 7.如申請專利範圍第丨項之監測電·電阻之系統，其中該 更包括-分壓電路，於該分壓電路中該電壓源節點為介於鮮考ς 熔絲模組中間之點。 / ^丨且興該 8.如申請專纖圍第丨項之朗総轉故线 更包括-偏壓電路，將至少- MOS電晶體與該參考電阻串聯^ 絲模組與該參考電阻所相差之電阻值產生輸出信號。〜-- -w Λ以、谷 其中該該電壓源節 9·如申請專利範圍第1項之監測電熔絲電阻之系統 0503-A31647TWF 15 1273249 點之電壓於進行編程程序時約為2.5至3.0V，而於進行棘程序時被内部 電路钳制至小於IV之範圍。 10·如申請專利範圍第i項之監測電熔絲電阻之系統，更包括—電壓供 應電路’輕接至該熔絲模組之-至數個周邊電路，用以於進行編程程序時 提供較R工作電壓細，而概轉序雜供概之工作電壓範圍。 11·一種監測電熔絲電阻之系統，包括： 溶絲模組，包括複數之熔絲組，該等熔絲組中包含複數之溶絲單元； 至少一非刷新型感測放大器，搞接至該溶絲模組； • 參考電阻，搞接至該感測放大器；以及 熔絲組選擇線路(bank select control)，肋選取經由電壓源節點輕接至 該感測放大器之溶絲組； 其中系統對於該電壓源節點進行監顺得職騎、單元之電阻值。 泛如申請專利細第1丨項之監測電簡電阻之系統，其中該溶絲模組 更包括解碼器，用以由該等複數之熔絲單元中選取一特定熔絲單元。 13.如申請專利細帛η項之監測電溶絲電p且之系統其中該等複數之 溶絲組中的每一溶絲阻|馬接至不同的感測放大器。 鲁 14.如中請相綱第n項之制銳絲電阻之镇，其中該感測放大 器更包括-分壓電路，於該分壓電路中該電壓源節點為介於該參考電阻與 該溶絲模組中間之點。 15.如申請專利個第11項之監測電麟電阻之系統，其中該感測放大 器更包括-偏壓電路’將至少-MOS電晶體與該參考電阻串聯，並根據該 熔絲模組與該參考電阻所相差之電阻值產生輸出信號。 16·如申請專利範圍第11項之監測電熔絲電阻之系統，更包括一電壓供 …應電路，耦接至該熔絲模組之一至數個周邊電路，用以於進行讀取時 提供工作電壓。 17·—種監測電熔絲電阻之系統，包括： 0503-A31647TWF 16 1273249 熔絲模組，包括複數之熔絲組，該等熔絲組中包含複數之熔絲單元； 至少一非刷新型感測放大器，耦接至該等複數之熔絲組中之每一溶絲 組； 參考電阻，耦接至該感測放大器； 熔絲組選擇線路(bank select control)，用以選取經由電壓源節點耦接至 該感測放大器之_組，其中系統對於該電壓源節點進行監測以得到該溶 絲單元之電阻值；以及 μ
電壓供應電路，祕至—至數健麟翠元之着树，肋於進^ 編程程序時提供第-龍細讀雜職組運作，而於進行 提供較該第一電壓範圍為低之第二電壓範圍； 可 其中該電壓源節點之電壓於進行讀取程序時被鉗制至小於 圍，而該弟二電壓範圍高於IV。 、 乾 18·如申請專利範圍第17項之監測電熔絲電阻 器更包括-分壓電路，於該分壓電財該電壓源節點為介==== 該熔絲模組中間之點。 勺亥苓考電阻與 19·如申請專利範圍第17項之監測電溶絲電 器更包括-偏壓電路，將至少—腦電晶體與該參考電^該感測放大 溶絲模组與該參考電崎相差之電喊赶輸itj錢。『並根據該 0503-A31647TWF 17
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US56921504P | 2004-05-07 | 2004-05-07 | |
| US11/117,580 US7145346B2 (en) | 2004-05-07 | 2005-04-28 | On-chip resistance monitor and diagnoses for electrical fuses |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200606438A TW200606438A (en) | 2006-02-16 |
| TWI273249B true TWI273249B (en) | 2007-02-11 |
Family
ID=35349527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW094114691A TWI273249B (en) | 2004-05-07 | 2005-05-06 | On-chip resistance monitor and diagnoses for electrical fuses |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US20050254189A1 (zh) |
| CN (1) | CN100368814C (zh) |
| TW (1) | TWI273249B (zh) |
Families Citing this family (51)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7321501B2 (en) * | 2005-06-09 | 2008-01-22 | United Microelectronics Corp. | Method for trimming programmable resistor to predetermined resistance |
| US7238969B2 (en) * | 2005-06-14 | 2007-07-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor layout structure for ESD protection circuits |
| US7838937B1 (en) * | 2005-09-23 | 2010-11-23 | Cypress Semiconductor Corporation | Circuits providing ESD protection to high voltage laterally diffused metal oxide semiconductor (LDMOS) transistors |
| US7335955B2 (en) * | 2005-12-14 | 2008-02-26 | Freescale Semiconductor, Inc. | ESD protection for passive integrated devices |
| US7254078B1 (en) * | 2006-02-22 | 2007-08-07 | International Business Machines Corporation | System and method for increasing reliability of electrical fuse programming |
| US7768068B1 (en) | 2006-06-05 | 2010-08-03 | Cypress Semiconductor Corporation | Drain extended MOS transistor with increased breakdown voltage |
| US7667241B1 (en) | 2006-09-26 | 2010-02-23 | Cypress Semiconductor Corporation | Electrostatic discharge protection device |
| TWI368980B (en) * | 2006-10-13 | 2012-07-21 | Macronix Int Co Ltd | Electrostatic discharge device for pad and method and structure thereof |
| US7723820B2 (en) * | 2006-12-28 | 2010-05-25 | International Business Machines Corporation | Transistor based antifuse with integrated heating element |
| US7714326B2 (en) * | 2007-03-07 | 2010-05-11 | International Business Machines Corporation | Electrical antifuse with integrated sensor |
| US7674691B2 (en) | 2007-03-07 | 2010-03-09 | International Business Machines Corporation | Method of manufacturing an electrical antifuse |
| US7851885B2 (en) * | 2007-03-07 | 2010-12-14 | International Business Machines Corporation | Methods and systems involving electrically programmable fuses |
| US7732893B2 (en) * | 2007-03-07 | 2010-06-08 | International Business Machines Corporation | Electrical fuse structure for higher post-programming resistance |
| US20080218247A1 (en) * | 2007-03-07 | 2008-09-11 | International Business Machines Corporation | Method for automatically adjusting electrical fuse programming voltage |
| US7888771B1 (en) | 2007-05-02 | 2011-02-15 | Xilinx, Inc. | E-fuse with scalable filament link |
| US8737027B1 (en) | 2007-07-27 | 2014-05-27 | Cypress Semiconductor Corporation | ESD protection device with charge collections regions |
| US7742352B1 (en) | 2007-10-30 | 2010-06-22 | Silicon Laboratories Inc. | Variable sense level for fuse-based non-volatile memory |
| US7960985B2 (en) * | 2008-01-25 | 2011-06-14 | Hewlett-Packard Development Company, L.P. | Identification of integrated circuit |
| US8564023B2 (en) * | 2008-03-06 | 2013-10-22 | Xilinx, Inc. | Integrated circuit with MOSFET fuse element |
| US7923811B1 (en) | 2008-03-06 | 2011-04-12 | Xilinx, Inc. | Electronic fuse cell with enhanced thermal gradient |
| US7852686B2 (en) * | 2008-04-03 | 2010-12-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Circuit and method for a sense amplifier with instantaneous pull up/pull down sensing |
| US8283727B1 (en) | 2008-05-02 | 2012-10-09 | Cypress Semiconductor Corporation | Circuit with electrostatic discharge protection |
| US8143673B1 (en) | 2008-05-02 | 2012-03-27 | Cypress Semiconductor Corporation | Circuit with electrostatic discharge protection |
| US8198651B2 (en) | 2008-10-13 | 2012-06-12 | Infineon Technologies Ag | Electro static discharge protection device |
| US8395923B2 (en) * | 2008-12-30 | 2013-03-12 | Intel Corporation | Antifuse programmable memory array |
| US8432759B2 (en) * | 2009-06-30 | 2013-04-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Measuring electrical resistance |
| US7932738B1 (en) * | 2010-05-07 | 2011-04-26 | Power Integrations, Inc. | Method and apparatus for reading a programmable anti-fuse element in a high-voltage integrated circuit |
| US8736278B2 (en) * | 2011-07-29 | 2014-05-27 | Tessera Inc. | System and method for testing fuse blow reliability for integrated circuits |
| KR102133356B1 (ko) * | 2014-02-24 | 2020-07-13 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 동작방법 |
| CN105762137B (zh) | 2014-12-15 | 2020-09-08 | 联华电子股份有限公司 | 熔丝结构以及其监控方式 |
| CN104538056A (zh) * | 2015-01-05 | 2015-04-22 | 武汉新芯集成电路制造有限公司 | 一种电熔丝感应放大器 |
| CN104901266B (zh) * | 2015-05-06 | 2018-01-19 | 深圳市明微电子股份有限公司 | 保险丝修调电路 |
| US9666305B1 (en) | 2015-12-09 | 2017-05-30 | International Business Machines Corporation | System for testing charge trap memory cells |
| CN106960688B (zh) * | 2016-01-11 | 2020-08-07 | 中芯国际集成电路制造(上海)有限公司 | 电熔丝位单元阵列中电熔丝的缺陷检测方法及电路 |
| CN105702674B (zh) * | 2016-03-18 | 2019-01-04 | 江苏艾伦摩尔微电子科技有限公司 | 一种静电放电防护装置 |
| CN106771612B (zh) * | 2016-11-23 | 2019-07-23 | 上海华力微电子有限公司 | 一种基于理想电阻的可熔断电阻验证系统及方法 |
| US10288665B2 (en) * | 2016-12-12 | 2019-05-14 | Lg Chem, Ltd. | Vehicle having a diagnostic system for an electrical fuse |
| US10276239B2 (en) * | 2017-04-27 | 2019-04-30 | Ememory Technology Inc. | Memory cell and associated array structure |
| EP3404428B1 (en) * | 2017-05-17 | 2019-09-18 | ams AG | Circuit arrangement and method for resistance measurement |
| US10840049B2 (en) * | 2017-07-18 | 2020-11-17 | Skyworks Solutions, Inc. | Circuits, devices and methods for programming a fuse |
| CN108320007A (zh) * | 2018-02-06 | 2018-07-24 | 常州印刷电子产业研究院有限公司 | 防伪标签及其控制方法 |
| US11302383B2 (en) | 2018-12-10 | 2022-04-12 | Etron Technology, Inc. | Dynamic memory with sustainable storage architecture |
| US12068020B2 (en) | 2018-12-10 | 2024-08-20 | Etron Technology, Inc. | Dynamic memory with sustainable storage architecture and clean up circuit |
| US11798613B2 (en) | 2018-12-10 | 2023-10-24 | Etron Technology, Inc. | Dynamic memory with long retention time |
| CN111025197A (zh) * | 2019-12-23 | 2020-04-17 | 杭州广立微电子有限公司 | 一种E-fuse熔断特性的测试电路及测试方法 |
| CN114981671A (zh) | 2019-12-26 | 2022-08-30 | 苏州力特奥维斯保险丝有限公司 | 针对多输入的阶跃电压识别 |
| CN114649042B (zh) * | 2020-12-18 | 2024-08-30 | 圣邦微电子（北京）股份有限公司 | 用于差分型otp存储器的读取电路 |
| US11906560B2 (en) * | 2021-12-08 | 2024-02-20 | Nanya Technology Corporation | System and method of measuring fuse resistance and non-transitory computer readable medium |
| CN114498547B (zh) * | 2022-01-11 | 2024-06-18 | 深圳市有为信息技术发展有限公司 | 可配置的can终端电阻匹配电路 |
| CN116486875A (zh) * | 2022-01-17 | 2023-07-25 | 长鑫存储技术有限公司 | 反熔丝存储器 |
| CN117590296B (zh) * | 2024-01-11 | 2024-05-14 | 杭州广立微电子股份有限公司 | 一种E-fuse熔断特性的测试电路、方法和系统 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5635854A (en) * | 1994-05-24 | 1997-06-03 | Philips Electronics North America Corporation | Programmable logic integrated circuit including verify circuitry for classifying fuse link states as validly closed, validly open or invalid |
| US5959445A (en) * | 1995-09-29 | 1999-09-28 | Intel Corporation | Static, high-sensitivity, fuse-based storage cell |
| US5731733A (en) * | 1995-09-29 | 1998-03-24 | Intel Corporation | Static, low current sensing circuit for sensing the state of a fuse device |
| US5991220A (en) * | 1998-03-09 | 1999-11-23 | Lucent Technologies, Inc. | Software programmable write-once fuse memory |
| US6066879A (en) * | 1999-05-03 | 2000-05-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Combined NMOS and SCR ESD protection device |
| US6492208B1 (en) * | 2000-09-28 | 2002-12-10 | Taiwan Semiconductor Manufacturing Company | Embedded SCR protection device for output and input pad |
| US6541983B2 (en) * | 2001-05-10 | 2003-04-01 | Koninklijke Philips Electronics N.V. | Method for measuring fuse resistance in a fuse array |
| US6903598B2 (en) * | 2002-05-24 | 2005-06-07 | Intel Corporation | Static, low-voltage fuse-based cell with high-voltage programming |
-
2005
- 2005-03-28 US US11/091,131 patent/US20050254189A1/en not_active Abandoned
- 2005-04-28 US US11/117,580 patent/US7145346B2/en not_active Expired - Fee Related
- 2005-05-06 TW TW094114691A patent/TWI273249B/zh not_active IP Right Cessation
- 2005-05-08 CN CNB2005100683396A patent/CN100368814C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20050247997A1 (en) | 2005-11-10 |
| TW200606438A (en) | 2006-02-16 |
| US20050254189A1 (en) | 2005-11-17 |
| CN1696715A (zh) | 2005-11-16 |
| US7145346B2 (en) | 2006-12-05 |
| CN100368814C (zh) | 2008-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI273249B (en) | On-chip resistance monitor and diagnoses for electrical fuses | |
| KR100591026B1 (ko) | 퓨즈 검출 회로를 갖는 집적 회로 메모리 | |
| JP2821411B2 (ja) | 半導体メモリ素子 | |
| US8380768B2 (en) | Random number generator | |
| US7724600B1 (en) | Electronic fuse programming current generator with on-chip reference | |
| US7911820B2 (en) | Regulating electrical fuse programming current | |
| JP3515556B2 (ja) | プログラマブル素子、プログラマブル回路及び半導体装置 | |
| US6400632B1 (en) | Semiconductor device including a fuse circuit in which the electric current is cut off after blowing so as to prevent voltage fall | |
| JP4999017B2 (ja) | 複数の論理素子を含むワンタイムプログラマブルロジックビット | |
| KR910001533B1 (ko) | 휴즈회로와 그내의 휴즈상태 검출회로를 갖는 반도체장치 | |
| JP4886353B2 (ja) | 抵抗変化型ヒューズ回路 | |
| US8305822B2 (en) | Fuse circuit and semiconductor memory device including the same | |
| KR100949264B1 (ko) | 반도체 소자의 모니터링 회로 | |
| KR100426909B1 (ko) | 반도체 장치 | |
| US7924646B2 (en) | Fuse monitoring circuit for semiconductor memory device | |
| US6570806B2 (en) | System and method for improving DRAM single cell fail fixability and flexibility repair at module level and universal laser fuse/anti-fuse latch therefor | |
| JP2006012211A (ja) | 半導体集積回路 | |
| JPH05299606A (ja) | 半導体メモリ装置及びそのビット線の短絡救済方法 | |
| US4806793A (en) | Signature circuit responsive to an input signal | |
| US7394713B2 (en) | Fuse memory cell with improved protection against unauthorized access | |
| US20060244510A1 (en) | E-fuse circuit using leakage current path of transistor | |
| JPH0638320B2 (ja) | メモリ回路 | |
| US6606264B2 (en) | Programmable circuit and its method of operation | |
| JP3642555B2 (ja) | 半導体装置及びそのテスト方法 | |
| US6381115B1 (en) | Redundant electric fuses |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |