CN1479448A

CN1479448A - 半导体器件

Info

Publication number: CN1479448A
Application number: CNA031107079A
Authority: CN
Inventors: ��ñ��ǎ�; 川久保智広
Original assignee: Fujitsu Ltd
Current assignee: Socionext Inc
Priority date: 2002-08-28
Filing date: 2003-04-11
Publication date: 2004-03-03
Anticipated expiration: 2023-04-11
Also published as: CN1212705C; KR20040019861A; TW589789B; KR100891909B1; US6809565B2; JP4021283B2; US20040041602A1; TW200403925A; JP2004088639A

Abstract

半导体器件一种具有初始化功能的半导体器件。启动信号产生电路根据输入电源电压输出对该内部电路进行初始化的启动信号。锁存电路保持和输出该启动信号。切断电路在该启动信号被输出时，切断输入到该启动信号产生电路的电源电压。也就是说，根据该电源电压的启动信号输出由该该锁存电路所保持，并且输入到该启动信号产生电路的电源电压被切断。结果功耗减小。

Description

半导体器件

技术领域

本发明涉及一种半导体器件，特别涉及一种输出启动信号以对内部电路进行初始化的半导体器件。

背景技术

在半导体器件中的内部电路必须在启动时被初始化，以避免在半导体器件被启动之后内部电路的不确定状态。半导体器件在启动时通过一个内部启动电路来输出启动信号，以对其内部电路进行复位(参见日本专利公开No.2002-124861，第二页，图9)。

图7为示出在常规半导体器件中的启动电路的示意图。图7中所示的启动电路形成在半导体器件中，并且通过启动信号对内部电路进行初始化。该启动电路包括晶体管Q9-Q11、反相器电路Z11和Z12以及电阻器R5-R7。

电阻器R5和R6串联在电源VDD和电源VDD的“地”之间。

晶体管Q5是一个n沟道MOS晶体管。晶体管Q9的栅极连接到电阻器R5和R6的连接点。晶体管Q9的源极连接到电源VDD的“地”。晶体管Q9的漏极通过电阻器R7连接到电源VDD。

晶体管Q10为p沟道MOS晶体管。晶体管Q11为n沟道MOS晶体管。晶体管Q10和Q11的栅极相互连接，并且连接到晶体管Q9的漏极。晶体管Q10的源极连接到电源VDD。晶体管Q10的漏极连接到晶体管Q11的漏极。晶体管Q11的源极连接到电源VDD的“地”。

反相器电路Z11连接到晶体管Q10和Q11的漏极。反相器电路Z12的输入端连接到反相器电路Z11的输出端。每个反相器电路Z11和Z12对输入信号进行反相并输出。

现在，将描述启动电路的操作。

当把电能施加到半导体器件上时，电源VDD的电压升高，并且在电阻器R5和R6的连接点处的电压升高。在电阻器R5和R6的连接点处的电压升高到晶体管Q9的阈值电压之前，晶体管Q9的源-漏区处于截止状态。因此，电源VDD的电压(“H”状态)被输入到晶体管Q10和Q11的栅极，并且仅仅晶体管Q11的源-漏区进入导通状态。电源VDD的“地”的电压(“L”状态)被通过晶体管Q11输入到反相器电路Z11。反相器电路Z11把处于“L”状态的信号反相，并且输出处于“H”状态的信号。反相器电路Z12输出处于“L”状态的信号sttx。

当在电阻器R5和R6的连接点处的电压升高到晶体管Q9的阈值电压时(当电源VDD的电压升高到内部电路可以执行正常操作的电压时)，晶体管Q9的源-漏区进入导通状态。因此，电源VDD的“地”的电压(“L”状态)被输入到晶体管Q10和Q11的栅极，并且仅仅晶体管Q10的源-漏区进入导通状态。电源VDD的电压(“H”状态)被通过晶体管Q10输入到反相器电路Z11。反相器电路Z11把“H”状态的信号反相，并且输出“L”状态的信号。反相器电路Z12输出“H”状态的启动信号sttx。当在启动信号sttx从“L”状态升高到“H”状态时，半导体器件中的内部电路的初始化结束。

如上文所述，当电源VDD的电压升高到预定电压时，从图7中所示的启动电路输出的启动信号sttx从“L”状态升高到“H”状态。在半导体器件中的内部电路被初始化然后执行正常操作。

顺便提及，对于功耗较低的半导体器件，电流必须减小几毫安。

但是，对于常规的半导体器件，即使在内部电路的初始化之后的正常操作时间中，电源VDD的电压被提供到启动电路，并且电流流过电阻器R5至R7。结果消耗功率。

发明内容

本发明是在上述背景情况的基础上做出的。本发明的一个目的是提供一种半导体器件，其切断在正常操作时输入到启动电路的电源电压，以减小功耗。

为了实现上述目的，其用一种对内部电路进行初始化的半导体器件。该半导体器件包括：启动信号产生电路，用于根据输入电源电压输出对内部电路进行初始化的启动信号；锁存电路，用于保持和输出启动信号；以及切断电路，用于在启动信号被输出时切断输入到启动信号产生电路的电源电压。

从下文结合示出本发明的优选实施例的附图的描述中，本发明的上述和其它目的、特点和优点将变得更加清楚。

附图说明

图1为用于描述本发明的原理的示意图；

图2为根据本发明第一实施例的半导体器件的方框图；

图3为示出在图2中所示的半导体器件的启动电路的示意图；

图4为示出在电源电压、分压和启动信号之间的关系的示意图，图4(a)为示出电源电压和分压的示意图，图4(b)为示出启动信号的示意图。

图5为示出在根据本发明第二实施例的半导体器件中的启动信号的示意图；

图6为示出在图5中的启动电路的时序的示意图，(a)至(f)示出在该启动电路中的不同部分中的电压波形。

图7为示出在常规半导体器件中的启动电路的示意图。

具体实施方式

下面将参照附图描述本发明的实施例。

图1为用于说明本发明的原理的示意图。如图1中所示，半导体器件包括一个启动信号产生电路1、锁存电路2和切断电路3。

电源VDD的电压被输入到启动信号产生电路1。启动信号产生电路1根据电源VDD的电压输出一个启动信号sttx，用于对内部电路进行初始化。例如，当电能被施加到电源VDD时，电源VDD的电压升高。当电源VDD的电压升高到在半导体器件中的内部电路可以执行正常操作的电压时，启动信号产生电路1输出一个启动信号sttx。

锁存电路2保持和输出从该启动信号产生电路1输出的启动信号sttx。

当启动信号sttx从启动信号产生电路1输出时(当从启动信号产生电路1输出的启动信号sttx被锁存电路2所保持时)，切断电路3切断输入到启动信号产生电路1的电源VDD的电压。

现在将描述在图1中执行的操作。

假设电能被施加到电源VDD，并且电源VDD的电压升高。当输入到启动信号产生电路1的电源VDD的电压升高到在半导体器件中的内部电路可以执行正常操作的电压时，启动信号产生电路1输出一个启动信号sttx。

锁存电路2保持并输出从启动信号产生电路1输出的启动信号sttx。

当启动信号sttx被从锁存电路2输出时，切断电路3切断输入到启动信号产生电路1的电源VDD的电压。即使输入到启动信号产生电路1的电源VDD的电压被切断电路3所切断，由于启动信号sttx被锁存电路2所保持，因此它不会变得不稳定。

如上文所述，当电源VDD的电压升高到内部电路可以执行正常操作的电压，启动信号产生电路1输出启动信号sttx，并且锁存电路2保持并输出该启动信号sttx。然后，切断电路3切断输入到启动信号产生电路1的电源VDD的电压。这减小半导体器件的功耗。

现在将描述本发明的第一实施例。

图2为根据本发明第一实施例的半导体器件的方框图。如图2中所示，一种半导体器件包括启动电路11、电源电路12a、12b、...、存储单元13和复位电路14。

被提供到半导体器件的电源VDD的电压被输入到启动电路11。当电源VDD的电压升高到电源电路12a、12b、...可以执行正常操作的电压时，启动电路11输出用于对电源电路12a、12b、...进行初始化的启动信号sttx。也就是说，启动电路11在电能被施加到电源VDD时对电源电路12a、12b、...的不确定状态进行初始化。

电源电路12a被从启动电路11输出的启动信号sttx所初始化。电源VDD的电压被输出到电源电路12a。电源电路12a产生内部电压VA，并且把其输出到存储单元13。

电源电路12b被从启动电路11输出的启动信号sttx所初始化。电源VDD的电压被输入到电源电路12b。电源电路12b产生一个内部电压VB，并且把其输出到复位电路14。

复位电路14由来自电源电路12b的电压VB所操作。复位电路14输出一个输入信号，用于对存储单元13进行复位。

图3为示出图2中所示的半导体器件中的启动电路的示意图。图3中所示的启动电路11包括晶体管Q1至Q5、反相器电路Z1至Z4、电阻器R1至R3和电容器C1。当电源VDD的电压升高到电源电路12a、12b、...可以执行正常操作的电压时，启动电路11输出用于对电源电路12a、12b、...进行初始化的启动信号sttx。

晶体管Q1为p沟道MOS晶体管。晶体管Q1的源极和漏极分别连接到电源VDD和电阻器R1。晶体管Q1的栅极连接到反相器电路Z4的输出端。

电阻器R1和R2相串联。电阻器R1的一端连接到晶体管Q1的漏极。电阻器R2的一端连接到电源VDD的“地”。

晶体管Q2为n沟道MOS晶体管。晶体管Q2的棚极连接到电阻器R1和R2的连接点。晶体管Q2的源极连接到电源VDD的“地”。电阻器R2的漏极连接到电阻器R3的一端。电阻器R3的另一端连接到电源VDD。

电阻器R3为p沟道MOS晶体管。晶体管Q4为n沟道MOS晶体管。晶体管Q3和Q4的栅极相互连接，并且连接到晶体管Q2的漏极。晶体管Q3的源极连接到电源VDD。晶体管Q3的漏极连接到晶体管Q4的漏极。晶体管Q4的源极连接到晶体管Q5的漏极。晶体管Q3和Q4构成一个反相器电路A1。

晶体管Q5为n沟道MOS晶体管。晶体管Q5的棚极连接到反相器电路Z1的输出端。晶体管Q5的源极连接到电源VDD的“地”。晶体管Q1的输入端连接到晶体管Q1的栅极。

反相器电路Z2的输入端连接到晶体管Q3和Q4的漏极。反相器电路Z2的输出端连接到反相器电路Z4的输入端。反相器电路Z3的输入端连接到反相器电路Z2的输出端。反相器电路Z3的输出端连接到反相器电路Z2的输入端。反相器电路Z2和Z3构成一个锁存电路A2。

电容器C1连接在把晶体管Q1的栅极和反相器电路Z4的输出端相连接的布线与电源VDD的“地”之间，从而在电能被施加到电源VDD时，晶体管Q1的栅极和反相器电路Z4的输出端的电压将与电源VDD的“地”的电压(“L”状态)相等。下文所述的两种方法之一被可以被用于取代连接电容器C1。一种方法是连接用于把晶体管Q1的栅极和反相器电路Z4的输出端置于“L”状态的箝位电路。另一种方法是使晶体管Q1的栅极与反相器电路Z4的输出端断开，以在电能被施加到电源VDD时把输入到该半导体器件的处于“L”状态的外部信号输入到晶体管Q1的栅极。

现在，将描述图3中所示的启动电路11的操作。

假设电能被施加到电源VDD。在此时，从反相器电路Z4输出的启动信号sttx处于“L”状态。处于“L”状态的一个停止信号stop被输入到晶体管Q1的栅极。处于“H”状态的一个停止信号stop被输入到晶体管Q1的栅极。处于“H”状态的停止信号stop被通过反相器电路Z1输入到晶体管Q5的栅极。结果，晶体管Q1的源-漏区进入导通状态，并且电源VDD的电压被串联的电阻器R1和R2所分压。处于电阻器R1和R2的连接点处的电压被输入到晶体管Q2的栅极。

当电源VDD的电压升高到电源电路12a、12b、...可以执行正常操作的电压时，电阻器R1和R2的数值被设置为使得R1和R2的连接点处的电压将达到晶体管Q2的阈值电压。

当电源VDD的电压升高并且在电阻器R1和R2的连接点处的电压到达晶体管Q2的阈值电压时，晶体管Q2的源-漏区进入导通状态。结果，晶体管Q2的漏极电压变为与电源VDD的“地”的电压相等。因此，电压VDD的“地”的电压，即处于“L”状态的信号，将被输入到反相器电路A1。

处于“H”状态的停止信号stop被通过反相器电路Z1输入到晶体管Q5，从而晶体管Q5的源-漏区处于导通状态，并且反相器电路A1处于工作状态。因此，反相器电路A1把“L”状态的输入信号反相，并且输出“H”状态的所产生信号。

锁存电路2把从反相器电路A1输出并且处于“H”状态的信号反相，保持所产生信号的“L”状态，并把其输出到反相器电路Z4。

反相器电路Z4把从锁存电路A2输出并处于“L”状态的信号反相，并且输出处于“H”状态的启动信号sttx。但是，反相器电路Z4把从锁存电路A2输出的处于“L”状态的信号反相所获得的信号输出到晶体管Q1和Q5作为处于“H”状态的停止信号stop。

启动信号sttx从“L”状态到“H”状态的转变使电源电路12a、12b、...被初始化。

处于“H”状态的停止信号stop把晶体管Q1的源-漏区置于截止状态。因此，电流不从电源VDD通过电阻器R1和R2流到地。处于“H”状态的停止信号stop还把晶体管Q5的源-漏区置于截止状态，并且停止反相器电路A1的操作。反相器电路A1的输出进入浮置状态，但是处于“H”状态的启动信号sttx被锁存电路A2所保持。

如上文所述，当电源VDD电压升高到电源电路12a、12b、...可以执行正常操作的电压时，启动电路11保持并输出启动信号sttx，并且通过晶体管Q1和Q5切断电源VDD的电压。结果，可以减小由半导体器件所消耗的电流量。

由启动信号sttx所初始化的电路不限于电源电路12a、12b、...。包含在该半导体器件中的其它内部电路可以被初始化。

图4为示出在电源电压、分压和启动之间的关系的示意图。图4(a)为示出电源电压和分压的示意图。图4(b)为示出启动信号的示意图。图4(a)中所示的波形B1和B2分别表示电源VDD的电压以及电阻器R1和R2的连接点处的电压的波形。图4(b)中所示的波形B3表示从反相器电路Z4输出的启动信号sttx。在电阻器R1和R2的阻值相同的情况下，获得表示在电阻器R1和R2的连接点处的电压的波形B2。

当电能被施加到电源VDD时，电源VDD的电压升高，如波形B1所示。电阻器R1和R2的阻值相同。相应地，如波形B2所示，在电阻器R1和R2的连接点处的电压为电源VDD的电压的一半，并且逐步升高。假设，晶体管Q2的阈值电压为v1。如波形B3所示，在时间t1时，启动信号sttx从“L”状态变为“H”状态。根据不断升高的电源VDD的电压，启动信号sttx的电压从时间t1到时间t2升高。

如上文所述，在电能被施加到电源VDD之后的时间t1，也就是说，当电源VDD的电压升高到半导体器件中的内部电路可以执行正常操作的电压时，启动信号sttx被施加到电源VDD。

现在，将描述本发明的第二实施例。

图5为示出在根据本发明第二实施例的半导体器件中的启动电路的示意图。对于根据图3中所示的本发明的第一实施例的启动电路，如果在所施加的电源VDD的电压中出现短暂的中断，则该短暂的中断不能够被检测，并且内部电路不能够被初始化。其原因是电源VDD的电压被晶体管Q1所切断。在根据本发明第二实施例的半导体器件中的启动电路包括一个检测电路，用于检测在所施加电源电压中出现短暂中断情况下的短暂中断，并且用于解除(release)电源电压的切断。与图3中所示的部件相同的在图5中所示的启动电路中的部件由相同的标号所表示，并且将省略对它们的描述。

图5中所示的启动电路21包括一个检测电路22，其由晶体管Q6至Q8、反相器电路Z6、电容器C2和电阻器R4所构成。另外，启动电路21包括图3中所示的启动电路11、NAND电路Z5、Z7和Z8、电容器C3、反相器电路Z9和Z10以及置位脉冲产生电路23。

首先描述检测电路22。

检测电路22检测在电源VDD的电压中的短暂中断(掉电)，并且输出一个信号，用于解除由启动电路11中的晶体管Q1和Q5对电源VDD的电压的输入的切断。

晶体管Q6为一个n沟道MOS晶体管。晶体管Q6的栅极和漏极被连接。也就是说，在晶体管Q6上执行二极管连接。晶体管Q6的栅极和漏极被连接到电源VPP。晶体管Q6的源极连接到电阻器R4。电源VPP是增加并输出电源VDD的电压的一个电压源。电源VPP的电压比电源VDD的电压更高。当在电源VDD的电压中出现短暂中断时，由于在半导体器件中的电容，电源VPP的电压将比电源VDD的电压更加缓慢地降低。

晶体管Q7为p沟道MOS晶体管。晶体管Q7的栅极连接到电源VDD。晶体管Q7的源极连接到电阻器R4。晶体管Q7的漏极连接到晶体管Q8的漏极。

晶体管Q8为n沟道MOS晶体管。晶体管Q8的栅极连接到电源VDD。晶体管Q8的源极连接到电源VDD的“地”。晶体管Q7和Q8构成一个反相器电路D1。

反相器电路Z6的输入端连接到晶体管Q7和Q8的漏极。反相器电路Z6的输出端连接到NAND电路Z8和Z5的输入端。

电容器C2的一端连接到电阻器R4，电容器C2的另一端连接到电源VPP的“地”。

现在，将描述检测电路22的操作。

假设电能已经被施加到电源VDD，并且半导体器件处于正常操作状态。电源VPP的电压由晶体管Q6的二极管特性所降低，并且被输入到晶体管Q7的源极。晶体管Q6被选择，或者执行晶体管Q6的多级连接，使得晶体管Q7的源极的电压将等于电源VDD的电压。结果，当半导体器件处于正常操作状态时，在晶体管Q7的源极和栅极之间没有电势差，并且晶体管Q7的源-漏区被置于截止状态。

电源VDD的电压被输入到晶体管Q8的栅极，并且晶体管Q8的源-漏区被置于导通状态。因此，在晶体管Q8的漏极产生电源VDD的“地”的电压。这意味着处于“L”状态的信号被输出。反相器电路Z6使处于“L”状态的信号反相，并且输出处于“H”状态的信号。

假设在所施加的电源VDD的电压中出现短暂中断。由于该半导体器件中的电容，电源VPP的电压比电源VDD的电压更加缓慢地降低。另外，由于电阻器R4和电容器C2，电源VPP的电压缓慢降低(CR低通滤波器)。

晶体管Q7的源极的电压缓慢降低。另一方面，由于该短暂中断，被输入电源VDD的电压的晶体管Q7的栅极的电压迅速下降。结果，晶体管Q7的源极和栅极之间的电势差加大，并且晶体管Q7的源-漏区进入导通状态。因此，在晶体管Q7的漏极产生电源VPP的电压，即处于“H”状态的信号，并且输入到反相器电路Z6。反相器电路Z6把处于“H”状态的信号反相，并且输出处于“L”状态的信号。

现在，将描述作为反相器电路D1的晶体管Q7和Q8，比电压VDD的电压更加缓慢地下降的电源VPP的电压被施加到反相器电路D1上，作为驱动电源。电源VDD的电压被输入到反相器电路D1，作为输入信号。根据电源VDD的电压(在正常工作时的电压或在短暂中断时的较低电压)，反相器电路D1输出处于“H”或“L”状态的信号。

如上文所述，检测电路22检测在电源VDD的电压中的短暂中断(掉电)，并且输出一个信号，用于解除由启动电路11中的晶体管Q1和Q5对从反相器电路Z6输入的电源VDD的电压的切断。

回到图5的描述，NAND电路Z5的输入端连接到启动电路11中的反相器电路Z4的输出端以及检测电路22中的反相器电路Z6的输出端。NAND电路Z5连接到置位脉冲产生电路23。NAND电路Z5输出一个置位信号setx。

当在电能被施加或短暂中断之后电源VDD的电压升高时，置位信号setx进入“L”状态。然后，置位脉冲产生电路23在预定的时间段内保持置位信号setx的“L”状态，并且输出“H”状态的置位脉冲信号setpx。

NAND电路Z7连接到置位脉冲产生电路23。NAND电路的输出端连接到NAND电路的输入端。NAND电路Z7的输出端还连接到电容器C3以及反相器电路Z9的输入端。电容器C3防止在启动时例如由于电源VDD的耦合噪声所导致停止信号stop进入“H”状态。NAND电路Z7的输出端还连接到晶体管Q1的栅极。

NAND电路Z8的输入端连接到反相器电路Z6的输出端。NAND电路Z8的输出端连接到NAND电路Z7的输入端。NAND电路Z7和Z8构成一个触发器(FF)电路D2。NOR电路可以构成该FF电路D2。

反相器电路Z9的输入端连接到NAND电路Z7的输出端。反相器电路Z10的输入端连接到反相器电路Z9的输出端。反相器电路Z10输出启动信号sttx。

现在，将使用时序图描述图5中所示的半导体器件中的启动电路21的操作。启动电路11和检测电路22已经在上文中描述，从而将省略对它们的详细描述。

图6为示出在图5中所示的启动电路的时序的示意图，(a)至(f)示出在启动电路中的不同部分的电压波形。图6(a)示出电源VDD的电压的波形。图6(b)示出电源VPP的电压的波形。图6(c)示出从NAND电路Z5输出的置位信号setx的电压的波形。图6(b)示出从置位脉冲产生电路23输出的置位脉冲信号setpx的电压的波形。图6(e)示出从反相器电路Z10输出的启动信号sttx的电压的波形。图6(f)示出从FF电路D2输出的停止信号stop的电压的波形。

如图6(a)所示，假设在时间t1把电能施加到电源VDD。如图6(a)所示，电源VDD的电压升高。

如图6(f)所示，停止信号stop处于“L”状态。也就是说，晶体管Q1和Q5的源-漏区处于导通状态，并且启动电路11处于可操作状态。

如图6(c)中所示，从NAND电路Z5输出的置位信号setx随着电源VDD的电压升高而升高。

假设电源VDD的电压升高，并且在启动电路11中电阻器R1和R2的连接点处的电压到达晶体管Q2的阈值电压。然后，“H”状态的信号被从反相器电路Z4输出。另外，作为电源VDD的电压增加的结果，在检测电路22中的反相器电路D1输出“L”状态的信号，并且检测电路22中的反相器电路Z6输出“H”状态的信号。

相应地，如图6(c)所示，从NAND电路Z5输出的置位信号setx在时间t2进入“L”状态。

如图6(d)所示，置位脉冲产生电路23在从时间t2开始的预定时间段内保持置位信号setx的“L”状态，然后输出处于“H”状态的置位脉冲信号setpx。

置位脉冲信号setpx被输入到FF电路D2。当处于“H”状态的置位脉冲信号setpx被输入时，FF电路D2保持并输出“H”状态的信号。

从FF电路D2输出的“H”状态的信号被反相器电路Z9和Z10所反相，并且在时间t2输出作为启动信号sttx，如图6(e)中所示。另外，如图6(f)所示，“L”状态的停止信号stop在时间t2变为“H”状态。然后，停止信号stop把晶体管Q1和Q5的源-漏区置于截止状态。结果，输入到启动电路11的电源VDD的电压被切断。

如上文所述，从启动电路11和NAND电路Z5输出的置位信号setx被FF电路D2所保持，并且输入到启动电路11的电源VDD的电压被切断。由此，可以减小由半导体器件所消耗的电流量。

如图6(a)所示，假设在时间t3时，在电源VDD的电压中出现短暂中断。

当短暂中断已经出现在电源VDD的电压中时，通过增加电源VDD的电压而产生的电源VPP的电压下降，如图6(b)所示。例如由于半导体器件中的电容，电源VPP的电压比电源VDD的电压更加缓慢地下降。

作为由于短暂中断所造成的电源VDD的电压下降的结果，在检测电路22中的反相器电路D1输出“H”状态的信号。因此，“L”状态的信号被从检测电路22中的NAND电路Z6输出，假设当检测电路22检测到电源VDD的电压下降并且从反相器电路Z6输出“L”状态的信号的时间为t4。

从反相器电路Z6输出的“L”状态的信号被输入到NAND电路Z5。相应地，如图6(c)所示，NAND电路Z5在时间t4输出“H”状态的置位信号setx(“H”状态的信号被从反相器电路Z4输出)。电源VDD的电压已经下降，并且NAND电路Z5根据电源VDD的电压输出传送电压的处于“H”状态的置位信号setx。

如图6(d)所示，从置位脉冲产生电路23输出的置位脉冲信号setpx的电压根据电源VDD的电压而下降。在时间t4，置位脉冲信号setpx处于“H”状态。

根据从检测电路22输出的处于“L”状态的信号，FF电路D2设置并输出处于“L”状态的信号，并且处于“H”状态的信号被从置位脉冲产生电路23输出。

从FF电路D2输出的处于“L”状态的信号被反相器电路Z9和Z10反相，并且在时间t4被作为处于“L”状态的启动信号sttx而输出，如图6(e)所示。另外，如图6(f)所示，在时间t4，处于“H”状态的停止信号stop变为“L”状态。然后，停止信号stop把晶体管Q1和Q5的源-漏区置于导通状态。结果，解除对输入到启动电路11的电源VDD的电压的切断。

当电源VDD的电压开始升高时(在时间t5)，将重复执行当把电能施加到电源VDD时所执行的相同操作。因此将省略对它的描述。

如上文所述，在电源VDD的电压中的短暂中断由检测电路22所检测，并且对输入到启动电路11的电源VDD的电压的切断被解除。由此，即使当在电源VDD的电压中出现短暂中断时也可以对内部电路进行初始化。

如上文所述，在本发明中，根据电源电压从启动信号产生电路输出的启动信号被锁存电路所保持，并且输入到启动信号产生电路的电源电压被切断。这减小半导体器件的电能消耗。

上文所述仅仅被认为是说明本发明的原理。另外，由于本领域的普通技术人员容易做出各种改变和变型，因此本发明不限于在此所示和描述的具体结构，相应地所有适当的改变和等价替换被认为是落在所附权利要求和其等价表述所限定的本发明的范围内。

Claims

1.一种具有初始化功能的半导体器件，该器件包括：

启动信号产生电路，用于根据输入电源电压，输出对该内部电路进行初始化的启动信号；

锁存电路，用于保持和输出该启动信号；以及

切断电路，用于在该启动信号被输出时，切断输入到该启动信号产生电路的电源电压。

2.根据权利要求1所述的半导体器件，其中当该电源电压升高到内部电路执行正常操作的电压时，该启动信号产生电路输出该启动信号。

3.根据权利要求1所述的半导体器件，其中进一步包括一个检测电路，用于检测在该电源电压中的电压降，以及用于输出检测信号，其中该切断电路通过该检测信号解除该切断。

4.根据权利要求3所述的半导体器件，其中当通过增加电源电压所获得的升高电压与该电源电压之间出现预定差值时，该检测电路输出该检测信号。

5.根据权利要求4所述的半导体器件，其中进一步包括用于保持该升高电压的电压保持电路。

6.根据权利要求4所述的半导体器件，其中该检测电路是输入该电源电压并且使用该升高电压作为电源的反相器电路。

7.根据权利要求6所述的半导体器件，其中该反相器电路包括用于减小升高电压输入的电压下降电路。

8.根据权利要求3所述的半导体器件，其中进一步包括一个触发器电路，用于保持该启动信号输出和检测信号输出，并且用于把该启动信号和检测信号输出到该切断电路。