CN1905062A - 铁电存储装置 - Google Patents

铁电存储装置 Download PDF

Info

Publication number
CN1905062A
CN1905062A CNA2006100995161A CN200610099516A CN1905062A CN 1905062 A CN1905062 A CN 1905062A CN A2006100995161 A CNA2006100995161 A CN A2006100995161A CN 200610099516 A CN200610099516 A CN 200610099516A CN 1905062 A CN1905062 A CN 1905062A
Authority
CN
China
Prior art keywords
voltage
mos transistor
bit line
memory cell
type mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100995161A
Other languages
English (en)
Other versions
CN1905062B (zh
Inventor
山村光宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1905062A publication Critical patent/CN1905062A/zh
Application granted granted Critical
Publication of CN1905062B publication Critical patent/CN1905062B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2297—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/067—Single-ended amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种构成简单，并可以进行高速的读出动作的铁电存储装置。该铁电存储装置包括：多条位线；多个存储器单元，与各位线连接，用于存储规定的数据；多个读出放大器，与各位线对应设置，用于放大从存储器单元中读出的数据。其中，读出放大器包括：第一n型MOS晶体管，在其源极上供给有第一电压；第一预充电部，用于将第一n型MOS晶体管的漏极预充电至第二电压，该第二电压是高于第一电压的正电压；晶体管控制部，当将存储在存储器单元中的数据读出到位线时，根据位线上的电压控制第一n型MOS晶体管的源极和漏极之间的阻抗，并降低预充电至第二电压的漏极电压；电压控制部，根据漏极电压的降低，降低位线上的电压。

Description

铁电存储装置
技术领域
本发明涉及铁电存储装置。
背景技术
作为现有的数据存储装置，有特开2002-133857号公报(专利文献1)中揭示的数据存储装置。上述现有的数据存储装置将根据数据而蓄积在存储器单元的电荷传输到电荷蓄积单元，通过放大由于存储在电荷蓄积单元中的电荷而产生的电压，从而读出存储于存储器单元的数据。
专利文献1：特开2002-133857号公报
但是，上述的现有的数据存储装置由于电荷传输单元等的电路规模大，所以配置多个读出电路极其困难，因此，存在同时读出的位数受到限制的问题。
发明内容
本发明的目的在于提供一种可以解决上述问题的铁电存储装置。该目的通过组合权利要求书中的独立权利要求所记载的技术特征而实现。此外，从属权利要求规定了本发明的最佳的具体例。
(1)根据本发明的第一方面，包括：多条位线；多个存储器单元，与各位线连接，用于存储规定的数据；以及多个读出放大器，与各位线对应设置，用于放大从存储器单元中读出的数据。其中，读出放大器包括：第一n型MOS晶体管，在其源极上供给有第一电压；第一预充电部，用于将第一n型MOS晶体管的漏极预充电至第二电压，该第二电压是高于第一电压的正电压；晶体管控制部，当将存储在存储器单元中的数据读出到位线时，根据该位线上的电压控制第一n型MOS晶体管的源极和漏极之间的阻抗，并使预充电至第二电压的漏极电压降低；以及电压控制部，根据漏极电压的降低，降低位线上的电压。
根据上述方式，位线上的电压基于存储器单元中存储的数据而变化，晶体管控制部导通第一n型MOS晶体管，并且控制其导通阻抗。此外，可以通过位线电压的微小变化而大幅变化第一n型MOS晶体管的导通阻抗。因此，根据上述方式，可以以极其简单的构成，根据存储器单元中存储的数据使第一n型MOS晶体管的漏极电压的降低量有很大的不同，因此，可以提供电路规模和芯片面积小、读出容限(read-out margin)大的铁电存储装置。
此外，根据上述方式，电压控制部抑制位线上的电压上升，因此，可以升高施加于存储器单元的电压。这样，根据上述方式，可以进一步增大读出容限。
(2)在该铁电存储装置中，还包括判断部，比较在多个读出放大器中设置在规定的读出放大器中的第一n型MOS晶体管的漏极电压和设置在其余的读出放大器中的第一n型MOS晶体管的漏极电压，判断该其余的读出放大器对应的存储器单元中存储的数据。
根据上述方式，即使不具备生成参考电压的构成，也可以判断存储器单元中存储的数据，因此，可以提供电路规模和芯片面积更小的铁电存储装置。
(3)根据本发明的另一方面，包括：多条位线；多个存储器单元，与各位线连接，用于存储规定的数据；多个读出放大器，与各位线对应设置，用于放大从存储器单元读出的数据；以及多个锁存型读出放大器，通过开关与各读出放大器连接，进一步放大从上述读出放大器中输出的数据，其中，上述读出放大器包括：第一n型MOS晶体管，在其源极上供给有第一电压；第一预充电部，用于将上述第一n型MOS晶体管的漏极预充电至第二电压，该第二电压是高于上述第一电压的正电压；晶体管控制部，将上述存储器单元中存储的数据读出至上述位线时，根据该位线上的电压控制上述第一n型MOS晶体管的上述源极和上述漏极之间的阻抗，并降低预充电至上述第二电压的上述漏极的电压；以及电压控制部，基于上述漏极电压的降低，而使上述位线上的电压降低。
根据上述方式，位线上的电压基于存储器单元中存储的数据而变化，晶体管控制部导通第一n型MOS晶体管，并进一步控制其导通阻抗。此外，可以通过位线的微小变化而使第一n型MOS晶体管的导通阻抗大幅变化。因此，根据上述方式，可以以极其简单的构成，根据存储器单元中存储的数据使第一n型MOS晶体管的漏极的降低量大幅地不同，因此，可以提供电路规模和芯片面积小、读出容限大的铁电存储装置。
此外，根据上述方式，电压控制部抑制位线上的电压上升，因此，可以将施加于存储器单元的电压维持在高电压状态。因此，根据上述方式，可以进一步增大读出容限。
而且，在读出放大器的输出上设置有锁存型读出放大器，因为锁存型读出放大器进一步放大从读出放大器中输出的数据，所以，可以提供读出容限更大的铁电存储装置。
(4)在该铁电存储装置中，在上述多个读出放大器中，可以是第一读出放大器与上述锁存型读出放大器的第一输入部连接，第二读出放大器与该锁存型读出放大器的第二输入部连接。
根据上述方式，可以通过比较第一读出放大器的输出和第二读出放大器的输出进行读出动作。
(5)在该铁电存储装置中，在上述多个读出放大器中，可以是第一读出放大器与上述多个锁存型读出放大器的多个第一输入部共同连接，多个第二读出放大器分别与上述多个锁存型读出放大器的多个第二输入部连接。
根据上述方式，可以通过将第一读出放大器的输出作为参考电压，比较各第二读出放大器的输出，从而进行读出动作。
(6)在该铁电存储装置中，还包括电压变换电路，上述电压变换电路设置在上述第一和第二读出放大器的各个读出放大器和上述锁存型读出放大器之间。
根据上述方式，可以不依赖于在第一和第二读出放大器中寄生的电容的大小，而将规定电压输入锁存型读出放大器。
(7)在该铁电存储装置中，还包括电压发生电路，上述电压发生电路通过第一开关与上述锁存型读出放大器连接，并且通过第二开关与第二输入部连接；在上述多个读出放大器中，第一读出放大器通过第三开关与上述锁存型读出放大器的上述第一输入部连接，第二读出放大器通过第四开关与上述锁存型读出放大器的上述第二输入部连接，可以同时对上述第一和第四开关进行导通/截止控制，同时对第二和第三开关进行导通/截止控制。
根据上述方式，可以通过以电压发生电路生成的规定电压为参考电压比较读出放大器的输出，从而进行读出动作。此外，因为根据上述方式，参考电压是固定的，所以不会受到读出放大器的特性不一的影响而发生变动，因此，可以实现读出动作的进一步稳定化。而且，由于两条位线共用锁存型读出放大器，所以，可以使电路规模和芯片面积进一步缩小。
(8)在该铁电存储装置中，上述多个存储器单元设置于第一和第二存储器单元阵列上，上述第一读出放大器放大从设置于上述第一存储器单元阵列中的存储器单元读出的数据，上述第二读出放大器放大从设置于上述第二存储器单元阵列中的存储器单元读出的数据，上述多个锁存型读出放大器可以设置于上述第一存储器单元阵列和上述第二存储器单元阵列之间的区域。
(9)在该铁电存储装置中，还包括电压发生电路，上述电压发生电路可以通过开关与上述多个锁存型读出放大器的多个第一输入部共同连接，上述多个读出放大器可以分别与上述多个锁存型读出放大器的多个第二输入部连接。
根据上述方式，可以通过以电压发生电路生成的规定电压作为参考电压比较读出放大器的输出，从而进行读出动作。此外，因为根据上述方式，参考电压是固定的，所以不会受到读出放大器的特性不一的影响而发生变动，因此，可以实现读出动作的进一步稳定化。
(10)在该铁电存储装置中，上述晶体管控制部可以包括：第二预充电部，将上述第一n型MOS晶体管的栅极预充电至规定的正电压；以及第一电容器，设置于上述位线和上述栅极之间。
根据上述方式，如果将存储器单元中存储的数据读出到位线，当该位线上的电压上升时，第一电容器使预充电至规定正电压的第一n型MOS晶体管的栅极电压进一步上升。因此，根据上述方式，可以以极其简单的构成，基于位线上的电压控制第一n型MOS晶体管的导通阻抗，因此，可以提供电路规模和芯片面积小的铁电存储装置。
(11)在该铁电存储装置中，上述第一电容器可以是铁电电容器。
根据上述方式，在将电容保持得很大的同时，可以实现电容器面积的缩小化，因此，可以进一步缩小电路规模和芯片面积。
(12)在该铁电存储装置中，上述第二预充电部可以将上述栅极预充电至上述第一n型MOS晶体管的阈值电压。
根据上述方式，即使是位线上的电压变化微小时，也可以使第一n型MOS晶体管导通，并进一步控制导通阻抗。
(13)在该铁电存储装置中，上述电压控制部可以包括设置于上述第一n型MOS晶体管的漏极和上述位线之间的第二电容器。
根据上述方式，可以以极其简单的构成，根据第一n型MOS晶体管的漏极电压的变化，而使位线上的电压发生变化。
(14)在该铁电存储装置中，上述第二电容器可以是铁电电容器。
根据上述方式，在将电容保持得很大的同时，可以实现电容器面积的缩小化，因此，可以进一步缩小电路规模和芯片面积。
(15)在该铁电存储装置中，上述第一电压可以是接地电压。
根据上述方式，可以使读出放大器中使用的电压范围是根据接地电压规定的正电压，因此，可以提供高速且电压控制容易，并不需要电平移位电路的铁电存储装置。
附图说明
图1示出第一实施例涉及的铁电存储装置示意图。
图2是表示第一实施例涉及的铁电存储装置的动作的时序图。
图3示出第二实施例涉及的铁电存储装置的一部分示意图。
图4是图3的锁存型读出放大器的电路图。
图5示出第三实施例涉及的铁电存储装置的一部分示意图。
图6示出图5的电压变换电路的一例示意图。
图7示出第四实施例涉及的铁电存储装置的一部分示意图。
图8示出第四实施例的变形例示意图。
图9示出第五实施例涉及的铁电存储装置示意图。
图10示出第五实施例涉及的铁电存储装置示意图。
具体实施方式
下面，参照附图对本发明的实施例进行说明。下面说明的实施例不是对于记载在权利要求中的内容的不当限定。此外，下面说明的所有构成并不都是本发明的必要构成要件。
第一实施例
图1示出本实施例涉及的铁电存储装置。铁电存储装置构成为：包括存储器单元阵列110、字线控制部120、板线控制部130、n型MOS晶体管140、读出放大器150、基准电压发生部170、判断部180。
此外，铁电存储装置构成为：包括m条(m是正整数)的字线WL1～m和板线PL1～m、n条(n是正整数)的位线BL1～n和伪位线DBL。
存储器单元阵列110具有配置为阵列状的m×n个的存储器单元MC。存储器单元MC包括n型MOS晶体管TR和铁电电容器C。
n型MOS晶体管TR的栅极与字线WL1～m的任一条连接，源极与伪位线DBL和位线BL1～n的任一条连接，漏极与铁电电容器C的一端连接。即、n型MOS晶体管TR根据字线WL1～m的电压，对铁电电容器C的一端是否与伪位线DBL和位线BL1～n连接进行切换。
铁电电容器C的另一个端与板线PL1～m的任一条连接，铁电电容器C根据其一端和另一端的电位差，存储规定的数据，此外，根据存储的数据将规定量的电荷放出到伪位线DBL和位线BL1～n。在本实施例中，铁电电容器C在与一端(n型MOS晶体管侧)的电位相比，另一端(板线侧)的电位高于其矫顽电压(coercivevoltage)时，存储“0”，在相对于另一端的电位，一端的电位高于其矫顽电压时，存储“1”。
字线控制部120与字线WL1～m连接，并控制字线WL1～m的电压。具体而言，字线控制部120根据从铁电存储装置的外部供给的地址信号，使字线WL1～m中的规定字线WL的电位高于其他字线WL的电位，并选择该规定字线WL所连接的n个存储器单元MC。
板线控制部130与板线PL1～m连接，并控制板线PL1～m的电压。具体而言，板线控制部130根据地址信号，使板线PL1～m中的规定板线PL的电位高于其他板线PL的电位，并选择该规定板线PL。此外，板线控制部130选择该规定的板线PL。
n型MOS晶体管140的源极接地，其漏极与伪位线DBL和位线BL1～n连接。此外，在n型MOS晶体管140的栅极上供给有信号BLEQ，n型MOS晶体管140根据信号BLEQ的电压，对伪位线DBL和位线BL1～n是否接地进行切换。
读出放大器150包括作为第一电容器的一例的电容器152、n型MOS晶体管154和156、p型MOS晶体管158、作为第二电容器的一例的电容器160。读出放大器150分别与伪位线DBL和位线BL1～n对应设置，放大从存储器单元MC中读出数据时的伪位线DBL和位线BL1～n的电压并进行输出。
电容器152的一端与伪位线DBL和位线BL1～n连接，其另一端和n型MOS晶体管154的栅极连接。此外，电容器152根据伪位线DBL和位线BL1～n的电压变化而使n型MOS晶体管154的栅极电压变化。
n型MOS晶体管154的源极接地，漏极与读出放大器150的输出连接。此外，n型MOS晶体管154根据其栅极电压而导通或截止，而且，在导通时，根据栅极电压，控制源极/漏极间的阻抗。
n型MOS晶体管156的源极与n型MOS晶体管154的栅极连接，在漏极上供给有n型MOS晶体管154的阈值电压附近的电压Vth。此外，n型MOS晶体管156根据供给到栅极的信号PRE的电压，将n型MOS晶体管的栅极充电到其阈值电压附近。
p型MOS晶体管158在其源极上供给有作为第二电压的一例的铁电存储装置的工作电压VCC，漏极与n型MOS晶体管154的漏极连接。此外，p型MOS晶体管158根据供给到栅极的信号/PRE(信号PRE的翻转信号)，将n型MOS晶体管154的漏极充电到电压VCC。
电容器160的一端与n型MOS晶体管154的漏极连接，另一端与伪位线DBL和位线BL1～n连接。此外，电容器160根据n型MOS晶体管154的漏极电压的变化而使伪位线DBL和位线BL1～n的电压变化。
基准电压发生部170和判断部180分别包括p型MOS晶体管172和182、n型MOS晶体管174和184。此外，判断部180通过比较读出放大器150的输出和基准电压发生部170的输出，来判断存储器单元MC中存储的数据。
具体而言，在p型MOS晶体管172和182的栅极上供给有读出放大器150的输出，即n型MOS晶体管154的漏极电压，漏极分别与n型MOS晶体管174和184的漏极连接。此外，n型MOS晶体管174的栅极与其漏极连接，而且，n型MOS晶体管184的栅极与n型MOS晶体管174的栅极和漏极连接，源极接地。即、p型MOS晶体管172和n型MOS晶体管174，以及p型MOS晶体管182和n型MOS晶体管184构成了电流镜(current mirror)。
图2是表示本实施例的铁电存储装置的动作的时序图。参照图1和图2，以选择字线WL1和板线PL1，并读出位线BL1～n所连接的存储器单元MC中存储的数据的情况为例，对本实施例的铁电存储装置的动作进行说明。
在下面的例子中，各信号表示L逻辑时的该信号的电压是接地电压，各信号表示H逻辑时的该信号电压是作为铁电存储装置的工作电压的VCC、VDD或VPP。此外，各信号的电压并不仅限于上述电压，只要表示H逻辑时的信号的电压高于表示L逻辑时的信号的电压即可。
首先，在初始状态下，信号BLEQ表示H逻辑，各n型MOS晶体管140导通，伪位线DBL和位线BL1～n的电压成为接地电压。此外，信号BLEQ为L逻辑，并且将伪位线DBL和位线BL1～n预充电至接地电压。
此外，在初始状态下，信号PRE表示H逻辑，信号/PRE表示L逻辑，n型MOS晶体管156和p型MOS晶体管158导通，n型MOS晶体管154的栅极电压为阈值电压Vth，漏极电压为VCC。此外，信号PRE为L逻辑，信号/PRE为H逻辑，并且分别将n型MOS晶体管154的栅极和漏极预先充电至Vth和VCC。
接着，字线控制部120使字线WL1的电压上升，并使n型MOS晶体管TR导通，该n型MOS晶体管TR构成字线WL1所连接的存储器单元MC。由此，构成字线WL1所连接的存储器单元MC的铁电电容器C与伪位线DBL和位线BL1～n连接。
接着，板线控制部130使板线PL1的电压上升至VCC。由此，以伪位线DBL和位线BL1～n的电压为基准，对构成字线WL1所连接的存储器单元MC的铁电电容器C施加VCC。
由此，与铁电电容器C中存储的数据对应，而从该铁电电容器C中引出的电荷被释放到伪位线DBL和位线BL1～n，因此，根据各存储器单元MC中存储的数据，伪位线DBL和位线BL1～n的电压上升。具体而言，当存储器单元MC所存储的数据是“1”时的伪位线DBL和位线BL1～n的电压(图中虚线)高于该数据是“0”时的伪位线DBL和位线BL1～n的电压(图中实线)。
当从存储器单元MC中读出数据，并且伪位线DBL和位线BL1～n的电压、即电容器152的一端的电压上升时，电容器152基于一端的电压，而使另一端的电压、即n型MOS晶体管154的栅极电压Vg上升。
因为n型MOS晶体管154的栅极电压Vg预先充电至作为阈值电压的Vth，所以，如果电容器152的一端的电压上升，则栅极电压Vg为高于Vth的电压，从而n型MOS晶体管154导通。
如果n型MOS晶体管154导通，则其漏极通过n型MOS晶体管154的沟道阻抗(导通阻抗)与接地的源极连接。此外，n型MOS晶体管的沟道阻抗的大小随着栅极电压Vg的大小而变化。即、n型MOS晶体管154的沟道阻抗的大小随着存储器单元MC中存储的数据而变化。
因此，与存储器单元MC中存储的数据是“0”的情况相比，当该数据是“1”时，n型MOS晶体管154的漏极电压Vd大幅降低。即、n型MOS晶体管154可以通过使漏极电压Vd变化而大幅放大栅极电压Vg的微小变化。
此外，如果漏极电压Vd、即电容器160的一端的电压降低，则电容器160基于该降低，而抑制其另一端、即位线BL1～n的电压上升。由此，可以将位线BL1～n和板线PL1的电位差、即施加在铁电电容器C上的电压保持得很大(维持在很大值上)，因此，可以增加放出到位线BL1～n的电荷量。
此外，如果n型MOS晶体管154的漏极电压Vd变化，则与此对应，构成基准电压发生部170和判断部180的电流镜的p型MOS晶体管172和182的栅极电压发生变化。
此外，在本实施例中，伪位线DBL所连接的铁电电容器C存储有“0”。此外，将该铁电电容器C的面积设定为大于其他铁电电容器C。因此，从该铁电电容器C放出到伪位线DBL的电荷量比从存储有“0”的铁电电容器C放出到位线BL1～n的电荷量多。这样，将位线BL1～n所连接的存储器单元MC中存储的数据是“0”时的漏极电压Vd和该数据是“1”时的漏极电压之间的电压作为基准电压，供给到基准电压发生部170的p型MOS晶体管172的栅极上。
此外，判断部180通过比较p型MOS晶体管172的栅极电压和p型MOS晶体管182的栅极电压，来判断存储器单元MC中存储的数据。具体而言，p型MOS晶体管182的栅极电压高于p型MOS晶体管172的栅极电压时，即位线BL1～n所连接的存储器单元MC中存储的数据是“0”时，作为判断部180的输出的p型MOS晶体管182的漏极电压上升，该数据是“1”时，该漏极电压降低。通过以上动作，在本实施例的铁电存储装置中，读出存储在铁电电容器C中的数据。
根据本实施例，位线BL1～n的电压基于存储器单元MC中存储的数据而变化，作为晶体管控制部的一例的电容器152和n型MOS晶体管156导通n型MOS晶体管154，并且控制其导通阻抗(导通电阻)。此外，可以通过位线BL1～n的电压的微小变化而使n型MOS晶体管154的导通阻抗大幅地变化。因此，根据本实施例可以通过极其简单的构成，基于存储器单元MC中存储的数据而使n型MOS晶体管154的漏极电压的降低量产生很大的不同，所以，可以提供电路规模和芯片面积小、控制简单、高速并且读出容限大的铁电存储装置。当然，因为电路规模极小，所以，可以通过配置多个读出电路，而增加同时读出的位数。
此外，根据本实施例，电压控制部抑制位线BL1～n的电压上升，因此，可以防止施加于存储器单元MC的电压降低。所以，根据本实施例可以进一步增大读出容限。
根据本实施例，施加于存储器单元MC的电压不会由于读出动作而降低，因此，存储器单元MC中存储的数据被充分地读出到位线BL1～n。这时，维持该位线BL1～n的电压和n型MOS晶体管154的栅极电压直到存储器单元MC中存储的数据充分地被读出到位线BL1～n为止。这样，根据本实施例可以通过极简单的构成，基于存储器单元MC中存储的数据而使漏极电压Vd充分地降低，所以可以提供电路规模和芯片面积小的铁电存储装置。此外，即使在位线BL1～n的电压变化微小时，也可以控制导通阻抗。
根据本实施例，具有电容器160，因此，可以通过极简单的构成基于n型MOS晶体管154的漏极电压的变化，而使位线BL1～n的电压变化。
根据本实施例，可以将读出放大器150中使用的电压范围设为铁电存储装置使用的从接地电压到工作电压VCC的范围，因此，可以提供高速且电压控制容易、不需要电平移位电路的铁电存储装置。
根据本实施例，具有基准电压发生部170，因此，即使不具备生成参考电压的构成，也可以判断存储器单元MC中存储的数据，从而提供电路规模和芯片面积更小的铁电存储装置。
第二实施例
图3示出本发明第二实施例涉及的铁电存储装置的一部分。图4是图3的锁存型读出放大器的电路图。因为本实施例与上述实施例的构成和动作有重复，所以，下面仅对不同点进行说明。
本实施例涉及的铁电存储装置还包括锁存型读出放大器200，该锁存型读出放大器200通过开关SW与上述读出放大器150(参照图1)连接，并进一步放大从读出放大器150中输出的数据。具体而言，锁存型读出放大器200由第一和第二反相器210、220的输入、输出相互连接而构成，包括相当于第一反相器210的输出和第二反相器220的输入的第一输入部200A、相当于第一反相器210的输入和第二反相器220的输出的第二输入部200B。如图4所示，第一反相器210构成为：n型MOS晶体管212的源极接地，p型MOS晶体管214的源极与工作电压VCC连接，而且，各MOS晶体管212、214的漏极相互连接。同样，第二反相器220构成为：n型MOS晶体管222的源极接地，p型MOS晶体管224的源极与工作电压VCC连接，而且，各MOS晶体管222、224的漏极相互连接。
此外，本实施例涉及的铁电存储装置包括用于放大从位线BL1供给的数据的第一读出放大器150A、用于放大从位线BL2供给的数据的第二读出放大器150B，其中，第一读出放大器150A通过开关SW与锁存型读出放大器200的第一输入部200A连接，第二读出放大器150B通过开关SW与锁存型读出放大器200的第二输入部200B连接。第一和第二读出放大器150A、150B具有和上述读出放大器150相同的电路构成。此外，各开关SW例如是n型MOS晶体管，在各n型MOS晶体管的栅极上共同连接有选择线SEL。
这样，在本实施例中，采用了与1T1C的方式(上述第一实施例)不同的2T2C型的方式，该1T1C的方式是基于伪位线DBL所连接的存储器单元的数据而生成参考电压，该2T2C型的方式是通过比较位线BL1所连接的存储器单元的数据和其他位线BL2所连接的存储器单元的相反数据，从而进行读出动作。
此外，在本实施例和下面说明的实施例中，可以省略上述的基准电压发生部170和判断部180。
下面，以数据的读出动作为例，说明本实施例涉及的铁电存储装置的动作。
如图3所示，如果选择线SEL的信号表示H逻辑，则各n型MOS晶体管(即开关SW)导通，将从第一读出放大器150A输出的数据输入到锁存型读出放大器200的第一输入部200A，将从第二读出放大器150B输出的数据输入到锁存型读出放大器200的第二输入部200B。在锁存型读出放大器200中，基于第一和第二反相器210、220的工作电压(VCC和接地电压)而放大第一和第二读出放大器150A、150B的各输出电压。例如，与第一读出放大器150A的数据“0”对应的输出电压(例如1V)急升至VCC，与第二读出放大器150B的数据“1”对应的输出电压(例如0.5V)急降至0V。这样，通过设置锁存型读出放大器200，可以提供读出容限更大的铁电存储装置。
此外，当锁存型读出放大器200动作，并输出放大了的数据时，选择线SEL的信号为L逻辑，各n型MOS晶体管(即开关SW)截止。这样，可以避免锁存型读出放大器200放大的数据逆输入(反向输入)到第一和第二读出放大器150A、150B，从而防止读出放大器的误动作等。
第三实施例
图5示出本发明的第三实施例涉及的铁电存储装置的一部分，图6示出图5的电压变换电路的一例。在本实施例中，与上述所有的实施例的构成和动作有重复，下面仅就不同点进行说明。
本实施例涉及的铁电存储装置是1T1C型，采用了基于伪位线DBL所连接的存储器单元的数据而生成参考电压的方式。具体而言，铁电存储装置包括：第一读出放大器150A，用于放大从伪位线DBL供给的数据；多个第二读出放大器150B，用于放大从多条位线BL1、BL2...供给的数据。第一读出放大器150A通过开关SW与多个锁存型读出放大器200的各第一输入部200A共同连接，另一方面，多个第二读出放大器150B通过开关SW分别与多个锁存型读出放大器200的多个第二输入部200B连接。这样，在本实施例中，一个第一读出放大器150A对应了多个锁存型读出放大器200，另一方面，一个第二读出放大器150B对应一个锁存型读出放大器200。因此，会存在以下情况：在第一读出放大器150A的输出中寄生有由于连接有多个锁存型读出放大器200而产生的无法忽视的电容，从而难以通过第一读出放大器150A生成作为规定电压的参考电压。
于是，在本实施例中，在第一和第二读出放大器150A、150B的输出侧，即第一和第二读出放大器150A、150B的每一个读出放大器和锁存型读出放大器200之间设置有电压变换电路(Vshift)230。具体而言，各电压变换电路230设置于第一和第二读出放大器150A、150B的每一个读出放大器和开关SW之间。由此，可以不依赖于第一和第二读出放大器150A的输出、150B的输出中寄生的电容的大小，而将规定电压输入至锁存型读出放大器200。
在图6所示的例子中，电压变换电路230构成为：p型MOS晶体管232的源极与工作电压VCC连接，p型MOS晶体管的漏极和实部234的一侧连接，实部234的另一侧接地，在p型MOS晶体管232的栅极上具有输入部，在p型MOS晶体管232和实部(resistive component：有功部分、电阻分量)234之间具有输出部。此外，实部234只要是阻抗器或n型MOS晶体管等可以生成恒流的装置即可，并没有限定实部234。
接着，以数据的读出动作为例，对本实施例涉及铁电存储装置的动作进行说明。
如果选择线SEL的信号表示H逻辑，则各n型MOS晶体管(即开关SW)导通，将从第一读出放大器150A输出的数据，通过电压变换电路230分别输入到多个锁存型读出放大器200的多个第一输入部200A。另一方面，将从第二读出放大器150B输出的数据，通过电压变换电路230输入到锁存型读出放大器200的第二输入部200B。正如上面所述的那样，在锁存型读出放大器200中，基于其工作电压(VCC和接地电压)而放大第一和第二读出放大器150A、150B的各输出电压。这样，通过设置锁存型读出放大器200，从而可以提供读出容限更大的铁电存储装置。
此外，锁存型读出放大器200动作，并输出放大了的数据时，选择线SEL的信号为L逻辑，各n型MOS晶体管(即开关SW)截止。这样，可以避免由锁存型读出放大器200放大的数据逆输入到第一和第二读出放大器150A、150B，从而防止读出放大器的误动作等。
第四实施例
图7示出本发明的第四实施例涉及的铁电存储装置的一部分，图8示出了变形例。在本实施例中，与上述所有的实施例的构成和动作有重复，下面仅就不同点进行说明。
本实施例涉及的铁电存储装置采用了基于电压发生电路(Vref发生电路)240而生成参考电压的1T1C型的方式，该1T1C型的方式不同于基于伪位线DBL所连接的存储器单元的数据而生成参考电压的方式。具体而言，电压发生电路240通过开关SW与锁存型读出放大器200连接。在图7所示的例子中，电压发生电路240通过开关SW与多个锁存型读出放大器200的多个第一输入部200A共同连接，另一方面，多个读出放大器150分别通过开关SW与多个锁存型读出放大器200的多个第二输入部200B连接，该多个读出放大器150用于放大从多条位线BL1、BL2、...供给的数据。电压发生电路240由于可以发生预定的规定电压、即数据“0”和“1”的大致中间所对应的规定电压(例如0.75V)，所以可以解决电压发生电路240与多个锁存型读出放大器200共同连接所导致的寄生电容的问题，从而更加稳定地进行读出动作。而且，因为参考电压是固定的，所以不会受到存储器单元变化的影响而发生变动，可以进一步实现读出动作的稳定化。
在图7所示的例子中，一个读出放大器150对应一个锁存型读出放大器200，但是，作为变形例，如图8所示，可以由第一和第二读出放大器150A、150B共用一个锁存型读出放大器200。
在图8所示的例子中，电压发生电路240通过第一开关SW1与锁存型读出放大器200的第一输入部200A连接，并且，通过第二开关SW2与锁存型读出放大器200的第二输入部200B连接。另一方面，第一读出放大器150A通过第三开关SW3与锁存型读出放大器200的第一输入部200A连接，第二读出放大器150B通过第四开关SW与锁存型读出放大器200的第二输入部200B连接。此外，各开关是：为了使第一和第四开关SW1、4同时导通/截止，利用选择线SEL1共同连接各n型MOS晶体管的栅极，为了使第二和第三开关SW2、3同时导通/截止，利用选择线SEL2共同连接各n型MOS晶体管的栅极。这样，通过使选择线SEL1、SEL2中的一个的信号为H逻辑、另一侧为L逻辑，可以向锁存型读出放大器200的一侧输入从电压发生电路240供给的规定电压，向另一侧输入从读出放大器供给的数据。
此外，将同一的锁存型读出放大器200所对应的两条位线BL1、2设定为：在其分别选择不同的字线时读出数据。即设定为：当选择任意的字线时，从位线BL1向第一读出放大器150A供给数据，当选择其他未图示的字线时，从位线BL2向第一读出放大器150B供给数据。
除了参考电压的供给方式和与此对应的构成的不同点，本实施例和变形例涉及的铁电存储装置的动作可以适用在第三实施例中说明的内容。
第五实施例
图9和图10示出本发明的第五实施例涉及的铁电存储装置，两图均示出采用了开放位线方式的例子，该开放位线方式具有设置有多个存储器单元的第一和第二存储器单元阵列110A、110B。
在本实施例涉及的铁电存储装置中，从设置在第一存储器单元阵列110A的各存储器单元供给的数据，通过第一读出放大器150A和开关SW，供给到锁存型读出放大器200的第一输入部200A，另一方面，从设置在第二存储器单元阵列110B中的各存储器单元供给的数据，通过第二读出放大器150B和开关SW，供给到锁存型读出放大器200的第二输入部200B。多个锁存型读出放大器200设置在第一和第二存储器单元阵列110A、110B之间的区域。
在图9所示的例子中，示出了1T1C型、并且基于伪存储器单元DMC的数据生成参考电压的方式。具体而言，在第一存储器单元阵列110A中，与多条字线WL1-1～1-m和多条位线对应设置有多个存储器单元MC，与伪字线DWL1和多条位线对应设置有多个伪存储器单元DMC。即、任何一条位线上均连接有多个存储器单元MC和一个伪存储器单元DMC。此外，各位线与第一读出放大器150A连接。
另一方面，在第二存储器单元阵列110B中，与多条字线WL2-1～2-m和多条位线对应设置有多个存储器单元MC，与伪字线DWL2和多条位线对应设置有多个伪存储器单元DMC。即、任何一条位线上均连接有多个存储器单元MC和一个伪存储器单元DMC。此外，各位线与第二读出放大器150B连接。
在该铁电存储装置中，在第一存储器单元阵列110A中，选择存储器单元MC中存储的数据时(即、选择字线WL1-1～1-m的情况)，在第二存储器单元阵列110B中，选择伪存储器单元DMC中存储的数据时(即、选择伪字线DWL2的情况)。由此，向第一读出放大器150A供给应该读出的数据“0”或“1”，另一方面，向第二读出放大器150B供给应该参照的数据“0”或“1”的中间所对应的规定电压。此外，第一和第二读出放大器150A、150B的输出通过各开关SW输入到锁存型读出放大器200，并在该锁存型读出放大器200中进一步放大。
图10所示的铁电存储装置为1T1C型，具有基于电压发生电路240生成参考电压的方式，而且，第一和第二读出放大器150A、150B共用一个锁存型读出放大器200。即、除了向各读出放大器150A、150B供给属于不同的存储器单元阵列110A、110B的存储器单元MC的数据之外，该铁电存储装置具有和图8所示方式相同的方式。此外，关于各开关SW1～4的控制，与图8所示方式中的说明相同。
可以根据用途适当地组合通过上述实施方式说明的实施例或应用例，或者加以变更或改良来进行使用，并且，本发明并不限定于上述实施方式的记载。从权利要求书中的记载可以清楚地知道上述组合或加以变更或改良的方式也包括在本发明的技术范围内。
例如在上述实施例中，当基于存储器单元中存储的数据生成参考电压时，可以使该存储器单元的铁电电容器C的面积增大，并存储“0”，也可以使该存储器单元的铁电电容器C的面积减小，并存储“1”。此外，在第一实施例中，可以使该存储器单元的铁电电容器C的面积和其他的铁电电容器C的面积相等，使p型MOS晶体管172的驱动能力大于p型MOS晶体管182的驱动能力，或者可以使n型MOS晶体管174的驱动能力小于n型MOS晶体管184的驱动能力。
此外，例如在上述实施例中，可以使读出放大器150的电容器152、160的任意一个、或者两者都作为铁电电容器。由此，可以在很大地保持电容的同时，实现电容器面积的缩小化，因此，可以进一步缩小电路规模和芯片面积。
此外，例如在上述实施例中，可以将2T2C型的方式适用于开放位线方式。在这种情况下，一对的各存储器单元设置在彼此不同的存储器单元阵列中。
附图标记说明
110  存储器单元阵列                  120  字线控制部
130  板线控制部                      140  n型MOS晶体管
150  读出放大器                      150A  第一读出放大器
150B  第二读出放大器                 152  电容器
154、156  n型MOS晶体管               158  p型MOS晶体管
160  电容器                          170  基准电压发生部
172、182  p型MOS晶体管               174、184...n型MOS晶体管
180  判断部                          200  锁存型读出放大器
210  第一反相器                      212、222  n型MOS晶体管
214、224  p型MOS晶体管               220  第二反相器
230  电压变换电路                    232  p型MOS晶体管
234  实部                            240  电压发生电路

Claims (15)

1.一种铁电存储装置，包括：多条位线；多个存储器单元，与各位线连接，用于存储规定的数据；以及多个读出放大器，与各位线对应设置，用于放大从存储器单元中读出的数据，所述铁电存储装置的特征在于：
所述读出放大器包括：
第一n型MOS晶体管，在其源极上供给有第一电压；
第一预充电部，用于将所述第一n型MOS晶体管的漏极预充电至第二电压，所述第二电压是高于所述第一电压的正电压；
晶体管控制部，当将存储在所述存储器单元中的数据读出到所述位线时，根据所述位线上的电压控制第一n型MOS晶体管的所述源极和所述漏极之间的阻抗，并降低预充电至所述第二电压的所述漏极电压；以及
电压控制部，根据所述漏极电压的降低，使所述位线上的电压降低。
2.根据权利要求1所述的铁电存储装置，其特征在于还包括：
判断部，所述判断部通过比较在所述多个读出放大器中设置在规定读出放大器中的第一n型MOS晶体管的漏极电压和设置在其余的读出放大器中的第一n型MOS晶体管的漏极电压，来判断与所述其余的读出放大器对应的存储器单元中存储的数据。
3.一种铁电存储装置，其特征在于包括：
多条位线；
多个存储器单元，与各位线连接，用于存储规定的数据；
多个读出放大器，与各位线对应设置，用于放大从存储器单元读出的数据；以及
多个锁存型读出放大器，通过开关与各读出放大器连接，进一步放大从所述读出放大器中输出的数据，
其中，所述读出放大器包括：
第一n型MOS晶体管，在其源极上供给有第一电压；
第一预充电部，用于将所述第一n型MOS晶体管的漏极预充电至第二电压，所述第二电压是高于所述第一电压的正电压；
晶体管控制部，将所述存储器单元中存储的数据读出至所述位线时，根据所述位线上的电压控制所述第一n型MOS晶体管的所述源极和所述漏极之间的阻抗，并降低预充电至所述第二电压的所述漏极的电压；以及
电压控制部，基于所述漏极电压的降低，使所述位线上的电压降低。
4.根据权利要求3所述的铁电存储装置，其特征在于：
在所述多个读出放大器中，第一读出放大器与所述锁存型读出放大器的第一输入部连接，第二读出放大器与所述锁存型读出放大器的第二输入部连接。
5.根据权利要求3所述的铁电存储装置，其特征在于：
在所述多个读出放大器中，第一读出放大器与所述多个锁存型读出放大器的多个第一输入部共同连接，多个第二读出放大器分别与所述多个锁存型读出放大器的多个第二输入部连接。
6.根据权利要求5所述的铁电存储装置，其特征在于还包括：
电压变换电路，所述电压变换电路设置在所述第一和第二读出放大器的各个读出放大器与所述锁存型读出放大器之间。
7.根据权利要求3所述的铁电存储装置，其特征在于：
还包括电压发生电路，
所述电压发生电路通过第一开关与所述锁存型读出放大器的第一输入部连接，并且通过第二开关与第二输入部连接，
在所述多个读出放大器中，第一读出放大器通过第三开关与所述锁存型读出放大器的所述第一输入部连接，第二读出放大器通过第四开关与所述锁存型读出放大器的所述第二输入部连接，
同时对所述第一和第四开关进行导通/截止控制，
同时对所述第二和第三开关进行导通/截止控制。
8.根据权利要求4至7中任一项所述的铁电存储装置，其特征在于：
所述多个存储器单元设置于第一和第二存储器单元阵列上，
所述第一读出放大器放大从设置于所述第一存储器单元阵列中的存储器单元读出的数据，
所述第二读出放大器放大从设置于所述第二存储器单元阵列中的存储器单元读出的数据，
所述多个锁存型读出放大器设置于所述第一存储器单元阵列和所述第二存储器单元阵列之间的区域上。
9.根据权利要求3所述的铁电存储装置，其特征在于：
还包括电压发生电路，
所述电压发生电路通过开关与所述多个锁存型读出放大器的多个第一输入部共同连接，所述多个读出放大器分别与所述多个锁存型读出放大器的多个第二输入部连接。
10.根据权利要求1至9中任一项所述的铁电存储装置，其特征在于：
所述晶体管控制部包括：
第二预充电部，将所述第一n型MOS晶体管的栅极预充电至规定的正电压；以及
第一电容器，设置于所述位线和所述栅极之间。
11.根据权利要求10所述的铁电存储装置，其特征在于：
所述第一电容器是铁电电容器。
12.根据权利要求10或11所述的铁电存储装置，其特征在于：
所述第二预充电部将所述栅极预充电至所述第一n型MOS晶体管的阈值电压。
13.根据权利要求1至12中任一项所述的铁电存储装置，其特征在于：
所述电压控制部包括设置于所述第一n型MOS晶体管的漏极和所述位线之间的第二电容器。
14.根据权利要求13所述的铁电存储装置，其特征在于：
所述第二电容器是铁电电容器。
15.根据权利要求1至14中任一项所述的铁电存储装置，其特征在于：
所述第一电压是接地电压。
CN2006100995161A 2005-07-27 2006-07-26 铁电存储装置 Expired - Fee Related CN1905062B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2005216834A JP4186119B2 (ja) 2005-07-27 2005-07-27 強誘電体メモリ装置
JP2005-216834 2005-07-27
JP2005216834 2005-07-27
JP2006036679 2006-02-14
JP2006036679A JP2007220163A (ja) 2005-07-27 2006-02-14 強誘電体メモリ装置
JP2006-036679 2006-02-14

Publications (2)

Publication Number Publication Date
CN1905062A true CN1905062A (zh) 2007-01-31
CN1905062B CN1905062B (zh) 2011-11-09

Family

ID=37742355

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100995161A Expired - Fee Related CN1905062B (zh) 2005-07-27 2006-07-26 铁电存储装置

Country Status (4)

Country Link
US (1) US7616471B2 (zh)
JP (2) JP4186119B2 (zh)
KR (1) KR100813359B1 (zh)
CN (1) CN1905062B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101540188A (zh) * 2008-03-17 2009-09-23 尔必达存储器株式会社 具有单端读出放大器的半导体器件
CN107615390A (zh) * 2015-06-02 2018-01-19 德克萨斯仪器股份有限公司 用于固件更新的铁电存储器扩充
CN109074836A (zh) * 2016-04-05 2018-12-21 美光科技公司 从铁电存储器单元的电荷提取
CN110390962A (zh) * 2018-04-19 2019-10-29 美光科技公司 具有较低偏移和增加的速度的感测放大器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10032509B2 (en) 2015-03-30 2018-07-24 Toshiba Memory Corporation Semiconductor memory device including variable resistance element
US10049713B2 (en) * 2016-08-24 2018-08-14 Micron Technology, Inc. Full bias sensing in a memory array
US11043252B2 (en) 2018-07-25 2021-06-22 Fujitsu Semiconductor Memory Solution Limited Semiconductor storage device, read method thereof, and test method thereof
US10803910B2 (en) 2018-07-25 2020-10-13 Fujitsu Semiconductor Limited Semiconductor storage device and read method thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57186289A (en) * 1981-05-13 1982-11-16 Hitachi Ltd Semiconductor memory
JP4421009B2 (ja) * 1999-06-02 2010-02-24 株式会社東芝 強誘電体メモリ
JP2001319472A (ja) 2000-05-10 2001-11-16 Toshiba Corp 半導体記憶装置
JP4031904B2 (ja) 2000-10-31 2008-01-09 富士通株式会社 データ読み出し回路とデータ読み出し方法及びデータ記憶装置
KR100451762B1 (ko) * 2001-11-05 2004-10-08 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 장치 및 그 구동방법
US6867997B2 (en) * 2002-03-27 2005-03-15 Texas Instruments Incorporated Series feram cell array
KR100492781B1 (ko) * 2003-05-23 2005-06-07 주식회사 하이닉스반도체 멀티비트 제어 기능을 갖는 불휘발성 강유전체 메모리 장치
JP2005072742A (ja) * 2003-08-21 2005-03-17 Sony Corp 符号化装置及び符号化方法
JP2005078756A (ja) 2003-09-02 2005-03-24 Seiko Epson Corp センスアンプ回路、メモリ装置、及び電子機器

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101540188A (zh) * 2008-03-17 2009-09-23 尔必达存储器株式会社 具有单端读出放大器的半导体器件
CN101540188B (zh) * 2008-03-17 2014-06-11 Ps4拉斯口有限责任公司 具有单端读出放大器的半导体器件
CN107615390A (zh) * 2015-06-02 2018-01-19 德克萨斯仪器股份有限公司 用于固件更新的铁电存储器扩充
CN107615390B (zh) * 2015-06-02 2021-10-15 德克萨斯仪器股份有限公司 用于固件更新的铁电存储器扩充的装置和方法
CN109074836A (zh) * 2016-04-05 2018-12-21 美光科技公司 从铁电存储器单元的电荷提取
US11322191B2 (en) 2016-04-05 2022-05-03 Micron Technology, Inc. Charge extraction from ferroelectric memory cell
CN109074836B (zh) * 2016-04-05 2022-08-16 美光科技公司 从铁电存储器单元的电荷提取
CN110390962A (zh) * 2018-04-19 2019-10-29 美光科技公司 具有较低偏移和增加的速度的感测放大器

Also Published As

Publication number Publication date
US20070035982A1 (en) 2007-02-15
JP4186119B2 (ja) 2008-11-26
CN1905062B (zh) 2011-11-09
KR20070014020A (ko) 2007-01-31
JP2007035157A (ja) 2007-02-08
JP2007220163A (ja) 2007-08-30
US7616471B2 (en) 2009-11-10
KR100813359B1 (ko) 2008-03-12

Similar Documents

Publication Publication Date Title
CN1905062A (zh) 铁电存储装置
CN1040706C (zh) 半导体存储装置
CN1129910C (zh) 基准电位发生装置和备有该装置的半导体存贮装置
CN1096680C (zh) 半导体存储装置
CN1658330A (zh) 非易失性半导体存储器件
CN1649026A (zh) 半导体存储装置
CN1889188A (zh) 电压供应电路和半导体存储器
CN1637929A (zh) 铁电体随机存取存储器器件和驱动方法
CN1119812C (zh) 半导体存储器
CN1183166A (zh) 强电介质存储器件
CN1428923A (zh) 半导体集成电路器件
CN1637951A (zh) 半导体读出电路
CN1975927A (zh) 相可变存储器件及其读取方法
CN1391230A (zh) 具有可调整转换速率的数据输出电路的半导体装置
CN1767060A (zh) 用于低功率系统的半导体存储器装置
CN1227668C (zh) 半导体存储器件以及在该器件中选择多条字线的方法
CN1574073A (zh) 具有多位控制功能的非易失性铁电存储器件
CN1825475A (zh) 存储器
CN100347786C (zh) 设有不需要刷新操作的存储器单元的半导体存储装置
CN1225024C (zh) 半导体存储装置及其驱动方法
CN101042932A (zh) 半导体存储器件
CN1649031A (zh) 存储器
CN1758373A (zh) 半导体存储装置
CN1518742A (zh) 带位线预先充电、反转数据写入、保存数据输出的低功耗动态随机存取存储器
CN1263043C (zh) 备有无需刷新动作的存储单元的半导体存储装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111109

Termination date: 20160726

CF01 Termination of patent right due to non-payment of annual fee