JPWO2007105284A1 - 抵抗変化型記憶素子および抵抗変化型記憶素子の製造方法 - Google Patents
抵抗変化型記憶素子および抵抗変化型記憶素子の製造方法 Download PDFInfo
- Publication number
- JPWO2007105284A1 JPWO2007105284A1 JP2008504938A JP2008504938A JPWO2007105284A1 JP WO2007105284 A1 JPWO2007105284 A1 JP WO2007105284A1 JP 2008504938 A JP2008504938 A JP 2008504938A JP 2008504938 A JP2008504938 A JP 2008504938A JP WO2007105284 A1 JPWO2007105284 A1 JP WO2007105284A1
- Authority
- JP
- Japan
- Prior art keywords
- resistance state
- resistance change
- film
- change type
- conductor film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008859 change Effects 0.000 title claims abstract description 255
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 128
- 238000003860 storage Methods 0.000 claims abstract description 113
- 239000004020 conductor Substances 0.000 claims abstract description 84
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 229910044991 metal oxide Inorganic materials 0.000 claims description 86
- 150000004706 metal oxides Chemical class 0.000 claims description 86
- 238000000034 method Methods 0.000 claims description 66
- 230000008569 process Effects 0.000 claims description 48
- 238000010030 laminating Methods 0.000 claims description 30
- 238000010894 electron beam technology Methods 0.000 claims description 13
- 230000001678 irradiating effect Effects 0.000 claims description 13
- 125000004430 oxygen atom Chemical group O* 0.000 claims description 10
- 238000010884 ion-beam technique Methods 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 125000004429 atom Chemical group 0.000 claims description 7
- 230000003313 weakening effect Effects 0.000 claims description 4
- 230000035699 permeability Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 238000002474 experimental method Methods 0.000 description 6
- 239000011651 chromium Substances 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 3
- 229910052753 mercury Inorganic materials 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052723 transition metal Inorganic materials 0.000 description 3
- 150000003624 transition metals Chemical class 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000002223 garnet Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000012827 research and development Methods 0.000 description 2
- 229910016036 BaF 2 Inorganic materials 0.000 description 1
- 229910004261 CaF 2 Inorganic materials 0.000 description 1
- -1 CaF 2 Chemical compound 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910004121 SrRuO Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- UIWYJDYFSGRHKR-UHFFFAOYSA-N gadolinium atom Chemical compound [Gd] UIWYJDYFSGRHKR-UHFFFAOYSA-N 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000002407 reforming Methods 0.000 description 1
- 239000010979 ruby Substances 0.000 description 1
- 229910001750 ruby Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/041—Modification of switching materials after formation, e.g. doping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/041—Modification of switching materials after formation, e.g. doping
- H10N70/043—Modification of switching materials after formation, e.g. doping by implantation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
抵抗変化型記憶素子の数に比し多値の値を増す工夫が施された抵抗変化型記憶素子およびその抵抗変化型記憶素子の製造方法を提供する。上記目的を達成する本発明の抵抗変化型記憶素子は、基板上に積層された、第１の導電体膜１１と、第１の導電体膜１１上に積層された、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する抵抗変化型記憶膜１２ａと、上記抵抗変化型記憶膜１２ａ上に積層された、上記第１の導電体膜１１と対になることで抵抗変化型記憶膜１２ａに電圧を印加する第２の導電体膜１３とを備え、上記抵抗変化型記憶膜１２ａは、抵抗変化型記憶素子に記憶させる値に応じた数の、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路１２ｂ、１２ｃを有するものであることを特徴とする。
Description
本発明は、印加電圧に応じて高抵抗状態と高抵抗状態よりも電流が流れやすい低抵抗状態とが切り替わり高抵抗状態と低抵抗状態とを選択的に保持する抵抗変化型記憶素子およびその抵抗変化型記憶素子の製造方法に関する。
従来より、電源を切っても記憶内容を保持することができる不揮発性記憶素子の研究開発が盛んに行われている。
最近、次世代型の新たな不揮発性記憶素子として、Ｒ−ＲＡＭ（Ｒｅｓｉｓｔａｎｃｅ ＲＡＭ）と呼ばれる抵抗変化型記憶素子が提案されている（例えば、特許文献１、２、非特許文献１、２参照）。
このＲ−ＲＡＭは、印加電圧に応じて、高抵抗状態と、その高抵抗状態よりも電流が流れやすい低抵抗状態とに切り替わる抵抗変化型記憶膜を備え、高抵抗状態と低抵抗状態とを選択的に保持する不揮発性記憶素子である。
Ｒ−ＲＡＭは、高速性、大容量性、低消費電力性など、既存の不揮発性記憶素子を凌ぐ可能性を秘めており、将来が期待されている。
特表平１１−５１０３１７号公報
特開２００５−２５９１４号公報
Ａ．Ｂｅｃｋ ｅｔ ａｌ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．Ｖｏｌ．７７， ｐ．１３９（２００１）
日経マイクロデバイス誌、第２３８号、４２頁（２００５年）
上述した抵抗変化型記憶素子の研究開発によれば、抵抗変化型記憶素子のデバイス性能を決める重要な因子として電界誘起による巨大抵抗変化（ＣＥＲ：Ｃｏｌｏｓｓａｌ ｅｌｅｃｔｒｏ―ｒｅｓｉｓｔａｎｃｅ）が挙げられている。そして、抵抗変化型記憶素子における高抵抗状態の電気抵抗率と低抵抗状態の電気抵抗率との比（以下、ＣＥＲ値と称する）が大きいほど、抵抗変化型記憶素子のデバイス性能が高まると言われている。
このＣＥＲ現象の発現機構はまだ十分には解明されておらず、諸説が唱えられている。例えば、抵抗変化型記憶膜に電圧を印加する電極膜とその抵抗変化型記憶膜との異種材料が接合することにより、接合界面において、電子の流れを不連続にする領域（ショットキー障壁や電子トラップ領域）が形成されることがＣＥＲ現象の有力な発現機構であると言われている。
ここで、抵抗変化型記憶素子をデバイスとして機能させるためには、電極間に挟まれた抵抗変化型記憶膜のもとになる金属酸化膜にその金属酸化膜の絶縁耐圧に相当するような電圧を印加して一種の絶縁破壊処理を施すフォーミング処理が必要となる。このフォーミング処理を施すことにより、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する抵抗変化型記憶膜が形成される。
図１は、従来の抵抗変化型記憶素子の一例を示す断面図である。
図１に示すように、この抵抗変化型記憶素子１ａには、第１の導電体膜５および第２の導電体膜２との間に抵抗変化型記憶膜３が設けられている。この抵抗変化型記憶膜３は、もともとは絶縁性の金属酸化膜であるが、フォーミング処理用電源６により第１の導電体膜５および第２の導電体膜２との間にその金属酸化膜の絶縁耐圧に相当するような電圧が印加されると、一例として、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路４が金属酸化膜に形成される。この伝導路４が形成されることにより、金属酸化膜は、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する抵抗変化型記憶膜３になる。このような抵抗変化型記憶素子は、高抵抗状態の抵抗値と低抵抗状態の抵抗値をそれぞれ“１”と“０”に対応させて情報を記録するメモリとして利用される。
ところで、抵抗変化型記憶素子の抵抗値をアナログ値に対応させて情報を記録するメモリとしての利用も考えられる。この場合、１つ１つの抵抗変化型記憶素子の抵抗値を揃える必要がある。
従来、フォーミング処理を施した場合、電気的絶縁性の最も弱い部分が絶縁破壊を起こしやすいため、通常、１つの抵抗変化型記憶素子に１本の伝導路が金属酸化膜に形成される。この伝導路の形状や大きさは一定しておらず、伝導路の形状や大きさが抵抗変化型記憶素子の高抵抗状態や低抵抗状態の抵抗値を定めることが実験的に知られ、低抵抗状態の抵抗値がばらつくことが知られている。
そこで、抵抗値のばらつきを抑制するためには、例えば、製造後には抵抗変化型記憶膜として作用する金属酸化膜の制御された一部領域に電磁波を照射することにより、その一部領域を、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路に改質することが考えられる。
この製造方法を採用すれば、抵抗値のばらつきを抑えることができアナログ値の記録が可能となる。この場合、一例として、同一種類の抵抗変化型記憶素子４個をアナログ値の記録に用いた場合は、ゼロを含む５値の多値記録が可能になる。
このような多値記録方式では、多値記録するためには多値の値と同じ数の抵抗変化型記憶素子が必要になる。
本発明は、上記事情に鑑み、抵抗変化型記憶素子の数に比し多値の値を増す工夫が施された抵抗変化型記憶素子およびその抵抗変化型記憶素子の製造方法を提供することを目的とする。
上記目的を達成する本発明の抵抗変化型記憶素子は、
印加電圧に応じて高抵抗状態とその高抵抗状態よりも電流が流れやすい低抵抗状態とに切り替わりその高抵抗状態とその低抵抗状態とを選択的に保持する抵抗変化型記憶素子において、
基板上に積層された、第１の導電体膜と、
上記第１の導電体膜上に積層された、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する抵抗変化型記憶膜と、
上記抵抗変化型記憶膜上に積層された、上記第１の導電体膜と対になることでその抵抗変化型記憶膜に電圧を印加する第２の導電体膜とを備え、
上記抵抗変化型記憶膜は、その抵抗変化型記憶素子に記憶させる値に応じた数の、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路を有するものであることを特徴とする。
印加電圧に応じて高抵抗状態とその高抵抗状態よりも電流が流れやすい低抵抗状態とに切り替わりその高抵抗状態とその低抵抗状態とを選択的に保持する抵抗変化型記憶素子において、
基板上に積層された、第１の導電体膜と、
上記第１の導電体膜上に積層された、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する抵抗変化型記憶膜と、
上記抵抗変化型記憶膜上に積層された、上記第１の導電体膜と対になることでその抵抗変化型記憶膜に電圧を印加する第２の導電体膜とを備え、
上記抵抗変化型記憶膜は、その抵抗変化型記憶素子に記憶させる値に応じた数の、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路を有するものであることを特徴とする。
本発明の抵抗変化型記憶素子は、抵抗変化型記憶素子に記憶させる値に応じた数の、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路を有する抵抗変化型記憶膜を備えている。
そのため、複数個の抵抗変化型記憶素子の抵抗値をアナログ的に加算することで多値記録が実現される。また、本発明の抵抗変化型記憶素子における多値記録では、多値の値に比べて抵抗変化型記憶素子の数を減らすことができる。
また、上記目的を達成する本発明の抵抗変化型記憶素子の製造方法のうちの第１の製造方法は、
印加電圧に応じて高抵抗状態と該高抵抗状態よりも電流が流れやすい低抵抗状態とに切り替わりその高抵抗状態とその低抵抗状態とを選択的に保持する抵抗変化型記憶素子の製造方法において、
基板上に第１の導電体膜を積層する工程と、
上記第１の導電体膜上に、製造後に印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する抵抗変化型記憶膜として作用する金属酸化膜を積層する工程と、
上記金属酸化膜上の、その抵抗変化型記憶素子に記憶させる値に応じた数の領域に電磁波もしくは電子線を照射することにより、その領域それぞれを、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路に改質する工程と、
上記金属酸化膜上に、上記第１の導電体膜と対になることでその金属酸化膜に電圧を印加する第２の導電体膜を積層する工程とを備えたことを特徴とする。
印加電圧に応じて高抵抗状態と該高抵抗状態よりも電流が流れやすい低抵抗状態とに切り替わりその高抵抗状態とその低抵抗状態とを選択的に保持する抵抗変化型記憶素子の製造方法において、
基板上に第１の導電体膜を積層する工程と、
上記第１の導電体膜上に、製造後に印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する抵抗変化型記憶膜として作用する金属酸化膜を積層する工程と、
上記金属酸化膜上の、その抵抗変化型記憶素子に記憶させる値に応じた数の領域に電磁波もしくは電子線を照射することにより、その領域それぞれを、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路に改質する工程と、
上記金属酸化膜上に、上記第１の導電体膜と対になることでその金属酸化膜に電圧を印加する第２の導電体膜を積層する工程とを備えたことを特徴とする。
この第１の製造方法では、金属酸化膜上の、その抵抗変化型記憶素子に記憶させる値に応じた数の領域に電磁波もしくは電子線を照射し、従来の絶縁破壊に類似したフォーミング処理を施すことなく、その領域を伝導路に改質する。
その結果、抵抗変化型記憶素子に記憶させる値に応じた数の伝導路を有する抵抗変化型記憶素子が複数製造される。
したがって、この第１の製造方法では、多値の値に比べて抵抗変化型記憶素子の数を減らすことができる。
また、上記目的を達成する本発明の抵抗変化型記憶素子の製造方法のうちの第２の製造方法は、
印加電圧に応じて高抵抗状態と該高抵抗状態よりも電流が流れやすい低抵抗状態とに切り替わり該高抵抗状態と該低抵抗状態とを選択的に保持する抵抗変化型記憶素子の製造方法において、
基板上に第１の導電体膜を積層する工程と、
上記第１の導電体膜上に、製造後に印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する抵抗変化型記憶膜として作用する金属酸化膜を積層する工程と、
上記金属酸化膜上に電磁波透過性を有する第２の導電体膜を積層する工程と、
上記金属酸化膜上の、その抵抗変化型記憶素子に記憶させる値に応じた数の領域に電磁波を照射するとともに上記第１の導電体膜と上記第２の導電体膜との間に電圧を印加することにより、その領域それぞれを、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路に改質する工程とを備えたことを特徴とする。
印加電圧に応じて高抵抗状態と該高抵抗状態よりも電流が流れやすい低抵抗状態とに切り替わり該高抵抗状態と該低抵抗状態とを選択的に保持する抵抗変化型記憶素子の製造方法において、
基板上に第１の導電体膜を積層する工程と、
上記第１の導電体膜上に、製造後に印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する抵抗変化型記憶膜として作用する金属酸化膜を積層する工程と、
上記金属酸化膜上に電磁波透過性を有する第２の導電体膜を積層する工程と、
上記金属酸化膜上の、その抵抗変化型記憶素子に記憶させる値に応じた数の領域に電磁波を照射するとともに上記第１の導電体膜と上記第２の導電体膜との間に電圧を印加することにより、その領域それぞれを、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路に改質する工程とを備えたことを特徴とする。
この第２の製造方法では、金属酸化膜上の、その抵抗変化型記憶素子に記憶させる値に応じた数の領域に電磁波を照射するとともに第１の導電体膜と第２の導電体膜との間に電圧を印加することにより、その領域を伝導路に改質する。
そのため、抵抗変化型記憶素子に記憶させる値に応じた数の伝導路を有する抵抗変化型記憶素子が複数製造される。
したがって、この第２の製造方法でも、多値の値に比べて抵抗変化型記憶素子の数を減らすことができる。
また、上記目的を達成する本発明の抵抗変化型記憶素子の製造方法のうちの第３の製造方法は、
印加電圧に応じて高抵抗状態と該高抵抗状態よりも電流が流れやすい低抵抗状態とに切り替わりその高抵抗状態と該低抵抗状態とを選択的に保持する抵抗変化型記憶素子の製造方法において、
基板上に第１の導電体膜を積層する工程と、
上記第１の導電体膜上に、製造後に印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する抵抗変化型記憶膜として作用する金属酸化膜を積層する工程と、
上記金属酸化膜上の、その抵抗変化型記憶素子に記憶させる値に応じた数の領域に電磁波もしくは電子線を照射することにより、その領域それぞれにおける、結合している金属原子と酸素原子との結合力を弱める工程と、
その金属酸化膜上に第２の導電体膜を積層する工程と、
上記第１の導電体膜と上記第２の導電体膜との間に電圧を印加することにより、その領域それぞれを、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路に改質する工程とを備えたことを特徴とする。
印加電圧に応じて高抵抗状態と該高抵抗状態よりも電流が流れやすい低抵抗状態とに切り替わりその高抵抗状態と該低抵抗状態とを選択的に保持する抵抗変化型記憶素子の製造方法において、
基板上に第１の導電体膜を積層する工程と、
上記第１の導電体膜上に、製造後に印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する抵抗変化型記憶膜として作用する金属酸化膜を積層する工程と、
上記金属酸化膜上の、その抵抗変化型記憶素子に記憶させる値に応じた数の領域に電磁波もしくは電子線を照射することにより、その領域それぞれにおける、結合している金属原子と酸素原子との結合力を弱める工程と、
その金属酸化膜上に第２の導電体膜を積層する工程と、
上記第１の導電体膜と上記第２の導電体膜との間に電圧を印加することにより、その領域それぞれを、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路に改質する工程とを備えたことを特徴とする。
この第３の製造方法では、上記金属酸化膜上の、その抵抗変化型記憶素子に記憶させる値に応じた数の領域に電磁波もしくは電子線を照射することにより、その領域それぞれにおける、結合している金属原子と酸素原子との結合力を弱めることより、その領域を伝導路のできやすい領域に変える。このようにすると、従来のフォーミング電圧よりも低い印加電圧で伝導路が形成される。
そのため、抵抗変化型記憶素子に記憶させる値に応じた数の伝導路を有する抵抗変化型記憶素子が複数製造される。
したがって、この第３の製造方法でも、多値の値に比べて抵抗変化型記憶素子の数を減らすことができる。
また、上記目的を達成する本発明の抵抗変化型記憶素子の製造方法のうちの第４の製造方法は、
印加電圧に応じて高抵抗状態とその高抵抗状態よりも電流が流れやすい低抵抗状態とに切り替わり該高抵抗状態と該低抵抗状態とを選択的に保持する抵抗変化型記憶素子の製造方法において、
基板上に第１の導電体膜を積層する工程と、
上記第１の導電体膜上に、製造後に印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する抵抗変化型記憶膜として作用する金属酸化膜を積層する工程と、
上記金属酸化膜上の、その抵抗変化型記憶素子に記憶させる値に応じた数の領域にイオンビームを照射することにより、その領域それぞれを、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路に改質する工程と、
上記金属酸化膜上に、上記第１の導電体膜と対になることでその金属酸化膜に電圧を印加する第２の導電体膜を積層する工程とを備えたことを特徴とする。
印加電圧に応じて高抵抗状態とその高抵抗状態よりも電流が流れやすい低抵抗状態とに切り替わり該高抵抗状態と該低抵抗状態とを選択的に保持する抵抗変化型記憶素子の製造方法において、
基板上に第１の導電体膜を積層する工程と、
上記第１の導電体膜上に、製造後に印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する抵抗変化型記憶膜として作用する金属酸化膜を積層する工程と、
上記金属酸化膜上の、その抵抗変化型記憶素子に記憶させる値に応じた数の領域にイオンビームを照射することにより、その領域それぞれを、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路に改質する工程と、
上記金属酸化膜上に、上記第１の導電体膜と対になることでその金属酸化膜に電圧を印加する第２の導電体膜を積層する工程とを備えたことを特徴とする。
この第４の製造方法では、金属酸化膜上の、その抵抗変化型記憶素子に記憶させる値に応じた数の領域にイオンビームを注入し、従来のフォーミング処理を施すことなく、その領域を伝導路に改質する。
そのため、抵抗変化型記憶素子に記憶させる値に応じた数の伝導路を有する抵抗変化型記憶素子が複数製造される。
したがって、この第４の製造方法でも、多値の値に比べて抵抗変化型記憶素子の数を減らすことができる。
また、上記目的を達成する本発明の抵抗変化型記憶素子の製造方法のうちの第５の製造方法は、
印加電圧に応じて高抵抗状態とその高抵抗状態よりも電流が流れやすい低抵抗状態とに切り替わり該高抵抗状態と該低抵抗状態とを選択的に保持する抵抗変化型記憶素子の製造方法において、
基板上に第１の導電体膜を積層する工程と、
上記第１の導電体膜上に、絶縁膜を積層する工程と、
上記絶縁膜上の、その抵抗変化型記憶素子に記憶させる値に応じた数の領域に貫通孔を形成する工程と、
上記貫通孔に、製造後には印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路として作用する金属酸化物を充填する工程と、
上記絶縁膜および上記金属酸化物に第２の導電体膜を積層する工程と、
上記第１の導電体膜と上記第２の導電体膜との間に電圧を印加することにより、上記領域それぞれを、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路に改質する工程とを備えたことを特徴とする。
印加電圧に応じて高抵抗状態とその高抵抗状態よりも電流が流れやすい低抵抗状態とに切り替わり該高抵抗状態と該低抵抗状態とを選択的に保持する抵抗変化型記憶素子の製造方法において、
基板上に第１の導電体膜を積層する工程と、
上記第１の導電体膜上に、絶縁膜を積層する工程と、
上記絶縁膜上の、その抵抗変化型記憶素子に記憶させる値に応じた数の領域に貫通孔を形成する工程と、
上記貫通孔に、製造後には印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路として作用する金属酸化物を充填する工程と、
上記絶縁膜および上記金属酸化物に第２の導電体膜を積層する工程と、
上記第１の導電体膜と上記第２の導電体膜との間に電圧を印加することにより、上記領域それぞれを、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路に改質する工程とを備えたことを特徴とする。
この第５の製造方法では、絶縁膜上の、その抵抗変化型記憶素子に記憶させる値に応じた数の領域に貫通孔を形成し、その貫通孔に、製造後には印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路として作用する金属酸化物を充填しているので、上記第１の導電体膜と上記第２の導電体膜との間に電圧を印加することにより、上記貫通孔内の金属酸化物が伝導路に改質する。
そのため、抵抗変化型記憶素子に記憶させる値に応じた数の伝導路を有する抵抗変化型記憶素子が複数製造される。
したがって、この第５の製造方法でも、多値の値に比べて抵抗変化型記憶素子の数を減らすことができる。
なお、上述の第５の製造方法においては、伝導路として作用する領域に貫通孔を形成して金属酸化物を充填する方法を採用したが、厚み方向の途中までの孔を形成し、その孔に金属酸化物を充填することでも可能である。
以上、説明したように、抵抗変化型記憶素子の数に比し多値の値を増す工夫が施された抵抗変化型記憶素子が提供され、また、その抵抗変化型記憶素子の製造方法が提供される。
以下、本発明の実施の形態について説明する。
まず、現在知られている、抵抗変化型記憶素子の動作原理について述べる。
図２は、双極性抵抗変化型記憶膜を用いた抵抗変化型記憶素子の電流―電圧特性を示すグラフであり、図３は、単極性抵抗変化型記憶膜を用いた抵抗変化型記憶素子の電流―電圧特性を示すグラフである。
抵抗変化型記憶素子は、印加電圧に応じて高抵抗状態と低抵抗状態とが切り替わる抵抗変化型記憶膜が一対の電極間に狭持されたものである。この抵抗変化型記憶膜は、その多くが遷移金属を含む酸化物材料の膜であり、電気的特性の違いから大きく２つに分類される。
一方の抵抗変化型記憶膜は、高抵抗状態と低抵抗状態との間で抵抗状態を変化させるために互いに異なる極性の電圧を用いるタイプである。酸化物材料としては、クロム（Ｃｒ）等の不純物を微量にドープしたＳｒＴｉＯ３や、ＳｒＺｒＯ３、あるいは超巨大磁気抵抗（ＣＭＲ： Ｃｏｌｏｓｓａｌ Ｍａｇｎｅｔｏ−Ｒｅｓｉｓｔａｎｃｅ）を示すＰｒ１―ｘＣａｘＭｎＯ３やＬａ１―ｘＳｒＭｎＯ３等が用いられる。以下、抵抗状態の書き換えに極性の異なる電圧を要する上述の抵抗変化型記憶膜を双極性抵抗変化型記憶膜と呼ぶ。
他方の抵抗変化型記憶膜は、高抵抗状態と低抵抗状態との間で抵抗状態を変化させるために極性の同じ電圧を用いるタイプである。酸化物材料としては、例えば、ＮｉＯｘやＴｉＯｘのような単一の遷移金属の酸化物等が用いられる。以下、抵抗状態の書き換えに極性が同じ電圧を要する抵抗変化型記憶膜を単極性抵抗変化型記憶膜と呼ぶ。
ここで、図２は、双極性抵抗変化型記憶膜を用いた抵抗変化型記憶素子の電流―電圧特性を示すグラフであり、非特許文献１に記載されたものである。このグラフは、典型的な双極性抵抗変化型記憶膜であるＣｒドープのＳｒＺｒＯ３を用いた電流―電圧特性を示している。
初期状態において、抵抗変化型記憶素子は高抵抗状態である場合を考える。
印加電圧を０Ｖの状態から徐々に負電圧に増加していくと、流れる電流は曲線ａに沿って、矢印の方向に変化し、その絶対値は徐々に増加する。印加する負電圧が更に大きくなり、約０．５Ｖを超えると、抵抗変化型記憶素子が高抵抗状態から低抵抗状態へスイッチする。これに伴い、電流の絶対値が急激に増加し、電流―電圧特性は点Ａから点Ｂに遷移する。なお、以下の説明では、抵抗変化型記憶素子を高抵抗状態から低抵抗状態へ変化する動作を「セット」と呼ぶ。
点Ｂの状態から徐々に負電圧を減少していくと、電流は曲線ｂに沿って矢印の方向に変化し、その絶対値は徐々に減少する。印加電圧が０Ｖに戻ると、電流も０Ａとなる。
印加電圧を０Ｖの状態から徐々に正電圧に増加していくと、電流値は曲線ｃに沿って矢印の方向に変化し、その絶対値は徐々に増加する。印加する正電圧が更に大きくなり、約０．５Ｖを超えると、抵抗変化型記憶素子が低抵抗状態から高抵抗状態へスイッチする。これに伴い、電流の絶対値が急激に減少し、電流―電圧特性は点Ｃから点Ｄに遷移する。
なお、以下の説明では、抵抗変化型記憶素子を低抵抗状態から高抵抗状態へ変化する動作を「リセット」と呼ぶ。
点Ｄの状態から徐々に正電圧を減少していくと、電流は曲線ｄに沿って矢印の方向に変化し、その絶対値は徐々に減少する。印加電圧が０Ｖに戻ると、電流も０Ａとなる。
それぞれの抵抗状態は、約±０．５Ｖの範囲で安定であり、電源を切っても保たれる。すなわち、高抵抗状態では、印加電圧が点Ａの電圧の絶対値よりも低ければ、電流―電圧特性は曲線ａ、ｄに沿って線形的に変化し、高抵抗状態が維持される。同様に、低抵抗状態では、印加電圧が点Ｃの電圧の絶対値よりも低ければ、電流―電圧特性は曲線ｂ、ｃに沿って線形的に変化し、低抵抗状態が維持される。
このように、双極性抵抗変化型記憶膜を用いた抵抗変化型記憶素子は、高抵抗状態と低抵抗状態との間で抵抗状態を変化させるために、互いに異なる極性の電圧を印加するものである。
一方、図３は、単極性抵抗変化型記憶膜を用いた抵抗変化型記憶素子の電流―電圧特性を示す図である。このグラフは、典型的な単極性抵抗変化型記憶膜であるＴｉＯｘを用いた場合である。
初期状態で、抵抗変化型記憶素子は高抵抗状態である場合を考える。
印加電圧を０Ｖから徐々に増加していくと、電流は曲線ａに沿って、矢印の方向に変化し、その絶対値は徐々に増加する。印加する正電圧が更に大きくなり、約１．３Ｖを超えると、抵抗変化型記憶素子が高抵抗状態から低抵抗状態へスイッチ（セット）する。これに伴い、電流の絶対値が急激に増加し、電流―電圧特性は点Ａから点Ｂに遷移する。なお、図３において、点Ｂにおける電流値が約２０ｍＡで一定になっているのは、急激な電流の増加による素子の破壊を防止するために電流制限を施しているためである。
点Ｂの状態から徐々に電圧を減少していくと、電流は曲線ｂに沿って矢印の方向に変化し、その絶対値は徐々に減少する。印加電圧が０Ｖに戻ると、電流も０Ａとなる。
印加電圧を０Ｖから再度徐々に増加していくと、電流は曲線ｃに沿って矢印の方向に変化し、その絶対値は徐々に増加する。印加する正電圧が更に大きくなりなり約１．２Ｖを超えると、抵抗変化型記憶素子が低抵抗状態から高抵抗状態にスイッチ（リセット）する。これに伴い電流の絶対値が急激に減少し、電流―電圧特性は点Ｃから点Ｄに遷移する。
点Ｄの状態から徐々に電圧を減少していくと、電流は曲線ｄに沿って矢印の方向に変化し、その絶対値は徐々に減少する。印加電圧が０Ｖに戻ると、電流も０Ａとなる。
それぞれの抵抗状態は、セット、リセットに必要な電圧以下で安定である。すなわち、図３においては約１．０Ｖ以下で両状態ともに安定であり、電源を切っても保たれる。すなわち、低抵抗状態では、印加電圧が点Ｃの電圧よりも低ければ、電流―電圧特性は曲線ｃに沿って、低抵抗状態が維持される。
このように、単極性抵抗変化型記憶膜を用いた抵抗変化型記憶素子は、高抵抗状態と低抵抗状態との間で抵抗状態を変化させるために、極性の同じ電圧を印加するものである。
なお、上記材料を用いて抵抗変化型記憶素子を形成する場合、抵抗変化型記憶素子形成直後の初期状態では、図２及び図３に示すような特性は得られず、抵抗変化型記憶膜を高抵抗状態と低抵抗状態との間で可逆的に変化しうる状態にするためには、上述したフォーミング処理が必要となる。
図４は、図３の場合と同じ単極性抵抗変化型記憶膜を用いた抵抗変化型記憶素子のフォーミング処理を説明する電流―電圧特性である。
抵抗変化型記憶素子の形成直後の初期状態では、図４に示すように、高抵抗でありかつフォーミング電圧は８Ｖ程度と非常に高くなっている。
初期状態においてフォーミング電圧を印加すると、図４に示すように、抵抗変化型記憶素子に流れる電流値が急激に増加し、すなわち抵抗変化型記憶素子のフォーミングが行われる。このフォーミングを行うことにより、抵抗変化型記憶素子は、図３に示すような電流―電圧特性を示すようになり、低抵抗状態と高抵抗状態とを可逆的に変化することができるようになる。
次に、本発明の抵抗変化型記憶素子の製造方法のうちの第１の製造方法について説明する。
図５は、本発明の抵抗変化型記憶素子の製造方法のうちの第１の製造方法の工程図である。
また、図６は、図５に示す第１の製造方法の各工程における処理を示すフローチャートである。
まず、第１の工程として、基板上（不図示）にＰｔからなる第１の導電体膜１１をスパッタリングに代表される真空製膜法により積層させる（ステップＳ１００）。
ここで、基板の材料として、熱酸化膜付Ｓｉウエハを使用した。基板の材料としては、熱酸化膜付Ｓｉウエハに限られず、例えば、ＳｉＯ２、ＭｇＯ、Ａｌ２Ｏ３（サファイア）、ＴｉＯ２、Ｃｒ２Ｏ３（ルビー）、ＮｉＯ、ＣｏＯ、ＭｎＯ、ＺｎＯ、ＺｒＯ２、ＳｒＴｉＯ３、ＳｒＺｒＯ３、ＬａＡｌＯ３、ＧＧＧ（ガドリニウム・ガリウム・非磁性ガーネット）、もしくはＹＩＧ（イットリウム・鉄・磁性ガーネット）などの酸化物の基板を用いることができる。また、上記の酸化物からなる半道体基板に限られず、ＣａＦ２、ＢａＦ２、ＭｇＦ２、ＬｉＦなどの弗化物からなる半道体基板を用いることができる。
また、第１の導電体膜としては、Ｐｔに限られず、例えば、Ａｕ、Ｐｄ、Ｒｕ、ＳｒＲｕＯ３（ＳＲＯ）、もしくはＹＢａ２Ｃｕ３Ｏ７（ＹＢＣＯ）などを用いることができる。
続いて、第２の工程として、図５（ａ）に示すように、金属酸化膜１２を第１の導電体膜１１上に積層する（ステップＳ１０１）。なお、金属酸化膜１２の積層には、酸化物ターゲットあるいは金属ターゲットを用いて（Ａｒ＋Ｏ２）混合ガスを導入して製膜する。
ここで、金属酸化膜としては、酸素欠損型の絶縁性金属酸化物、もしくは価数変動し易い遷移金属を含む絶縁性金属酸化物などである。具体的には、Ｎｉ酸化物、Ｃｏ酸化物、Ｆｅ酸化物、Ｓｉ酸化物、Ａｌ酸化物、Ｔｉ酸化物、Ｃｅ酸化物、Ｈｆ酸化物、Ｚｒ酸化物、Ｎｂ酸化物、Ｍｇ酸化物、Ｙ酸化物、Ｃｒ酸化物、Ｚｎ酸化物、もしくはＣｕ酸化物などを用いることができる。第１の製造方法では、金属酸化膜として、Ｎｉ酸化物を使用した。
続いて、第３の工程として、金属酸化膜１２上の、抵抗変化型記憶素子に記憶させる値に応じた数の領域に電磁波を照射することにより、その領域それぞれを、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路１２ｂ、１２ｃに改質する（図５（ｂ）、ステップＳ１０２）。ここで、図５（ｂ）において、２つの領域に電磁波が照射されているが、抵抗変化型記憶素子に記憶させる値に応じた数の領域は、２つの領域に限られるのではなく、１以上の自然数の数の領域である。以下同様とする。なお、図５（ｂ）では、電磁波を同時に照射しているが、第１の製造方法における電磁波や電子線の照射は、順次なされてもよい。
ここで、２本の伝導路１２ｂ、１２ｃが形成された結果、金属酸化膜１２は、抵抗変化型記憶膜１２ａとして作用するようになり、多値記録が可能となる。多値記録については後ほど詳しく述べる。
次に、照射する電磁波もしくは電子線のエネルギーについて説明する。
金属酸化膜が共有結合性の金属酸化物結晶である場合、金属原子と酸素原子との結合エネルギーは、４〜６ｅＶ程度である。また、金属酸化膜がイオン結合性の金属酸化物結晶である場合、金属原子と酸素原子との結合エネルギーは、６〜８ｅＶ程度である。したがって、金属酸化膜から酸素原子が離脱するのに必要なエネルギーは、４ｅＶ程度以上でよいことがわかる。
また、金属酸化膜の結晶中の酸素原子から電子が解離するのに必要なエネルギーは、３ｅＶ程度以上である。
したがって、金属酸化膜上の、その抵抗変化型記憶素子に記憶させる値に応じた数の領域に電磁波もしくは電子線を照射し、その領域を伝導路に改質するためには、例えば、以下のエネルギーレベルの電磁波や電子線が好ましい。
電磁波のうちのレーザとしては、Ｈｅ−Ｃｄレーザ（３２５ｎｍ＝３．８ｅＶ、４４２ｎｍ＝２．８ｅＶ）、ＫｒＦエキシマレーザ（２８４ｎｍ＝４．４ｅＶ）、ＡｒＦエキシマレーザ（１９３ｎｍ＝６．４ｅＶ）、Ｘｅエキシマランプ（１７２ｎｍ＝７．２ｅＶ）、もしくはＦ２エキシマレーザ（１５２ｎｍ＝８．２ｅＶ）などが挙げられる。
また、水銀ランプから発せられる電磁波としては、低圧水銀ランプ（１８５ｎｍ＝６．７ｅＶ、２５４ｎｍ＝４．９ｅＶ）や高圧水銀ランプ（２５４ｎｍ＝４．９ｅＶ、３１３ｎｍ＝４．０ｅＶ、３６５ｎｍ＝３．４ｅＶ、４０５ｎｍ＝３．１ｅＶ、４３６ｎｍ＝２．８ｅＶ）などが挙げられる。
また、メタルハライドランプ（２００〜４５０ｎｍ＝２．８〜６．２ｅＶ）を用いてもよい。
また、Ｘ線（０．１５４１８４ｎｍ（Ｃｕ−Ｋα）＝８．０ｋｅＶ）や電子線（０．００２５ｎｍ〜０．００３７ｎｍ、加速電圧１００〜２００ｋＶで、３３５〜４９６ｋｅV）を用いてもよい。
なお、指向性が得られにくい電磁波を金属酸化膜１２に照射する場合には、図５（ｂ’）に示すように、電磁波を遮光マスク１７を介して金属酸化膜上の、その抵抗変化型記憶素子に記憶させる値に応じた数の領域に照射することにより、その領域は伝導路に改質される。
続いて、第４の工程として、図５（ｃ）に示すように、抵抗変化型記憶膜１２ａ上に、第１の導電体膜１１と対になることで抵抗変化型記憶膜１２ａに電圧を印加する第２の導電体膜１３を真空製膜法により積層させる（ステップＳ１０３）。
ここで、第２の導電体膜１３として、Ｐｔを使用したが、Ｐｔに限定されず、例えば、Ａｕ、Ｐｄ、Ｒｕ、Ａｇ、Ｃｕ、Ａｌ、Ｔｉ、Ｔａ、もしくはＷなどを用いることができる。
以上の工程により、本発明の抵抗変化型記憶素子の一実施形態である抵抗変化型記憶素子１ｂが同時に又は順次に複数製造される。
次に、第１の製造方法によって製造された抵抗変化型記憶素子を複数備えた不揮発性記憶装置について説明する。
図７は、第１の製造方法によって製造された抵抗変化型記憶素子を複数備えた不揮発性記憶装置の模式図である。
図７（ａ）は、不揮発性記憶装置１０のメモリアレイの一部１４ａ、１４ｂ、１５ａ、１５ｂを取り出して描いている。
この不揮発性記憶装置には、抵抗変化型記憶素子を行方向及び列方向に複数配列しているメモリアレイが備えられている。
このメモリアレイは配線を有し、ワード線とビット線とからなる配線の一方が行方向に配線され、他方が列方向に配列されることにより格子状になっている。そして、ワード線とビット線が交差する各格子点の位置に抵抗変化型記憶素子が配置されることによりメモリアレイを構成する。ここでワード線は、抵抗変化型記憶素子の電極のうちの一方と電気的に接続され、ビット線は、他方の電極と電気的に接続されている。抵抗変化型記憶素子を上記のように配置して電極間に電圧を印加する仕組みを備えた構造をクロスポイント型と称する。
図７（ｂ）は、１本の伝導路を有する同種類の抵抗記憶変化型記憶素子を４つ備えた不揮発性記憶装置の模式図である。
図７（ｂ）には、抵抗変化型記憶素子Ａ、Ｂ、Ｃ、Ｄそれぞれに１本の伝導路ａ＿１、ｂ＿１、ｃ＿１、ｄ＿１が形成している。
図７（ｃ）は、抵抗記憶変化型記憶素子間で伝導路の本数が異なる抵抗記憶変化型記憶素子を４つ備えた不揮発性記憶装置の模式図である。
図７（ｃ）に示す不揮発性記憶装置１６の抵抗変化型記憶素子Ｅには伝導路ｅ＿１が設けられ、抵抗変化型記憶素子Ｆには２本の伝導路ｆ＿１、ｆ＿２が設けられ、抵抗変化型記憶素子Ｇには３本の伝導路ｇ＿１、ｇ＿２、ｇ＿３が設けられ、抵抗変化型記憶素子Ｈには４本の伝導路ｈ＿１、ｈ＿２、ｈ＿３、ｈ＿４が設けられている。なお、図７（ｂ）、７（ｃ）に示した伝導路の形状、大きさはすべて同様である。
次に、第１の製造方法で製造された本発明の抵抗変化型記憶素子における多値記録の実験について比較例と併せて説明する。
ここで、実施例として図７（ｃ）に示す不揮発性記憶装置１６を用い、比較例として図７（ｂ）に示す不揮発性記憶装置１０を用いた。
（実施例）
まず、図７（ｃ）に示す不揮発性記憶装置１６の多値記録の実験について説明する。
（実施例）
まず、図７（ｃ）に示す不揮発性記憶装置１６の多値記録の実験について説明する。
ここで、図７（ｃ）に示した４つの抵抗変化型記憶素子Ｅ、Ｆ、Ｇ、Ｈの抵抗値は同時に読み出されてそれらの抵抗値の加算値が出力抵抗値となる。
これらの抵抗変化型記憶素子Ｅ、Ｆ、Ｇ、Ｈにおいて、高抵抗状態下では電流が流れず、多値記録では、“０”の値として用いる。ここで、１本の伝導路は等価的に１つの抵抗素子に相当し、伝導路が２本以上形成された場合は、等価的に複数の抵抗素子の並列回路が伝導路の本数に応じて抵抗変化型記憶膜内部に構成されている。
ここで、抵抗変化型記憶素子Ｅの低抵抗状態の抵抗値は１２Ωである。抵抗変化型記憶素子Ｆの低抵抗状態の抵抗値は６Ωであり、抵抗変化型記憶素子Ｇの低抵抗状態の抵抗値は、４Ωであり、抵抗変化型記憶素子Ｈの低抵抗状態の抵抗値は、３Ωである。
実験として、抵抗変化型記憶素子Ｅ、Ｆ、Ｇ、Ｈを印加電圧に応じて高抵抗状態もしくは低抵抗状態にして、それぞれの抵抗値を同時に読み出してアナログ的に加算した出力抵抗値を記録した。
次に、図７（ｂ）に示す不揮発性記憶装置１０の多値記録の実験について説明する。
ここで、図７（ｂ）に示した４つの抵抗変化型記憶素子Ａ、Ｂ、Ｃ、Ｄの抵抗値は同時に読み出されてそれらの抵抗値の加算値が出力抵抗値となる。
ここで、抵抗変化型記憶素子Ａ、Ｂ、Ｃ、Ｄについても、高抵抗状態下では電流が流れず、多値記録では、“０”の値として用いる。
一方、抵抗変化型記憶素子Ａ、Ｂ、Ｃ、Ｄの低抵抗状態の各抵抗値は、伝導路が１本形成された抵抗変化型記憶素子Ｅと同様に、１２Ωである。
ここで、実験として、図７（ｃ）に示す不揮発性記憶装置１６の多値記録の実験と同様、抵抗変化型記憶素子Ａ、Ｂ、Ｃ、Ｄを印加電圧に応じて高抵抗状態もしくは低抵抗状態にして、それぞれの抵抗値を同時に読み出してアナログ的に加算した出力抵抗値を記録した。
下記に示す表１および表２に、実験結果を示す。
表１に示す比較例の実験結果では、ゼロを含む５値の多値記録が成された。
一方、表２に示す実施例の実験結果では、ゼロを含む１６値の多値記録が成された。
実施例の実験結果と比較例の実験結果とを対比すると、４つの抵抗変化型記憶素子を用いて得られる多値の値が比較例の５値から実施例の１６値となり、多値の値が大幅に多くなっていることがわかる。
以上より、本発明の抵抗変化型記憶素子の製造方法のうちの第１の製造方法によれば、多値の値に比べて抵抗変化型記憶素子の数を減らすことができる。
以上で、本発明の抵抗変化型記憶素子の製造方法のうちの第１の製造方法の説明を終了し、次に、本発明の抵抗変化型記憶素子の製造方法のうちの第２の製造方法について説明する。
なお、本発明の抵抗変化型記憶素子の製造方法のうちの第１の製造方法と本発明の抵抗変化型記憶素子の製造方法のうちの第２の製造方法とでは、製造工程が一部異なるが、それ以外は同様の工程を有するため、以下、相違点について主に説明する。
図８は、本発明の抵抗変化型記憶素子の製造方法のうちの第２の製造方法の工程図である。
また、図９は、図８に示す第２の製造方法の各工程における処理を示すフローチャートである。
本発明の抵抗変化型記憶素子の製造方法のうちの第１の製造方法と本発明の抵抗変化型記憶素子の製造方法のうちの第２の製造方法との相違は、第２の製造方法が、金属酸化膜上の、抵抗変化型記憶素子に記憶させる値に応じた数の領域に電磁波を照射するとともに電極間に電圧を印加して、その領域を伝導路に改質している点である。
まず、第１の工程として、基板上（不図示）に第１の導電体膜２１をスパッタリングに代表される真空製膜法により積層させる（ステップＳ２００）。
次に、第２の工程として、図８（ａ）に示すように、金属酸化膜２２を第１の導電体膜２１上に真空製膜法により積層する（ステップＳ２０１）。
次に、第３の工程として、図８（ｂ）に示すように、電磁波透過性を有する第２の導電体膜２３を金属酸化膜２２に真空製膜法により積層させる（ステップＳ２０２）。
続いて、第４の工程として、金属酸化膜２２上の、抵抗変化型記憶素子に記憶させる値に応じた数の領域に電磁波を照射するとともに第１の導電体膜２１と第２の導電体膜２３との間にフォーミング処理用電源２４による電圧を印加して、その領域を伝導路２２ｂ、２２ｃに改質する（図８（ｃ）、ステップＳ２０３）。その結果、金属酸化膜２２は、抵抗変化型記憶膜２２ａとして作用するようになる。
以上の工程により、記憶させる値に応じた数の伝導路を有する抵抗変化型記憶素子１ｃが同時に又は順次に複数製造される。
以上より、本発明の抵抗変化型記憶素子の製造方法のうちの第２の製造方法によれば、多値の値に比べて抵抗変化型記憶素子の数を減らすことができる。
次に、本発明の抵抗変化型記憶素子の製造方法のうちの第３の製造方法について説明する。第３の製造方法では、まず、金属酸化膜上の、抵抗変化型記憶素子に記憶させる値に応じた数の領域に電磁波もしくは電子線を照射し、その領域それぞれにおける、結合している金属原子と酸素原子との結合力を弱めることにより、その領域を伝導路のできやすい領域に変えることを特徴としている。こうすることにより、フォーミング処理の印加電圧を低められる。
図１０は、本発明の抵抗変化型記憶素子の製造方法のうちの第３の製造方法の工程図である。
また、図１１は、図１０に示す第３の製造方法の各工程における処理を示すフローチャートである。
まず、第１の工程として、基板上（不図示）に第１の導電体膜３１をスパッタリングに代表される真空製膜法により積層させる（ステップＳ３００）。
次に、第２の工程として、図１０（ａ）に示すように金属酸化膜３２を真空製膜法により第１の導電体膜３１上に積層する（ステップＳ３０１）。
続いて、第３の工程として、図１０（ｂ）に示すように金属酸化膜３２上の、抵抗変化型記憶素子に記憶させる値に応じた数の領域３２ｂ、３２ｃに電磁波を照射することにより、その領域それぞれにおける、結合している金属原子と酸素原子との結合力を弱める（ステップＳ３０２）。
続いて、第４の工程として、図１０（ｃ）に示すように第２の導電体膜３３を金属酸化膜３２に真空製膜法により積層させる（ステップＳ３０３）。
最後に、第１の導電体膜３１と第２の導電体膜３３との間にフォーミング処理用電源３４による電圧を印加して、抵抗変化型記憶素子に記憶させる値に応じた数の領域３２ｂ、３２ｃを、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路３２ｂ’、３２ｃ’に改質する（ステップＳ３０４）。その結果、金属酸化膜３２は、抵抗変化型記憶膜３２ａとして作用するようになり、抵抗変化型記憶素子１ｄが製造される。
なお、上記第３の製造方法では、電磁波を用いたが、第１の製造方法と同様に電子線を用いてもよい。また、指向性が得られにくい電磁波を照射するときには、図５（ｂ’）と同様に遮光マスクを介して照射することで伝導路３２ｂ’、３２ｃ’を形成する。
以上の工程により、記憶させる値に応じた数の伝導路を有する抵抗変化型記憶素子１ｄが同時に又は順次に複数製造される。
以上より、本発明の抵抗変化型記憶素子の製造方法のうちの第３の製造方法によれば、多値の値に比べて抵抗変化型記憶素子の数を減らすことができる。
次に、本発明の抵抗変化型記憶素子の製造方法のうちの第４の製造方法について説明する。第４の製造方法では、まず、金属酸化膜上の、抵抗変化型記憶素子に記憶させる値に応じた数の領域にイオンビームを照射し、その領域を伝導路に改質することを特徴としている。
図１２は、本発明の抵抗変化型記憶素子の製造方法のうちの第４の製造方法の工程図である
また、図１３は、図１２に示す第４の製造方法の各工程における処理を示すフローチャートである。
また、図１３は、図１２に示す第４の製造方法の各工程における処理を示すフローチャートである。
まず、第１の工程として、基板上に第１の導電体膜４１をスパッタリングに代表される真空製膜法により積層させる（ステップＳ４００）。
次に、第２の工程として、図１２（ａ）に示すように金属酸化膜４２を真空製膜法により第１の導電体膜４１上に積層する（ステップＳ４０１）。
その次に、第３の工程として、金属酸化膜４２上の、抵抗変化型記憶素子に記憶させる値に応じた数の領域にイオンビームを注入し、その領域を伝導路４２ｂ、４２ｃに改質する（ステップＳ４０２）。
その結果、金属酸化膜４２は、抵抗変化型記憶膜４２ａとして作用するようになる。なお、図１２（ｂ）に示すように、イオンビームを照射時にビームの拡がりの影響を取り除くために、遮光マスク４３を用いることが好ましい。なお、集束イオンビームを採用することにより、遮光マスクを介さずにイオンを注入してもよい。
その結果、金属酸化膜４２は、抵抗変化型記憶膜４２ａとして作用するようになる。なお、図１２（ｂ）に示すように、イオンビームを照射時にビームの拡がりの影響を取り除くために、遮光マスク４３を用いることが好ましい。なお、集束イオンビームを採用することにより、遮光マスクを介さずにイオンを注入してもよい。
ここで、注入イオンの入射エネルギーは、１０〜１０００ｋｅＶであり、イオンの注入深さは、１０〜１０００ｎｍ程度であることが好ましい。
また。注入するイオン種がＰｔ、Ａｕ、もしくはＡｇの場合には、イオン加速電圧は１００ｋＶ、イオン電流は１．０ｍＡ、注入時間は２．０ｓｅｃであることが好ましい。
また、注入するイオン種がＮｉもしくはＣｕの場合には、イオン加速電圧は６０ｋＶ、イオン電流は２．０ｍＡ、注入時間は１．０ｓｅｃであることが好ましい。
続いて、第４の工程として、金属酸化膜４２に第２の導電体膜４３を真空成膜法により積層して（ステップＳ４０３）、抵抗変化型記憶素子１ｅが製造される。
以上の工程により、記憶させる値に応じた数の伝導路を有する抵抗変化型記憶素子１ｅが同時に又は順次に複数製造される。
以上より、本発明の抵抗変化型記憶素子の製造方法のうちの第４の製造方法によれば、多値の値に比べて抵抗変化型記憶素子の数を減らすことができる。
次に、本発明の抵抗変化型記憶素子の製造方法のうちの第５の製造方法について説明する。この第５の製造方法では、まず、反応性イオンエッチングにより、絶縁膜上の、抵抗変化型記憶素子に記憶させる値に応じた数の領域に貫通孔を形成する。続いて、その貫通孔に、製造後には印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路として作用する金属酸化物を充填し、電極間にフォーミング処理を行うための電圧を印加して、その記憶させる値に応じた数の領域を伝導路に改質することを特徴としている。
図１４は、本発明の抵抗変化型記憶素子の製造方法のうちの第５の製造方法の工程図である
また、図１５は、図１４に示す第５の製造方法の各工程における処理を示すフローチャートである。
また、図１５は、図１４に示す第５の製造方法の各工程における処理を示すフローチャートである。
まず、第１の工程として、基板上（不図示）に第１の導電体膜５１をスパッタリングに代表される真空製膜法により積層させる（ステップＳ５００）。
次に、第２の工程として、図１４（ａ）に示すように絶縁膜５２を真空製膜法により第１の導電体膜５１上に積層する（ステップＳ５０１）。
ここで、絶縁体膜としてＳｉＯ２を用いたが、ＳｉＯ２に限られず、Ａｌ２Ｏ３、ＭｇＯ、もしくはＺｒＯ２などの絶縁体膜を用いてもよい。
その次に、第３の工程として、反応性イオンエッチングを用いて絶縁膜上の、抵抗変化型記憶素子に記憶させる値に応じた数の領域に貫通孔を形成する（図１４（ｂ））。なお、反応性イオンエッチングの代わりに集束イオンビームを用いて貫通孔を形成してもよい。
続いて、その貫通孔に、製造後には印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路として作用する金属酸化物５３ａ、５３ｂを充填する（ステップＳ５０３）。
ここでは、金属酸化物として、Ｎｉ酸化物を用いたが、Ｎｉ酸化物に限られず、Ｃｏ酸化物、Ｆｅ酸化物、Ｓｉ酸化物、Ａｌ酸化物、Ｔｉ酸化物、Ｃｅ酸化物、Ｈｆ酸化物、Ｚｒ酸化物、Ｎｂ酸化物、Ｍｇ酸化物、Ｙ酸化物、Ｃｒ酸化物、Ｚｎ酸化物、もしくはＣｕ酸化物などを用いることができる。
続いて、絶縁膜５２および金属酸化物５３に第２の導電体膜５４を真空製膜法により積層する（ステップＳ５０４）。
最後に、第１の導電体膜５１と第２の導電体膜５４との間にフォーミング処理用電源５５による電圧を印加して、貫通孔内の金属酸化物５３ａを伝導路５３ａ’５３ｂ’に改質する（ステップＳ５０５）。その結果、金属酸化物５２および絶縁膜５３は、抵抗変化型記憶膜５２ａとして作用するようになり、抵抗変化型記憶素子１ｆが製造される。
以上の工程により、記憶させる値に応じた数の伝導路を有する抵抗変化型記憶素子１ｆが同時に又は順次に複数製造される。
以上より、本発明の抵抗変化型記憶素子の製造方法のうちの第５の製造方法によれば、多値の値に比べて抵抗変化型記憶素子の数を減らすことができる。
以上説明したように、本発明によれば、抵抗変化型記憶素子の数に比し多値の値を増す工夫が施された抵抗変化型記憶素子が提供され、また、その抵抗変化型記憶素子の製造方法が実現される。
Claims (6)
- 印加電圧に応じて高抵抗状態と該高抵抗状態よりも電流が流れやすい低抵抗状態とに切り替わり該高抵抗状態と該低抵抗状態とを選択的に保持する抵抗変化型記憶素子において、
基板上に積層された、第１の導電体膜と、
前記第１の導電体膜上に積層された、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する抵抗変化型記憶膜と、
前記抵抗変化型記憶膜上に積層された、前記第１の導電体膜と対になることで該抵抗変化型記憶膜に電圧を印加する第２の導電体膜とを備え、
前記抵抗変化型記憶膜は、該抵抗変化型記憶素子に記憶させる値に応じた数の、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路を有するものであることを特徴とする抵抗変化型記憶素子。 - 印加電圧に応じて高抵抗状態と該高抵抗状態よりも電流が流れやすい低抵抗状態とに切り替わり該高抵抗状態と該低抵抗状態とを選択的に保持する抵抗変化型記憶素子の製造方法において、
基板上に第１の導電体膜を積層する工程と、
前記第１の導電体膜上に、製造後に印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する抵抗変化型記憶膜として作用する金属酸化膜を積層する工程と、
前記金属酸化膜上の、該抵抗変化型記憶素子に記憶させる値に応じた数の領域に電磁波もしくは電子線を照射することにより、該領域それぞれを、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路に改質する工程と、
前記金属酸化膜上に、前記第１の導電体膜と対になることで該金属酸化膜に電圧を印加する第２の導電体膜を積層する工程とを備えたことを特徴とする抵抗変化型記憶素子の製造方法。 - 印加電圧に応じて高抵抗状態と該高抵抗状態よりも電流が流れやすい低抵抗状態とに切り替わり該高抵抗状態と該低抵抗状態とを選択的に保持する抵抗変化型記憶素子の製造方法において、
基板上に第１の導電体膜を積層する工程と、
前記第１の導電体膜上に、製造後に印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する抵抗変化型記憶膜として作用する金属酸化膜を積層する工程と、
前記金属酸化膜上に電磁波透過性を有する第２の導電体膜を積層する工程と、
前記金属酸化膜上の、該抵抗変化型記憶素子に記憶させる値に応じた数の領域に電磁波を照射するとともに前記第１の導電体膜と前記第２の導電体膜との間に電圧を印加することにより、該領域それぞれを、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路に改質する工程とを備えたことを特徴とする抵抗変化型記憶素子の製造方法。 - 印加電圧に応じて高抵抗状態と該高抵抗状態よりも電流が流れやすい低抵抗状態とに切り替わり該高抵抗状態と該低抵抗状態とを選択的に保持する抵抗変化型記憶素子の製造方法において、
基板上に第１の導電体膜を積層する工程と、
前記第１の導電体膜上に、製造後に印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する抵抗変化型記憶膜として作用する金属酸化膜を積層する工程と、
前記金属酸化膜上の、該抵抗変化型記憶素子に記憶させる値に応じた数の領域に電磁波もしくは電子線を照射することにより、該領域それぞれにおける、結合している金属原子と酸素原子との結合力を弱める工程と、
該金属酸化膜上に第２の導電体膜を積層する工程と、
前記第１の導電体膜と前記第２の導電体膜との間に電圧を印加することにより、前記領域それぞれを、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路に
改質する工程とを備えたことを特徴とする抵抗変化型記憶素子の製造方法。 - 印加電圧に応じて高抵抗状態と該高抵抗状態よりも電流が流れやすい低抵抗状態とに切り替わり該高抵抗状態と該低抵抗状態とを選択的に保持する抵抗変化型記憶素子の製造方法において、
基板上に第１の導電体膜を積層する工程と、
前記第１の導電体膜上に、製造後に印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する抵抗変化型記憶膜として作用する金属酸化膜を積層する工程と、
前記金属酸化膜上の、該抵抗変化型記憶素子に記憶させる値に応じた数の領域にイオンビームを照射することにより、該領域それぞれを、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路に改質する工程と、
前記金属酸化膜上に、前記第１の導電体膜と対になることで該金属酸化膜に電圧を印加する第２の導電体膜を積層する工程とを備えたことを特徴とする抵抗変化型記憶素子の製造方法。 - 印加電圧に応じて高抵抗状態と該高抵抗状態よりも電流が流れやすい低抵抗状態とに切り替わり該高抵抗状態と該低抵抗状態とを選択的に保持する抵抗変化型記憶素子の製造方法において、
基板上に第１の導電体膜を積層する工程と、
前記第１の導電体膜上に、絶縁膜を積層する工程と、
前記絶縁膜上の、該抵抗変化型記憶素子に記憶させる値に応じた数の領域に貫通孔を形成する工程と、
前記貫通孔に、製造後には印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路として作用する金属酸化物を充填する工程と、
前記絶縁膜および前記金属酸化物に第２の導電体膜を積層する工程と、
前記第１の導電体膜と前記第２の導電体膜との間に電圧を印加することにより、前記領域それぞれを、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路に改質する工程とを備えたことを特徴とする抵抗変化型記憶素子の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2006/304856 WO2007105284A1 (ja) | 2006-03-13 | 2006-03-13 | 抵抗変化型記憶素子および抵抗変化型記憶素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2007105284A1 true JPWO2007105284A1 (ja) | 2009-07-23 |
Family
ID=38509135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008504938A Pending JPWO2007105284A1 (ja) | 2006-03-13 | 2006-03-13 | 抵抗変化型記憶素子および抵抗変化型記憶素子の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPWO2007105284A1 (ja) |
| WO (1) | WO2007105284A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5353692B2 (ja) * | 2007-02-19 | 2013-11-27 | 日本電気株式会社 | 半導体記憶装置 |
| JP2009224403A (ja) * | 2008-03-13 | 2009-10-01 | Toshiba Corp | 情報記録素子及びそれを備えた情報記録再生装置 |
| US8094485B2 (en) * | 2008-05-22 | 2012-01-10 | Panasonic Corporation | Variable resistance nonvolatile storage device with oxygen-deficient oxide layer and asymmetric substrate bias effect |
| US8420478B2 (en) * | 2009-03-31 | 2013-04-16 | Intermolecular, Inc. | Controlled localized defect paths for resistive memories |
| KR101570903B1 (ko) | 2013-08-09 | 2015-11-20 | 한양대학교 산학협력단 | 전자빔 조사를 이용한 저항변화층의 제조방법 및 저항 변화 메모리 소자의 제조방법 |
| WO2016159947A1 (en) * | 2015-03-30 | 2016-10-06 | Hewlett Packard Enterprise Development Lp | Manufacturing memristors |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001189431A (ja) * | 1999-12-28 | 2001-07-10 | Seiko Epson Corp | メモリのセル構造及びメモリデバイス |
| JP2003068983A (ja) * | 2001-06-28 | 2003-03-07 | Sharp Corp | 電気的にプログラム可能な抵抗特性を有する、クロストークが低いクロスポイントメモリ |
| WO2005041303A1 (ja) * | 2003-10-23 | 2005-05-06 | Matsushita Electric Industrial Co., Ltd. | 抵抗変化素子、その製造方法、その素子を含むメモリ、およびそのメモリの駆動方法 |
| JP2005175202A (ja) * | 2003-12-11 | 2005-06-30 | Nippon Telegr & Teleph Corp <Ntt> | 記録素子 |
-
2006
- 2006-03-13 JP JP2008504938A patent/JPWO2007105284A1/ja active Pending
- 2006-03-13 WO PCT/JP2006/304856 patent/WO2007105284A1/ja active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001189431A (ja) * | 1999-12-28 | 2001-07-10 | Seiko Epson Corp | メモリのセル構造及びメモリデバイス |
| JP2003068983A (ja) * | 2001-06-28 | 2003-03-07 | Sharp Corp | 電気的にプログラム可能な抵抗特性を有する、クロストークが低いクロスポイントメモリ |
| WO2005041303A1 (ja) * | 2003-10-23 | 2005-05-06 | Matsushita Electric Industrial Co., Ltd. | 抵抗変化素子、その製造方法、その素子を含むメモリ、およびそのメモリの駆動方法 |
| JP2005175202A (ja) * | 2003-12-11 | 2005-06-30 | Nippon Telegr & Teleph Corp <Ntt> | 記録素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2007105284A1 (ja) | 2007-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Chang et al. | Oxide double‐layer nanocrossbar for ultrahigh‐density bipolar resistive memory | |
| JP5472888B2 (ja) | 抵抗体を利用した不揮発性メモリ素子の製造方法 | |
| Waser | Resistive non-volatile memory devices | |
| JP5368741B2 (ja) | 遷移金属酸化膜を有する半導体素子およびその製造方法 | |
| CN102484127B (zh) | 基于混合金属价键化合物的记忆电阻 | |
| KR102527408B1 (ko) | 스위칭 소자 및 저항 변화 메모리 장치의 제조 방법 | |
| KR101078541B1 (ko) | 기억 소자 및 기억 장치 | |
| US7521704B2 (en) | Memory device using multi-layer with a graded resistance change | |
| EP2814073B1 (en) | Self-rectifying RRAM element | |
| US7723714B2 (en) | Programmable-resistance memory cell | |
| US9105837B2 (en) | Bipolar memory cells and memory devices including the same | |
| US8664632B2 (en) | Memory device | |
| Waser | Electrochemical and thermochemical memories | |
| KR101593509B1 (ko) | 이종 접합 산화물을 기반으로 하는 멤리스티브 요소 | |
| WO2016129306A1 (ja) | 選択素子およびメモリセルならびに記憶装置 | |
| JPWO2007105284A1 (ja) | 抵抗変化型記憶素子および抵抗変化型記憶素子の製造方法 | |
| JP2006179891A (ja) | 電圧制御磁化反転記録方式のｍｒａｍ素子及びそれを利用した情報の記録及び判読方法 | |
| TW201626507A (zh) | 記憶胞單元陣列 | |
| JP2009289822A (ja) | 抵抗変化メモリ | |
| US7935952B2 (en) | Non-volatile memory device having threshold switching resistor, memory array including the non-volatile memory device and methods of manufacturing the same | |
| WO2012169198A1 (ja) | 不揮発性記憶素子、その製造方法及び初期ブレーク方法、並びに不揮発性記憶装置 | |
| Lee et al. | Selector-less ReRAM with an excellent non-linearity and reliability by the band-gap engineered multi-layer titanium oxide and triangular shaped AC pulse | |
| JP5406782B2 (ja) | 不揮発性半導体記憶装置 | |
| KR20170089726A (ko) | 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치 | |
| JPWO2007102212A1 (ja) | 抵抗変化型記憶素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111206 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120327 |