DE102014114197B4 - Chip und Verfahren zum Identifizieren eines Chips - Google Patents

Chip und Verfahren zum Identifizieren eines Chips Download PDF

Info

Publication number
DE102014114197B4
DE102014114197B4 DE102014114197.0A DE102014114197A DE102014114197B4 DE 102014114197 B4 DE102014114197 B4 DE 102014114197B4 DE 102014114197 A DE102014114197 A DE 102014114197A DE 102014114197 B4 DE102014114197 B4 DE 102014114197B4
Authority
DE
Germany
Prior art keywords
transistors
chip
transistor
logic circuit
programmed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014114197.0A
Other languages
English (en)
Other versions
DE102014114197A1 (de
Inventor
Georg Tempel
Rolf-Peter Vollertsen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102014114197.0A priority Critical patent/DE102014114197B4/de
Priority to US14/868,451 priority patent/US9419619B2/en
Publication of DE102014114197A1 publication Critical patent/DE102014114197A1/de
Application granted granted Critical
Publication of DE102014114197B4 publication Critical patent/DE102014114197B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
    • H03K19/17708—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/17764—Structural details of configuration resources for reliability
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

Chip aufweisend: eine Logikschaltung, die mehrere Transistoren aufweist und eingerichtet ist, eine logische Datenverarbeitungsfunktion durchzuführen, wobei bei der Durchführung der Datenverarbeitungsfunktion die Transistoren in einer ersten Richtung betrieben werden; eine Ausleseschaltung, die eingerichtet ist, die Logikschaltung derart anzusteuern, dass die Transistoren in einer der ersten Richtung entgegengesetzten zweiten Richtung betrieben werden und eingerichtet ist, basierend auf einer Ausgabe der Logikschaltung bei Betrieb der Transistoren in der zweiten Richtung eine Identifikation der Logikschaltung zu ermitteln, wobei die Transistoren mindestens einen in der ersten Richtung mittels Ladungsträger-Injektion programmierten Transistor aufweisen.

Description

  • Ausführungsbeispiele betreffen allgemein Chips und Verfahren zum Identifizieren eines Chips.
  • Für Hersteller von Chips ist es üblicherweise erforderlich, dass sie von ihnen hergestellte Chips verfolgen können. Während dies bei Speicherbausteinen typischerweise leicht möglich ist, da Speicher zum Speichern einer Identifikation vorhanden ist, sind für Logik-Bausteine Mechanismen wünschenswert, die eine Verfolgung ermöglichen und mit geringem Aufwand (z. B. mit geringem Chipflächenbedarf und Schaltungsaufwand) realisiert werden können.
  • Gemäß einem Ausführungsbeispiel wird ein Chip bereitgestellt, der eine Logikschaltung, die mehrere Transistoren aufweist und eingerichtet ist, eine logische Datenverarbeitungsfunktion durchzuführen, wobei bei der Durchführung der Datenverarbeitungsfunktion die Transistoren in einer ersten Richtung betrieben werden, und eine Ausleseschaltung aufweist, die eingerichtet ist, die Logikschaltung derart anzusteuern, dass die Transistoren in einer der ersten Richtung entgegengesetzten zweiten Richtung betrieben werden und eingerichtet ist, basierend auf einer Ausgabe der Logikschaltung bei Betrieb der Transistoren in der zweiten Richtung eine Identifikation der Logikschaltung zu ermitteln, wobei die Transistoren mindestens einen in der ersten Richtung mittels Ladungsträger-Injektion programmierten Transistor aufweisen.
  • Die Figuren geben nicht die tatsächlichen Größenverhältnisse wieder sondern sollen dazu dienen, die Prinzipien der verschiedenen Ausführungsbeispiele zu illustrieren. Im Folgenden werden verschiedene Ausführungsbeispiele mit Bezug auf die folgenden Figuren beschrieben.
  • 1 zeigt einen Chip gemäß einer Ausführungsform.
  • 2 zeigt ein Flussdiagramm, das ein Verfahren zum Identifizieren eines Chips darstellt.
  • 3 zeigt einen Transistor gemäß einer Ausführungsform.
  • 4 zeigt die Einsatzspannungsverschiebung (gemäß Experiment und Modell) als Funktion der Programmierzeit.
  • Die folgende detaillierte Beschreibung bezieht sich auf die beiliegenden Figuren, die Details und Ausführungsbeispiele zeigen. Diese Ausführungsbeispiele sind so detailliert beschrieben, dass der Fachmann die Erfindung ausführen kann. Andere Ausführungsformen sind auch möglich und die Ausführungsbeispiele können in struktureller, logischer und elektrischer Hinsicht geändert werden, ohne vom Gegenstand der Erfindung abzuweichen. Die verschiedenen Ausführungsbeispiele schließen sich nicht notwendig gegenseitig aus sondern es können verschiedene Ausführungsformen miteinander kombiniert werden, so dass neue Ausführungsformen entstehen. Im Rahmen dieser Beschreibung werden die Begriffe ”verbunden”, ”angeschlossen” sowie ”gekoppelt” verwendet zum Beschreiben sowohl einer direkten als auch einer indirekten Verbindung, eines direkten oder indirekten Anschlusses sowie einer direkten oder indirekten Kopplung.
  • Viele SIP(System in Package)-Produkte nutzen neben einem NVM(für engl. Non-Volatile memory, d. h. nicht-flüchtiger Speicher)-Baustein einen reinen CMOS-Logik-Baustein in demselben Gehäuse. Während der NVM-Baustein aufgrund seiner Eigenschaften eine Chip-Id (Identifikation) erhält (die z. B. während seines Tests in dafür vorgesehene Speicherbereiche programmiert wird), ist dies bei reinen CMOS-Logik-Bausteinen nicht möglich. Da es für einen Hersteller aber typischerweise erforderlich ist, die von ihm hergestellten Bausteine verfolgen zu können, ist dies bei einem Logik-Baustein ohne weiteres nicht möglich, da sein Bezug zu seiner Herstellung (z. B.: zu Datum und Ort) beim Zusammenbau des SIP-Produkts, in dem er eingesetzt wird, typischerweise verloren geht. Beispielsweise können Bausteine für SIP-Produkte aus verschiedenen Quellen (z. B. von unterschiedlichen Werken) kommen, oder ein Baustein kann gar schon auf einem Leadframe des SIP-Produkts vormontiert sein.
  • Ein Verfolgen (engl. Tracking) von CMOS-Logik-Bausteinen kann logistisch durchgeführt werden, indem beispielsweise bis zur SIP-Montage eine Chip-Id auf einem separaten Datenträger oder in einer Datenbank mitgeführt wird. Bei der SIP-Montage kann die Chip-Id des CMOS-Bausteins in den NVM-Baustein programmiert werden. Eine weitere Möglichkeit ist, für jeden CMOS-Baustein ein chipspezifisches Muster („Fingerabdruck”) in einer Datenbank zu pflegen. Damit ist später eine Identifikation des CMOS-Bausteins. Verfahren dieser Art basieren typischerweise auf sogenannten PUFs (Physical Unclonable Function), wie beispielsweise ein SRAM-Fingerprint.
  • Alternativ können CMOS-Logikbausteine (typischerweise ohne Overhead bezüglich eines CMOS-Logik Prozesses) mittels folgender Herangehensweisen mit einer Identifikation versehen werden:
    • a) Bei der Verwendung von Schmelzsicherungen (Fuses, z. B. Poly- oder Metal-Fuses) werden ohmsche Verbindung mittels hoher Ströme aufgeschmolzen.
    • b) Bei Anti-Fuse-Konzepten wird ein ursprünglich hochohmiger Widerstand durch entsprechend hohe Spannungen in einen niederohmigen Widerstand umgewandelt. Beispielsweise kann ein Gate-Oxid zum Durchbruch gebracht werden.
    • c) Bei der Verwendung programmierbarer Elemente werden in einen Single-Poly-Prozess, wie jedem CMOS-Prozess, NVM-Programmiermodi umgesetzt, wobei ein nicht-kontaktiertes Poly-Gate als Floating-Gate verwendet wird.
  • Alle diese Herangehensweise nutzen jedoch spezielle Designs und sind damit auch eindeutig identifizierbar. Zum Weiteren ist der erforderliche zusätzliche Flächenbedarf typischerweise nicht vernachlässigbar.
  • Aus der US 4 287 575 A ist ein Speicherelement mit einem kreuzgekoppelten Common Emitter Flip-Flop bekannt, bei dem eine Stromflussrichtung in das Flip-Flop während eines Schreibzugriffs von dem in dem Flip-Flop gespeicherten Bitwert abhängt.
  • Aus der US 2008/0 144 377 A1 sind Transistoren bekannt, die mithilfe von Channel Hot Electrons (CHE) zur direkten Speicherung von Daten verwendet werden.
  • Im Folgenden wird eine Herangehensweise beschrieben, die ohne Veränderung des Designs und geringem zusätzlichen Flächenbedarf realisiert werden kann.
  • 1 zeigt einen Chip 100 gemäß einer Ausführungsform.
  • Der Chip 100 weist eine Logikschaltung 101 auf, die mehrere Transistoren 102 aufweist und eingerichtet ist, eine logische Datenverarbeitungsfunktion durchzuführen, wobei bei der Durchführung der Datenverarbeitungsfunktion die Transistoren in einer ersten Richtung betrieben werden.
  • Der Chip 100 weist ferner eine Ausleseschaltung 103 auf, die eingerichtet ist, die Logikschaltung derart anzusteuern, dass die Transistoren in einer der ersten Richtung entgegengesetzten zweiten Richtung betrieben werden und eingerichtet ist, basierend auf einer Ausgabe der Logikschaltung bei Betrieb der Transistoren in der zweiten Richtung eine Identifikation der Logikschaltung zu ermitteln, wobei die Transistoren mindestens einen in der ersten Richtung mittels Ladungsträger-Injektion programmierten Transistor aufweisen.
  • In anderen Worten, werden Veränderungen im Verhalten von Transistoren im Rückwärtsbetrieb zur Identifikation eines Chips ausgenutzt. Beispielsweise wird in einem Chip eine Identifikation programmiert, indem die Einsatzspannung von bestimmten Transistoren in Rückwärtsrichtung verändert wird, während die Einsatzspannung in Vorwärtsrichtung beispielsweise unverändert bleibt oder lediglich derart wenig verändert wird, dass die logische Funktion des Chips nicht beeinträchtigt wird.
  • Beispielsweise können CMOS-Transistoren mittels HCI (Hot Carrier Injection) wie einer CHE(Channel Hot Electron)-Injektion programmiert werden. Hierbei werden mittels entsprechenden Spannungsbedingungen und genügend langer Stresszeit (Programmierzeit) diese Ladungen in das Seitenwand-Oxid und/oder den Spacer eines CMOS Transistors injiziert. Damit werden dort Ladungen eingefangen (engl. Trapping), die wiederum den LDD(lightly doped dran, d. h. niedrig dotierter Drain)-Junction-Bereich verarmen, womit sich der Strom des Transistors bei gleichbleibenden Spannungsbedingungen verringert. Eine Stromerniedrigung ist äquivalent zu einer Verschiebung der Einsatzspannung und dieser Effekt ist wie unten gezeigt in Rückwärtsrichtung stärker als in Vorwärtsrichtung.
  • Beispielsweise wird aktiv ein Muster in einen CMOS-Chip programmiert, wobei nur die typischen Transistoren des CMOS-Prozesses verwendet werden, d. h. die Transistoren, die für eine logische Funktion des CMOS-Chips (oder CMOS-Bausteins) vorgesehen sind. Dies kann beispielsweise während eines Wafer-Tests durchgeführt werden. Damit ist ab diesen Zeitpunkt der Chip eindeutig identifizierbar. Insbesondere ist es nicht erforderlich, eine Schattendatenbank zur Identifikation es Chips zu führen.
  • Die Transistoren werden beispielsweise so programmiert, dass die logische Datenverarbeitungsfunktion des der Logikschaltung nicht beeinträchtigt wird (d. h. beispielsweise, z. B. bei nominellen Betriebsbedingungen, weiterhin korrekte Ergebnisse liefert). Die logische Datenverarbeitungsfunktion ist beispielsweise Verarbeitung von binären Eingangsdaten zu binären Ausgangsdaten, beispielsweise eine Berechnung (beispielsweise von mehreren möglichen Berechnungen) wie eine Addition oder eine komplexere Verarbeitung wie beispielsweise eine Verschlüsselung.
  • Die erste Richtung ist beispielsweise eine Vorwärtsrichtung und die zweite Richtung ist beispielsweise eine Rückwärtsrichtung.
  • Die Transistoren weisen mindestens einen programmierten Transistor auf.
  • Die Ausleseschaltung ist beispielsweise eingerichtet, basierend darauf, welche der Transistoren programmiert sind, die Identifikation zu ermitteln.
  • Beispielsweise ist die Ausleseschaltung eingerichtet, abhängig von dem Strom, der durch den Transistor in Rückwärtsrichtung fließt, zu ermitteln, ob ein Transistor programmiert ist.
  • Gemäß einer Ausführungsform ist die Ausleseschaltung eingerichtet, für jeden Transistor der Transistoren zu ermitteln, ob er programmiert ist, und abhängig davon den Wert einer dem Transistor zugeordneten Stelle der Identifikation in binärer Darstellung auf 0 oder 1 zu setzen.
  • Die Transistoren sind beispielsweise Feldeffekttransistoren.
  • Gemäß einer Ausführungsform ist die Ausleseschaltung eingerichtet, mindestens einen der Transistoren in Rückwärtsrichtung derart zu betreiben, dass der Potentialunterschied zwischen Source und Drain ein gegenüber dem Potentialunterschied zwischen Source und Drain bei Betrieb des Transistors bei der Durchführung der Datenverarbeitungsfunktion entgegengesetztes Vorzeichen hat.
  • Die Ausleseschaltung kann eingerichtet sein, die Transistoren in der zweiten Richtung mit einem betragsmäßig niedrigeren Potentialunterschied zwischen Source und Drain zu betreiben als sie bei der Durchführung der Datenverarbeitungsfunktion in der ersten Richtung betrieben werden.
  • Die Transistoren können beispielsweise MOS-Transistoren sein.
  • Der Chip ist beispielsweise ein CMOS-Logikchip.
  • Gemäß einer Ausführungsform wird ein Verfahren durchgeführt, wie es in 2 dargestellt ist.
  • 2 zeigt ein Flussdiagramm 200, das ein Verfahren zum Identifizieren eines Chips darstellt.
  • In 201 wird eine Logikschaltung, die mehrere Transistoren aufweist und eingerichtet ist, unter Betrieb der Transistoren in einer ersten Richtung eine logische Datenverarbeitungsfunktion durchzuführen, derart angesteuert, dass die Transistoren in einer der ersten Richtung entgegengesetzten zweiten Richtung betrieben werden.
  • In 202 wird basierend auf einer Ausgabe der Logikschaltung bei Betrieb der Transistoren in der zweiten Richtung eine Identifikation der Logikschaltung ermittelt.
  • Das Verfahren weist beispielsweise ferner ein Programmieren mindestens eines der Transistoren auf, beispielsweise ein Programmieren mindestens eines der Transistoren mittels Ladungsträgerinjektion.
  • Es sollte beachtet werden, dass Ausführungsbeispiele, die im Zusammenhang mit dem Chip 100 beschrieben sind, analog für das in 2 dargestellt Verfahren gelten und umgekehrt.
  • Gemäß einer Ausführungsform wird eine Programmierung von CMOS-Transistoren durch Hot Carrier Injection (CHE) durchgeführt, beispielsweise ähnlich der Programmierung von NVM-Speicherzellen, wie sie für NROMs zum nichtflüchtigen Speichern von Daten verwendet werden kann. Dabei kann der verstärkende Einfluss genutzt werden, wenn die Speicherzellen in der Richtung entgegengesetzt zur Stress-Richtung (d. h. Programmierrichtung) gelesen werden (Reverse Read). Ein NROM weist typischerweise eine zusätzliche ladungsspeichernde Schicht (typischerweise eine Nitridschicht) auf und es kann auch ein Lösch-Modus vorgesehen sein. Auf beides wird gemäß einer Ausführungsform für die Identifikation von Logik-Chips verzichtet.
  • 3 zeigt einen Transistor 300 gemäß einer Ausführungsform.
  • Der Transistor 300 ist in diesem Beispiel ein MOSFET (Metal Oxide Semiconductor Field Effect Transistor) und entspricht beispielsweise einem der Transistoren 102.
  • Der Transistor 300 weist einen Source-Bereich mit einem hoch-dotierten (z. B. n+-dotierten) Source-Teilbereich 301 und einem niedrig-dotierten (z. B. n–-dotierten) Source-Teilbereich 302 auf.
  • Weiterhin weist der Transistor 300 einen Drain-Bereich mit einem hoch-dotierten (z. B. n+-dotierten) Drain-Teilbereich 303 und einem niedrig-dotierten (z. B. n–-dotierten) Drain-Bereich 304 (auch bezeichnet als LDD für „lightly doped drain”) auf.
  • Der Source-Bereich 301, 302 und der Drain-Bereich 303, 304 sind in einem Substrat 305 (beispielsweise einem p-Substrat) angeordnet. Über dem Kanalbereich zwischen dem Source-Bereich 301, 302 und dem Drain-Bereich 303, 304 befindet sich ein Gate-Oxid 306 über dem sich wiederum das ein Gate 307 befindet. Seitlich wird das Gate 307 von Seitenbereichen 308 des Gate-Oxids begrenzt. Die Dicken der Seitenbereiche ist typischerweise unterschiedlich von der Dicke das Gate-Oxids 306, da sie mittels eines anderen Prozessschritts gebildet werden.
  • Neben den Seitenbereichen 308 befinden sich Abstandshalter 309 (Spacer), die beispielsweise aus einem Oxid, einem Nitrid oder beidem gebildet sind.
  • Der Transistor ist beispielsweise einer Stelle einer Identifikation eines Chips, der den Transistor enthält, in einer Binärdarstellung der Identifikation zugeordnet.
  • Gemäß einer Ausführungsform wird der Transistor programmiert (beispielsweise um eine binäre 1 an der ihm zugeordneten Stelle der Identifikation darzustellen), indem ein Vorwärtsrichtung eine Programmierspannung Vd an ihn angelegt wird, die bewirkt, dass Elektronen 310 in dem Gate-Oxid 305, dem Seitenbereiche 308 auf der Drain-Seite und/oder dem Abstandshalter 309 auf der Drain-Seite eingefangen werden. Diese Elektronen ändern die Einsatzspannung des Transistors, so dass der gespeicherte Wert anschließend in Vorwärtsrichtung oder Rückwärtsrichtung ausgelesen werden kann, da der Transistor aufgrund seiner geänderten Einsatzspannung ein anderes Verhalten zeigt, als wenn er nicht programmiert worden wäre. Die Betriebsmodi zum Programmieren und Lesen sind in Tabelle 1 zusammengefasst.
    Modus Source-Spannung Drain-Spannung Richtung
    Programmieren 0 V Vd Vorwärts
    Lesen VLesen 0 V Rückwärts
    Lesen 0 V VLesen Vorwärts
    Tabelle 1
  • Gemäß einer Ausführungsform wird das Bit der Chipidentifikation mittels Rückwärts-Lesen ausgelesen, während er in Vorwärts-Richtung (d. h. die Source hat ein höheres Potential der Drain) zum Durchführen einer logischen Datenverarbeitungsfunktion verwendet wird. Dabei wird gemäß einer Ausführungsform der Unterschied der Einsatzspannungsverschiebung, die beim Programmieren entsteht, zwischen Vorwärtsbetrieb (Forward Mode) und Rückwärtsbetrieb (Reverse Mode) ausgenutzt, wie er in 4 dargestellt ist.
  • 4 zeigt die Einsatzspannungsverschiebung (gemäß Experiment und Modell) als Funktion der Programmierzeit.
  • Die Programmierzeit steigt von links nach rechts entlang der horizontalen Achse 401 und die Einsatzspannung steigt von unten nach oben entlang der vertikalen Achse 402 (angegeben relativ zur ursprünglichen Einsatzspannung).
  • Man kann erkennen, dass die Einsatzspannungsänderung beim Rückwärtsbetrieb (Delta IDRS oder DIDRS) deutlich höher als beim Vorwärtsbetrieb (Delta IDFS oder DIDFS) ist. Damit kann bei limitierter Stresszeit ein Verhalten des Transistors im Vorwärtsbetrieb (nahezu) wie das eines nicht-programmierten Transistors erreicht werden. Dieser Hebel (Einsatzspannungsverschiebungsunterschied zwischen Vorwärtsbetrieb und Rückwärtsbetrieb) ist weiterhin abhängig von der Dotierung der LDD-Junction, d. h. des niedrig-dotierten Drain-Bereichs, da je geringer die Dotierung ist, der Bereich leichter durch die eingefangenen Ladungen ausgeräumt (depleted) werden kann, und der Spannung am Transistor: Eine höhere Vorwärts-Spannung am Drain reduziert die beobachtete Einsatzspannungsdrift in Vorwärts-Richtung. Umgekehrt erhöht eine niedrigere Spannung VLesen in Rückwärts-Richtung die Einsatzspannungsverschiebung.
  • Tabelle 2 zeigt für vier identische Transistoren die Stromänderung (vorwärts und rückwärts) in Prozent gegenüber dem Ursprungszustand zum Zeitpunkt t0 nach 0,1 s bzw. 10 s Stresszeit. In der rechtesten Spalte ist der Hebel zwischen Rückwärtsbetrieb und Vorwärtsbetrieb in der Stromskala angegeben. Die Experimente basieren auf einem 40 nm-Logik-Herstellungsprozess.
    nMOS DG
    CHE-Stress: Vd = 5.2, Vg = 2.0, tstress = 0.1 s
    Lesen: Vorwärts Rückwärts
    Stromänderung gegenüber t0: DIDFS_NDH1 DIDRS_NDH1 Stromdifferenz Vorwärts/Rückwärts
    Transitor 1: –0.8814251 –3.561413 --> 2.6799879
    Transitor 2: –0.8480104 –3.491974 --> 2.6439636
    Transitor 3: –0.8368201 –3.419524 --> 2.5827039
    Transitor 4: –0.8627811 –3.329942 --> 2.4671609
    CHE-Stress: Vd = 5.2, Vg = 2.0, tstress = 10 s
    Lesen: Vorwärts Rückwärts
    Stromänderung gegenüber t0: DIDFS_NDH2 DIDRS_NDH2 Stromdifferenz Vorwärts/Rückwärts
    Transitor 1: –1.781407 –9.282109 --> 7.500702
    Transitor 2: –1.696021 –8.927063 --> 7.231042
    Transitor 3: –1.692236 –9.134345 --> 7.442109
    Transitor 4: –1.707205 –8.731847 --> 7.024642
    Tabelle 2
  • Es lässt sich Folgendes erkennen:
    • a) Es kann eine messbare Stromänderung herbeigeführt werden. Heutige Transistoren können leicht Ströme von 100 μA Bemerkung treiben. Damit können mehrere μA Stromänderungen herbeigeführt werden. Da heutige Sense-Amplifier-Designs schon 100 nA auflösen können, kann ein solcher Unterschied erkannt werden.
    • b) Die Stromänderung ist eine Funktion der Stresszeit, wie zu erwarten ist.
    • c) Stresszeiten von 0.1 s können nach a) schon ausreichend für ein Produkt sein.
    • d) Die Stromänderung ist eine Funktion des Transistor-Typus (in Tabelle 2 nicht gezeigt).
  • Tabelle 3 zeigt Ergebnisse eines Experiments hinsichtlich der Frage, ob die Stromänderung durch das Programmieren auch noch nach einer Temperaturlagerung des Transistors zu erkennen ist, was letztlich bestimmt, ob der Transistor gespeicherte Bits zuverlässig halten kann (Data Retention). In Tabelle sind die Werte der Stromänderung in Prozent zum Ursprungszustand mit und ohne Erhitzen (Bake) angegeben.
    Vorwärts Rückwärts
    ohne Delta IDFS Delta IDRS
    Erhitzung –1.48 –6.89
    –1.73 –6.24
    –1.26 –6.40
    –2.07 –6.37
    mit Vorwärts Rückwärts
    Erhitzung Delta IDFS Delta IDRS
    250°C 23.5h 0.05 –1.59
    0.23 –1.28
    –0.20 –1.26
    0.00 –1.48
    Tabelle 3
  • Es ist erkennbar, dass selbst nach einem Erhitzungsvorgang noch eine merkliche Differenz zwischen Rückwärtsbetrieb und Vorwärtsbetrieb beobachtbar ist.
  • Gemäß verschiedenen Ausführungsformen wird die Einsatzspannungsverschiebung im Rückwärtsbetrieb und/oder der Unterschied der Einsatzspannungsverschiebung zwischen Vorwärtsbetrieb und Rückwärtsbetrieb wie folgt (möglicherweise ohne zusätzliche Prozessschritte) erhöht:
    • 1) Auswahl von CMOS-Transistoren mit hoher CHE-Empfindlichkeit (da sich nicht alle Bauelemente einer Technologie gleichwertig verhalten).
    • 2) Weglassen der LDD-Implantation an den Transistoren mittels einer entsprechenden Lithographie-Maske. Dabei wird die Eigenschaft genutzt, dass geringere LDD-Dotierungen zu einer deutlich stärkere CHE-Empfindlichkeit zeigen. Eine weitere Option ist beispielsweise die teilweise Kompensation einer LDD-Dotierung durch eine entgegengesetzte Implantation (z. B. eine pLDD-Implantierung zusätzlich zu einer nLDD-Implantierung), z. B. mittels einer entsprechenden Lithographie-Maske.
    • 3) Verwendung von Nitrid-Abstandshaltern zur Verbesserung des Einfangens von Ladungen und vor allem des Haltens der Ladungen.
    • 4) Abweichendes Biasing an den Transistoren, z. B. Verwendung (betragsmäßig) unterschiedlicher Potentialunterschiede zwischen Rückwärtsbetrieb und Vorwärtsbetrieb (beispielsweise um mindestens 10%, 20%, 30%, 40% oder mehr, z. B. 2,5 V im Vorwärtsbetrieb und 1,7 V im Rückwärtsbetrieb).
  • Je nachdem, welche einer Vielzahl von Transistoren eines Logik-Chips auf die oben beschriebene Art programmiert werden, kann der Chip mit einer bestimmten Chip-Identifikation versehen werden (indem beispielsweise einem Transistor eine binäre 1 zugeordnet wird, wenn er programmiert ist, oder eine binäre 0, wenn er nicht programmiert ist oder umgekehrt). Im Rückwärtsbetrieb kann anhand des Stroms, der bei einer bestimmten Spannung durch einen der Transistoren fließt, festgestellt werden, ob er programmiert ist, und so die Chip-Identifikation durch Ermitteln für die Vielzahl von Transistoren, ob sie jeweils programmiert sind oder nicht, ausgelesen werden. Anschaulich kann mittels der Programmierung ein Fingerabdruck des Chips aktiv manipuliert werden und beispielsweise ein PUF-Muster des Chips erzeugt werden.

Claims (11)

  1. Chip aufweisend: eine Logikschaltung, die mehrere Transistoren aufweist und eingerichtet ist, eine logische Datenverarbeitungsfunktion durchzuführen, wobei bei der Durchführung der Datenverarbeitungsfunktion die Transistoren in einer ersten Richtung betrieben werden; eine Ausleseschaltung, die eingerichtet ist, die Logikschaltung derart anzusteuern, dass die Transistoren in einer der ersten Richtung entgegengesetzten zweiten Richtung betrieben werden und eingerichtet ist, basierend auf einer Ausgabe der Logikschaltung bei Betrieb der Transistoren in der zweiten Richtung eine Identifikation der Logikschaltung zu ermitteln, wobei die Transistoren mindestens einen in der ersten Richtung mittels Ladungsträger-Injektion programmierten Transistor aufweisen.
  2. Chip gemäß Anspruch 1, wobei die erste Richtung eine Vorwärtsrichtung ist und die zweite Richtung eine Rückwärtsrichtung ist.
  3. Chip gemäß Anspruch 1, wobei die Ausleseschaltung eingerichtet ist, basierend darauf, welche der Transistoren programmiert sind, die Identifikation zu ermitteln.
  4. Chip gemäß Anspruch 3, wobei die Ausleseschaltung eingerichtet ist, abhängig von dem Strom, der durch den Transistor in Rückwärtsrichtung fließt, zu ermitteln, ob ein Transistor programmiert ist.
  5. Chip gemäß einem der Ansprüche 1 bis 3, wobei die Ausleseschaltung eingerichtet ist, für jeden Transistor der Transistoren zu ermitteln, ob er programmiert ist, und abhängig davon den Wert einer dem Transistor zugeordneten Stelle der Identifikation in binärer Darstellung auf 0 oder 1 zu setzen.
  6. Chip gemäß einem der Ansprüche 1 bis 5, wobei die Transistoren Feldeffekttransistoren sind.
  7. Chip gemäß einem der Ansprüche 1 bis 6, wobei die Ausleseschaltung eingerichtet ist, mindestens einen der Transistoren in Rückwärtsrichtung derart zu betreiben, dass der Potentialunterschied zwischen Source und Drain ein gegenüber dem Potentialunterschied zwischen Source und Drain bei Betrieb des Transistors bei der Durchführung der Datenverarbeitungsfunktion entgegengesetztes Vorzeichen hat.
  8. Chip gemäß einem der Ansprüche 1 bis 7, wobei die Ausleseschaltung eingerichtet ist, die Transistoren in der zweiten Richtung mit einem betragsmäßig niedrigeren Potentialunterschied zwischen Source und Drain zu betreiben als sie bei der Durchführung der Datenverarbeitungsfunktion in der ersten Richtung betrieben werden.
  9. Chip gemäß einem der Ansprüche 1 bis 8, wobei die Transistoren MOS-Transistoren sind.
  10. Chip gemäß einem der Ansprüche 1 bis 9, wobei der Chip ein CMOS-Logikchip ist.
  11. Verfahren zum Identifizieren eines Chips aufweisend: Programmieren mittels Ladungsträgerinjektion von mindestens einem Transistor einer Logikschaltung, die mehrere Transistoren aufweist und eingerichtet ist, unter Betrieb der Transistoren in einer ersten Richtung eine logische Datenverarbeitungsfunktion durchzuführen, Ansteuern der Logikschaltung, derart, dass die Transistoren in einer der ersten Richtung entgegengesetzten zweiten Richtung betrieben werden und Ermitteln, basierend auf einer Ausgabe der Logikschaltung bei Betrieb der Transistoren in der zweiten Richtung, einer Identifikation der Logikschaltung.
DE102014114197.0A 2014-09-30 2014-09-30 Chip und Verfahren zum Identifizieren eines Chips Active DE102014114197B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102014114197.0A DE102014114197B4 (de) 2014-09-30 2014-09-30 Chip und Verfahren zum Identifizieren eines Chips
US14/868,451 US9419619B2 (en) 2014-09-30 2015-09-29 Chip and method for identifying a chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014114197.0A DE102014114197B4 (de) 2014-09-30 2014-09-30 Chip und Verfahren zum Identifizieren eines Chips

Publications (2)

Publication Number Publication Date
DE102014114197A1 DE102014114197A1 (de) 2016-03-31
DE102014114197B4 true DE102014114197B4 (de) 2016-11-17

Family

ID=55485621

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014114197.0A Active DE102014114197B4 (de) 2014-09-30 2014-09-30 Chip und Verfahren zum Identifizieren eines Chips

Country Status (2)

Country Link
US (1) US9419619B2 (de)
DE (1) DE102014114197B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10530364B1 (en) * 2018-10-10 2020-01-07 International Business Machines Corporation Multiple programmable hardware-based on-chip password

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4287575A (en) * 1979-12-28 1981-09-01 International Business Machines Corporation High speed high density, multi-port random access memory cell
US20080144377A1 (en) * 2004-11-16 2008-06-19 Hirohito Watanabe Nonvolatile Semiconductor Storage Unit and Production Method Therefor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19629351C2 (de) * 1996-07-20 2002-10-24 Wolfgang Neifer Mobiles Chipkarten-Lesemodul
US5768192A (en) * 1996-07-23 1998-06-16 Saifun Semiconductors, Ltd. Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping
US6643777B1 (en) * 1999-05-14 2003-11-04 Acquis Technology, Inc. Data security method and device for computer modules
WO2009141857A1 (ja) * 2008-05-22 2009-11-26 パナソニック株式会社 抵抗変化型不揮発性記憶装置
JP4734450B2 (ja) * 2009-12-22 2011-07-27 株式会社東芝 認証モジュール、電子機器及びインタリーブ信号の復元方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4287575A (en) * 1979-12-28 1981-09-01 International Business Machines Corporation High speed high density, multi-port random access memory cell
US20080144377A1 (en) * 2004-11-16 2008-06-19 Hirohito Watanabe Nonvolatile Semiconductor Storage Unit and Production Method Therefor

Also Published As

Publication number Publication date
US20160094229A1 (en) 2016-03-31
DE102014114197A1 (de) 2016-03-31
US9419619B2 (en) 2016-08-16

Similar Documents

Publication Publication Date Title
DE10392492B4 (de) Durch Algorithmus dynamisierte Referenzprogrammierung
DE69130993T2 (de) Nichtflüchtige Halbleiterspeicheranordnung
DE69530527T2 (de) Niederspannungs-Eintransistor-FLASH-EEPROM-Zelle mit Fowler-Nordheim Programmier- und Löschung
DE2844955C2 (de) Permanent-Halbleiterspeicher
DE69613947T2 (de) Durch heisse Elektroneninjektion programmierbare und durch Tunneleffekt löschbare PMOS-Speicherzelle
DE69610062T2 (de) Nichtflüchtige PMOS-Speicheranordnung mit einer einzigen Polysiliziumschicht
DE3687108T2 (de) Halbleiterzellen fuer integrierte schaltungen.
DE19923259B4 (de) Speichereinrichtung und Verfahren zum Programmieren und Lesen einer Speichereinrichtung
DE3037315C2 (de)
DE69417519T2 (de) Verfahren zum Löschen einer nichtflüssigen Halbleiterspeicheranordnung
DE112016004357T5 (de) Asymmetrischer feldeffekt-passtransistor für nichtflüchtigen speicher
DE112014004243B4 (de) Nichtflüchtige Speicherbitzelle, nichtflüchtige Speichervorrichtung und persistentes maschinenlesbares Medium
DE3850482T2 (de) Elektrisch löschbarer und programmierbarer Festwertspeicher mit Stapelgatterzellen.
DE69909930T2 (de) Verfahren zum Löschen und Programmieren von Speicheranordnungen
DE69125692T2 (de) Nichtflüchtiger Halbleiter-Speicher
DE69625755T2 (de) Nichtflüchtige zwei-Transistor Speicherzelle mit einem einzigen Polysiliziumgate
DE102010000477B4 (de) System und Verfahren zur Bitleitungssteuerung
DE112013003828T5 (de) Bitleitungs-Spannungsregelung in einem nicht-flüchtigen Speicher
US9747986B2 (en) Transistor design for use in advanced nanometer flash memory devices
DE112017006196T5 (de) Nichtflüchtige speicheranordnung mit umordnen von speichergate- und sourceleitungen
DE112017006240T5 (de) Unterdrückung von programmierstörungen mit bitleitungs- und selektions-gate-spannungsregelung
DE69321685T2 (de) Datenlöschverfahren in einem nicht-flüchtigen Halbleiterspeicher
DE69123814T2 (de) Nichtflüchtige Halbleiterspeicheranordnung
DE3219235A1 (de) Elektrisch programmierbarer nur-lese-speicher
DE102019209317B4 (de) Halbleiterspeicher und Halbleiterspeicherzelle umfassend einen Charge-Trapping-Transistor und eine Selbsterwärmungsschaltung und Verfahren umfassend ein Versetzen einer Vorrichtung mit mehreren Speicherzellen in einen teilweisen Tief-Aus-Zustand

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative