DE69123814T2 - Nichtflüchtige Halbleiterspeicheranordnung - Google Patents

Nichtflüchtige Halbleiterspeicheranordnung

Info

Publication number
DE69123814T2
DE69123814T2 DE69123814T DE69123814T DE69123814T2 DE 69123814 T2 DE69123814 T2 DE 69123814T2 DE 69123814 T DE69123814 T DE 69123814T DE 69123814 T DE69123814 T DE 69123814T DE 69123814 T2 DE69123814 T2 DE 69123814T2
Authority
DE
Germany
Prior art keywords
transistor
memory
diffusion layer
gate
memory transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69123814T
Other languages
English (en)
Other versions
DE69123814D1 (de
Inventor
Noriaki Kodawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Application granted granted Critical
Publication of DE69123814D1 publication Critical patent/DE69123814D1/de
Publication of DE69123814T2 publication Critical patent/DE69123814T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Description

    HINTERGRUND DER ERFINDUNG (1). Erfindungsgebiet
  • Die Erfindung betrifft eine nichtflüchtige Haibleiterspeicheranordnung und insbesondere eine nichtflüchtige Halbleiterspeicheranordnung, bei der gespeicherte digitale Informationen (oder Daten) in Form von Bits (binäre Digits) elektrisch löschbar sind.
    • (2). Beschreibung des Standes der Technik
  • Eine bekannte, typische nichtflüchtige Haibleiterspeicheranordnung, in der die gespeicherten Daten elektrisch gelscht werden können, ist eine Speicherzelle vom Flotox-Typ (Floating-Gate Tunnel Oxide; erdfreies Gate-Tunnel-Oxid). Diese Speicherzelle vom Flotox-Typ hat die in Fig. 1 gezeigte Bauweise.
  • Auf einem Halbleitersubstrat 1 ist ein Speichertransistor 17 mit einem erdfreien Gate 10 ausgebildet, wobei eine Drain-Diffusionsschicht 4 des Speichertransistors 17 und eine Source-Diffusionsschicht 20 des Auswahltransistors 19 an einem Knotenbereich 18 miteinander verbunden sind.
  • Das Löschen der in der Speicherzelle gespeicherten Daten wird wie folgt durchgeführt. Ein ausgewähltes Gate 12 des Auswahltransistors 19 wird auf eine hohe Spannung von z.B. 20 Volt und ein Steuergate 11 des Speichertransistors 17 wird auf eine hohe Spannung von z.B. 20 Volt gesetzt, und eine Source-Diffusionsschicht 3 des Speichertransistors 17, eine Drain-Diffusionsschicht 21 des ausgewählten Transistors 19 und das Halbleitersubstrat 1 werden geerdet, wobei die Injektion von Elektronen aus der Drain-Diffusionsschicht 4 des Speichertransistors 17 in das erdfreie Gate 10 über einen Tunnel-Isolierfilm 7 eines Tunnelbereichs 5 über die Fowler-Nordheim-Tunnelwirkung durchgeführt wird.
  • Als nächstes wird das Schreiben (Speichern) von Daten in der Speicherzelle in der folgenden Art durchgeführt. Die Drain-Diffusionsschicht 21 des Auswahltransistors 19 wird auf eine hohe Spannung von z.B. 20 Volt gesetzt, und an das Auswahlgate wird eine Spannung von z.B. 5 Volt angelegt, wodurch der Auswahltransistor 19 in seinen AN-Zustand schaltet. Als nächstes wird das Steuergate 11 des Speichertransistors 17 geerdet und, indem die Source-Diffusionsschicht auf ihren erdfreien Potentialzustand gebracht wird, liegt somit eine hohe Spannung in der Nähe von 20 Volt an der Drain-Diffusionsschicht 4 des Speichertransistors 17 an, wodurch die Elektronen von dem erdfreien Gate 10 über den Tunnel-Isolierfilm 7 des Tunnelbereichs 5 mittels der Fowler-Nordheim-Tunnelwirkung emittiert werden.
  • Da bei der bekannten Speicheranordnung vom Flotox-Typ, die vorangehend beschrieben wurde, eine hohe Spannung an die Drain-Diffusionsschicht 21 des Auswahltransistors 19 während des Schreibvorgangs anliegt, ist es nötig, die Drain- Diffusionsschicht 21 hinreichend dick auszubilden, um so der an sie angelegten hohen Spannung widerstehen zu können. Aus diesem Grund ist es schwierig, einen kurzen Kanal des Auswahlgates 12 des Auswahltransistors zu verwirklichen und die Speicherzelle kleiner zu gestalten.
  • Ein Transistor mit erdfreiem Gate, der in Reihe mit einem Auswahltransistor in einem Halbleitersubstrat ausgebildet ist, ist aus JP-A-62 265 768 bekannt.
    • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist somit eine vorrangige Aufgabe der Erfindung, eine nichtflüchtige Halbleiterspeicheranordnung, die die oben genannten Probleme der bekannten Speicheranordnung überwindet, und eine verbesserte, nichtflüchtige Halbleiterspeicheranordnung zu schaffen, deren Auswahlgate einen kurzen Kanal hat, und die klein ist.
  • Diese Aufgaben werden durch eine Anordnung gemäß Anspruch 1 gelöst.
  • Der Auswahltransistor ist ein Dünnfilmtransistor, der auf der oberen Oberfläche des Speichertransistors ausgebildet ist, wobei der isolierende Film, z.B. ein polykristalliner Siliziumdünnfilm, zwischen ihnen liegt. Die Source-Diffusionsschicht des Auswahltransistors ist in Kontakt mit der Drain-Diffusionsschicht des Speichertransistors vorgesehen, und diese Transistoren sind in Reihe geschaltet.
  • Somit wird die Größe der Speicherzelle nur gleich der Größe des Speichertransistors, wodurch die Speicherzellenfläche kleiner wird.
  • Anstatt das Auswahlgate des Auswahltransistors unabhängig vorzusehen, kann das Gate gemeinsam mit dem Steuergate des Speichertransistors ausgebildet sein. Außerdem kann z.B. der Dünnfilmtransistor aus polykristallinem Silizium gebildet sein.
    • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die oben genannten und weitere Aufgaben, Merkmale und Vorteile der Erfindung werden aus der folgenden Beschreibung der bevorzugten Ausführungsformen in Zusammenhang mit den beiliegenden Zeichnungen deutlich, in denen ist:
  • Fig. 1 eine diagrammartige Schnittansicht, die eine nichtflüchtige Halbleiterspeicheranordnung nach dem Stand der Technik zeigt;
  • Fig. 2 eine diagrammartige Schnittansicht, die eine Anordnung gemäß einer ersten erfindungsgemäßen Ausführungsform zeigt; und
  • Fig. 3 eine diagrammartige Schnittansicht, die die Anordnung einer zweiten erfindungsgemäßen Ausführungsform zeigt.
    • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Nun werden unter Bezug auf die beiliegenden Zeichnungen erfindungsgemäße Ausführungsformen erläutert.
  • Es sei angemerkt, daß in der folgenden Beschreibung gleiche Bezugszeichen oder Nummern für die gleichen oder ähnliche Elemente in allen Figuren der Zeichnungen verwendet werden.
  • Fig. 2 ist eine diagrammartige Schnittansicht, die eine nichtflüchtige Speicheranordnung entsprechend einer ersten erfindungsgemäßen Ausführungsform zeigt.
  • Bei der ersten Ausführungsform wird ein Speichertransistor 17 mit einem erdfreien Gate 10 auf eineni Halbleitersubstrat 1 ausgebildet. Auf einem zwischenliegenden Isolierfilm 16 über dem Speichertransistor 17 wird ein Auswahltransistor 19 in einem polykristallinen Siliziumdünnfilm 13 ausgebildet, und eine Drain-Diffusionsschicht 4 des Speichertransistors 17 und eine Source-Diffusionsschicht 14 des Auswahltransistors 19 werden miteinander an einem Knotenbereich 18 verbunden.
  • Hier wird die Dicke des polykristallinen Siliziumdünnfilms 13, der den Auswahltransistor 19 bildet, in etwa gleich 1000 Å (10 Å = 1 nm) ausgebildet, und die Verunreinigungskonzentration der Drain-Diffusionsschicht 15 des Auswahltransistors 19 wird in der Größenordnung von etwa 10¹&sup8; - etwa 10¹&sup9; cm&supmin;³ eingestellt, wodurch es möglich ist, die Widerstandsspannung der Drain-Diffusionsschicht 15 höher als etwa 20 Volt anzuheben.
  • In Fig. 2 bezeichnet die Bezugsnummer 2 einen Elementtrennisolierfilm; 3 bezeichnet die Source-Diffusionsschicht des Speichertransistors 17; 5 bezeichnet den Tunnelbereich; 6 bezeichnet eine erste Gateisolierschicht; 7 bezeichnet die Tunnelisolierschicht; 8 bezeichnet den zweiten Gateisolierfilm; 9 bezeichnet einen dritten Gateisolierfilm; 11 bezeichnet das Steuergate (gewöhnliches Gate); 12 bezeichnet das Auswahlgate und 15 bezeichnet die Drain-Diffusionsschicht des Auswahltransistors 19.
  • Das Merkmal der in Fig. 2 gezeigten ersten erfindungsgemäßen Ausführungsform ist, daß der Auswahltransistor 19 auf dem Speichertransistor 17 in Form eines Dünnfilmtransistors ausgebildet ist.
  • Als nächstes wird der Betrieb der Vorrichtung gemäß der ersten Ausführungsform beschrieben.
  • Das Löschen und Schreiben von Daten in der Speicherzelle wird in derselben Art wie bei der bekannten Speicherzelle vom Flotox-Typ durchgeführt, die unter Bezug auf Fig. 1 erläutert wurde.
  • Insbesondere werden die gespeicherten Daten gelöscht, wenn der Speichertransistor 17 Elektronen in das erdfreie Gate 10 durch die Fowler-Nordheim-Tunnelwirkung aus der Drain- Diffusionsschicht 4 über den Tunnelbereich 5 injiziert, und die Daten werden geschrieben, wenn der Speichertransistor 17 Elektronen von dem erdfreien Gate 10 über den Tunnelbereich 5 durch die Fowler-Nordheim-Tunnelwirkung emittiert.
  • Erläutert wurde eine Speicherzelle vom Flotox-Typ, aber es ist zu verstehen, daß die Erfindung bei Speichertransistoren mit Speicherzellen entsprechend anderer Typen ausgeführt werden kann.
  • Fig. 3 zeigt diagrammartig eine zweite erfindungsgemäße Ausführungsform, die als Speichertransistor einen anderen Transistortyp hat.
  • Bei dieser Ausführungsform mit einem anderen Typ Speichertransistor ist ein erdfreies Gate vorhanden, aber der Schreibvorgang wird durchgeführt, indem Elektronen in das erdfreie Gate durch Heißelektronenkanalinjektion injiziert werden, und der Löschvorgang wird ausgeführt, indem eine hohe Spannung an die Source-Diffusionsschicht des Speichertransistors angelegt wird und Elektronen von dem erdfreien Gate zur Source-Diffusionsschicht über den Gateoxidfilm mittels der Fowler-Nordheim-Tunnelwirkung emittiert werden.
  • Bei der zweiten Ausführungsform ist der Speichertransistor 17 auf dem Halbleitersubstrat 1 ausgebildet, wobei der erste Gateisolierfilm 6, das erdfreie Gate 10, der zweite Gateisolierfilm 8 und das Steuer- oder reguläre Gate 11 in dieser Reihenfolge übereinander angeordnet sind und wobei eine Source-Diffusionsschicht 3 und eine Drain-Diffusionsschicht 4 auf der oberen Oberfläche des Halbleitersubstrats 1 ausgebildet sind, wobei das erdfreie Gate 10 an einem Mittelpunkt zwischen der Source-Diffusionsschicht 3 und der Drain-Diffusionsschicht 4 angeordnet ist.
  • Der dazwischenliegende Isolierfilm 16 ist in einer solchen Art ausgebildet, daß die obere Oberfläche des Steuergates 11 des Speichertransistors 17 freigelegt wird. Der Auswahltransistor 19 wird so ausgebildet, daß ein polykristalliner Siliziumdünnfilm 13 auf dem dritten Gateisolierfilm 9 ausgebildet ist, der den zwischenliegenden Isolierfilm 16 und auch die obere Oberfläche des Steuergates 11 bedeckt, und eine Source-Diffusionsschicht 14 und eine Drain-Diffusionsschicht 15 sind in dem polykristallinen Dünnfilm 13 ausgebildet, wobei das Steuergate 11 in der Mitte zwischen der Source-Diffusionsschicht 14 und der Drain-Diffusionsschicht 15 ausgebildet ist.
  • Mit der oben beschriebenen Anordnung fallen das Steuergate 11 des Speichertransistors 17 und das Auswahlgate des Auswahltransistors 19 zusammen.
  • Das Merkmal dieser Anordnung ist, daß der Auswahltransistor 19 in Form eines Dünnfilmtransistors auf dem Speichertransistor 17 so ausgebildet ist, daß das Steuergate 11 des Speichertransistors auch als Auswahlgate des Auswahltransistors 19 dient.
  • Als nächstes wird der Betrieb der Anordnung gemäß der zweiten Ausführungsform beschrieben.
  • Das Schreiben von Daten in die Speicherzelle wird auf die folgende Art ausgeführt. Das Steuergate 11 des Speichertransistors 17 wird auf eine hohe Spannung von z.B. 15 Volt gebracht, uni so zu verursachen, daß sowohl der Speichertransistor 17 als auch der Auswahltransistor 19 AN-schalten, wobei die Source-Diffusionsschicht 3 des Speichertransistors 17 geerdet ist und die Drain-Diffusionsschicht 15 des Auswahltransistors 19 auf einer hohen Spannung von z.B. 10 Volt liegt, um so den Transistor 17 in seinem gesättigten Zustand zu betreiben, und wobei erzeugte heiße Kanalelektronen dann in das erdfreie Gate 10 injiziert werden. Durch diesen Schreibbetrieb ist die Haltespannung des Speichertransistors 17 verschoben und auf einen hohen Wert (logisch 1) von z.B. 8 Volt gesetzt.
  • Der Löschvorgang des Speichers (gespeicherte Daten) wird in der folgenden Art ausgeführt. Das Steuergate 11 des Speichertransistors 17 ist geerdet, die Drain-Diffusionsschicht 4 des Speichertransistors 17 ist in einen erdfreien Spannungszustand gebracht, und an der Source-Diffusionsschicht 3 des Speichertransistors 17 liegt eine hohe Spannung, die z.B. eine Spannung in der Größenordnung von 15 Volt ist, an, so daß Elektronen von dem erdfreien Gate 10 des Speichertransistors 17 über den ersten Gateisolierfilm 6 mittels der Fowler-Nordheim-Tunnelwirkung emittiert werden. Durch diesen Löschvorgang sind die Haltespannung des Speichertransistors verschoben und auf einen niedrigen Wert (Logik 0) gesetzt, der niedriger als z.B. etwa 3 Volt ist.
  • Auch der Betrieb zur Rückgewinnung der Daten (Auslesen) aus dem Speicher wird in der folgenden Art ausgeführt. An das Steuergate 11 des Speichertransistors 17 werden z.B. 5 Volt angelegt, die Source-Diffusionsschicht 3 des Speichertransistors 17 ist geerdet und an der Drain-Diffusionsschicht 15 des Auswahltransistors 19 liegt eine Spannung in der Größenordnung von 1 Volt an. Der Einschreibzustand des Speichertransistors 17 wird beurteilt oder detektiert mittels des Fließens oder Nichtfließens des Stroms.
  • Bei dem als zweites Beispiel beschriebenen Speichertransistortyp, in den die Daten durch Injektion heißer Kanalelektronen geschrieben werden und bei dem die Daten durch Elektronen gelöscht werden, die von dem erdfreien Gate mittels der Fowler-Nordheim-Tunnelwirkung emittiert werden, kann der Speichertransistor ohne das Vorsehen eines Auswahltransistors betrieben werden, wenn die im Anschluß gegebene Bedingung erfüllt ist.
  • Das heißt, die Schaltung ist derart, daß die Haltespannung des Speichertransistors nach dem Löschen der in dem Speicher gespeicherten Daten auf einen Transistor vom Anreicherungsmodus gesetzt werden kann, der eine Spannung mit niedrigem Absolutwert hat.
  • In der Praxis jedoch wird, wenn die Elektronen von dem erdfreien Gate mittels der Fowler-Nordheim-Tunnelwirkung emittiert werden, das erdfreie Gate gleichzeitig mit positiven Löchern injiziert, und nach dem Löschen des Speichers wird der Speichertransistor einer vom Verarmungsmodus. Dies führt zu dem Problem, daß die Auswahl einer Speicherzelle beim Auslesevorgang nicht durchgeführt werden kann.
  • Aus diesem Grund ist es auch bei dem oben erklärten Speichertransistor geeigneter, einen in Reihe geschalteten Auswahltransistor vorzusehen. Indem jedoch der Auswahltransistor oberhalb des Speichertransistors ausgebildet ist, ist es möglich, eine Speicherzelle zu verwirklichen, deren eingenommene Fläche die gleich ist wie ohne Auswahltransistor.
  • Bei den oben beschriebenen ersten und zweiten erfindungsgemäßen Ausführungsformen wurde erläutert, daß der Auswahltransistor ein Dünnfilmtransistor ist, der in einem polykristallinen Siliziumdünnfilm ausgebildet ist. Es ist jedoch anzumerken, daß ein solcher Transistor natürlich als Dünnfilmtransistor aus monokristallinem Silizium oder ein anderer Typ eines Halbleiter-Dünnfilmtransistors sein kann.
  • Wie vorangehend erläutert wurde, wird erfindungsgemäß der Auswahltransistor, der mit dem Speichertransistor in Reihe geschaltet ist, oberhalb des Speichertransistors mittels eines Dünnfilmtransistors aus polykristallinem Silizium ausgebildet, so daß der nötige Raum, der durch die Speicherzelle eingenommen wird, jener eines Transistors ist, wodurch es möglich ist, die gesamte Speicherzelle kleiner zu machen.

Claims (3)

1. Nicht-flüchtige Halbleiterspeicheranordnung mit:
einem Speichertransistor (17), der einen Sourcebereich (3) und einen Drainbereich (4) in einem Halbleitersubstrat (1) hat und ein schwebendes Gate (10) enthält,
einem Auswahltransistor (19) mit einem Sourcebereich (14) und einem Drainbereich (15)1 wobei der Sourcebereich in Reihe mit dem Drainbereich des Speichertransistors verbunden ist,
dadurch gekennzeichnet, daß
der Auswahltransistor aus einem Dünnfilmtransistor zusammengesetzt ist, der auf einer oberen Oberfläche des Speichertransistors (17) vorgesehen ist.
2. Nicht-flüchtige Halbleiterspeicheranordnung nach Anspruch 1, bei der der Speichertransistor (17) ein Steuergate (11) hat, und bei der der Auswahltransistor (19) ein Auswahlgate (12) hat, wobei das Steuergate des Speichertransistors auch als Auswahlgate des Auswahltransistors dient.
3. Nicht-flüchtige Halbleiterspeicheranordnung nach Anspruch 1, bei der der Dünnfilmtransistor durch einen polykristallinen Siliziumdünnfilm ausgebildet ist.
DE69123814T 1990-10-15 1991-10-14 Nichtflüchtige Halbleiterspeicheranordnung Expired - Fee Related DE69123814T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2275942A JP2830447B2 (ja) 1990-10-15 1990-10-15 半導体不揮発性記憶装置

Publications (2)

Publication Number Publication Date
DE69123814D1 DE69123814D1 (de) 1997-02-06
DE69123814T2 true DE69123814T2 (de) 1997-07-10

Family

ID=17562580

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69123814T Expired - Fee Related DE69123814T2 (de) 1990-10-15 1991-10-14 Nichtflüchtige Halbleiterspeicheranordnung

Country Status (5)

Country Link
US (1) US5267195A (de)
EP (1) EP0481392B1 (de)
JP (1) JP2830447B2 (de)
KR (1) KR960016835B1 (de)
DE (1) DE69123814T2 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7071060B1 (en) * 1996-02-28 2006-07-04 Sandisk Corporation EEPROM with split gate source side infection with sidewall spacers
US5471422A (en) * 1994-04-11 1995-11-28 Motorola, Inc. EEPROM cell with isolation transistor and methods for making and operating the same
US5498560A (en) * 1994-09-16 1996-03-12 Motorola, Inc. Process for forming an electrically programmable read-only memory cell
JP2689921B2 (ja) * 1994-09-29 1997-12-10 日本電気株式会社 半導体不揮発性記憶装置及びその製造方法
US5554551A (en) * 1994-11-23 1996-09-10 United Microelectronics Corporation Method of manufacture of an EEPROM cell with self-aligned thin dielectric area
KR0142603B1 (ko) * 1995-03-14 1998-07-01 김주용 플래쉬 이이피롬 셀 및 그 제조방법
JPH11143379A (ja) * 1997-09-03 1999-05-28 Semiconductor Energy Lab Co Ltd 半導体表示装置補正システムおよび半導体表示装置の補正方法
US6274900B1 (en) * 1998-01-05 2001-08-14 Texas Instruments Incorporated Semiconductor device architectures including UV transmissive nitride layers
US6022770A (en) * 1998-03-24 2000-02-08 International Business Machines Corporation NVRAM utilizing high voltage TFT device and method for making the same
KR100298586B1 (ko) * 1999-07-13 2001-11-01 윤종용 비휘발성 메모리 소자
US6087695A (en) * 1999-08-20 2000-07-11 Worldwide Semiconductor Mfg Source side injection flash EEPROM memory cell with dielectric pillar and operation
TW523881B (en) * 2001-02-08 2003-03-11 Samsung Electronics Co Ltd Non-volatile memory device and method of manufacturing the same
KR100399415B1 (ko) * 2001-02-08 2003-09-26 삼성전자주식회사 비휘발성 메모리소자 및 그의 제조방법
CN105633101A (zh) * 2016-04-01 2016-06-01 京东方科技集团股份有限公司 Tft阵列基板及其制造方法、显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57132365A (en) * 1981-02-10 1982-08-16 Toshiba Corp Nonvolatile semiconductor memory storage
JPS59121880A (ja) * 1982-12-28 1984-07-14 Toshiba Corp 不揮発性半導体記憶装置
JPS60182162A (ja) * 1984-02-28 1985-09-17 Nec Corp 不揮発性半導体メモリ
JPS6177359A (ja) * 1984-09-21 1986-04-19 Fujitsu Ltd 半導体記憶装置
JPS6178169A (ja) * 1984-09-26 1986-04-21 Hitachi Ltd 半導体記憶装置
JPS61134059A (ja) * 1984-12-05 1986-06-21 Toshiba Corp 半導体記憶装置
JPS61194877A (ja) * 1985-02-25 1986-08-29 Nec Corp 絶縁ゲ−ト型不揮発性半導体メモリ
JPS6271263A (ja) * 1985-09-25 1987-04-01 Hitachi Ltd 半導体装置
JPS62265768A (ja) * 1986-05-13 1987-11-18 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JPS6370557A (ja) * 1986-09-12 1988-03-30 Nec Corp 半導体メモリセル
JPH01255269A (ja) * 1988-04-05 1989-10-12 Oki Electric Ind Co Ltd 半導体記憶装置
US5057885A (en) * 1989-07-28 1991-10-15 Casio Computer Co., Ltd. Memory cell system with first and second gates
US4964080A (en) * 1990-03-09 1990-10-16 Intel Corporation Three-dimensional memory cell with integral select transistor
JPH03278580A (ja) * 1990-03-28 1991-12-10 Casio Comput Co Ltd 薄膜トランジスタメモリ

Also Published As

Publication number Publication date
JP2830447B2 (ja) 1998-12-02
KR960016835B1 (ko) 1996-12-21
US5267195A (en) 1993-11-30
EP0481392B1 (de) 1996-12-27
JPH04151877A (ja) 1992-05-25
DE69123814D1 (de) 1997-02-06
EP0481392A3 (en) 1993-01-27
EP0481392A2 (de) 1992-04-22
KR920008927A (ko) 1992-05-28

Similar Documents

Publication Publication Date Title
DE69229467T2 (de) Nichtflüchtige Halbleiterspeicheranordnung mit über den entsprechend verknüpften Auswahltransistoren gestapelten Dünnschichtspeichertransistoren
DE3929816C2 (de) Elektrisch löschbare und programmierbare Halbleiterspeichereinrichtung und Verfahren zum Löschen und Programmieren dieser Halbleiterspeichereinrichtung
DE69029132T2 (de) Novramzell unter verwendung von zwei differentialen entkopplungsbaren nichtflüchtigen speicherelementen
DE69527388T2 (de) EEPROM-Zelle mit Isolationstransistor und Betriebs- und Herstellungsverfahren
DE4028575C2 (de) Speicheranordnung mit einer Vielzahl elektrisch programmier- und löschbarer Speicherzellen
DE69130993T2 (de) Nichtflüchtige Halbleiterspeicheranordnung
DE19880311B3 (de) Nichtflüchtige Speicherstruktur
DE112005001595B4 (de) Verfahren zum Verbessern der Löschspannungsverteilung für ein Flash-Speicher-Array mit Platzhalterwortleitungen
DE10392492B4 (de) Durch Algorithmus dynamisierte Referenzprogrammierung
DE3839114C2 (de) Nichtflüchtige programmierbare Halbleiterspeicheranordnung
DE3842511C2 (de)
DE69618302T2 (de) Halbleiterspeicheranordnung und Verfahren zur Steuerung
DE69232470T2 (de) Flash-löschbare Halbleiterspeicheranordnung mit verbesserter Zuverlässigkeit
DE69428516T2 (de) Flash-EEPROM-Speicher-Matrix und Verfahren zur Vorspannung
DE2844955C2 (de) Permanent-Halbleiterspeicher
DE69125692T2 (de) Nichtflüchtiger Halbleiter-Speicher
DE3850482T2 (de) Elektrisch löschbarer und programmierbarer Festwertspeicher mit Stapelgatterzellen.
DE69123814T2 (de) Nichtflüchtige Halbleiterspeicheranordnung
DE112014005480T5 (de) Systeme, Verfahren und Vorrichtung für Speicherzellen mit gemeinsamen Source-Leitungen
DE69305986T2 (de) Schaltungsstruktur für Speichermatrix und entsprechende Herstellungsverfahren
DE602005004553T2 (de) Flash-speichereinheit und verfahren zur programmierung einer flash-speichereinheit
DE19818989C2 (de) Nichtflüchtige Halbleiterspeichervorrichtung
DE69015667T2 (de) Nichtflüchtiger Halbleiterspeicher.
DE3002492A1 (de) Nicht selbstloeschende speichereinrichtung und verfahren zum betrieb dieser einrichtung
DE4203560A1 (de) Nicht-fluechtige halbleiterspeichereinrichtung und verfahren zum loeschen von daten in einer solchen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP

8339 Ceased/non-payment of the annual fee