CN110085589B - 碳纳米管模块、半导体器件及制造方法 - Google Patents

Abstract

本发明提供一种碳纳米管模块、半导体器件及制造方法，所述碳纳米管模块和半导体器件的制造方法，在一个层间介质层中刻蚀出一个通孔，在所述通孔中依次层叠下电极、碳纳米管和上电极，以形成碳纳米管模块，实质上借助层间介质层的通孔实现了一种碳纳米管模块制造的原位自对准工艺流程，提供了更好的工艺窗口，节省了多次化学机械平坦化工艺以及碳纳米管的间隔工艺，简化了工艺流程，并且为后续膜层的制造提供了更加平坦的工艺表面，从而可以大大提高成品率并降低制造成本。本发明的碳纳米管模块和半导体器件，其碳纳米管模块的下电极、碳纳米管和上电极依次层叠在层间介质层的通孔中，能够减小简化工艺流程和工艺的偏差，提高器件成品率和性能。

Description

碳纳米管模块、半导体器件及制造方法

技术领域

本发明涉及集成电路制造技术领域，尤其涉及一种碳纳米管模块、半导体器件及其制造方法。

背景技术

电子产品的发展和日益普及促进了用于信息存储的存储器的研发，需要这些存储器是非易失性的，既便关掉电源也能够保持信息。随着电子产品的进一步发展和集成电路制造技术的不断提高，存储器的研发和制造也向着低制造成本、高存储密度、低功耗和高运行速度方向发展，为了解决存储器发展过程中遇到的困难，基于碳纳米管(CNT)的非易失性存储器(nonvolatile memory， NVM)应用而生，其具有电流小、编程效率高、电阻稳定、数据保持性好以及程序耐久性好等显著的电学特性。

但是目前的非易失性存储器中的碳纳米管所在模块的制造工艺复杂，成本较高。

发明内容

本发明的目的在于提供一种碳纳米管模块、半导体器件及制造方法，简化工艺流程，降低制造成本，改善器件性能。

为了实现上述目的，本发明提供一种碳纳米管模块的制造方法，包括以下步骤：

提供一半导体衬底，在所述半导体衬底的表面上形成下层金属层；

在所述下层金属层的表面上形成具有通孔的层间介质层，所述通孔暴露出所述下层金属层的部分上表面；

在所述通孔中形成依次层叠的下电极、碳纳米管以及上电极；

形成一上层金属层，所述上层金属层覆盖所述上电极和所述层间介质层。

可选的，在所述半导体衬底的表面上形成下层金属层的步骤包括：

在所述半导体衬底的表面上形成第一介质层；

刻蚀所述第一介质层至所述半导体衬底的表面，以在所述第一介质层中形成第一沟槽；

在所述第一介质层和所述第一沟槽的表面上沉积第一金属材料，沉积的第一金属材料至少能够填满所述第一沟槽；

对所述第一金属材料的顶部进行化学机械平坦化，直至暴露出所述第一介质层的表面，以形成所述下层金属层。

可选的，形成一上层金属层的步骤包括：

在所述上电极和层间介质层的表面上形成第二介质层；

刻蚀所述第二介质层，以形成能暴露出所述上电极的顶部表面的第二沟槽；

在所述第二介质层和所述第二沟槽的表面上沉积第二金属材料，沉积的第二金属材料至少能够填满所述第二沟槽；

对所述第二金属材料的顶部进行化学机械平坦化，直至暴露出所述第二介质层的表面，以形成所述上层金属层。

可选的，在所述通孔中形成下电极的步骤包括：

形成第一增粘层，所述第一增粘层覆盖所述层间介质层及所述通孔的侧壁和底壁；

形成下电极层，所述下电极层覆盖所述第一增粘层且填充所述通孔；

回刻蚀所述下电极层，并进行湿法清洗，使所述通孔中保留部分厚度的下电极层，以形成所述下电极。

可选的，采用化学气相沉积(CVD)、物理气相沉积(PVD)和原子层沉积 (ALD)中的至少一种沉积工艺，依次形成所述第一增粘层和所述下电极层。

可选的，所述第一增粘层和下电极层的材质不同，所述下电极层的材质包括Ti、Ta、TiN、TaN、W和金属硅化物中的至少一种，所述第一增粘层的材质包括Ti、Ta、TiN、TaN和金属硅化物中的至少一种。

可选的，所述下电极的厚度为10nm～100nm，所述上电极的厚度为10nm ～100nm。

可选的，在所述通孔中形成碳纳米管的步骤包括：

形成碳纳米管层，所述碳纳米管层覆盖所述下电极和层间介质层且填充所述通孔；

回刻蚀所述碳纳米管层，使所述通孔中保留部分厚度的碳纳米管层，以在所述通孔中形成层叠在所述下电极上的碳纳米管。

可选的，通过材料涂覆、烘烤和退火工艺形成所述碳纳米管层，所述烘烤的温度为100摄氏度～300摄氏度，所述退火的温度为300摄氏度～400摄氏度。

可选的，所述材料涂覆、烘烤和退火工艺仅进行一次以形成单层结构，或反复进行多次以形成层层叠加的结构，且当反复进行多次时，每次的所述材料涂覆、烘烤和退火工艺所使用的材料完全相同或者不完全相同。

可选的，所述碳纳米管的厚度为5nm～50nm。

可选的，在所述通孔中形成上电极的步骤包括：

形成第二增粘层，所述第二增粘层覆盖在所述通孔中的所述碳纳米管的顶部以及所述通孔侧壁的所述层间介质层的表面上；

沉积上电极层，沉积的所述上电极层至少能够填满所述通孔

对所述上电极层的顶部进行化学机械平坦化，直至暴露出所述层间介质层的表面，以形成所述上电极。

可选的，采用化学气相沉积(CVD)、物理气相沉积(PVD)和原子层沉积 (ALD)中的至少一种沉积工艺，在所述碳纳米管和所述层间介质层的表面上依次沉积形成第二增粘层和上电极层。

可选的，所述第二增粘层和上下电极层的材质不同，所述上电极层的材质包括Ti、Ta、TiN、TaN、W和金属硅化物中的至少一种，所述第二增粘层的材质包括Ti、Ta、TiN、TaN和金属硅化物中的至少一种。

可选的，所述通孔呈柱状，所述上电极、碳纳米管和下电极在所述通孔中具有相同的关键尺寸。

可选的，所述半导体衬底中形成有晶体管和互连结构，所述晶体管通过所述互连结构与所述下层金属层电连接。

本发明还提供一种半导体器件的制造方法，包括上述之一的碳纳米管模块的制造方法。

可选的，采用所述的碳纳米管模块的制造方法形成存储单元或者互连结构。

本发明还提供一种碳纳米管模块，包括：依次层叠的下层金属层、层间介质层和上层金属层，所述层间介质层中具有通孔，所述通孔贯穿所述层间介质层，所述通孔中从底部至顶部依次层叠有下电极、碳纳米管以及上电极。

可选的，所述下电极和上电极的材质分别包括Ti、Ta、TiN、TaN、W和金属硅化物中的至少一种。

可选的，所述下电极的厚度为10nm～100nm，和/或，所述上电极的厚度为 10nm～100nm，和/或，所述碳纳米管的厚度为5nm～50nm。

可选的，所述通孔呈柱状，所述上电极、碳纳米管和下电极具有相同的关键尺寸，且所述碳纳米管的侧壁与所述层间介质层的侧壁直接接触。

可选的，所述下电极和所述层间介质层之间还有第一增粘层，所述第一增粘层呈U形，包围在所述下电极的底部和侧壁上。

可选的，所述上电极和所述碳纳米管之间还有第二增粘层，所述第二增粘层呈U形，包围在所述上电极的底部和侧壁上。

可选的，所述碳纳米管模块为用于存储数据的存储单元或者用于实现元件电互连的互连结构。

本发明还提供一种半导体器件，包括上述之一的碳纳米管模块。

可选的，所述半导体器件为存储器，所述碳纳米管模块为所述存储器的存储单元。

与现有技术相比，本发明的技术方案具有以下有益效果：

1、本发明的碳纳米管模块和半导体器件的制造方法中，在一个层间介质层中刻蚀出一个通孔，在所述通孔中依次层叠下电极、碳纳米管和上电极，以形成碳纳米管模块，实质上借助层间介质层的通孔实现了一种碳纳米管模块制造的原位自对准工艺流程，所述上电极、碳纳米管和下电极具有相同的关键尺寸，碳纳米管的侧壁直接与所述层间介质层的侧壁接触，无需侧墙的包围和保护，节省了多次化学机械平坦化(CMP)工艺以及碳纳米管的间隔工艺，简化了工艺流程，并且为后续膜层的制造提供了更加平坦的工艺表面，从而可以大大提高成品率并降低制造成本。

2、本发明的碳纳米管模块和半导体器件，由于碳纳米管模块的下电极、碳纳米管和上电极依次层叠在一个层间介质层的通孔中，能借助通孔相互对准，所述通孔呈柱状，所述上电极、碳纳米管和下电极具有相同的关键尺寸，且碳纳米管的侧壁直接与所述层间介质层的侧壁接触，无需侧墙的包围和保护，能够简化工艺流程，能够提供更加规整、更加平坦的工艺表面，减小制造工艺偏差，因此可以提高器件成品率和性能。

附图说明

图1是一种基于碳纳米管的存储器的存储单元的剖面结构示意图；

图2是本发明具体实施例的碳纳米管模块的制造方法流程图；

图3A至3G是本发明具体实施例的碳纳米管模块的制造方法中的器件剖面结构示意图；

图4是本发明具体实施例的半导体器件的剖面结构示意图。

具体实施方式

请参考图1，基于碳纳米管的存储器的各个存储单元主要由下电极103、上电极108和位于上电极108、下电极103之间的碳纳米管104形成，下电极103 电接触第三层金属互连线(M3)101，上电极108电接触第四层金属互连线(M4) 109。基于碳纳米管的存储器的操作原理是，当通过驱动晶体管(未图示，该驱动晶体管位于M3下方，且通过第一层金属互连线M1、第二层金属互连线M2 及互连线之间的导电插塞与M3电连接)将电压施加到碳纳米管104上并且另一相反极性的电压施加到第四层金属互连线(M4)109上时，碳纳米管104弯曲，碳纳米管104和第四层金属互连线(M4)109之间的电阻发生变化，所在的存储单元处于“开”状态，可以存储数据“1”，当相同极性的电压施加到碳纳米管104和第四层金属互连线(M4)109上时，碳纳米管104回复到初始位置，所在的存储单元处于“关”状态，存储数据“0”。碳纳米管104的弯曲由范德华(Vander Waals)力保持，通过测量碳纳米管104和四层金属互连线(M4)109 之间的电阻，可以读出“开”状态或“关”状态，通过测量碳纳米管中是否允许电流流动从而读出信息，一旦碳纳米管弯曲，既便电源被关闭，弯曲状态也被保持，因而使得这种存储器成为非易失性存储器。

上述的基于碳纳米管的存储器的存储单元的制造过程包括以下步骤：

首先，在一半导体衬底(未图示)表面上形成金属层间介质层(未图示)，所述半导体衬底中形成有晶体管(未图示)、第一金属互连线(记为M1，未图示)、第二金属互连线(记为M2，未图示)，位于M1和晶体管之间以及位于 M1和M2之间的两层层间介质层(未图示)、分别位于两层层间介质层中并将所述晶体管的源极、漏极与M1电连接的导电插塞(via1，未图示)和将M1和 M2电连接的导电插塞(via2，未图示)，所述金属层间介质层中形成有电连接M2和即将形成的第三金属互连线(M3)101的导电插塞(via3，未图示)；刻蚀所述金属层间介质层，形成暴露出导电插塞via3顶部表面的第一沟槽，通过铜电镀工艺在所述第一沟槽中填充铜，并对填充的铜的顶部进行化学机械平坦化，从而形成第三金属互连线(M3)101；

接着，在所述第三金属互连线(M3)101和所述金属层间介质层的表面上沉积二氧化硅层102，刻蚀二氧化硅层102形成暴露出所述第三金属互连线(M3) 101顶部表面的第一通孔，在第一通孔和二氧化硅层102的表面上沉积能够填满第一通孔的钨(W)，并对沉积的钨的顶部进行化学机械平坦化，直至暴露出第一氧化硅层102的顶部，从而在第一氧化硅层102中形成下电极103；

然后，在所述第一氧化硅层102和下电极103的表面上涂覆碳纳米管材料，并在所述碳纳米管材料的表面上沉积氮化钛(TiN)层105，通过相应的光刻和刻蚀工艺对所述碳纳米管材料和氮化钛层105进行图案化，形成位于下电极103 顶部的碳纳米管104，氮化钛层105在刻蚀碳纳米管材料用作硬掩膜，保护待形成的碳纳米管104，在后续可以用作增粘层，以增加碳纳米管104和后续形成的上电极108之间的粘附性；

接着，在所述氮化钛层105、碳纳米管104和第一氧化硅层102的表面上依次沉积一层较薄的氮化硅层106和一层较厚的第二氧化硅层107，并对第二氧化硅层107的顶部进行化学机械平坦化，以提供后续工艺平坦的工艺表面，其中氮化硅层106用作包围碳纳米管104的侧墙，用于将碳纳米管104的侧壁与其他结构电绝缘以保护碳纳米管104，同时为第二氧化硅层107沉积提供较为缓和的工艺表面；

然后，依次刻蚀第二氧化硅层107和氮化硅层106，形成暴露出所述氮化钛层105的顶部表面的第二通孔，在第二通孔和第二氧化硅层107的表面上沉积能够填满通孔的钨(W)，并对沉积的钨的顶部进行化学机械平坦化，直至暴露出第二氧化硅层107的顶部，从而在第二氧化硅层107中形成上电极108；

接着，在所述第二氧化硅层107和上电极108的表面上沉积另一层金属层间介质层，刻蚀所述另一层金属层间介质层，形成暴露出上电极108顶部表面的第二沟槽，通过铜电镀工艺在所述第二沟槽中填充铜，并对填充的铜的顶部进行化学机械平坦化，从而形成第四金属互连线(M4)109。

上述的基于碳纳米管的存储器的存储单元的制造过程中，下电极需要形成在第一氧化硅层102中，上电极108需要形成在第二氧化硅层107中，碳纳米管需要形成在两层氧化硅层之间，为了保证碳纳米管的形成、上电极的形成以及第四金属互连线(M4)109的形成能够有较平坦的工艺窗口，均需要对前一结构进行化学机械平坦化(CMP)，例如对第一氧化硅层102的通孔中填充的用作下电极的钨进行顶部CMP，对沉积的第二氧化硅层107进行顶部CMP以及第二氧化硅层107的通孔中填充的用作上电极的钨进行顶部CMP，此外，为了形成碳纳米管104还需要进行光刻和刻蚀，多步的CMP以及制作碳纳米管104 时的光刻，造成该工艺流程相对复杂，制造成本较高。

基于此，本发明提供一种碳纳米管模块和半导体器件及其制造方法，通过在一层间介质层的通孔中形成横向尺寸相同且依次层叠的下电极、碳纳米管以及上电极，实现一种原位自对准工艺过程，能够省去多步的CMP工艺以及制作碳纳米管104时的光刻工艺，简化工艺流程，降低工艺成本。

为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，然而，本发明可以用不同的形式实现，不应只是局限在所述的实施例。

请参考图2，本发明提供一种碳纳米管模块的制造方法，包括以下步骤：

S1，提供一半导体衬底，在所述半导体衬底的表面上形成下层金属层；

S2，在所述下层金属层的表面上形成具有通孔的层间介质层，所述通孔暴露出所述下层金属层的部分上表面；

S3，在所述通孔中形成依次层叠的下电极、碳纳米管以及上电极；

S4，形成一上层金属层，所述上层金属层覆盖所述上电极和所述层间介质层。

请参考图3A和图4，在步骤S1中，所述半导体衬底300为后续工艺提供工作平台，可以为硅衬底、锗衬底、硅锗衬底、碳化硅衬底、绝缘体上硅衬底、绝缘体上锗衬底等本领域技术人员熟知的任一半导体衬底。本实施例中，所述半导体衬底300包括形成有器件隔离结构和阱区的基底300a、源区和漏区位于所述基底300a中而栅极形成在所述基底300a表面上的晶体管300b、依次形成在基底300a和晶体管300b表面上的层间介质层300c和300d，通过铜互连工艺形成在层间介质层300c和300d中的互连结构300e(包括第一金属互连线、第二金属互连线及相应的导电插塞)，所述互连结构300e底部电连接晶体管300b 的源极和漏极，顶部用于电连接即将形成的下层金属层(即第三金属互连线)，提供所述半导体衬底300的工艺不是本发明的重点，在此不再赘述。步骤S1中，可以采用双镶嵌金属互连工艺在所述半导体衬底300的表面上形成下层金属层 302，具体过程包括：

首先，采用化学气相沉积(CVD)或者物理气相沉积(PVD)等工艺在所述半导体衬底300的表面上沉积第一介质层301，所述第一介质层301的材质可以是二氧化硅或者介电常数(K)低于二氧化硅的低K介质；

然后，刻蚀所述第一介质层301至所述第一介质层301中一定深度，形成未暴露出半导体衬底300顶部表面的初始沟槽，然后通过通孔刻蚀工艺刻蚀所述初始沟槽部分底部至半导体衬底300的表面，进而形成暴露出半导体衬底300 表面(即第二金属互连线的顶部表面)的第一沟槽；或者，刻蚀所述第一介质层301至暴露出半导体衬底300的顶部表面，形成通孔，然后通过沟槽刻蚀工艺刻蚀所述通孔顶部侧壁至一定宽度，进而形成暴露出半导体衬底300表面(即第二金属互连线的顶部表面)的第一沟槽；

接着，采用铜电镀工艺在所述第一介质层和所述第一沟槽的表面上沉积铜作为第一金属材料，沉积的铜至少能够填满所述第一沟槽；

然后，对所述第一金属材料的顶部进行化学机械平坦化，直至暴露出所述第一介质层301的表面，以形成所述下层金属层302。

在本发明的其他实施例中，第一介质层301可以为双层叠层结构，可以先在半导体衬底300的表面上沉积第一介质层301中的下层膜，并刻蚀所述下层膜形成暴露出第二金属互连线顶部表面的通孔，并通过相应的填充工艺和CMP 工艺(CMP填充材料的顶部至暴露出所述下层膜的顶部表面)形成与第二金属互连线顶部电接触的导电插塞，然后再沉积第一介质层301的上层膜，并刻蚀所述上层膜形成用于制作所述下层金属层(即第三金属互连线)的沟槽，在沟槽中填充第一金属材料后，对所述第一金属材料的顶部进行化学机械平坦化，直至暴露出所述上层膜的表面，以形成所述下层金属层302。

请继续参考图3A，在步骤S2中，首先，可以采用化学气相沉积(CVD) 或者物理气相沉积(PVD)等工艺在所述下层金属层302和所述第一介质层301 的表面上沉积层间介质层303，所述层间介质层303的材质可以是二氧化硅、氮化硅、氮氧化硅或者介电常数(K)低于二氧化硅的低K介质或者是先进技术 (28nm及以下节点的技术)开始使用的多孔疏松材料等超低K介质，所述层间介质层303的沉积厚度由待形成的碳纳米管模块的总高度来决定；然后，通过通孔刻蚀工艺(包括光刻)刻蚀所述层间介质层303至所述下层金属层302的顶部，形成暴露出所述下层金属层302顶部的通孔303a，所述通孔303a可以呈圆柱状，以使得后续形成的下电极、碳纳米管以及上电极在通孔303a径向上具有相同的关键尺寸(即横向尺寸)。

请参考图3B至3F，在步骤S3中，以所述通孔303a为基准工艺窗口，在通孔303a中依次层叠下电极、碳纳米管和上电极，所述下电极、碳纳米管和上电极通过通孔303a的侧壁的限制，实现自对准。具体过程包括：

首先，请参考图3B，可以采用化学气相沉积(CVD)、物理气相沉积(PVD) 和原子层沉积(ALD)中的至少一种沉积工艺，在所述通孔303a和所述层间介质层303的表面上依次沉积第一增粘层304和下电极层305，此时第一增粘层 304覆盖在通孔底部、侧壁以及周围的层间介质层303的表面上(即对层间介质层303的整个表面进行覆盖)，所述下电极层305完全覆盖在第一增粘层304的表面上。所述第一增粘层304和下电极层305的材质不同，厚度相对下电极层 305较薄，用于增强下电极层305和层间介质层303之间粘附力，有利于下电极层305在通孔中的填充，同时避免通孔中形成的下电极在后续工艺中从通孔中剥落，所述下电极层305在通孔中的厚度至少大于需要在通孔中保留的用于形成下电极的厚度，例如此时的所述下电极层305填满通孔甚至在通孔的区域还高出通孔；所述下电极层305的材质包括Ti、Ta、TiN、TaN和W中的至少一种，所述第一增粘层304的材质包括Ti、Ta、TiN、TaN和金属硅化物中的至少一种，例如，本实施例中，所述第一增粘层304的材质为TiN，下电极层305的材质为W；在本发明的其他实施例中，所述第一增粘层304的材质可以为Ti 和TiN，所述下电极层305的材质可以为Ti和W；

然后，请参考图3C，可以采用干法刻蚀、湿法刻蚀或者干法刻蚀和湿法刻蚀相结合的刻蚀工艺回刻蚀所述下电极层305至所述通孔303a中的一定深度，以在通孔303a中保留一定厚度的下电极层305，接着进行湿法清洗，以去除剩余的下电极层305上方的第一增粘层304以及刻蚀下电极层305的过程中产生的一些刻蚀残留，从而形成下电极，此时的下电极为剩余的第一增粘层304和剩余的下电极层305组成的叠层结构，所述下电极在通孔303a轴向上总厚度可以为10nm～100nm，具体厚度可以根据器件性能要求来选择，所述下电极中的第一增粘层304呈“U”字形状，能够对下电极层305的侧壁和底部进行完全包裹，由此可以阻挡下电极层305中的金属向通孔侧壁和底部的层间介质层303 中的扩散，从而避免漏电，提高器件性能；

接着，请参考图3D，在所述下电极层305、第一增粘层304和层间介质层 303的表面上涂覆石墨烯等碳纳米管材料，并进行烘烤和退火，所述烘烤的温度为100摄氏度～300摄氏度，所述退火的温度为300摄氏度～400摄氏度，以形成碳纳米管层306，碳纳米管层306在通孔中的厚度至少大于需要在通孔中保留的用于形成碳纳米管的厚度，例如此时的碳纳米管层306填满通孔甚至在通孔的区域还高出通孔；在本发明的其他实施例中，材料涂覆、烘烤和退火的工艺也可以反复多次、重复进行，以形成层层叠加的结构，且每次的材料涂覆工艺所使用的材料可以完全相同，也可以不完全相同，例如每次材料涂覆工艺所使用的材料中的掺杂或者含碳量不同，由此使得形成的层层叠加的结构中每层碳纳米管层中的碳纳米管含量不同；在本发明的其他实施例中，也可以采用热化学气相沉积或等离子增强化学气相沉积法来形成碳纳米管层306；

然后，请参考图3E，可以采用干法刻蚀、湿法刻蚀或者干法刻蚀和湿法刻蚀相结合的刻蚀工艺回刻蚀所述碳纳米管层306至所述通孔303a中的一定深度，以在通孔303a中保留一定厚度的碳纳米管层306，用作层叠在所述下电极上的碳纳米管(即剩余的碳纳米管层306)，碳纳米管(Carbon Nanotube，CNT)306 是一种管状的碳分子，管子的半径方向非常细，只有几个纳米尺度，而在轴向则可达几十纳米，由于其特殊的结构，碳纳米管具有一些特别的电学性质，可以通过改变制模工艺调整碳纳米管内部结构，从而在特定方向上表现出单一的绝缘性、半导体或者金属性，电导率可控且最高可达铜的一万倍，CNT材料力学性质优异，硬度与金刚石相当，防水，耐敲击刮擦；韧性强，可以在拉伸弯曲之后立即恢复原状；本实施例中的通孔303a轴向上的碳纳米管的厚度为5nm ～50nm，碳纳米管的侧壁直接与通孔303a侧壁上的层间介质层接触，无需图1 中所示的氮化硅层106侧墙的包围和保护；

接着，请参考图3F，可以化学气相沉积(CVD)、物理气相沉积(PVD)和原子层沉积(ALD)中的至少一种沉积工艺，在所述碳纳米管306和所述层间介质层303的表面上依次沉积第二增粘层307和上电极层308，此时，第二增粘层307覆盖在碳纳米管306的顶部、通孔侧壁的所述层间介质层303的表面以及通孔周围的所述层间介质层303的顶部上，所述上电极层308覆盖在第二增粘层307表面上，且至少能够填满所述通孔303a。所述第二增粘层307和上电极层308的材质不同，厚度相对上电极层308较薄，用于增强上电极层308和层间介质层303、碳纳米管306之间粘附力，有利于上电极层308在通孔中的填充，同时避免通孔中形成的上电极在后续工艺中从通孔中剥落；所述上电极层 308的材质包括Ti、Ta、TiN、TaN和W中的至少一种，所述第二增粘层307 的材质包括Ti、Ta、TiN、TaN和WN中的至少一种；例如，本实施例中，所述第二增粘层307的材质为TiN，上电极层308的材质为W；在本发明的其他实施例中，所述第二增粘层307的材质可以为Ti和TiN，所述上电极层308的材质可以为Ti和W；

然后，请继续参考图3F，对所述上电极层308的顶部进行化学机械平坦化，直至暴露出所述层间介质层303的表面，以形成上电极，即本实施例中的所述上电极由剩余的第二增粘层307和上电极层308组成，所述上电极在通孔303a 轴向上的总厚度为10nm～100nm，且所述上电极中的第二增粘层307呈“U”字形状，能够对上电极层308的侧壁和底部进行完全包裹，由此可以阻挡上电极层308中的金属向通孔侧壁的层间介质层303中的扩散，从而避免漏电，提高器件性能同时还能阻挡上电极层308中的金属向碳纳米管中扩散，避免影响碳纳米管的性能。此时在通孔中形成的所述上电极、碳纳米管和下电极是自对准的，且在所述通孔中具有相同的关键尺寸(即横向长度)。

请参考图3G，在步骤S5中，首先，可以采用化学气相沉积或物理气相沉积等沉积工艺在所述上电极和层间介质层303的表面上形成第二介质层309，所述第二介质层309的材质可以是二氧化硅或者介电常数(K)低于二氧化硅的低 K介质；然后，刻蚀所述第二介质层309至所述上电极层308的顶部表面，形成未暴露出上电极层308的顶部表面的第二沟槽，接着，可以采用电镀工艺在所述第二介质层和所述第二沟槽的表面上沉积铜等金属作为第二金属材料，沉积的第二金属材料至少能够填满所述第二沟槽；接着，对所述第二金属材料的顶部进行化学机械平坦化，直至暴露出所述第二介质层309的表面，以形成上层金属层310。

由上所述，本发明的碳纳米管模块的制造方法中，通过刻蚀层间介质层形成一个通孔，然后在所述通孔中依次形成下电极、碳纳米管和上电极，实质上借助层间介质层的通孔实现了一种原位自对准工艺流程，形成的下电极、碳纳米管和上电极在通孔的限制下自对准，能够提供了更好的工艺窗口，节省了图1 所示的基于碳纳米管的存储单元的制造过程中的多次化学机械平坦化(CMP) 工艺以及碳纳米管的氮化硅间隔工艺，简化了工艺流程，并且为后续膜层的制造提供了更加平坦的工艺表面，从而可以大大提高成品率并降低制造成本。本发明的碳纳米管模块的制造方法，能够适用于基于碳纳米管的多种半导体器件的制造，例如基于碳纳米管的存储器的制造。因此，本发明还提供一种半导体器件的制造方法，包括上述的碳纳米管模块的制造方法，其中，所述的碳纳米管模块的制造方法可以形成所述半导体器件中的存储单元或者互连结构。由于采用了本发明的碳纳米管模块的制造方法形成所需要的碳纳米管模块，简化了工艺流程，可以大大提高成品率并降低制造成本。

请参考图3G，本发明还提供一种碳纳米管模块，包括：依次层叠的下层金属层302、层间介质层303和上层金属层310，所述层间介质层303中具有通孔，所述通孔贯穿所述层间介质层303，所述通孔中从底部至顶部依次层叠有自对准的下电极、碳纳米管306以及上电极，所述通孔可以呈圆柱状，所述上电极、碳纳米管306和下电极在通孔的径向上具有相同的关键尺寸(即线宽)，且所述碳纳米管的侧壁与所述层间介质层的侧壁直接接触，无需其他侧墙的包围和保护。所述下电极包括下电极层305以及夹在层间介质层303和下电极层305 之间的第一增粘层304，所述上电极包括上电极层308以及夹在层间介质层303 和上电极层308之间的第二增粘层307。第一增粘层304呈“U”形，对下电极层305的底部和侧壁完全包裹，在提高下电极层305和层间介质层303之间的粘附力的同时，还能防止下电极层305中的金属向层间介质层303中扩散，提高器件性能；第二增粘层307呈“U”形，对上电极层308的底部和侧壁完全包裹，在提高上电极层308和层间介质层303、碳纳米管306之间的粘附力的同时，还能防止上电极层308中的金属向层间介质层303以及碳纳米管306中扩散，提高器件性能；所述下电极层305和上电极层308的材质可以选自Ti、Ta、TiN、 TaN、W和金属硅化物中的至少一种，所述第一增粘层304和第二增粘层307 的的材质可以选自Ti、Ta、TiN、TaN、WN中的至少一种。可 选的，所述下电极沿通孔轴向(即图3G中的竖直方向)的总厚度为10nm～100nm，所述上电极沿通孔轴向的总厚度为10nm～100nm，所述碳纳米管306沿通孔轴向的厚度为5nm～50nm。

本发明的碳纳米管模块，由于碳纳米管模块的下电极、碳纳米管和上电极均形成在同一个层间介质层的通孔中，在通孔的限制下能够自对准，碳纳米管直接与所述层间介质层接触而实现与其他部分实现隔离，该碳纳米管模块能够提供更加规整、更加平坦的工艺表面，减小后续工艺的偏差，因此可以提高器件成品率和性能，能够用于存储数据的存储单元或者用于实现元件电互连的互连结构。

请参考图4，本发明还提供一种半导体器件，包括上述之一的碳纳米管模块、位于所述碳纳米管模块下方的晶体管300b以及位于所述碳纳米管模块和所述晶体管300b之间并电连接两者的互连结构300e。具体地，所述碳纳米管模块包括：依次层叠的下层金属层302、层间介质层303和上层金属层310，所述层间介质层303中具有通孔，所述通孔贯穿所述层间介质层303，所述通孔中从底部至顶部依次层叠有下电极、碳纳米管306以及上电极，所述下电极包括下电极层305 以及夹在层间介质层303和下电极层305之间的第一增粘层304，第一增粘层 304呈“U”形，对下电极层305的底部和侧壁完全包裹，所述上电极包括上电极层308以及夹在层间介质层303和上电极层308之间的第二增粘层307，第二增粘层307呈“U”形，对上电极层308的底部和侧壁完全包裹。所述晶体管 300b的源区和漏区位于所述基底300a中而栅极形成在所述基底300a表面上，所述互连结构300e形成在层间介质层300c和300d中，层间介质层300c和300d 依次形成在基底300a和晶体管300b表面上，所述互连结构300e包括第一金属互连线、第二金属互连线及相应的导电插塞，所述互连结构300e底部电连接晶体管300b的源极和漏极，顶部用于电连接所述碳纳米管模块的下层金属层302(即第三金属互连线)。本发明的半导体器件可以为存储器，所述碳纳米管模块为所述存储器的存储单元，所述晶体管300b为驱动所述碳纳米管模块进行数据存储和读写的驱动晶体管。

本发明的半导体器件，由于采用了本发明的碳纳米管模块，性能得到改善。

显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (21)

1.一种碳纳米管模块的制造方法，其特征在于，包括以下步骤：

提供一半导体衬底，在所述半导体衬底的表面上形成下层金属层；

在所述下层金属层的表面上形成具有通孔的层间介质层，所述通孔暴露出所述下层金属层的部分上表面；

在所述通孔中形成依次层叠的下电极、碳纳米管以及上电极；

形成一上层金属层，所述上层金属层覆盖所述上电极和所述层间介质层；

其中，在所述通孔中形成下电极的步骤包括：

形成第一增粘层，所述第一增粘层覆盖所述层间介质层及所述通孔的侧壁和底壁；

形成下电极层，所述下电极层覆盖所述第一增粘层且填充所述通孔；

回刻蚀所述下电极层，并进行湿法清洗，使所述通孔中保留部分厚度的下电极层，以形成所述下电极。

2.如权利要求1所述的碳纳米管模块的制造方法，其特征在于，所述第一增粘层和下电极层的材质不同，所述下电极层的材质包括Ti、Ta、TiN、TaN、W和金属硅化物中的至少一种，所述第一增粘层的材质包括Ti、Ta、TiN、TaN和金属硅化物中的至少一种。

3.如权利要求1所述的碳纳米管模块的制造方法，其特征在于，所述下电极的厚度为10nm～100nm，所述上电极的厚度为10nm～100nm。

4.如权利要求1所述的碳纳米管模块的制造方法，其特征在于，在所述通孔中形成碳纳米管的步骤包括：

形成碳纳米管层，所述碳纳米管层覆盖所述下电极和层间介质层且填充所述通孔；

回刻蚀所述碳纳米管层，使所述通孔中保留部分厚度的碳纳米管层，以在所述通孔中形成层叠在所述下电极上的碳纳米管。

5.如权利要求4所述的碳纳米管模块的制造方法，其特征在于，通过材料涂覆、烘烤和退火工艺形成所述碳纳米管层，所述烘烤的温度为100摄氏度～300摄氏度，所述退火的温度为300摄氏度～400摄氏度。

6.如权利要求5所述的碳纳米管模块的制造方法，其特征在于，所述材料涂覆、烘烤和退火工艺仅进行一次以形成单层结构，或反复进行多次以形成层层叠加的结构，且当反复进行多次时，每次的所述材料涂覆、烘烤和退火工艺所使用的材料完全相同或者不完全相同。

7.如权利要求1至6中任一项所述的碳纳米管模块的制造方法，其特征在于，所述碳纳米管的厚度为5nm～50nm。

8.如权利要求1至6中任一项所述的碳纳米管模块的制造方法，其特征在于，在所述通孔中形成上电极的步骤包括：

形成第二增粘层，所述第二增粘层覆盖在所述通孔中的所述碳纳米管的顶部以及所述通孔侧壁的所述层间介质层的表面上；

沉积上电极层，沉积的所述上电极层至少能够填满所述通孔；

对所述上电极层的顶部进行化学机械平坦化，直至暴露出所述层间介质层的表面，以形成所述上电极。

9.如权利要求8所述的碳纳米管模块的制造方法，其特征在于，所述第二增粘层和上电极层的材质不同，所述上电极层的材质包括Ti、Ta、TiN、TaN、W和金属硅化物中的至少一种，所述第二增粘层的材质包括Ti、Ta、TiN、TaN和金属硅化物中的至少一种。

10.如权利要求1所述的碳纳米管模块的制造方法，其特征在于，所述通孔呈柱状，所述上电极、碳纳米管和下电极在所述通孔中具有相同的关键尺寸。

11.如权利要求1所述的碳纳米管模块的制造方法，其特征在于，所述半导体衬底中形成有晶体管和互连结构，所述晶体管通过所述互连结构与所述下层金属层电连接。

12.一种半导体器件的制造方法，其特征在于，包括权利要求1至11中任一项所述的碳纳米管模块的制造方法。

13.如权利要求12所述的半导体器件的制造方法，其特征在于，采用所述的碳纳米管模块的制造方法形成存储单元或者互连结构。

14.一种碳纳米管模块，其特征在于，包括：依次层叠的下层金属层、层间介质层和上层金属层，所述层间介质层中具有通孔，所述通孔贯穿所述层间介质层，所述通孔中从底部至顶部依次层叠有下电极、碳纳米管以及上电极；其中，所述下电极包括下电极层以及夹在所述下电极层和所述层间介质层之间的第一增粘层，所述第一增粘层呈U形，包围在所述下电极层的底部和侧壁上。

15.如权利要求14所述的碳纳米管模块，其特征在于，所述下电极和上电极的材质分别包括Ti、Ta、TiN、TaN、W和金属硅化物中的至少一种。

16.如权利要求14所述的碳纳米管模块，其特征在于，所述下电极的厚度为10nm～100nm，和/或，所述上电极的厚度为10nm～100nm，和/或，所述碳纳米管的厚度为5nm～50nm。

17.如权利要求14所述的碳纳米管模块，其特征在于，所述通孔呈柱状，所述上电极、碳纳米管和下电极具有相同的关键尺寸，且所述碳纳米管的侧壁与所述层间介质层的侧壁直接接触。

18.如权利要求14所述的碳纳米管模块，其特征在于，所述上电极包括上电极层以及夹在所述上电极层和所述碳纳米管之间的第二增粘层，所述第二增粘层呈U形，包围在所述上电极层的底部和侧壁上。

19.如权利要求14所述的碳纳米管模块，其特征在于，所述碳纳米管模块为用于存储数据的存储单元或者用于实现元件电互连的互连结构。

20.一种半导体器件，其特征在于，包括权利要求14至19中任一项所述的碳纳米管模块。

21.如权利要求20所述的半导体器件，其特征在于，所述半导体器件为存储器，所述碳纳米管模块为所述存储器的存储单元。

Images