CN104659050B - Rram器件的顶电极阻挡层 - Google Patents

Rram器件的顶电极阻挡层 Download PDF

Info

Publication number
CN104659050B
CN104659050B CN201410333765.7A CN201410333765A CN104659050B CN 104659050 B CN104659050 B CN 104659050B CN 201410333765 A CN201410333765 A CN 201410333765A CN 104659050 B CN104659050 B CN 104659050B
Authority
CN
China
Prior art keywords
layer
rram
top electrode
hole
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410333765.7A
Other languages
English (en)
Other versions
CN104659050A (zh
Inventor
陈侠威
朱文定
涂国基
张至扬
杨晋杰
廖钰文
游文俊
石昇弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN104659050A publication Critical patent/CN104659050A/zh
Application granted granted Critical
Publication of CN104659050B publication Critical patent/CN104659050B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/50—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种集成电路器件包括：形成在衬底上方的电阻式随机存取存储器(RRAM)单元。RRAM单元包括具有上表面的顶电极。阻挡层覆盖上表面的一部分。通孔延伸在电介质的基质内的顶电极之上。顶电极的上表面包括与阻挡层交界的区域和与通孔交界的区域。与通孔交界的上表面的区域环绕与阻挡层交界的上表面的区域。当以这种方式构建时，在加工期间，阻挡层用以保护RRAM单元不受蚀刻破坏，从而不干扰上面的通孔和顶电极之间的接触。本发明包括RRAM器件的顶电极阻挡层。

Description

RRAM器件的顶电极阻挡层
技术领域
本发明涉及电阻式随机存取存储器件及其制造方法。
背景技术
电阻式随机存取存储器(RRAM)具有简单的结构、低工作电压、高速、良好耐久性和CMOS工艺兼容性。RRAM是为传统的闪存提供小尺寸替代的最有前景的替代物。RRAM正在寻求在诸如光盘和非易失性存储器阵列的器件中的广泛应用。
RRAM单元将数据存储在能够被诱导而经历相变的材料层内。在所有或部分的层内可以诱导相变以在高电阻状态和低电阻状态之间切换。电阻状态可以被查询并且解释为表示“0”或“1”。在典型的RRAM单元中，数据存储层包括非晶金属氧化物。在施加足够的电压后，诱导形成跨过数据存储层的金属桥，这产生低电阻状态。可以使金属桥断裂，并且通过施加熔化或以其他方式分解所有或部分的金属结构的短高电流密度脉冲来恢复高电阻状态。数据存储层迅速冷却，并且保持在高电阻状态直到再次诱导低电阻状态。
发明内容
为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种集成电路器件，包括：电阻式随机存取存储器(RRAM)单元；阻挡层，位于所述RRAM单元上方；以及通孔，位于所述RRAM单元上方；其中，所述RRAM单元在其上表面中具有凹槽；所述阻挡层位于所述凹槽内；以及所述通孔与环绕所述阻挡层的区域中的所述凹槽内的所述RRAM单元接触。
在上述集成电路器件中，其中：所述RRAM单元包括顶电极；所述顶电极具有第一厚度的第一区域和第二厚度的第二区域，所述第二厚度大于所述第一厚度；以及所述阻挡层覆盖所述第一区域。
在上述集成电路器件中，其中，所述RRAM单元包括底电极和顶电极，还包括：侧壁间隔件，设置在所述底电极上方和所述顶电极的两侧。
在上述集成电路器件中，其中：所述RRAM单元形成在衬底上方；以及所述通孔在所述衬底之上的高度处与所述上表面接触，所述高度高于所述阻挡层达到的高度。
在上述集成电路器件中，其中：所述RRAM单元包括顶电极；所述顶电极在由所述阻挡层覆盖的区域内变窄至所述顶电极的最大厚度的一半以下。
在上述集成电路器件中，其中，所述通孔仅在所述凹槽内与所述上表面接触。
在上述集成电路器件中，其中：所述RRAM单元形成在衬底上方；所述衬底包括金属互连层；以及所述RRAM单元形成在所述金属互连层上方并且与所述金属互连层内的通孔接触。
在上述集成电路器件中，其中：所述RRAM单元形成在衬底上方；所述衬底包括金属互连层；以及所述RRAM单元形成在所述金属互连层上方并且与所述金属互连层内的通孔接触，还包括：蚀刻停止层，形成在所述金属互连层上方；其中，所述蚀刻停止层具有穿过所述蚀刻停止层的孔，所述孔位于所述金属互连层内的通孔上方；以及所述RRAM单元形成在所述孔上方并且比所述孔更宽。
在上述集成电路器件中，其中：所述RRAM单元形成在衬底上方；所述衬底包括金属互连层；以及所述RRAM单元形成在所述金属互连层上方并且与所述金属互连层内的通孔接触，还包括：蚀刻停止层，形成在所述金属互连层上方；其中，所述蚀刻停止层具有穿过所述蚀刻停止层的孔，所述孔位于所述金属互连层内的通孔上方；以及所述RRAM单元形成在所述孔上方并且比所述孔更宽，其中，所述RRAM单元的上表面在所述孔上方的区域中凹进。
在上述集成电路器件中，其中：所述RRAM单元形成在衬底上方；所述衬底包括金属互连层；以及所述RRAM单元形成在所述金属互连层上方并且与所述金属互连层内的通孔接触，还包括：蚀刻停止层，形成在所述金属互连层上方；其中，所述蚀刻停止层具有穿过所述蚀刻停止层的孔，所述孔位于所述金属互连层内的通孔上方；以及所述RRAM单元形成在所述孔上方并且比所述孔更宽，其中：所述RRAM单元包括RRAM介电层；所述RRAM介电层具有第一厚度的第一区域和第二厚度的第二区域，所述第二厚度大于所述第一厚度；以及所述阻挡层覆盖所述第一区域。
根据本发明的另一方面，提供了一种集成电路器件，包括：电阻式随机存取存储器(RRAM)单元，形成在衬底上方，所述RRAM单元包括底电极、RRAM介电层和顶电极；阻挡层，覆盖所述顶电极的上表面的一部分；介电层，覆盖所述RRAM单元；以及通孔，穿过覆盖所述RRAM单元的所述介电层延伸在所述顶电极之上；其中，所述顶电极的上表面包括与所述阻挡层交界的区域和与所述通孔交界的区域；以及与所述通孔交界的所述上表面的区域环绕与所述阻挡层交界的所述上表面的区域。
在上述集成电路器件中，其中：所述顶电极具有第一厚度的第一区域和第二厚度的第二区域，所述第二厚度大于所述第一厚度；以及所述阻挡层覆盖所述第一区域。
在上述集成电路器件中，还包括：侧壁间隔件，设置在所述底电极上方和所述顶电极的两侧。
在上述集成电路器件中，其中：所述顶电极的上表面包括凹进的区域；所述阻挡层形成岛状物，所述岛状物集中在所述上表面的凹进的区域内。
在上述集成电路器件中，其中：所述RRAM单元形成在蚀刻停止层上方，所述蚀刻停止层具有由所述RRAM单元填充的开口；由所述阻挡层覆盖的所述顶电极的上表面直接位于孔上方。
根据本发明的又一方面，还提供了一种制造集成电路器件的方法，包括：在半导体衬底上方形成第一涂层；形成穿过所述第一涂层的接触孔；在所述接触孔内和所述第一涂层上方形成电阻式随机存取存储器(RRAM)堆叠件，由此所述RRAM堆叠件形成为具有凹槽，所述凹槽集中在所述接触孔上方；在所述RRAM堆叠件的顶部上方形成阻挡层；蚀刻所述阻挡层以暴露所述RRAM堆叠件的顶部的部分，同时保留覆盖所述凹槽的最深部分内的所述RRAM堆叠件的顶部的所述阻挡层的一部分；在所述RRAM堆叠件和所述阻挡层上方形成第二涂层；穿过位于所述凹槽之上的所述第二涂层蚀刻孔，所述孔具有足够的宽度，从而使留在所述凹槽内的所述阻挡层和邻近所述凹槽的所述RRAM堆叠件的顶部的一部分暴露；以及填充穿过所述第二涂层的所述孔以形成与所述RRAM堆叠件的顶部接触的接触件。
在上述方法中，其中：所述RRAM堆叠件包括顶电极层；以及通过非共形沉积工艺形成所述顶电极层，由此，与位于所述凹槽外部的区域相比，在所述凹槽内的区域上方形成的所述顶电极层更薄。
在上述方法中，其中：所述RRAM堆叠件包括顶电极层；以及通过溅射沉积形成所述顶电极层，由此，与位于所述凹槽外部的区域相比，在所述凹槽内的区域上方形成的所述顶电极层更薄。
在上述方法中，其中，所述RRAM堆叠件包括底电极层、介电层和顶电极层，还包括：使用工艺图案化所述顶电极层，所述介电层为所述工艺提供蚀刻停止；在所述顶电极层上方和留在所述凹槽内的所述阻挡层上方形成间隔件材料层；以及蚀刻以在所述顶电极层的两侧上形成间隔件。
在上述方法中，其中，所述RRAM堆叠件包括底电极层、介电层和顶电极层，还包括：使用工艺图案化所述顶电极层，所述介电层为所述工艺提供蚀刻停止；在所述顶电极层上方和留在所述凹槽内的所述阻挡层上方形成间隔件材料层；以及蚀刻以在所述顶电极层的两侧上形成间隔件，其中，蚀刻以形成间隔件暴露了留在所述凹槽内的所述阻挡层。
附图说明
图1是提供本发明的实施例的实例的方法的流程图。
图2至图10示出了本发明的另一个实施例提供的器件在经历通过图1的方法的制造时的一部分。
图11提供了图2至图10的器件的放大细节。
具体实施方式
RRAM器件包括RRAM单元的阵列，每个RRAM单元至少具有顶电极、介电层和底电极。已经观察到，在图案化RRAM单元期间，由于破坏或污染，可以形成泄漏路径。通过在图案化顶电极之后并且在图案化介电层和底电极之前形成侧壁间隔件可以防止泄漏路径的形成。然而，RRAM单元在用于形成侧壁间隔件的蚀刻工艺期间可以受到破坏。本发明提供了可以有效地减轻或防止这样的破坏的阻挡层和相关方法。
图1是提供本发明的实施例的实例的方法100的流程图。图2至图10示出了器件200在经历通过方法100制造时的一部分。器件200提供了本发明的另一个实施例的实例。与图2至图10的视野相比，图11示出了额外的结构并且提供了器件200的放大细节。
方法100开始于步骤101，前段制程(FEOL)加工，以及步骤103，形成第一(M1)、第二(M2)、第三(M3)和第四(M4)金属互连层306(见图11)。在大多数实施例中，在金属互连层306上方形成RRAM单元249。在一些实施例中，在如图11所示的第四金属互连层306(M4)上方形成RRAM单元249。然而，可以在器件200的其他地方形成RRAM单元249并且方法100中的步骤101和步骤103的顺序是可选择的。
步骤105是在第四金属互连层306(M4)上方形成蚀刻停止层207，以及步骤107是图案化蚀刻停止层207以形成如图2所示的开口234。通过开口234暴露RRAM单元249的底部接触件。在大多数实施例中，底部接触件是在金属互连层306中形成的通孔307。在一些实施例中，如图2至图11所示，底部接触件是提供在第四金属互连层306(M4)中的通孔307D。
层207提供了用于形成通孔(未示出)的蚀刻停止层，通孔将连接第四(M4)和第五(M5)金属互连层306并且可以具有适合于其功能的任何组成，并且可以通过任何适合的工艺形成。在一些实施例中，蚀刻停止层207是SiC、SiON或Si3N4。虽然层207通常是蚀刻停止层，但是在工艺100中其用以影响RRAM单元249的形状。该功能在没有层207为蚀刻停止层的情况下可以实现。因此，在一些实施例中，层207不是蚀刻停止层。在一些实施例中，层207是介电层，在层207上方形成RRAM堆叠件249(组成RRAM单元249的材料层)。
开口234的宽度244和层207的厚度影响RRAM堆叠件249的形状。在大多数实施例中，层207的厚度在从至的范围内。在一些实施例中，层207的厚度在从至的范围内，例如，可以通过任何合适的工艺图案化层207。在大多数实施例中，通过光刻和等离子体蚀刻图案化层207。在大多数实施例中，宽度244在从10nm至100nm的范围内。在一些实施例中，宽度244在从45nm至100nm的范围内，例如，50nm。在大多数实施例中，开口234的宽高比(宽度244与层207的厚度的比率)在从1:1至4:1的范围内。在一些实施例中，开口234的宽高比在从1.5:1至3:1的范围内，例如，5:3。
工艺100继续进行步骤110，形成RRAM堆叠件249。在一些实施例中，如图3所示，RRAM堆叠件249包括扩散阻挡层211、底电极层213、RRAM介电层217、覆盖层219和顶电极层223。因此，在一些实施例中，如图1所示，步骤110包括步骤111：形成扩散阻挡层211，步骤113：形成底电极层213，步骤115：形成RRAM电介质217，步骤117：形成覆盖层219，以及步骤119：形成顶电极层223。
扩散阻挡层211是可选择的。可以包括扩散阻挡层211以防止底部接触件(诸如通孔307D)的材料污染底电极213。在包括扩散阻挡层211的一些实施例中，底部接触件是铜，并且底电极213是易于受铜污染的材料。在一些这些实施例中，底电极213是TiN。扩散阻挡层211可以具有任何合适的组成并且可以通过任何合适的工艺形成。在大多数实施例中，扩散阻挡层211是选自由Al、Mn、Co、Ti、Ta、W、Ni、Sn、Mg组成的组中的金属的导电氧化物、氮化物或氮氧化物。在一些实施例中，扩散阻挡层211是TaN。扩散阻挡层211可以具有任何合适的厚度。合适的厚度足够大以提供有效的扩散阻挡但是不会大到导致过大的电阻。在大多数实施例中，扩散阻挡层211的厚度在从至的范围内。在一些实施例中，扩散阻挡层211的厚度在从至的范围内，例如，
底电极层213可以具有任何合适的组成并且可以通过任何合适的工艺形成。合适的组成的实例包括但不限于金属、金属氮化物和掺杂的多晶硅。在一些实施例中，底电极层213是金属。例如，金属可以是Al、Ti、Ta、Au、Pt、W、Ni、Ir或Cu。在一些实施例中，底电极层213是金属氮化物。例如，金属氮化物可以是TaN。在一些实施例中，底电极层213为掺杂的多晶硅。掺杂的多晶硅可以是p+掺杂的多晶硅或N+掺杂的多晶硅。在大多数实施例中，底电极层213的厚度在从至的范围内。在一些实施例中，底电极层213的厚度在从至的范围内，例如，
RRAM电介质217可以是适用于RRAM单元的数据存储层的任何材料。适用于RRAM单元的数据存储层的材料是可以被诱导以在高电阻状态和低电阻状态之间经历可逆相变的材料。在一些实施例中，相变发生在非晶态和金属态之间。相变可以伴随着或涉及化学组成的变化。例如，当非晶金属氧化物经历相变至金属态时，其可以失去氧。氧可以存储在保持非晶态的RRAM电介质217的一部分中或存储在邻近的层中。虽然描述为电介质，但是仅低电阻状态需要是电介质。在大多数实施例中，RRAM电介质217在处于低电阻状态时是高k电介质。在一些实施例中，RRAM电介质217是过渡金属氧化物。可以适用于RRAM电介质217的材料的实例包括NiOx、TayOx、TiOx、HfOx、TayOx、WOx、ZrOx、AlyOx和SrTiOx。在大多数实施例中，RRAM电介质217的厚度在从至的范围内。在一些实施例中，RRAM电介质217的厚度在从至的范围内，例如，
覆盖层219是可选择的。在一些实施例中，覆盖层219提供储氧功能，储氧功能有助于RRAM电介质217内的相变。在一些实施例中，覆盖层219是氧浓度相对较低的金属或金属氧化物。可以适用于覆盖层219的金属的实例包括Ti、Hf、Pt和Al。可以适用于覆盖层219的金属氧化物的实例包括TiOx、HfOx、ZrOx、GeOx、CeOx。覆盖层219可以具有任何合适的厚度。在大多数实施例中，覆盖层219的厚度在从至的范围内。在一些实施例中，覆盖层219的厚度在从至的范围内，例如，
如图3所示，顶电极层223形成为具有表面242，表面242具有凹槽235。在RRAM单元249与接触件307D交界处，凹槽235由于蚀刻停止层207中的孔234而形成并集中在孔234上方。表面242是顶电极层223的上表面。诸如“上”和“在…之上”的词语在本发明中用于描述相对于衬底201的表面的位置，其中RRAM单元249形成在衬底201的表面上方。
顶电极层223可以具有识别为适用于底电极层213的任意组成。当可以利用共形或非共形沉积工艺来沉积扩散阻挡层211、底电极层213、RRAM电介质217和覆盖层219时，在大多数实施例中，利用非共形沉积工艺来沉积顶电极层223。共形沉积工艺在将被涂布的表面上方形成厚度相对均匀的涂层。非共形沉积工艺形成其厚度取决于表面的形貌的涂层。与没有凹进的邻近的区域相比，步骤119的非共形沉积工艺使得顶电极层223在凹槽235的底部薄得多。共形沉积工艺的实例包括原子层沉积(ALD)和大部分的化学汽相沉积(CVD)工艺。溅射沉积是适用于形成顶电极层223的非共形沉积工艺的实例。
顶电极层223可以具有任何合适的厚度。在大多数实施例中，不在任何凹槽内的区域中的顶电极层223的厚度230在从至的范围内。在一些实施例中，厚度230在从至的范围内，例如在大多数实施例中，顶电极层223形成为在凹槽235的基底处具有最小厚度231，厚度231小于厚度230。在一些实施例中，厚度231是厚度230的一半以下。在大多数实施例中，厚度231在从至的范围内。在一些实施例中，厚度231在从至的范围内，例如，
参考图1，工艺100继续进行步骤121，如图4所示，在RRAM堆叠件249上方形成阻挡层209。步骤123是蚀刻工艺，该蚀刻工艺从大部分表面242处去除阻挡层209，但是使阻挡层209的一部分保留在凹槽(诸如如图5所示的凹槽235)内。在大多数实施例中，由剩余的阻挡层209形成的岛状物集中在凹槽235内并且填充凹槽235的最深部分。岛状物覆盖最薄处的顶电极层223并且保护这些位置处的RRAM单元249。
RRAM单元249中邻近剩余的阻挡层209的区域由于这些位置处的顶电极层223的较大的厚度而不易于受到蚀刻的破坏。在一些实施例中，在凹槽235内的RRAM电介质217比其他地方的RRAM电介质217稍薄，其中，RRAM电介质217的最薄部分位于凹槽235的最深部分的下方。在这些实施例中，剩余的阻挡层209覆盖RRAM电介质217最薄处的RRAM单元249。在RRAM电介质217最薄处优先形成导电桥。因为导电桥优先形成在远离这些破坏区域的地方，所以邻近由剩余的阻挡层209覆盖的区域的顶电极层223和覆盖层219受到的破坏相对较小。
全部或部分步骤123，回蚀刻阻挡层209可以推迟到步骤125之后，步骤125是图案化顶电极层223。在一些实施例中，在步骤129(蚀刻以形成间隔件221)期间回蚀刻阻挡层209并减薄至显著的程度。
可以通过任何合适的工艺并且由任何合适的材料形成阻挡层209。在一些实施例中，阻挡层209是电介质。在一些实施例中，阻挡层209是常用于侧壁间隔件的材料。可以适用于阻挡层209的材料的实例包括但不限于SiN、SiON和SiO2。阻挡层209通常沉积的厚度与凹槽235的深度相当，凹槽235的深度可以与蚀刻停止层207的厚度相当。在大多数实施例中，将阻挡层209沉积至厚度在从至的范围内。在一些实施例中，将阻挡层209沉积至厚度在从至的范围内，例如，在一些实施例中，工艺100将阻挡层209降低至在从至的范围内的凹槽235内的最大厚度。
步骤125图案化顶电极层223。如图6所示，图案化顶电极层223通常包括形成掩模225和蚀刻。蚀刻通常继续穿过覆盖层219。在大多数实施例中，RRAM电介质217为图案化顶电极223提供蚀刻停止，并且将RRAM电介质217和底电极213的图案化延迟到侧壁间隔件221已形成之后。在大多数实施例中，将顶电极223图案化为比凹槽235宽。
如图7所示，步骤127是沉积间隔件材料221的层。间隔件材料221可以是任何合适的间隔件材料。适用于间隔件221的材料的实例包括但不限于SiN、SiON和SiO2。在大多数实施例中，将间隔件221的材料选择为允许间隔件221和阻挡层209之间的蚀刻选择性。例如，在一个实施例中，阻挡层209是SiON，而间隔件221是SiN。
步骤129是蚀刻间隔件材料221以形成间隔件221。在大多数实施例中，步骤129还包括图案化底电极213，由此蚀刻工艺产生的结构如图8所示。在大多数实施例中，步骤129还包括图案化如图8所示的扩散阻挡层211和RRAM电介质217。在大多数实施例中，阻挡层209用以在蚀刻以形成间隔件221时保护位于凹槽235的基底处的RRAM单元249。在大多数实施例中，阻挡层209用以在蚀刻以图案化底电极213时保护位于凹槽235的基底处的RRAM单元249。步骤129的蚀刻条件可以随着蚀刻穿过这些不同的层而变化。在大多数实施例中，蚀刻停止层207为步骤129的蚀刻工艺提供蚀刻停止。
在步骤129期间，间隔件材料221可以用以保护顶电极223和覆盖层219不受破坏和污染。如图8所示，间隔件材料221导致RRAM电介质217、底电极层213和扩散阻挡层211从RRAM单元249的功能区238错位一定距离而被隔断。在步骤129期间发生的任何破坏或污染都在诸如图8所示的区域240的区域中，区域240从区域238错位，在区域238内将形成导电桥。
图1的步骤133是形成如图9所示的导通孔236以限定通孔229的形状，如图10所示，通孔229将与顶电极223接触。可以在电介质231中形成导通孔236，其中电介质231将环绕器件200中的通孔229。在一些实施例中，在牺牲材料的基质中形成导通孔236，随后去除牺牲材料并替换为电介质231。当电介质231是在形成导通孔236和通孔229的工艺期间可以被破坏的极低k电介质时，这可以是有利的。在大多数实施例中，形成掩模233并使用光刻图案化掩模233，并且穿过如图9中所示的掩模233中的开口蚀刻导通孔236。随后可以去除掩模233。步骤135用导电材料填充导通孔236以形成如图10所述的通孔229。
在顶电极223的上表面242中的凹槽235上方形成导通孔236。在一些实施例中，顶电极223的上表面242的暴露在导通孔236内的唯一部分是在凹槽235内的区域。阻挡层209的岛状物暴露在导通孔236内。顶电极223的上表面242的部分253被阻挡层209覆盖，但是邻近并环绕阻挡层209的区域中的另一部分251则暴露在导通孔236中。因此，尽管通孔229形成在阻挡层209之上，但是通孔229仍然与顶电极223交界并接触。阻挡层209的岛状物变成夹在顶电极223和通孔229之间并由顶电极223和通孔229环绕。
暴露在导通孔236内的顶电极223的宽度226大于在导通孔236的基底处的阻挡层209的岛状物的宽度224。在大多数实施例中，宽度226在从10nm至100nm的范围内。在一些实施例中，宽度226在从45nm至60nm的范围内，例如，50nm。在大多数实施例中，宽度224在从5nm至50nm的范围内。在一些实施例中，宽度224在从20nm至40nm的范围内，例如，30nm。
图11提供了器件200内的RRAM单元249的结构的更广阔的视野。RRAM单元249是RRAM单元249的阵列中的一个。图11示出，衬底201(在图2至图10中没有衬底201的细节)包括半导体衬底301，半导体衬底301具有形成在隔离区303之间的晶体管。晶体管包括源极区321、漏极区339、栅极333以及栅极电介质337。在第二金属互连层306(M2)中形成用于操作RRAM单元249的源极线313并且源极线313通过接触插塞319、第一金属互连层306(M1)中的通孔317和另一个通孔315连接至源极区321。在第一金属互连层306(M1)中形成用于寻址RRAM单元249的字线335并且字线335与栅极333接触。RRAM单元249的底电极211通过接触插塞305、在第一、第二、第三和第四金属互连层306(M1至M4)中形成的接触件307以及在这些金属互连层306之间形成的通孔309连接至漏极区339。通孔229将顶电极223连接至在第五金属互连层306(M5)中形成的位线311。在大多数实施例中，器件200使用如图11所示的1T1R(一个晶体管，一个电阻器)RRAM器件结构，然而，由本发明提供的RRAM单元249和工艺100可以应用于其他RRAM器件结构。同样，源极线313、字线335和位线311可以位于与本实例所示的不同的层中。
金属互连层306包括位于电介质的基质中的导电线和通孔。导电线和通孔可以由任何导电材料形成。在一些实施例中，导电材料是铜。电介质可以是任何合适的电介质。在大多数实施例中，电介质是低k电介质。在一些实施例中，电介质是极低k电介质。示例性极低k电介质是具有约2.1以下的介电常数的材料。极低k电介质通常由具有20％以上的空隙(气孔或气隙)的低介电材料形成。可以通过例如包括镶嵌和双镶嵌工艺的任何适合的工艺形成金属互连层306。
本发明提供一种集成电路器件，其包括：形成在衬底上方的电阻式随机存取存储器(RRAM)单元。RRAM单元包括底电极、介电层和具有上表面的顶电极。阻挡层覆盖上表面的一部分。通孔延伸在电介质的基质内的顶电极之上。顶电极的上表面包括与阻挡层交界的区域和与通孔交界的区域。与通孔交界的上表面的区域环绕与阻挡层交界的上表面的区域。
当以这种方式构建时，在加工期间阻挡层用以保护RRAM单元不受蚀刻破坏，从而不干扰上面的通孔和顶电极之间的接触。阻挡层可以配置为保护顶电极的最薄部分，其中，RRAM单元最容易受到蚀刻破坏。当RRAM单元形成为具有侧壁间隔件时，阻挡层特别有用。利用蚀刻工艺最容易形成侧壁间隔件，但是在没有阻挡层的情况下，该蚀刻工艺可以破坏RRAM单元。
本发明提供一种集成电路器件，其包括：电阻式随机存取存储器(RRAM)单元、位于RRAM单元上方的阻挡层和位于RRAM单元上方的通孔。RRAM单元在它的上表面具有凹槽。阻挡层位于凹槽内，并且通孔与环绕阻挡层的区域中的凹槽内的RRAM单元接触。
本发明提供了一种制造集成电路器件的方法。该方法包括：在半导体衬底上方形成第一涂层，形成穿过第一涂层的接触孔，以及在接触孔内和第一涂层上方形成电阻式随机存取存储器(RRAM)堆叠件。RRAM堆叠件形成为具有中心位于接触孔上方的凹槽。在RRAM堆叠件的顶部上方形成阻挡层。蚀刻阻挡层以暴露RRAM堆叠件的顶部的部分，同时保留覆盖凹槽的最深部分内的RRAM堆叠件的顶部的阻挡层的一部分。在RRAM堆叠件和阻挡层上方形成第二涂层。穿过位于凹槽之上的第二涂层蚀刻孔，孔具有足够的宽度，从而使留在凹槽内的阻挡层和邻近凹槽内的阻挡层的RRAM堆叠件的顶部的一部分暴露。填充穿过涂层的孔以形成与RRAM堆叠件的顶部接触的接触件。
已经根据特定的实施例和实例示出和/或描述了本发明的元件和部件。虽然可能仅关于一个实施例或一个实例描述了特定的元件和部件或那些元件和部件的广义或狭义形式，在本领域普通技术人员会意识到这种组合合乎逻辑的程度内，广义或狭义形式的所有元件和部件可以与其他元件或部件结合。

Claims (20)

1.一种集成电路器件，包括：
电阻式随机存取存储器RRAM单元，包括通过RRAM介电层隔离的顶电极和底电极；
阻挡层，位于所述RRAM单元上方；以及
通孔，位于所述RRAM单元上方；
其中，所述RRAM单元的顶电极在其上表面中具有凹槽；
所述阻挡层位于所述凹槽内；以及
所述通孔与所述阻挡层的区域上方的所述凹槽内的所述顶电极接触。
2.根据权利要求1所述的集成电路器件，其中：
所述顶电极具有第一厚度的第一区域和第二厚度的第二区域，所述第二厚度大于所述第一厚度；以及
所述阻挡层覆盖所述第一区域。
3.根据权利要求1所述的集成电路器件，其中，所述RRAM单元还包括：
侧壁间隔件，设置在所述底电极上方和所述顶电极的两侧。
4.根据权利要求1所述的集成电路器件，其中：
所述RRAM单元形成在衬底上方；以及
所述通孔在所述衬底之上的高度处与所述上表面接触，所述高度高于所述阻挡层达到的高度。
5.根据权利要求1所述的集成电路器件，其中：
所述顶电极在由所述阻挡层覆盖的区域内变窄至所述顶电极的最大厚度的一半以下。
6.根据权利要求1所述的集成电路器件，其中，所述通孔仅在所述凹槽内与所述上表面接触。
7.根据权利要求1所述的集成电路器件，其中：
所述RRAM单元形成在衬底上方；
所述衬底包括金属互连层；以及
所述RRAM单元形成在所述金属互连层上方并且与所述金属互连层内的通孔接触。
8.根据权利要求7所述的集成电路器件，还包括：
蚀刻停止层，形成在所述金属互连层上方；
其中，所述蚀刻停止层具有穿过所述蚀刻停止层的孔，所述孔位于所述金属互连层内的通孔上方；以及
所述RRAM单元形成在所述孔上方并且比所述孔更宽。
9.根据权利要求8所述的集成电路器件，其中，所述RRAM单元的上表面在所述孔上方的区域中凹进。
10.根据权利要求8所述的集成电路器件，其中：
所述RRAM介电层具有第一厚度的第一区域和第二厚度的第二区域，所述第二厚度大于所述第一厚度；以及
所述阻挡层覆盖所述第一区域。
11.一种集成电路器件，包括：
电阻式随机存取存储器RRAM单元，形成在衬底上方，所述RRAM单元包括底电极、RRAM介电层和顶电极；
阻挡层，覆盖所述顶电极的上表面的一部分；
介电层，覆盖所述RRAM单元；以及
通孔，穿过覆盖所述RRAM单元的所述介电层延伸在所述顶电极之上；
其中，所述顶电极的上表面包括与所述阻挡层交界的区域和与所述通孔交界的区域；以及
与所述通孔交界的所述上表面的区域环绕与所述阻挡层交界的所述上表面的区域。
12.根据权利要求11所述的集成电路器件，其中：
所述顶电极具有第一厚度的第一区域和第二厚度的第二区域，所述第二厚度大于所述第一厚度；以及
所述阻挡层覆盖所述第一区域。
13.根据权利要求11所述的集成电路器件，还包括：
侧壁间隔件，设置在所述底电极上方和所述顶电极的两侧。
14.根据权利要求11所述的集成电路器件，其中：
所述顶电极的上表面包括凹进的区域；
所述阻挡层形成岛状物，所述岛状物集中在所述上表面的凹进的区域内。
15.根据权利要求11所述的集成电路器件，其中：
所述RRAM单元形成在蚀刻停止层上方，所述蚀刻停止层具有由所述RRAM单元填充的开口；
由所述阻挡层覆盖的所述顶电极的上表面直接位于孔上方。
16.一种制造集成电路器件的方法，包括：
在半导体衬底上方形成第一涂层；
形成穿过所述第一涂层的接触孔；
在所述接触孔内和所述第一涂层上方形成电阻式随机存取存储器RRAM堆叠件，由此所述RRAM堆叠件形成为具有凹槽，所述凹槽集中在所述接触孔上方；
在所述RRAM堆叠件的顶部上方形成阻挡层；
蚀刻所述阻挡层以暴露所述RRAM堆叠件的顶部的部分，同时保留覆盖所述凹槽的最深部分内的所述RRAM堆叠件的顶部的所述阻挡层的一部分；
在所述RRAM堆叠件和所述阻挡层上方形成第二涂层；
穿过位于所述凹槽之上的所述第二涂层蚀刻孔，所述孔具有足够的宽度，从而使留在所述凹槽内的所述阻挡层和邻近所述凹槽的所述RRAM堆叠件的顶部的一部分暴露；以及
填充穿过所述第二涂层的所述孔以形成与所述RRAM堆叠件的顶部接触的接触件。
17.根据权利要求16所述的方法，其中：
所述RRAM堆叠件包括顶电极层；以及
通过非共形沉积工艺形成所述顶电极层，由此，与位于所述凹槽外部的区域相比，在所述凹槽内的区域上方形成的所述顶电极层更薄。
18.根据权利要求16所述的方法，其中：
所述RRAM堆叠件包括顶电极层；以及
通过溅射沉积形成所述顶电极层，由此，与位于所述凹槽外部的区域相比，在所述凹槽内的区域上方形成的所述顶电极层更薄。
19.根据权利要求16所述的方法，其中，所述RRAM堆叠件包括底电极层、介电层和顶电极层，还包括：
使用工艺图案化所述顶电极层，所述介电层为所述工艺提供蚀刻停止；
在所述顶电极层上方和留在所述凹槽内的所述阻挡层上方形成间隔件材料层；以及
蚀刻以在所述顶电极层的两侧上形成间隔件。
20.根据权利要求19所述的方法，其中，蚀刻以形成间隔件暴露了留在所述凹槽内的所述阻挡层。
CN201410333765.7A 2013-11-22 2014-07-14 Rram器件的顶电极阻挡层 Active CN104659050B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/087,082 2013-11-22
US14/087,082 US9172036B2 (en) 2013-11-22 2013-11-22 Top electrode blocking layer for RRAM device

Publications (2)

Publication Number Publication Date
CN104659050A CN104659050A (zh) 2015-05-27
CN104659050B true CN104659050B (zh) 2017-09-19

Family

ID=53181834

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410333765.7A Active CN104659050B (zh) 2013-11-22 2014-07-14 Rram器件的顶电极阻挡层

Country Status (4)

Country Link
US (6) US9172036B2 (zh)
KR (1) KR101598716B1 (zh)
CN (1) CN104659050B (zh)
TW (1) TWI540620B (zh)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627612B2 (en) * 2014-02-27 2017-04-18 International Business Machines Corporation Metal nitride keyhole or spacer phase change memory cell structures
US9728719B2 (en) * 2014-04-25 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Leakage resistant RRAM/MIM structure
US20160043140A1 (en) * 2014-08-08 2016-02-11 Kabushiki Kaisha Toshiba Memory device and method for manufacturing the same
KR102379370B1 (ko) * 2014-12-23 2022-03-28 인텔 코포레이션 비아 차단 층
CN106298832A (zh) * 2015-06-11 2017-01-04 复旦大学 一种非易失性存储元件及制造方法
TWI562336B (en) * 2015-09-01 2016-12-11 Macronix Int Co Ltd Semiconductor structure and method for manufacturing the same
US10230047B2 (en) * 2015-10-22 2019-03-12 Winbond Electronics Corp. RRAM device and method for manufacturing the same
US9577009B1 (en) 2015-11-13 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with PMOS access transistor
US9553265B1 (en) * 2016-01-14 2017-01-24 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM device with data storage layer having increased height
US9972771B2 (en) * 2016-03-24 2018-05-15 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM devices and methods of forming the same
US10873023B2 (en) 2016-03-31 2020-12-22 Crossbar, Inc. Using aluminum as etch stop layer
TWI699914B (zh) * 2016-09-08 2020-07-21 聯華電子股份有限公司 半導體元件及其製作方法
TWI681541B (zh) 2016-10-19 2020-01-01 聯華電子股份有限公司 具記憶體結構之半導體元件及其製造方法
EP3539132A4 (en) 2016-11-14 2019-11-27 Hefei Reliance Memory Limited SCHEME FOR INTEGRATING A RRAM METHOD AND CELL STRUCTURE WITH REDUCED MASKING OPERATIONS
CN108123031B (zh) * 2016-11-30 2021-12-28 中芯国际集成电路制造(上海)有限公司 阻变式存储器及其制造方法
US10164182B1 (en) 2017-06-26 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Switching layer scheme to enhance RRAM performance
US10276779B2 (en) 2017-08-28 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Top electrode cap structure for embedded memory
US11289651B2 (en) * 2017-09-01 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device having via landing protection
CN109509833B (zh) * 2017-09-15 2023-02-03 旺宏电子股份有限公司 半导体装置及其制造方法
CN109698213A (zh) * 2017-10-20 2019-04-30 联华电子股份有限公司 半导体结构及其制作方法
US10658581B2 (en) * 2017-11-17 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with multiple resistance variable layers
US10811602B2 (en) 2017-12-08 2020-10-20 Macronix International Co., Ltd. Tungsten oxide RRAM with barrier free structure
US11476416B2 (en) 2018-03-29 2022-10-18 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method for manufacturing the same
US11437573B2 (en) * 2018-03-29 2022-09-06 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method for manufacturing the same
US10825514B2 (en) * 2018-04-20 2020-11-03 International Business Machines Corporation Bipolar switching operation of confined phase change memory for a multi-level cell memory
CN108987376B (zh) * 2018-06-25 2020-05-15 复旦大学 一种低电阻率锰氧氮抗Cu扩散阻挡层材料
US10658589B2 (en) * 2018-06-27 2020-05-19 International Business Machines Corporation Alignment through topography on intermediate component for memory device patterning
US10622555B2 (en) * 2018-07-31 2020-04-14 Taiwan Semiconductor Manufacturing Co., Ltd. Film scheme to improve peeling in chalcogenide based PCRAM
US10573808B1 (en) * 2018-08-21 2020-02-25 International Business Machines Corporation Phase change memory with a dielectric bi-layer
US11088323B2 (en) 2018-08-30 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Top electrode last scheme for memory cell to prevent metal redeposit
US10833266B2 (en) 2018-10-05 2020-11-10 International Business Machines Corporation Resistive memory crossbar array with ruthenium protection layer
US11189788B2 (en) * 2018-10-30 2021-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. RRAM bottom electrode
US11380369B2 (en) * 2018-11-30 2022-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including memory cells and method for manufacturing thereof
US11289650B2 (en) * 2019-03-04 2022-03-29 International Business Machines Corporation Stacked access device and resistive memory
US11038108B2 (en) 2019-05-24 2021-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Step height mitigation in resistive random access memory structures
US11152568B2 (en) 2019-06-27 2021-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Top-electrode barrier layer for RRAM
US11088203B2 (en) * 2019-07-29 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. 3D RRAM cell structure for reducing forming and set voltages
US11183503B2 (en) * 2019-07-31 2021-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell having top and bottom electrodes defining recesses
CN111081872A (zh) * 2019-12-30 2020-04-28 浙江省北大信息技术高等研究院 一种阻变存储器和制造方法
CN113097382B (zh) * 2020-01-08 2023-04-18 芯恩（青岛）集成电路有限公司 Rram单元的制造方法及rram单元
CN111384081B (zh) * 2020-02-29 2023-01-31 厦门半导体工业技术研发有限公司 一种半导体元件及其制备方法
CN113889569A (zh) * 2020-07-02 2022-01-04 华邦电子股份有限公司 电阻式随机存取存储器及其制造方法
US11424407B2 (en) 2020-09-02 2022-08-23 Winbond Electronics Corp. Resistive random access memory and method of manufacturing the same
US20220223788A1 (en) * 2021-01-08 2022-07-14 Taiwan Semiconductor Manufacturing Company Limited Resistive memory cell using an interfacial transition metal compound layer and method of forming the same
US11709553B2 (en) 2021-02-25 2023-07-25 International Business Machines Corporation Automated prediction of a location of an object using machine learning
US12010932B2 (en) * 2021-06-08 2024-06-11 Microchip Technology Incorporated Resistive random access memory (RRAM) cells and methods of construction
CN113611797A (zh) * 2021-06-24 2021-11-05 联芯集成电路制造(厦门)有限公司 电阻式存储装置
CN115715144A (zh) 2021-08-18 2023-02-24 联华电子股份有限公司 可变电阻式随机存取存储器元件及其制作方法
CN113793899B (zh) * 2021-08-20 2023-07-04 华中科技大学 一种基于调控导电丝生长的选择器性能优化方法及应用
US11769793B2 (en) * 2021-09-10 2023-09-26 Microchip Technology Incorporated Metal-insulator-metal (MIM) capacitor module

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101022151A (zh) * 2005-11-21 2007-08-22 旺宏电子股份有限公司 具有空气绝热单元的可编程电阻材料存储阵列
CN101071844A (zh) * 2006-05-09 2007-11-14 旺宏电子股份有限公司 使用单一接触结构的桥路电阻随机存取存储元件及方法
CN101116195A (zh) * 2005-02-10 2008-01-30 奇梦达股份公司 以低功率操作的具有高读取裕量的相变存储单元

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100253029B1 (ko) 1995-06-07 2000-04-15 로데릭 더블류 루이스 불휘발성 메모리 셀내에서 다중 상태의 물질을 이용하는 스택·트랜치형 다이오드
US5985698A (en) * 1996-07-22 1999-11-16 Micron Technology, Inc. Fabrication of three dimensional container diode for use with multi-state material in a non-volatile memory cell
KR20010002557A (ko) * 1999-06-15 2001-01-15 윤종용 항법시스템을 이용한 위치추적장치 및 방법
US7067865B2 (en) * 2003-06-06 2006-06-27 Macronix International Co., Ltd. High density chalcogenide memory cells
US7381611B2 (en) * 2003-08-04 2008-06-03 Intel Corporation Multilayered phase change memory
US6849891B1 (en) 2003-12-08 2005-02-01 Sharp Laboratories Of America, Inc. RRAM memory cell electrodes
KR100639206B1 (ko) * 2004-06-30 2006-10-30 주식회사 하이닉스반도체 상변환 기억 소자 및 그 제조방법
US7169637B2 (en) 2004-07-01 2007-01-30 Sharp Laboratories Of America, Inc. One mask Pt/PCMO/Pt stack etching process for RRAM applications
JP2006156886A (ja) * 2004-12-01 2006-06-15 Renesas Technology Corp 半導体集積回路装置およびその製造方法
US7348590B2 (en) * 2005-02-10 2008-03-25 Infineon Technologies Ag Phase change memory cell with high read margin at low power operation
US20070045606A1 (en) * 2005-08-30 2007-03-01 Michele Magistretti Shaping a phase change layer in a phase change memory cell
US7531825B2 (en) 2005-12-27 2009-05-12 Macronix International Co., Ltd. Method for forming self-aligned thermal isolation cell for a variable resistance memory array
KR101176543B1 (ko) 2006-03-10 2012-08-28 삼성전자주식회사 저항성 메모리소자
US7407858B2 (en) 2006-04-11 2008-08-05 Sharp Laboratories Of America, Inc. Resistance random access memory devices and method of fabrication
US7772581B2 (en) * 2006-09-11 2010-08-10 Macronix International Co., Ltd. Memory device having wide area phase change element and small electrode contact area
US7579612B2 (en) 2007-04-25 2009-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive memory device having enhanced resist ratio and method of manufacturing same
US7671353B2 (en) * 2007-06-04 2010-03-02 Qimonda North America Corp. Integrated circuit having contact including material between sidewalls
DE602007013386D1 (de) * 2007-07-17 2011-05-05 St Microelectronics Srl Verfahren zur Herstellung eines kupferkompatiblen Phasenwechselspeicherelements und entsprechendes Phasenwechselspeicherelement
US8154003B2 (en) 2007-08-09 2012-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive non-volatile memory device
US7795606B2 (en) 2008-08-05 2010-09-14 Seagate Technology Llc Non-volatile memory cell with enhanced filament formation characteristics
US7791925B2 (en) 2008-10-31 2010-09-07 Seagate Technology, Llc Structures for resistive random access memory cells
KR20100077535A (ko) * 2008-12-29 2010-07-08 주식회사 하이닉스반도체 콘택 구조체, 그것의 제조방법, 그것을 구비한 상변화 메모리 장치 및 그 제조방법
KR101052875B1 (ko) 2008-12-30 2011-07-29 주식회사 하이닉스반도체 저항성 램 소자의 제조방법
US8283650B2 (en) * 2009-08-28 2012-10-09 International Business Machines Corporation Flat lower bottom electrode for phase change memory cell
KR20110090583A (ko) * 2010-02-04 2011-08-10 삼성전자주식회사 상변화 메모리 장치 및 그 형성 방법
KR101188263B1 (ko) * 2010-10-14 2012-10-05 에스케이하이닉스 주식회사 반도체 메모리 장치
KR101140271B1 (ko) 2010-11-23 2012-04-26 고려대학교 산학협력단 다중 기능 비휘발성 메모리 소자 및 그 제조 방법
US20120241710A1 (en) 2011-03-21 2012-09-27 Nanyang Technological University Fabrication of RRAM Cell Using CMOS Compatible Processes
US8659090B2 (en) 2011-12-22 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive memory and methods for forming the same
WO2015088555A1 (en) * 2013-12-13 2015-06-18 Hewlett-Packard Development Company, L.P. V-shape resistive memory element

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101116195A (zh) * 2005-02-10 2008-01-30 奇梦达股份公司 以低功率操作的具有高读取裕量的相变存储单元
CN101022151A (zh) * 2005-11-21 2007-08-22 旺宏电子股份有限公司 具有空气绝热单元的可编程电阻材料存储阵列
US7816661B2 (en) * 2005-11-21 2010-10-19 Macronix International Co., Ltd. Air cell thermal isolation for a memory array formed of a programmable resistive material
CN101071844A (zh) * 2006-05-09 2007-11-14 旺宏电子股份有限公司 使用单一接触结构的桥路电阻随机存取存储元件及方法

Also Published As

Publication number Publication date
US20200098983A1 (en) 2020-03-26
TWI540620B (zh) 2016-07-01
US9172036B2 (en) 2015-10-27
US20160035975A1 (en) 2016-02-04
US20190229265A1 (en) 2019-07-25
KR101598716B1 (ko) 2016-02-29
TW201521094A (zh) 2015-06-01
US10862029B2 (en) 2020-12-08
US10276790B2 (en) 2019-04-30
US9444045B2 (en) 2016-09-13
US20150144859A1 (en) 2015-05-28
US9780302B2 (en) 2017-10-03
US20160380193A1 (en) 2016-12-29
US10510953B2 (en) 2019-12-17
CN104659050A (zh) 2015-05-27
US20180019390A1 (en) 2018-01-18
KR20150059625A (ko) 2015-06-01

Similar Documents

Publication Publication Date Title
CN104659050B (zh) Rram器件的顶电极阻挡层
US8779410B2 (en) Resistance change memory and method of manufacturing the same
TWI450390B (zh) 使用電阻材料及內電極之非揮發性記憶體裝置及其相關之方法及處理系統
KR100515182B1 (ko) 1ｔ1ｒ 저항성 메모리 어레이의 제조 방법
KR101851101B1 (ko) 개선된 형성 전압 특성을 갖는 저항성 랜덤 액세스 메모리 (ｒｒａｍ) 및 이의 제조 방법
US20180102395A1 (en) High density resistive random access memory (rram)
KR20170085411A (ko) 증가된 높이를 갖는 데이터 스토리지 층을 갖는 rram 디바이스
CN104900804A (zh) 具有导电蚀刻停止层的rram单元结构
US20130170281A1 (en) Variable resistance memory device and method for fabricating the same
CN110211989A (zh) 新型电阻式随机存取存储器件、存储单元及其制造方法
US20210399141A1 (en) Dual-layer channel transistor and methods of forming same
US11289157B1 (en) Memory device
US20140021432A1 (en) Variable resistance memory device and method for fabricating the same
TWI850641B (zh) 半導體結構及其形成方法
US20170372958A1 (en) Film-edge top electrode
JP2012119499A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant