DE10231646B4 - Nichtflüchtige Speicherzellen - Google Patents

Nichtflüchtige Speicherzellen Download PDF

Info

Publication number
DE10231646B4
DE10231646B4 DE10231646A DE10231646A DE10231646B4 DE 10231646 B4 DE10231646 B4 DE 10231646B4 DE 10231646 A DE10231646 A DE 10231646A DE 10231646 A DE10231646 A DE 10231646A DE 10231646 B4 DE10231646 B4 DE 10231646B4
Authority
DE
Germany
Prior art keywords
memory cell
field effect
effect transistor
diode
heating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10231646A
Other languages
English (en)
Other versions
DE10231646A1 (de
Inventor
Jenö Tihanvi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10231646A priority Critical patent/DE10231646B4/de
Priority to TW092115154A priority patent/TWI250642B/zh
Priority to SG200303780A priority patent/SG108925A1/en
Priority to CNB03147604XA priority patent/CN1276510C/zh
Priority to US10/619,125 priority patent/US6912153B2/en
Publication of DE10231646A1 publication Critical patent/DE10231646A1/de
Application granted granted Critical
Publication of DE10231646B4 publication Critical patent/DE10231646B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1021—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/008—Write by generating heat in the surroundings of the memory material, e.g. thermowrite
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/74—Array wherein each memory cell has more than one access device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

Speicherzelle zum dauerhaften Speichern von Daten mit einem Speichermaterial (7), das einen ersten hochohmigen Zustand und einen zweiten niederohmigen Zustand annehmen kann,
wobei eine Heizeinrichtung vorgesehen ist, um das Speichermaterial (7) mit unterschiedlichen Geschwindigkeiten auf eine Programmiertemperatur zu erwärmen, wobei das Speichermaterial (7) nach dem Abkühlen abhängig von der Geschwindigkeit des Erwärmens hochohmig oder niederohmig ist,
wobei die Heizeinrichtung eine Schalteinrichtung (10) und ein Heizelement in unmittelbarer Nähe zu dem Speichermaterial (7) aufweist,
dadurch gekennzeichnet,
dass die Schalteinrichtung (10) einen Feldeffekttransistor aufweist, wobei ein Drain-Bereich (13) des Feldeffekttransistors als Heizbereich vorgesehen ist, und
dass der Feldeffekttransistor (10) vertikal in einem Substrat aufgebaut ist und von einem Isolationsmaterial (6) umgeben ist.

Description

  • Die Erfindung betrifft nichtflüchtige Speicherzellen zum dauerhaften Speichern von Daten. Die Erfindung betrifft insbesondere Speicherzellen, bei denen die Speicherung von Daten durch ein "ovonisches" Speichermaterial durchgeführt wird, insbesondere einem ovonischen Festkörperspeicher.
  • Das "ovonische" Speichermaterial kann einen hochohmigen und einen niederohmigen Zustand annehmen. Bei dem Speichermaterial handelt es sich üblicherweise um eine Legierung, die in zwei Zustandsformen vorliegen kann: In einer niederohmigen polykristallinen Struktur und in einer hochohmigen amorphen Struktur. Um das Speichermaterial in einen der beiden Zustände zu bringen, muss es geschmolzen werden und anschließend wieder abgekühlt werden, so dass es sich in eine der beiden Zustandsformen verfestigt.
  • Wird das Speichermaterial schnell und mit hoher Energiezufuhr erhitzt, bis es schmilzt, wird die Kristallstruktur des Speichermaterials zerstört, und es verfestigt sich beim Abkühlen in den amorphen Zustand. Wird das Speichermaterial langsamer in einem längeren Erwärmungsschritt mit niedrigerer Energiezufuhr geschmolzen, so nimmt es beim Abkühlen einen polykristallinen Zustand an. Im amorphen Zustand hat das Speichermaterial einen hohen Widerstand und im polykristallinen Zustand einen geringeren elektrischen Widerstand.
  • Aus "Reborn Memory May Put Flash in Shade", IEEE Spectrum, März 2002, Seite 20 bis 21, ist der Aufbau einer Speicherzelle mit Hilfe eines solchen "ovonischen" Speichermaterials bekannt. Die dort gezeigte Speicherzelle weist eine Heizeinrichtung mit einem Bipolartransistor und einem Heizwiderstand auf. Der Heizwiderstand ist in unmittelbarer Nähe zu dem Speichermaterial angebracht. Speichermaterial und der Heizwi derstand sind in Serie mit dem Emitter des Bipolartransistors verbunden. Zwischen dem nicht mit dem Heizwiderstand verbundenen Anschluss des Speichermaterials und dem Kollektor des Bipolartransistors liegt je nachdem, ob gelesen oder geschrieben werden soll, eine bestimmte Spannung an. Über den Basiseingang des Bipolartransistors kann der Strom durch das Speichermaterial und den Heizwiderstand gesteuert werden.
  • Beim Beschreiben der so gebildeten Speicherzelle wird als bestimmte Spannung eine Schreibspannung angelegt, die über der zum Auslesen benötigten Auslesespannung liegt. Durch Durchschalten des Bipolartransistors mit Hilfe eines an dem Basiseingang angelegten Steuersignals fließt Strom durch das Speicherelement, den Heizwiderstand und den Bipolartransistor. Der Strom erhitzt den Heizwiderstand und somit das in unmittelbarer Nähe zum Heizwiderstand angebrachte Speichermaterial. Die Erwärmung wird gesteuert durch das Steuersignal am Basiseingang und das Speichermaterial auf diese Weise langsam oder schnell bis zum Schmelzen erhitzt. Nach dem Abkühlen bzw. Wiedererstarren nimmt das Speichermaterial einen hochohmigen amorphen oder niederohmigen polykristallinen Zustand an.
  • Durch das Aktivieren der Speicherzelle beim Auslesen mit Hilfe eines über eine Wortleitung gelieferten Steuersignals an den Basiseingang des Bipolartransistors kann je nach Zustand des Speichermaterials ein unterschiedlicher Spannungsabfall über die gesamte Speicherzelle gemessen werden.
  • Beim integrierten Aufbau einer solchen Speicherzelle ist der Heizwiderstand sehr nah an dem Bipolartransistor angeordnet, so dass der Bipolartransistor ebenfalls stark erwärmt wird. Da der Schmelzpunkt von üblicherweise zu verwendenden Speichermaterialien, wie z.B. eine Legierung aus Germanium, Antimon und Tellur bei ca. 600°C liegt, ist es notwendig, auch den Heizwiderstand bis zu diesem Temperaturbereich zu erwärmen. Da jedoch die Funktionsfähigkeit eines herkömmlichen Bi polartransistors nur bis maximal 150 bis 200°C gewährleistet ist, kann es zu einer Überhitzung des Bipolartransistors und zu dessen Ausfall kommen.
  • Die Druckschrift US 2002/0033519 A1 zeigt einen integrierten Schaltkreis mit einer programmierbaren Struktur zur Verwendung in einem Trimmwiderstand. Die programmierbare Struktur weist eine Heizeinrichtung auf, die in Nähe der programmierbaren Struktur angeordnet ist, um die programmierbare Struktur während des Programmierens zu erhitzen.
  • Aus der Druckschrift US 5,970,336 ist eine Speicherzelle mit einem ovonischen Speichermaterial bekannt. Das ovonische Speichermaterial ist in Reihe mit einer Diode in integrierter Weise auf einem Substrat angeordnet, um eine Speicherzellenstruktur zu bilden.
  • EP 1 326 254 A1 zeigt eine Speicherzelle mit einem Phasenwechselmaterial, das durch selektives Erwärmen bis zu einer Kristallisationstemperatur oder bis zu einer Schmelztemperatur auf einen bestimmten Widerstandszustand gebracht werden kann. Zum Erwärmen des Phasenwechselmaterials ist ein Widerstandselement vorgesehen, das mit Hilfe eines Feldeffekttransistors geschaltet werden kann.
  • Die Druckschrift US 6,314,014 B1 betrifft Speicherzellen mit Widerstandsspeicherelementen und befasst sich mit dem Auslesen der Widerstandszustände der Widerstandsspeicherzellen. Es ist entnehmbar, dass die Widerstandsspeicherzellen als Phasenwechselmaterialien verwendet werden können.
  • US 5,883,827 A befasst sich mit dem Schreiben von Daten in programmierbare Widerstandselemente.
  • Die Druckschrift US 6,229,157 B1 betrifft im allgemeinen ein Verfahren zum Herstellen einer speziellen Diode mit sehr niedrigem Leckstrom und weiterhin Speicherzellen, die mit ei ner solchen Diode verschaltet sind. Weiterhin ist bekannt, dass eine solche Diode in Verbindung mit einer Speicherzelle mit einem Phasenwechselmaterial geschaltet werden kann.
    •
  • Es ist Aufgabe der vorliegenden Erfindung, eine Speicherzellenanordnung für eine Speicherzelle der eingangs genannten Art zur Verfügung zu stellen, bei der der Nachteil der Überhitzung und Zerstörung des Transistors vermieden werden kann.
  • Diese Aufgaben werden durch die Speicherzellen nach Anspruch 1 und nach Anspruch 4 gelöst.
  • Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung ist eine Speicherzelle zum dauerhaften Speichern von Daten mit einem "ovonischen" Speichermaterial vorgesehen. Das Speichermaterial kann einen ersten hochohmigen Zustand und einen zweiten niederohmigen Zustand annehmen. Es ist eine Heizeinrichtung vorgesehen, um das Speichermaterial mit unterschiedlichen Geschwindigkeiten auf eine Programmiertemperatur zu erwärmen, wobei das Speichermaterial nach dem Abkühlen abhängig von der Geschwindigkeit des Erwärmens hochohmig oder niederohmig ist. Die Heizeinrichtung weist eine Schalteinrichtung und ein Heizelement in unmittelbarer Nähe zum Speichermaterial auf. Die Schalteinrichtung weist einen Feldeffekttransistor auf, wobei ein Drain-Bereich des Feldeffekttransistors als Heizelement vorgesehen ist. Der Feldeffekttransistor ist vertikal in einem Substrat aufgebaut und von einem Isolationsmaterial, dessen Wärmeleitfähigkeit gering ist, umgeben.
  • Eine solche Speicherzelle hat den Vorteil, dass der Heizbereich von dem aktiven Bereich des Feldeffekttransistors im Wesentlichen besser getrennt ist als bei einer Speicherzelle nach dem Stand der Technik. Darüber hinaus ist es nicht notwendig, ein gesondertes Heizelement in Form z.B. eines Heiz widerstandes vorzusehen, so dass die Herstellung einer solchen Speicherzelle vereinfacht werden kann. Da nahezu der gesamte Spannungsabfall in einem Feldeffekttransistor im Drain-Bereich stattfindet, kann der Drain-Bereich gleichzeitig als Heizwiderstand verwendet werden.
  • Durch die vertikale Anordnung des Feldeffekttranistors lässt sich die erfindungsgemäße Speicherzelle in integrierter Form auch in einer Feldanordnung anordnen. Das Isolationsmaterial sorgt dafür, dass die im Drain-Bereich des Feldeffekttransistors entstehende Wärme nicht oder nur reduziert in das Speichermaterial von benachbarten Zellen abgegeben wird. Dieses Isolationsmaterial kann eine Siliziumverbindung, insbesondere Siliziumdioxid oder Siliziumnitrid, aufweisen.
  • Es kann weiterhin vorgesehen sein, dass der Drain-Bereich einen hochdotierten Kontaktierungsbereich zum Kontaktieren des Speichermaterials umfasst.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist eine Speicherzelle zum dauerhaften Speichern von Daten mit einem Speichermaterial vorgesehen. Es ist eine Heizeinrichtung vorgesehen, um das Speichermaterial mit unterschiedlichen Geschwindigkeiten auf eine Programmiertemperatur zu erwärmen, wobei das Speichermaterial nach dem Abkühlen abhängig von der Geschwindigkeit des Erwärmens hochohmig oder niederohmig ist. Die Heizeinrichtung weist dabei eine Schalteinrichtung und ein Heizelement in unmittelbarer Nähe zu dem Speichermaterial auf. Der Feldeffekttransistor ist vertikal in einem Substrat aufgebaut und von einem Isolationsmaterial, dessen Wärmeleitfähigkeit gering ist, umgeben. Das Heizelement ist als eine Diode oder Diodenkette ausgebildet. Insbesondere kann die Diode als Zenerdiode ausgebildet sein, die in Sperrrichtung betrieben wird.
  • Die Zenerdiode bzw. die Diodenkette hat den Vorteil, dass der Erwärmungsbereich noch weiter von dem aktiven Bereich der Schalteinrichtung entfernt ist. Die Zenerdiode bzw. die Diodenkette ist so gewählt, dass der größte Spannungsabfall über der Zenerdiode bzw. die Diodenkette vorliegt und nicht über der Schalteinrichtung, z.B. einem Transistor, so dass der größte Teil der elektrischen Leistung in der Diode in Wärme umgewandelt wird. Somit dient die Diode als Heizelement für das Speichermaterial.
  • Vorzugsweise ist die Diode durch ein Halbleitermaterial gebildet, dessen Funktionsfähigkeit bei der Programmiertemperatur besteht. Insbesondere kann die Zenerdiode durch Siliziumcarbid gebildet sein. Eine Diode aus Siliziumcarbid hat den Vorteil, dass sie auch bei hohen Temperaturen, d.h. bei Temperaturen höher als 600°C, funktionsfähig ist. Somit kann die Diode in geeigneter Weise als Heizelement verwendet werden, da die Diode so dimensioniert sein kann, dass über sie ein Großteil der Spannung abfällt, so dass über der Zenerdiode die Leistungsaufnahme am größten ist.
  • Es kann vorgesehen sein, dass die Schalteinrichtung einen Feldeffekttransistor aufweist und die Diode bzw. die Dioden durch eine Schichtenfolge auf dem Drain-Bereich des Feldeffekttransistors gebildet ist. Auf diese Weise lässt sich die erfindungsgemäße Speicherzelle einfach herstellen. Vorzugsweise ist der Drain-Bereich des Feldeffekttransistors und die Diode bzw. die Dioden durch eine hoch leitfähige Halbleiterschicht, insbesondere eine hochdotierte Halbleiterschicht getrennt, um einen Wärmewiderstand zwischen dem Feldeffekttransistor und der Diode als Heizelement zu bilden. Auf diese Weise kann verhindert werden, dass das Heizelement, d.h. die Diode, den aktiven Bereich des Transistors nicht überhitzt und somit dessen Zerstörung oder Beeinträchtigung vermeidet.
    •
  • Bevorzugte Ausführungsformen der Erfindung werden im Folgenden anhand der beigefügten Zeichnungen näher erläutert. Es zeigen:
  • 1A einen Aufbau einer nichtflüchtigen Speicherzelle gemäß dem Stand der Technik;
  • 1B ein Schaltbild der Speicherzelle nach dem Stand der Technik gemäß 1A;
  • 2 ein Schaltbild einer Ausführungsform einer erfindungsgemäßen Speicherzelle;
  • 3 einen Querschnitt durch den Aufbau der erfindungsgemäßen Speicherzelle nach 2;
  • 4a das Schaltbild einer weiteren Ausführungsform einer erfindungsgemäßen Speicherzelle;
  • 4b das Schaltbild einer weiteren Ausführungsform einer erfindungsgemäßen Speicherzelle; und
  • 5 einen Querschnitt durch die weitere Ausführungsform der erfindungsgemäßen Speicherzelle nach 4a.
  • In 1A ist ein Querschnitt einer nichtflüchtigen Speicherzelle nach dem Stand der Technik gezeigt. Die nichtflüchtige Speicherzelle weist einen Auswahltransistor 1 auf, der aus dem Emitterbereich 2, dem Basisbereich 3 und dem Kollektorbereich 4 gebildet ist. Mit dem Emitterbereich 2 ist ein Widerstandselement 5, das als Heizwiderstand betrieben wird, verbunden, das von einer Isolationsschicht 6 umgeben ist. An dem Emitter 2 des Bipolartransistors 1 abgewandten Ende des Widerstandselements 5 liegt eine Schicht eines "ovonischen" Speichermaterials 7, in dem die Information gespeichert werden soll. Mit dem Speichermaterial 7 ist eine Kontaktierungsschicht 8 verbunden, um die Speicherzelle zu kontaktieren.
  • Das "ovonische" Speichermaterial 7 ist ein Material aus der Gruppe der Chalcogenide, die üblicherweise aus Legierungen gebildet sind. Typische Chalcogenide weisen Materialien, wie z.B. Germanium, Antimon, Tellur, Schwefel u.a. auf. Insbesondere die tenäre Legierung Germanium-Antimon-Tellur stellt ein für den Aufbau dieser Speicherzelle geeignetes Material dar.
  • Die Information wird in dem Speichermaterial 7 gespeichert, in dem das Speichermaterial 7 in zwei verschiedenen Zustands formen überführbar ist. Das Speichermaterial 7 kann in polykristalliner und amorpher Form vorliegen. In seiner polykristallinen Form ist das Speichermaterial 7 im Wesentlichen niederohmig und im amorphen Zustand im Wesentlichen hochohmig. Der Widerstandsunterschied ist so erheblich, dass er zu einer Informationsspeicherung verwendet werden kann.
  • Die verschiedenen Zustände des "ovonischen" Speichermaterials 7 werden dadurch erreicht, indem das Speichermaterial 7 kurzzeitig geschmolzen wird und beim Abkühlen und Wiedererstarren entweder die polykristalline oder die amorphe Form annimmt. Ob die polykristalline oder die amorphe Form angenommen wird, ergibt sich im Wesentlichen aus der Art des Aufheiz- bzw. Schmelzvorgangs. Wenn das Speichermaterial langsam bis zu der Schmelztemperatur, bzw. zu der Schreibtemperatur, erhitzt wird, so erstarrt das Speichermaterial in einem amorphen, d.h. hochohmigen Zustand. Wird dagegen das Speichermaterial sehr schnell auf die Schmelztemperatur erwärmt, so erstarrt das Speichermaterial in einer polykristallinen Form und hat danach einen geringeren Widerstand als in der amorphen Form.
  • In 1B ist das Schaltbild einer so aufgebauten Speicherzelle dargestellt. Die Speicherzelle wird über eine Wortleitung WL und eine Bitleitung BL adressiert. Die Wortleitung WL ist mit dem Basisbereich des Bipolartransistors 1, ein pnp-Transistor, verbunden. Der Kollektorbereich 4 des Bipolartransistors 1 ist mit einem Masseanschluss und der Emitterbereich 2 mit einem ersten Anschluss des Heizwiderstandes 5 verbunden. Ein zweiter Anschluss des Heizwiderstandes 5 ist mit einer ersten Anschlussfläche des Speichermaterials 7 verbunden, so dass der Heizwiderstand 5 einen geringen Wärmewiderstand zu dem Speichermaterial 7 hat. Eine zweite Anschlussfläche des Speichermaterials 7 steht mit der Bitleitung BL in Verbindung.
  • Zum Beschreiben der Speicherzelle wird auf die Bitleitung eine Schreibspannung angelegt. Die Schreibspannung ist so groß, um eine ausreichende Leistungsversorgung für den Heizwiderstand zur Verfügung zu stellen, um die Schmelztemperatur des Speichermaterials 7 zu erreichen. Anschließend wird über die Wortleitung WL ein Steuersignal an den Basisbereich 3 des Bipolartransistors 1 angelegt. Das Steuersignal bestimmt, welche Information in das Speichermaterial 7 gespeichert wird. Das Steuersignal ist zum Speichern einer ersten Information so gewählt, dass es einen geringen und länger andauernden Stromfluss durch das Speichermaterial und den Heizwiderstand 5 hervorruft. Das Steuersignal ist dabei jedoch so gewählt, dass der Stromfluss ausreichend groß ist, um das Speichermaterial kurzzeitig auf bzw. über seine Schmelztemperatur zu bringen.
  • Zum Speichern einer dazu inversen Information ist über die Wortleitung WL an den Basiseingang 3 des Bipolartransistors 1 ein Steuersignal angelegt, das einen größeren Stromfluss durch den Heizwiderstand 5 und das Speichermaterial 7 bewirkt, so dass das Speichermaterial 7 schneller auf die Schmelztemperatur erwärmt wird. Dadurch erstarrt das Speichermaterial 7 beim Abkühlen in eine amorphe Form und wird dadurch hochohmig.
  • Die Speicherzelle kann danach ausgelesen werden, indem zunächst die Wortleitung WL aktiviert wird und der Bipolartransistor 1 im Wesentlichen vollständig durchgeschaltet wird. Auf diese Weise fließt über die Bitleitung BL, das Speichermaterial 7, den Heizwiderstand 5 und den Bipolartransistor 1 ein Strom, der abhängig von der in dem Speichermaterial 7 gespeicherten Information ist. Das Auslesen der Information kann somit über den über die Bitleitung BL fließenden Strom vorgenommen werden.
  • Gemäß einer ersten Ausführungsform der Erfindung ist nun vorgesehen, den Heizwiderstand 5 durch einen vergrößerten Drain-Bereich eines Feldeffekttransistors zu ersetzen. In dem Schaltbild nach 2 ist die Schaltung einer solchen Spei cherzelle dargestellt. 3 zeigt einen Querschnitt durch den Aufbau einer solchen erfindungsgemäßen Speicherzelle.
  • Der Schalttransistor ist durch einen Feldeffekttransistor 10 aus Silizium gebildet. Der Feldeffekttransistor 10 ist ein n-Kanal-Transistor und ein n-dotierter Source-Bereich 11, eine p-dotierte Gate-Schicht 12 und ein n-dotierter Drain-Bereich 13 gebildet. Der Feldeffekttransistor 10 ist vertikal in einem Substrat aufgebaut und von seiner Umgebung durch eine Oxidschicht 14, vorzugsweise eine Siliziumoxidschicht, elektrisch und thermisch isoliert. In der Oxidschicht 14 ist das Gate 15 so angeordnet, dass es eine Trennung der Ladungsträger in dem Gate-Bereich 12 hervorrufen kann. Das Gate 15 ist vorzugsweise aus Polysilizium gebildet.
  • Source- 11 und Drain-Bereich 13 sind vorzugsweise n-dotiert, der Gate-Bereich 12 vorzugsweise p-dotiert. Der Drain-Bereich 13 ist gegenüber herkömmlichen Feldeffekttransistoren vergrößert, so dass ein LDD-Feldeffekttransistor (Largely-Doped-Drain-Feldeffekttransistor) entsteht. Bei einem LDD-Feldeffekttransistor fällt beim Betrieb aufgrund des elektrischen Widerstands ein Großteil der Spannung im Wesentlichen im Drain-Bereich ab, so dass bei einem Stromfluss die elektrische Leistung im Drain-Bereich in Wärme umgesetzt wird. Diese Wärme wird zum Aufheizen des Speichermaterials 7 verwendet.
  • Es ist also erfindungsgemäß nicht länger notwendig, einen gesonderten Heizwiderstand 5 vorzusehen, sondern stattdessen einen vergrößerten Drain-Bereich 13, über den ein Großteil der Schreibspannung beim Beschreiben der Speicherzelle abfällt, zu schaffen. Um das Speichermaterial 7 besser mit dem Silizium kontaktieren zu können, ist eine hochdotierte n+-Kontaktierungsschicht 16 zwischen dem Drain-Bereich 13 und dem Speichermaterial 7 vorgesehen.
  • Selbstverständlich kann anstelle des n-Kanal-Feldeffekttransistors auch ein p-Kanal-Feldeffekttransistor verwendet werden.
  • Auch Aufbauweisen in SiO-Technik bzw. mit anderen Halbleitermaterialien als Silizium liegen im Bereich dieser Erfindung.
  • In den 4A und 5 sowie 4B sind weitere Ausführungsformen der vorliegenden Erfindung dargestellt. In 4A ist ein Schaltbild gezeigt, bei dem das Heizelement in Form einer Zenerdiode 20 ausgebildet ist, die in Sperrrichtung betreibbar ist. Eine Zenerdiode 20 hat die Wirkung, dass sie in Sperrbetrieb einen im Wesentlichen vom Strom unabhängigen Spannungsabfall über ihren Anschlüssen besitzt. Auf diese Weise liegt beim Durchschalten des Feldeffekttransistors 10 der Großteil der Spannung über der Zenerdiode 20 an.
  • Die Zenerdiode 20 ist in unmittelbarer Nähe zu dem Speichermaterial 7 angeordnet, da die Zenerdiode 20 nahezu die gesamte Leistung dieses Strompfades aufnimmt. Dadurch erwärmt sich die Zenerdiode 20 am stärksten und kann zum Aufwärmen des Speichermaterials 7 verwendet werden. Damit die Zenerdiode 20 möglichst nicht den Feldeffekttransistor 10 aufwärmt und diesen somit funktionsunfähig macht, ist zwischen der Zenerdiode 20 und dem Feldeffekttransistor 10 ein Wärmewiderstand 21 in Form eines gut leitfähigen, hochdotierten Halbleitermaterials vorgesehen. Der Wärmewiderstand 21 hat die Aufgabe, die hohe Temperatur der Zenerdiode 20 möglichst nicht oder nur wenig an den Feldeffekttransistor 10 weiterzuleiten. Der Wärmewiderstand 21 sollte somit aus einem Material sein, das elektrisch sehr gut leitfähig ist, um sich möglichst wenig aufgrund des Stromflusses zu erwärmen, und einen geringen Wärmewiderstand aufweisen. Sehr gut eignet sich als Wärmewiderstand sehr hoch n+-dotiertes Silizium.
  • Die Zenerdiode 20 ist vorzugsweise aus einem Halbleitermaterial hergestellt, bei dem die Zenerdiode 20 selbst bei sehr hohen Temperaturen funktionsfähig bleibt. Vorzugsweise sollte die Zenerdiode 20 Temperaturen, mit denen das Speichermaterial 7 beschrieben werden kann, widerstehen können, ohne dass die Zenerdiode 20 ihre Funktionsfähigkeit einbüßt. Als geeignetes Material kommt beispielsweise Siliziumcarbid in Betracht. Eine Zenerdiode 20, die aus dem Material Siliziumcarbid hergestellt worden ist, widersteht Temperaturen über 600°C und ist somit in der Lage, als Heizelement für das Speichermaterial 7 zu dienen. Die Zenerdiode 20 kann ebenso Materialien aufweisen, wie Diamant, Galliumnitrid bzw. Halbleitermaterialien mit einem großen Bandabstand, um bei hohen Temperaturen von über 400°C bis 600°C noch als Halbleiter zu funktionieren.
  • In 5 ist der Aufbau einer solchen Speicherzelle im Querschnitt dargestellt. Der Feldeffekttransistor 20 ähnelt im Wesentlichen dem Feldeffekttransistor gemäß der Ausführungsform nach 3. Über den Drain-Bereich 13 des Feldeffekttransistors 10 ist ein Wärmewiderstand 21 angeordnet. Der Wärmewiderstand 21 ist aus einem hochdotierten Siliziummaterial, vorzugsweise einem n-dotierten Siliziummaterial, gebildet. Die Größe des Bereiches des Wärmewiderstands 21 ist so gewählt, dass dieser Bereich einen möglichst geringen elektrischen Widerstand aufweist, um den Spannungsabfall in diesem Bereich gering zu halten und andererseits, um eine ausreichende thermische Trennung zwischen dem Feldeffekttransistor 10 und der Zenerdiode 20 zu bilden.
  • Die Zenerdiode 20 ist aus einer p-dotierten Siliziumcarbidschicht 22 und einer darüber angeordneten n-dotierten Siliziumcarbidschicht 23 gebildet. Die durch die Schichten 22, 23 gebildete Zenerdiode ist in unmittelbarer Nähe zu dem Speichermaterial 7 angeordnet.
  • Beim Betrieb, d.h. beim Beschreiben der Speicherzelle, fällt nun ein Großteil der Spannung über der Zenerdiode 20 ab und erwärmt sie somit. Gesteuert über das Gate 15 kann somit eine schnelle oder langsame Erwärmung des Speichermaterials 7 bewirkt werden.
  • In 4B ist eine weitere Ausführungsform der Erfindung gezeigt, bei dem mehrere herkömmliche Dioden 24 als Heizelement vorgesehen sind. Diese Dioden 24 sind in Durchlassrichtung geschaltet und weisen den für diese Dioden typischen Spannungsabfall, der vom Halbleitermaterial, dessen Dotierung bzw. dessen Bandabstand abhängt, auf. Die Dioden 24 sind in Serie geschaltet und möglichst kompakt in der Nähe des Speichermaterials 7 angeordnet. Die Dioden 24 sind ebenfalls als pn-Schichten über dem Wärmewiderstandsbereich 21 angeordnet und können auf ähnliche Weise wie die Zenerdiode in 5 aufgebaut sein.
    • 1
    Bipolartransistor
    2
    Emitter
    3
    Basis
    4
    Kollektor
    5
    Heizwiderstand
    6
    Isolationsschicht
    7
    Speichermaterial
    8
    Kontaktierungsbereich
    WL
    Wortleitung
    BL
    Bitleitung
    10
    Feldeffekttransistor
    11
    Source-Bereich
    12
    Gate-Bereich
    13
    Drain-Bereich
    14
    Oxidschicht
    15
    Gate
    16
    Kontaktierungsbereich
    20
    Zenerdiode
    21
    Wärmewiderstand
    22
    p-dotierte Siliziumcarbidschicht
    23
    n-dotierte Siliziumcarbidschicht
    24
    Dioden

Claims (9)

  1. Speicherzelle zum dauerhaften Speichern von Daten mit einem Speichermaterial (7), das einen ersten hochohmigen Zustand und einen zweiten niederohmigen Zustand annehmen kann, wobei eine Heizeinrichtung vorgesehen ist, um das Speichermaterial (7) mit unterschiedlichen Geschwindigkeiten auf eine Programmiertemperatur zu erwärmen, wobei das Speichermaterial (7) nach dem Abkühlen abhängig von der Geschwindigkeit des Erwärmens hochohmig oder niederohmig ist, wobei die Heizeinrichtung eine Schalteinrichtung (10) und ein Heizelement in unmittelbarer Nähe zu dem Speichermaterial (7) aufweist, dadurch gekennzeichnet, dass die Schalteinrichtung (10) einen Feldeffekttransistor aufweist, wobei ein Drain-Bereich (13) des Feldeffekttransistors als Heizbereich vorgesehen ist, und dass der Feldeffekttransistor (10) vertikal in einem Substrat aufgebaut ist und von einem Isolationsmaterial (6) umgeben ist.
  2. Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, dass der Drainbereich (13) einen hochdotierten Kontaktierungsbereich (16) zum Kontaktieren des Speichermaterials (7) umfasst.
  3. Speicherzelle nach Anspruch 2, dadurch gekennzeichnet, dass das Isolationsmaterial (6) eine Siliziumverbindung, insbesondere Siliziumdioxid oder Siliziumnitrid aufweist.
  4. Speicherzelle zum dauerhaften Speichern von Daten mit einem Speichermaterial (7), das einen ersten hochohmigen Zustand und einen zweiten niederohmigen Zustand annehmen kann, wobei eine Heizeinrichtung vorgesehen ist, um das Speichermaterial (7) mit unterschiedlichen Geschwindigkeiten zu erwärmen, wobei das Speichermaterial (7) nach dem Abkühlen abhängig von der Geschwindigkeit des Erwärmens hochohmig oder nie derohmig ist, wobei die Heizeinrichtung eine Schalteinrichtung (10) und ein Heizelement (20, 24) in unmittelbarer Nähe zu dem Speichermaterial (7) aufweist, dadurch gekennzeichnet, dass das Heizelement (20, 24) eine Diode oder eine Diodenkette (20, 24) aufweist, und dass der Feldeffekttransistor (10) vertikal in einem Substrat aufgebaut ist und von einem Isolationsmaterial (6) umgeben ist.
  5. Speicherzelle nach Anspruch 4, wobei die Diode oder die Diodenkette durch ein Halbleitermaterial gebildet ist, dessen Funktionsfähigkeit bei der Programmiertemperatur besteht.
  6. Speicherzelle nach einem der Ansprüche 4 oder 5, dadurch gekennzeichnet, dass die Schalteinrichtung (20) durch einen Transistor, insbesondere einen Feldeffekttransistor (10) oder einen Bipolartransistor gebildet ist.
  7. Speicherzelle nach einem der Ansprüche 4 oder 5, dadurch gekennzeichnet, dass die Schalteinrichtung (10) einen Feldeffekttransistor aufweist und die Diode oder die Diodenkette (20, 24) durch eine Schichtenfolge auf dem Drain-Bereich (13) des Feldeffekttransistors (10) gebildet ist.
  8. Speicherzelle nach Anspruch 7, dadurch gekennzeichnet, dass zwischen der Schichtenfolge der Diode oder der Diodenkette (20, 24) und dem Drain-Bereich (13) des Feldeffekttransistors (10) ein Wärmewiderstand (21), insbesondere eine hoch leitfähige Halbleiterschicht (21), insbesondere eine hochdotierte Halbleiterschicht (21), angeordnet ist.
  9. Speicherzelle nach einem der Ansprüche 5 bis 9, dadurch gekennzeichnet, dass die Diode oder die Diodenkette (20, 24) eine oder mehrere Zenerdioden aufweist.
DE10231646A 2002-07-12 2002-07-12 Nichtflüchtige Speicherzellen Expired - Fee Related DE10231646B4 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE10231646A DE10231646B4 (de) 2002-07-12 2002-07-12 Nichtflüchtige Speicherzellen
TW092115154A TWI250642B (en) 2002-07-12 2003-06-03 Non-volatile memory cells
SG200303780A SG108925A1 (en) 2002-07-12 2003-07-01 Non-volatile memory cells
CNB03147604XA CN1276510C (zh) 2002-07-12 2003-07-14 非挥发记忆胞元
US10/619,125 US6912153B2 (en) 2002-07-12 2003-07-14 Non-volatile memory cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10231646A DE10231646B4 (de) 2002-07-12 2002-07-12 Nichtflüchtige Speicherzellen

Publications (2)

Publication Number Publication Date
DE10231646A1 DE10231646A1 (de) 2004-04-08
DE10231646B4 true DE10231646B4 (de) 2007-01-18

Family

ID=31196856

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10231646A Expired - Fee Related DE10231646B4 (de) 2002-07-12 2002-07-12 Nichtflüchtige Speicherzellen

Country Status (5)

Country Link
US (1) US6912153B2 (de)
CN (1) CN1276510C (de)
DE (1) DE10231646B4 (de)
SG (1) SG108925A1 (de)
TW (1) TWI250642B (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5673218A (en) 1996-03-05 1997-09-30 Shepard; Daniel R. Dual-addressed rectifier storage device
US6956757B2 (en) * 2000-06-22 2005-10-18 Contour Semiconductor, Inc. Low cost high density rectifier matrix memory
JP4136778B2 (ja) * 2003-05-07 2008-08-20 富士電機デバイステクノロジー株式会社 絶縁ゲート型バイポーラトランジスタ
US7397074B2 (en) * 2005-01-12 2008-07-08 Samsung Electronics Co., Ltd. RF field heated diodes for providing thermally assisted switching to magnetic memory elements
US7214958B2 (en) 2005-02-10 2007-05-08 Infineon Technologies Ag Phase change memory cell with high read margin at low power operation
US7361925B2 (en) 2005-02-10 2008-04-22 Infineon Technologies Ag Integrated circuit having a memory including a low-k dielectric material for thermal isolation
US7348590B2 (en) 2005-02-10 2008-03-25 Infineon Technologies Ag Phase change memory cell with high read margin at low power operation
US7180770B2 (en) * 2005-03-24 2007-02-20 Hewlett-Packard Development Company, L.P. Series diode thermally assisted MRAM
DE602005023125D1 (de) 2005-04-27 2010-10-07 St Microelectronics Srl Vertikaler MOSFET Transistor als Auswahltransistor für nichtflüchtige Speichereinrichtung betrieben
JP2007087548A (ja) * 2005-09-26 2007-04-05 Nec Lcd Technologies Ltd メモリ回路
US7847222B2 (en) * 2006-03-24 2010-12-07 International Business Machines Corporation Heater and memory cell, memory device and recording head including the heater
GB0610202D0 (en) * 2006-05-23 2006-07-05 Pepperl & Fuchs Gb Ltd Electrical barrier
KR100780964B1 (ko) * 2006-11-13 2007-12-03 삼성전자주식회사 셀 다이오드를 구비하는 상변화 메모리 소자 및 그의제조방법
US7813157B2 (en) * 2007-10-29 2010-10-12 Contour Semiconductor, Inc. Non-linear conductor memory
US20090225621A1 (en) * 2008-03-05 2009-09-10 Shepard Daniel R Split decoder storage array and methods of forming the same
WO2009149061A2 (en) * 2008-06-02 2009-12-10 Contour Semiconductor, Inc. Diode decoder array with non-sequential layout and methods of forming the same
US7733685B2 (en) * 2008-07-09 2010-06-08 Sandisk 3D Llc Cross point memory cell with distributed diodes and method of making same
US8014185B2 (en) * 2008-07-09 2011-09-06 Sandisk 3D Llc Multiple series passive element matrix cell for three-dimensional arrays
US8325556B2 (en) * 2008-10-07 2012-12-04 Contour Semiconductor, Inc. Sequencing decoder circuit
US7910407B2 (en) * 2008-12-19 2011-03-22 Sandisk 3D Llc Quad memory cell and method of making same
US7923812B2 (en) * 2008-12-19 2011-04-12 Sandisk 3D Llc Quad memory cell and method of making same
CN102742160B (zh) * 2010-05-11 2014-12-17 松下电器产业株式会社 驱动非易失性逻辑电路的方法
US11158370B2 (en) * 2016-01-26 2021-10-26 Hewlett Packard Enterprise Development Lp Memristive bit cell with switch regulating components

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5714795A (en) * 1994-11-11 1998-02-03 Tadahiro Ohmi Semiconductor device utilizing silicide reaction
US5883827A (en) * 1996-08-26 1999-03-16 Micron Technology, Inc. Method and apparatus for reading/writing data in a memory system including programmable resistors
US5912839A (en) * 1998-06-23 1999-06-15 Energy Conversion Devices, Inc. Universal memory element and method of programming same
US5970336A (en) * 1996-08-22 1999-10-19 Micron Technology, Inc. Method of making memory cell incorporating a chalcogenide element
EP1063697A1 (de) * 1999-06-18 2000-12-27 Lucent Technologies Inc. CMOS integrierter Schaltkreis mit vertikalen Transistoren und zugehöriges Fertigungsverfahren
US6229157B1 (en) * 1996-06-18 2001-05-08 Micron Technology, Inc. Method of forming a polysilicon diode and devices incorporating such diode
US6314014B1 (en) * 1999-12-16 2001-11-06 Ovonyx, Inc. Programmable resistance memory arrays with reference cells
US20020033519A1 (en) * 2000-09-15 2002-03-21 Babcock Jeffrey A. On chip heating for electrical trimming of polysilicon and polysilicon-silicon-germanium resistors and electrically programmable fuses for integrated circuits
US20020060338A1 (en) * 2000-11-22 2002-05-23 Zhibo Zhang Methods of fabricating vertical field effect transistors by conformal channel layer deposition on sidewalls and vertical field effect transistors fabricated thereby
EP1326254A1 (de) * 2001-12-27 2003-07-09 STMicroelectronics S.r.l. Architektur einer nichtflüchtigen Phasenwechsel -Speichermatrix

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5364810A (en) * 1992-07-28 1994-11-15 Motorola, Inc. Methods of forming a vertical field-effect transistor and a semiconductor memory cell
NO972803D0 (no) * 1997-06-17 1997-06-17 Opticom As Elektrisk adresserbar logisk innretning, fremgangsmåte til elektrisk adressering av samme og anvendelse av innretning og fremgangsmåte
US5933365A (en) * 1997-06-19 1999-08-03 Energy Conversion Devices, Inc. Memory element with energy control mechanism
WO1999039421A1 (en) * 1998-01-31 1999-08-05 Oglesbee John W Supplemental battery overcharge protection device
US6075720A (en) * 1998-08-14 2000-06-13 Monolithic System Tech Inc Memory cell for DRAM embedded in logic
US6229733B1 (en) * 1999-03-24 2001-05-08 Texas Instruments Incorporated Non-volatile memory cell for linear mos integrated circuits utilizing fused mosfet gate oxide
US6433567B1 (en) * 1999-04-21 2002-08-13 Advantest Corp. CMOS integrated circuit and timing signal generator using same

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5714795A (en) * 1994-11-11 1998-02-03 Tadahiro Ohmi Semiconductor device utilizing silicide reaction
US6229157B1 (en) * 1996-06-18 2001-05-08 Micron Technology, Inc. Method of forming a polysilicon diode and devices incorporating such diode
US5970336A (en) * 1996-08-22 1999-10-19 Micron Technology, Inc. Method of making memory cell incorporating a chalcogenide element
US5883827A (en) * 1996-08-26 1999-03-16 Micron Technology, Inc. Method and apparatus for reading/writing data in a memory system including programmable resistors
US5912839A (en) * 1998-06-23 1999-06-15 Energy Conversion Devices, Inc. Universal memory element and method of programming same
EP1063697A1 (de) * 1999-06-18 2000-12-27 Lucent Technologies Inc. CMOS integrierter Schaltkreis mit vertikalen Transistoren und zugehöriges Fertigungsverfahren
US6314014B1 (en) * 1999-12-16 2001-11-06 Ovonyx, Inc. Programmable resistance memory arrays with reference cells
US20020033519A1 (en) * 2000-09-15 2002-03-21 Babcock Jeffrey A. On chip heating for electrical trimming of polysilicon and polysilicon-silicon-germanium resistors and electrically programmable fuses for integrated circuits
US20020060338A1 (en) * 2000-11-22 2002-05-23 Zhibo Zhang Methods of fabricating vertical field effect transistors by conformal channel layer deposition on sidewalls and vertical field effect transistors fabricated thereby
EP1326254A1 (de) * 2001-12-27 2003-07-09 STMicroelectronics S.r.l. Architektur einer nichtflüchtigen Phasenwechsel -Speichermatrix

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
GEPPERT,L.: Reborn Memory May Put Flash in Shade In: IEEE Spectrum, March 2002, S. 20-21 *

Also Published As

Publication number Publication date
US6912153B2 (en) 2005-06-28
TW200401440A (en) 2004-01-16
DE10231646A1 (de) 2004-04-08
CN1276510C (zh) 2006-09-20
US20040145938A1 (en) 2004-07-29
SG108925A1 (en) 2005-02-28
TWI250642B (en) 2006-03-01
CN1476096A (zh) 2004-02-18

Similar Documents

Publication Publication Date Title
DE10231646B4 (de) Nichtflüchtige Speicherzellen
DE102006037711B4 (de) Phasenwechselspeicherbauelement mit direktem Zugriff und globalen und lokalen Bitleitungen
DE60224622T2 (de) Einmal programmierbarer Speicher
US9767915B2 (en) One-time programmable device with integrated heat sink
DE102006033389B4 (de) Phasenänderungsspeicherbauelement
US6816404B2 (en) Architecture of a phase-change nonvolatile memory array
DE102004020575B3 (de) Halbleiterspeicherbauelement in Cross-Point-Architektur
DE102005055652B4 (de) Mehrimpuls-Rücksetz-Schreibschema für Phasenwechselspeicher
DE2653724C3 (de) Schaltung mit einem speichernden Halbleiter-Bauelement
US6862214B2 (en) Phase change memory array
DE112007001750T5 (de) Phasenwechselspeicherbauelement
US20110141801A1 (en) Use of symmetric resistive memory material as a diode to drive symmetric or asymmetric resistive memory
CN102376359A (zh) 单次性可编程、电性熔丝、可编程电阻式的记忆体及方法
DE102004035830A1 (de) Speicherbauelement mit thermischen Isolationsschichten
US8797782B2 (en) Semiconductor device and operation method thereof
DE102007015540A1 (de) Speicherzelle, Speichervorrichtung und Verfahren zu deren Betätigung
DE102017113133B4 (de) Phasenänderungs-Speichervorrichtung mit einer Schaltung zum Ansteuern einer Wortleitung mit hoher Geschwindigkeit
DE102011109359A1 (de) Verfahren zur Herstellung und integrierte Schaltung
WO2009127670A1 (de) Programmierbarer antifuse-transistor und verfahren zum programmieren desselben
DE102008026432A1 (de) Integrierte Schaltung, Speichermodul sowie Verfahren zum Betreiben einer integrierten Schaltung
DE102005024897A1 (de) Verlustleistungsarme nichtflüchtige Speicherzelle
DE112008001618B4 (de) Elektronisches Bauteil und Verfahren zum Herstellen eines solchen
DE10236439B3 (de) Speicher-Anordnung, Verfahren zum Betreiben einer Speicher-Anordnung und Verfahren zum Herstellen einer Speicher-Anordnung
JP2012174864A (ja) 半導体装置およびその動作方法
DE102020105581A1 (de) Einmalig programmierbarer speicher

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8172 Supplementary division/partition in:

Ref document number: 10262202

Country of ref document: DE

Kind code of ref document: P

Q171 Divided out to:

Ref document number: 10262202

Country of ref document: DE

Kind code of ref document: P

8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027115000

Ipc: H01L0027240000