KR102652234B1 - 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램 - Google Patents

반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램 Download PDF

Info

Publication number
KR102652234B1
KR102652234B1 KR1020217028333A KR20217028333A KR102652234B1 KR 102652234 B1 KR102652234 B1 KR 102652234B1 KR 1020217028333 A KR1020217028333 A KR 1020217028333A KR 20217028333 A KR20217028333 A KR 20217028333A KR 102652234 B1 KR102652234 B1 KR 102652234B1
Authority
KR
South Korea
Prior art keywords
film
gas
temperature
substrate
processing
Prior art date
Application number
KR1020217028333A
Other languages
English (en)
Other versions
KR20210124375A (ko
Inventor
가즈히로 하라다
마사요시 미나미
신타로 고구라
쇼고 오타니
요시토모 하시모토
Original Assignee
가부시키가이샤 코쿠사이 엘렉트릭
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 코쿠사이 엘렉트릭 filed Critical 가부시키가이샤 코쿠사이 엘렉트릭
Publication of KR20210124375A publication Critical patent/KR20210124375A/ko
Application granted granted Critical
Publication of KR102652234B1 publication Critical patent/KR102652234B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C23C16/0218—Pretreatment of the material to be coated by heating in a reactive atmosphere
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36—Carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(a) 표면에 도전성의 금속 원소 함유막이 노출된 기판을, 제1 온도 하에서 처리실 내에 반입하는 공정과, (b) 처리실 내에서, 기판을 제1 온도보다도 높은 제2 온도까지 승온시키면서, 기판에 대하여 환원 가스를 공급하는 공정과, (c) 처리실 내에서, 제2 온도 하에서, 기판에 대하여 산화 가스 비함유의 제1 처리 가스를 공급함으로써, 금속 원소 함유막 상에, 실리콘과, 질소 및 탄소 중 적어도 어느 것을 포함하고 산소 비함유의 제1막을 형성하는 공정과, (d) 처리실 내에서, 제1 온도보다도 높은 제3 온도 하에서, 기판에 대하여 산화 가스를 포함하는 제2 처리 가스를 공급함으로써, 제1막 상에, 실리콘, 산소, 탄소 및 질소를 포함하는 제2막을 제1막보다도 두껍게 형성하는 공정을 갖는다.

Description

반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램
본 개시는, 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램에 관한 것이다.
반도체 장치의 제조 공정의 일 공정으로서, 가열된 기판에 대하여 산화 가스를 포함하는 처리 가스를 공급함으로써, 기판 상에, 저유전율막을 형성하는 공정이 행하여지는 경우가 있다(예를 들어 특허문헌 1 내지 4 참조).
일본 특허 공개 제2011-238894호 공보 일본 특허 공개 제2014-38923호 공보 일본 특허 공개 제2014-60302호 공보 일본 특허 공개 제2013-140944호 공보
본 개시는, 기판 상에 형성되는 막을 저유전율막으로 하면서, 이 막의 하지가 금속 원소 함유막일 경우에 그 산화를 억제하는 것이 가능한 기술을 제공하는 것을 목적으로 한다.
본 개시의 일 양태에 의하면,
(a) 표면에 도전성의 금속 원소 함유막이 노출된 기판을, 제1 온도 하에서 처리실 내에 반입하는 공정과,
(b) 상기 처리실 내에서, 상기 기판을 상기 제1 온도보다도 높은 제2 온도까지 승온시키면서, 상기 기판에 대하여 환원 가스를 공급하는 공정과,
(c) 상기 처리실 내에서, 상기 제2 온도 하에서, 상기 기판에 대하여 산화 가스 비함유의 제1 처리 가스를 공급함으로써, 상기 금속 원소 함유막 상에 실리콘과, 질소 및 탄소 중 적어도 어느 것을 포함하고 산소 비함유의 제1막을 형성하는 공정과,
(d) 상기 처리실 내에서, 상기 제1 온도보다도 높은 제3 온도 하에서, 상기 기판에 대하여 산화 가스를 포함하는 제2 처리 가스를 공급함으로써, 상기 제1막 상에, 실리콘, 산소, 탄소 및 질소를 포함하는 제2막을 상기 제1막보다도 두껍게 형성하는 공정
을 갖는 기술이 제공된다.
본 개시에 의하면, 기판 상에 형성되는 막을 저유전율막으로 하면서, 이 막의 하지가 금속 원소 함유막일 경우에 그 산화를 억제하는 것이 가능한 기술을 제공하는 것이 가능하게 된다.
도 1은 본 개시의 일 양태에서 적합하게 사용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리로 부분을 종단면도로 나타내는 도면이다.
도 2는 본 개시의 일 양태에서 적합하게 사용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리로 부분을 도 1의 A-A선 단면도로 나타내는 도면이다.
도 3은 본 개시의 일 양태에서 적합하게 사용되는 기판 처리 장치의 컨트롤러의 개략 구성도이며, 컨트롤러의 제어계를 블록도로 나타내는 도면이다.
도 4는 본 개시의 일 양태에 있어서의 기판 처리 시퀀스를 도시하는 도면이다.
도 5는 본 개시의 일 양태에 있어서의 제1 성막에서의 가스 공급 시퀀스를 도시하는 도면이다.
도 6은 본 개시의 일 양태에 있어서의 제2 성막에서의 가스 공급 시퀀스를 도시하는 도면이다.
도 7의 (a)는 표면에 W막이 노출된 처리 대상의 웨이퍼의 표면에 있어서의 단면 확대도이며, (b)는 램프 업+H2 프리플로를 실시해서 W막의 표면으로부터 자연 산화층을 제거한 후의 웨이퍼의 표면에 있어서의 단면 확대도이며, (c)는 제1 성막을 실시해서 W막 상에 SiN막을 형성한 후의 웨이퍼의 표면에 있어서의 단면 확대도이며, (d)는 제2 성막을 실시해서 SiN막 상에 SiOCN막을 형성함과 함께, 제1 성막에서 형성한 SiN막을 SiON막으로 개질시킨 후의 웨이퍼의 표면에 있어서의 단면 확대도이다.
도 8은 제2 성막 전에 제1 성막을 행함으로 인한 W막의 산화 억제 효과에 관한 평가 결과를 도시하는 도면이다.
<본 개시의 일 양태>
이하, 본 개시의 일 양태에 대해서, 주로 도 1 내지 도 7을 사용해서 설명한다.
(1) 기판 처리 장치의 구성
도 1에 도시한 바와 같이, 처리로(202)는, 가열 기구(온도 조정부)로서의 히터(207)를 갖는다. 히터(207)는 원통 형상이며, 보유 지지판에 지지됨으로써 수직으로 거치되어 있다. 히터(207)는, 가스를 열로 활성화(여기)시키는 활성화 기구(여기부)로서도 기능한다.
히터(207)의 내측에는, 히터(207)와 동심원형으로 반응관(203)이 배치되어 있다. 반응관(203)은, 예를 들어 석영(SiO2) 또는 탄화 실리콘(SiC) 등의 내열성 재료에 의해 구성되고, 상단이 폐색되고 하단이 개구된 원통 형상으로 형성되어 있다. 반응관(203)의 하방에는, 반응관(203)과 동심원형으로 매니폴드(209)가 배치되어 있다. 매니폴드(209)는, 예를 들어 스테인리스강(SUS) 등의 금속 재료에 의해 구성되고, 상단 및 하단이 개구된 원통 형상으로 형성되어 있다. 매니폴드(209)의 상단부는, 반응관(203)의 하단부에 걸림 결합하고 있어, 반응관(203)을 지지하도록 구성되어 있다. 매니폴드(209)와 반응관(203)의 사이에는, 시일 부재로서의 O링(220a)이 마련되어 있다. 반응관(203)은 히터(207)와 마찬가지로 수직으로 거치되어 있다. 주로, 반응관(203)과 매니폴드(209)에 의해 처리 용기(반응 용기)가 구성된다. 처리 용기의 통 중공부에는 처리실(201)이 형성된다. 처리실(201)은, 기판으로서의 웨이퍼(200)를 수용 가능하게 구성되어 있다. 이 처리실(201) 내에서 웨이퍼(200)에 대한 처리가 행하여진다.
처리실(201) 내에는, 제1 공급부, 제2 공급부로서의 노즐(249a, 249b)이, 매니폴드(209)의 측벽을 관통하도록 각각 마련되어 있다. 노즐(249a, 249b)을 각각 제1 노즐, 제2 노즐이라고도 칭한다. 노즐(249a, 249b)은 각각, 석영 또는 SiC 등의 내열성 재료인 비금속 재료에 의해 구성되어 있다. 노즐(249a, 249b)은 각각, 복수종의 가스의 공급에 사용되는 공용 노즐로서 구성되어 있다.
노즐(249a, 249b)에는, 제1 배관, 제2 배관으로서의 가스 공급관(232a, 232b)이 각각 접속되어 있다. 가스 공급관(232a, 232b)은 각각, 복수종의 가스의 공급에 사용되는 공용 배관으로서 구성되어 있다. 가스 공급관(232a, 232b)에는, 가스류의 상류측으로부터 차례로 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(241a, 241b) 및 개폐 밸브인 밸브(243a, 243b)가 각각 마련되어 있다. 가스 공급관(232a)의 밸브(243a)보다도 하류측에는, 가스 공급관(232e, 232g)이 각각 접속되어 있다. 가스 공급관(232e, 232g)에는, 가스류의 상류측으로부터 차례로 MFC(241e, 241g), 밸브(243e, 243g)가 각각 마련되어 있다. 가스 공급관(232b)의 밸브(243b)보다도 하류측에는, 가스 공급관(232c, 232d, 232f, 232h)이 각각 접속되어 있다. 가스 공급관(232c, 232d, 232f, 232h)에는, 가스류의 상류측으로부터 차례로 MFC(241c, 241d, 241f, 241h), 밸브(243c, 243d, 243f, 243h)가 각각 마련되어 있다. 가스 공급관(232a 내지 232h)은, 예를 들어 SUS 등의 금속 재료에 의해 구성되어 있다.
도 2에 도시한 바와 같이, 노즐(249a, 249b)은, 반응관(203)의 내벽과 웨이퍼(200)의 사이에서의 평면으로 보아 원환상의 공간에, 반응관(203)의 내벽 하부로부터 상부를 따라, 웨이퍼(200)의 배열 방향 상방을 향해서 직립되도록 각각 마련되어 있다. 즉, 노즐(249a, 249b)은, 웨이퍼(200)가 배열되는 웨이퍼 배열 영역의 측방의, 웨이퍼 배열 영역을 수평하게 둘러싸는 영역에, 웨이퍼 배열 영역을 따르도록 각각 마련되어 있다. 노즐(249a, 249b)의 측면에는, 가스를 공급하는 가스 공급 구멍(250a, 250b)이 각각 마련되어 있다. 가스 공급 구멍(250a, 250b)은, 각각이 평면으로 보아 웨이퍼(200)의 중심을 향해서 개구되어 있어, 웨이퍼(200)를 향해서 가스를 공급하는 것이 가능하게 되어 있다. 가스 공급 구멍(250a, 250b)은, 반응관(203)의 하부로부터 상부에 걸쳐 복수 마련되어 있다.
가스 공급관(232a)으로부터는, 원료 가스로서, 예를 들어 막을 구성하는 주 원소(소정 원소)로서의 Si 및 할로겐 원소를 포함하는 할로실란계 가스가, MFC(241a), 밸브(243a), 노즐(249a)을 통해서 처리실(201) 내에 공급된다. 원료 가스란, 기체 상태의 원료, 예를 들어 상온 상압 하에서 액체 상태인 원료를 기화함으로써 얻어지는 가스나, 상온 상압 하에서 기체 상태인 원료 등이다. 할로실란이란, 할로게노기(할로겐기)를 갖는 실란을 말한다. 할로게노기에는, 클로로기, 플루오로기, 브로모기, 요오드기 등이 포함된다. 즉, 할로게노기에는, 염소(Cl), 불소(F), 브롬(Br), 요오드(I) 등의 할로겐 원소가 포함된다. 할로실란계 가스로서는, 예를 들어 Si 및 Cl을 포함하는 원료 가스, 즉, 클로로실란계 가스를 사용할 수 있다. 클로로실란계 가스로서는, 예를 들어 헥사클로로디실란(Si2Cl6, 약칭: HCDS) 가스를 사용할 수 있다. HCDS 가스는 Si원으로서 작용한다.
가스 공급관(232b)으로부터는, 반응 가스로서, 질소(N) 및 수소(H) 함유 가스가, MFC(241b), 밸브(243b), 노즐(249b)을 통해서 처리실(201) 내에 공급된다. N 및 H 함유 가스로서는, 예를 들어 질화수소계 가스인 암모니아(NH3) 가스를 사용할 수 있다. NH3 가스는, 질화 가스, 즉, N원으로서 작용한다.
가스 공급관(232c)으로부터는, 반응 가스로서, 탄소(C) 함유 가스가, MFC(241c), 밸브(243c), 가스 공급관(232b), 노즐(249b)을 통해서 처리실(201) 내에 공급된다. C 함유 가스로서는, 예를 들어 탄화수소계 가스인 프로필렌(C3H6) 가스를 사용할 수 있다. C3H6 가스는, C원으로서 작용한다.
가스 공급관(232d)으로부터는, 반응 가스로서, 산소(O) 함유 가스가, MFC(241d), 밸브(243d), 가스 공급관(232b), 노즐(249b)을 통해서 처리실(201) 내에 공급된다. O 함유 가스로서는, 예를 들어 산소(O2) 가스를 사용할 수 있다. O2 가스는, 산화 가스, 즉, O원으로서 작용한다.
가스 공급관(232e, 232f)으로부터는, 환원 가스로서, 예를 들어 H 함유 가스인 수소(H2) 가스가, 각각 MFC(241e, 241f), 밸브(243e, 243f), 가스 공급관(232a, 232b), 노즐(249a, 249b)을 통해서 처리실(201) 내에 공급된다.
가스 공급관(232g, 232h)으로부터는, 불활성 가스로서, 예를 들어 질소(N2) 가스가, 각각 MFC(241g, 241h), 밸브(243g, 243h), 가스 공급관(232a, 232b), 노즐(249a, 249b)을 통해서 처리실(201) 내에 공급된다. N2 가스는, 퍼지 가스, 캐리어 가스, 희석 가스 등으로서 작용한다.
주로, 가스 공급관(232a), MFC(241a), 밸브(243a)에 의해, 원료 가스 공급계(Si원 공급계)가 구성된다. 주로, 가스 공급관(232b 내지 232d), MFC(241b 내지 241d), 밸브(243b 내지 243d)에 의해, 반응 가스 공급계(N원 공급계, C원 공급계, O원 공급계)가 구성된다. 주로, 가스 공급관(232e, 232f), MFC(241e, 241f), 밸브(243e, 243f)에 의해, 환원 가스 공급계가 구성된다. 주로, 가스 공급관(232g, 232h), MFC(241g, 241h), 밸브(243g, 243h)에 의해, 불활성 가스 공급계가 구성된다.
후술하는 제1 성막에서 사용하는 원료 가스 및 반응 가스를 총칭하여, 제1 처리 가스라고도 칭한다. 또한, 제1 성막에서 사용하는 원료 가스 공급계 및 반응 가스 공급계를 총칭하여, 제1 처리 가스 공급계라고도 칭한다. 또한, 후술하는 제2 성막에서 사용하는 원료 가스 및 반응 가스를 총칭하여, 제2 처리 가스라고도 칭한다. 또한, 제2 성막에서 사용하는 원료 가스 공급계 및 반응 가스 공급계를 총칭하여, 제2 처리 가스 공급계라고도 칭한다.
상술한 각종 공급계 중, 어느 것, 혹은 모든 공급계는, 밸브(243a 내지 243h)나 MFC(241a 내지 241h) 등이 집적되어 이루어지는 집적형 공급 시스템(248)으로서 구성되어 있어도 된다. 집적형 공급 시스템(248)은, 가스 공급관(232a 내지 232h) 각각에 대하여 접속되어, 가스 공급관(232a 내지 232h) 내에의 각종 가스의 공급 동작, 즉, 밸브(243a 내지 243h)의 개폐 동작이나 MFC(241a 내지 241h)에 의한 유량 조정 동작 등이, 후술하는 컨트롤러(121)에 의해 제어되도록 구성되어 있다. 집적형 공급 시스템(248)은, 일체형, 혹은 분할형의 집적 유닛으로서 구성되어 있고, 가스 공급관(232a 내지 232h) 등에 대하여 집적 유닛 단위로 착탈을 행할 수 있어, 집적형 공급 시스템(248)의 메인터넌스, 교환, 증설 등을, 집적 유닛 단위로 행하는 것이 가능하게 구성되어 있다.
반응관(203)의 측벽 하방에는, 처리실(201) 내의 분위기를 배기하는 배기구(231a)가 마련되어 있다. 배기구(231a)는, 반응관(203)의 측벽의 하부로부터 상부를 따라, 즉, 웨이퍼 배열 영역을 따라서 마련되어 있어도 된다. 배기구(231a)에는 배기관(231)이 접속되어 있다. 배기관(231)에는, 처리실(201) 내의 압력을 검출하는 압력 검출기(압력 검출부)로서의 압력 센서(245) 및 압력 조정기(압력 조정부)로서의 APC(Auto Pressure Controller) 밸브(244)를 통해서, 진공 배기 장치로서의 진공 펌프(246)가 접속되어 있다. APC 밸브(244)는, 진공 펌프(246)를 작동시킨 상태에서 밸브를 개폐함으로써, 처리실(201) 내의 진공 배기 및 진공 배기 정지를 행할 수 있고, 또한 진공 펌프(246)를 작동시킨 상태에서, 압력 센서(245)에 의해 검출된 압력 정보에 기초하여 밸브 개방도를 조절함으로써, 처리실(201) 내의 압력을 조정할 수 있도록 구성되어 있다. 주로, 배기관(231), APC 밸브(244), 압력 센서(245)에 의해 배기계가 구성된다. 진공 펌프(246)를 배기계에 포함해서 생각해도 된다.
매니폴드(209)의 하방에는, 매니폴드(209)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개로서의 시일 캡(219)이 마련되어 있다. 시일 캡(219)은, 예를 들어 SUS 등의 금속 재료에 의해 구성되고, 원반상으로 형성되어 있다. 시일 캡(219)의 상면에는, 매니폴드(209)의 하단과 맞닿는 시일 부재로서의 O링(220b)이 마련되어 있다. 시일 캡(219)의 하방에는, 후술하는 보트(217)를 회전시키는 회전 기구(267)가 설치되어 있다. 회전 기구(267)의 회전축(255)은, 시일 캡(219)을 관통해서 보트(217)에 접속되어 있다. 회전 기구(267)는, 보트(217)를 회전시킴으로써 웨이퍼(200)를 회전시키도록 구성되어 있다. 시일 캡(219)은, 반응관(203)의 외부에 설치된 승강 기구로서의 보트 엘리베이터(115)에 의해 수직 방향으로 승강되도록 구성되어 있다. 보트 엘리베이터(115)는, 시일 캡(219)을 승강시킴으로써, 웨이퍼(200)를 처리실(201) 내외로 반입 및 반출(반송)하는 반송계(반송 기구)로서 구성되어 있다. 매니폴드(209)의 하방에는, 시일 캡(219)을 강하시켜 보트(217)를 처리실(201) 내로부터 반출한 상태에서, 매니폴드(209)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개로서의 셔터(219s)가 마련되어 있다. 셔터(219s)는 예를 들어 SUS 등의 금속 재료에 의해 구성되고, 원반상으로 형성되어 있다. 셔터(219s)의 상면에는, 매니폴드(209)의 하단과 맞닿는 시일 부재로서의 O링(220c)이 마련되어 있다. 셔터(219s)의 개폐 동작(승강 동작이나 회동 동작 등)은, 셔터 개폐 기구(115s)에 의해 제어된다.
기판 지지구로서의 보트(217)는, 복수매, 예를 들어 25 내지 200매의 웨이퍼(200)를 수평 자세이면서 또한 서로 중심을 맞춘 상태에서 수직 방향으로 정렬시켜 다단으로 지지하도록, 즉, 간격을 두고 배열시키도록 구성되어 있다. 보트(217)는, 예를 들어 석영이나 SiC 등의 내열성 재료에 의해 구성된다. 보트(217)의 하부에는, 예를 들어 석영이나 SiC 등의 내열성 재료에 의해 구성되는 단열판(218)이 다단으로 지지되어 있다.
반응관(203) 내에는, 온도 검출기로서의 온도 센서(263)가 설치되어 있다. 온도 센서(263)에 의해 검출된 온도 정보에 기초하여 히터(207)에 대한 통전 정도를 조정함으로써, 처리실(201) 내의 온도가 원하는 온도 분포로 된다. 온도 센서(263)는 반응관(203)의 내벽을 따라 마련되어 있다.
도 3에 도시한 바와 같이, 제어부(제어 수단)인 컨트롤러(121)는, CPU(Central Processing Unit)(121a), RAM(Random Access Memory)(121b), 기억 장치(121c), I/O 포트(121d)를 구비한 컴퓨터로서 구성되어 있다. RAM(121b), 기억 장치(121c), I/O 포트(121d)는, 내부 버스(121e)를 통해서 CPU(121a)와 데이터 교환 가능하게 구성되어 있다. 컨트롤러(121)에는, 예를 들어 터치 패널 등으로서 구성된 입출력 장치(122)가 접속되어 있다.
기억 장치(121c)는, 예를 들어 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성되어 있다. 기억 장치(121c) 내에는, 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 기판 처리의 수순이나 조건 등이 기재된 프로세스 레시피 등이, 판독 가능하게 저장되어 있다. 프로세스 레시피는, 후술하는 기판 처리에서의 각 수순을 컨트롤러(121)에 실행시켜, 소정의 결과를 얻을 수 있게 조합된 것이며, 프로그램으로서 기능한다. 이하, 제어 프로그램, 프로세스 레시피 등을 총칭하여, 단순히 프로그램이라고도 한다. 또한, 프로세스 레시피를, 단순히 레시피라고도 한다. 본 명세서에서 프로그램이라는 말을 사용한 경우에는, 레시피 단체만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. RAM(121b)은, CPU(121a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 보유되는 메모리 영역(워크 에어리어)으로서 구성되어 있다.
I/O 포트(121d)는, 상술한 MFC(241a 내지 241h), 밸브(243a 내지 243h), 압력 센서(245), APC 밸브(244), 진공 펌프(246), 온도 센서(263), 히터(207), 회전 기구(267), 보트 엘리베이터(115), 셔터 개폐 기구(115s) 등에 접속되어 있다.
CPU(121a)는, 기억 장치(121c)로부터 제어 프로그램을 판독해서 실행함과 함께, 입출력 장치(122)로부터의 조작 커맨드의 입력 등에 따라서 기억 장치(121c)로부터 레시피를 판독하도록 구성되어 있다. CPU(121a)는, 판독한 레시피의 내용을 따르도록, MFC(241a 내지 241h)에 의한 각종 가스의 유량 조정 동작, 밸브(243a 내지 243h)의 개폐 동작, APC 밸브(244)의 개폐 동작 및 압력 센서(245)에 기초하는 APC 밸브(244)에 의한 압력 조정 동작, 진공 펌프(246)의 기동 및 정지, 온도 센서(263)에 기초하는 히터(207)의 온도 조정 동작, 회전 기구(267)에 의한 보트(217)의 회전 및 회전 속도 조절 동작, 보트 엘리베이터(115)에 의한 보트(217)의 승강 동작, 셔터 개폐 기구(115s)에 의한 셔터(219s)의 개폐 동작 등을 제어하도록 구성되어 있다.
컨트롤러(121)는, 외부 기억 장치(123)에 저장된 상술한 프로그램을, 컴퓨터에 인스톨함으로써 구성할 수 있다. 외부 기억 장치(123)는, 예를 들어 HDD 등의 자기 디스크, CD 등의 광 디스크, MO 등의 광자기 디스크, USB 메모리 등의 반도체 메모리 등을 포함한다. 기억 장치(121c)나 외부 기억 장치(123)는, 컴퓨터 판독 가능한 기록 매체로서 구성되어 있다. 이하, 이들을 총칭하여, 단순히 기록 매체라고도 한다. 본 명세서에서 기록 매체라는 말을 사용한 경우에는, 기억 장치(121c) 단체만을 포함하는 경우, 외부 기억 장치(123) 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. 또한, 컴퓨터에의 프로그램의 제공은, 외부 기억 장치(123)를 사용하지 않고, 인터넷이나 전용 회선 등의 통신 수단을 사용해서 행해도 된다.
(2) 기판 처리 공정
상술한 기판 처리 장치를 사용하여, 반도체 장치의 제조 공정의 일 공정으로서, 기판으로서의 웨이퍼(200) 상에 노출된 도전성의 금속 원소 함유막(이하, 단순히 금속 함유막이라고도 함)의 표면에 형성된 자연 산화막을 제거하고, 그 후, 금속 함유막 상에 금속 함유막의 산화를 억제하면서 저유전율막을 형성하는 기판 처리 시퀀스 예에 대해서, 주로 도 4 내지 도 7을 사용해서 설명한다. 이하의 설명에서, 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(121)에 의해 제어된다.
도 4에 도시하는 기판 처리 시퀀스에서는,
표면에 도전성의 금속 원소 함유막으로서의 텅스텐(W)막이 노출된 웨이퍼(200)를, 제1 온도 하에서 처리실(201) 내에 반입하는 스텝(웨이퍼 차지, 보트 로드)과,
처리실(201) 내에서, 웨이퍼(200)를 제1 온도보다도 높은 제2 온도까지 승온시키면서, 웨이퍼(200)에 대하여 환원 가스로서 H2 가스를 공급하는 스텝(램프 업+H2 프리플로)과,
처리실(201) 내에서, 제2 온도 하에서, 웨이퍼(200)에 대하여 산화 가스 비함유의 제1 처리 가스로서, HCDS 가스 및 NH3 가스를 공급함으로써, W막 상에, Si와, N 및 C 중 적어도 어느 것을 포함하고 O 비함유의 제1막으로서 실리콘 질화막(SiN막)을 형성하는 스텝(제1 성막)과,
처리실(201) 내에서, 제1 온도보다도 높은 제3 온도 하에서, 웨이퍼(200)에 대하여 산화 가스를 포함하는 제2 처리 가스로서, HCDS 가스, O2 가스, C3H6 가스 및 NH3 가스를 공급함으로써, SiN막 상에, Si, O, C 및 N을 포함하는 제2막으로서 실리콘 산탄질화막(SiOCN막)을 SiN막보다도 두껍게 형성하는 스텝(제2 성막)
을 행한다.
또한, 상술한 제1 성막에서는, 웨이퍼(200)에 대하여 HCDS 가스 및 NH3 가스를 공급하는 사이클을 소정 횟수 행한다. 도 5에 도시하는 가스 공급 시퀀스는, 제1 성막에 있어서, 웨이퍼(200)에 대하여 HCDS 가스 및 NH3 가스를 간헐적이면서 또한 비동시에 공급하는 사이클을, m회(m은 1 이상 3 이하의 정수) 행하는 시퀀스 예를 나타내고 있다.
또한, 상술한 제2 성막에서는, 웨이퍼(200)에 대하여 HCDS 가스, O2 가스, C3H6 가스 및 NH3 가스를 공급하는 사이클을 소정 횟수 행한다. 도 6에 도시하는 가스 공급 시퀀스는, 제2 성막에 있어서, 웨이퍼(200)에 대하여 HCDS 가스, O2 가스, C3H6 가스 및 NH3 가스를 간헐적이면서 또한 비동시에 공급하는 사이클을, n회(n은 1 이상의 정수) 행하는 시퀀스 예를 나타내고 있다.
본 명세서에서는, 도 5에 도시하는 제1 성막의 가스 공급 시퀀스, 및 도 6에 도시하는 제2 성막의 가스 공급 시퀀스를, 각각 편의상 이하와 같이 나타내는 경우도 있다. 이하의 다른 양태의 설명에서도 마찬가지의 표기를 사용하는 것으로 한다.
(HCDS→NH3)×m ⇒ SiN
(HCDS→C3H6→O2→NH3)×n ⇒ SiOCN
본 명세서에서 「웨이퍼」라는 말을 사용한 경우에는, 웨이퍼 그 자체를 의미하는 경우나, 웨이퍼와 그 표면에 형성된 소정의 층이나 막의 적층체를 의미하는 경우가 있다. 본 명세서에서 「웨이퍼의 표면」이라는 말을 사용한 경우에는, 웨이퍼 그 자체의 표면을 의미하는 경우나, 웨이퍼 상에 형성된 소정의 층 등의 표면을 의미하는 경우가 있다. 본 명세서에서 「웨이퍼 상에 소정의 층을 형성한다」라고 기재한 경우에는, 웨이퍼 그 자체의 표면 상에 소정의 층을 직접 형성하는 것을 의미하는 경우나, 웨이퍼 상에 형성되어 있는 층 등의 위에 소정의 층을 형성하는 것을 의미하는 경우가 있다. 본 명세서에서 「기판」이라는 말을 사용한 경우도, 「웨이퍼」라는 말을 사용한 경우와 동의이다.
(웨이퍼 차지, 보트 로드)
복수매의 웨이퍼(200)가 보트(217)에 장전(웨이퍼 차지)되면, 셔터 개폐 기구(115s)에 의해 셔터(219s)가 이동되어서, 매니폴드(209)의 하단 개구가 개방된다(셔터 오픈). 그 후, 도 1에 도시한 바와 같이, 복수매의 웨이퍼(200)를 지지한 보트(217)는, 보트 엘리베이터(115)에 의해 들어 올려져서 처리실(201) 내에 반입(보트 로드)된다. 이 상태에서, 시일 캡(219)은 O링(220b)을 개재해서 매니폴드(209)의 하단을 시일한 상태로 된다.
웨이퍼(200)로서는, 예를 들어 단결정 Si에 의해 구성된 Si 기판, 혹은 표면에 단결정 Si막이 형성된 기판을 사용할 수 있다. 도 7의 (a)에 도시하는 바와 같이, 웨이퍼(200)의 표면의 적어도 일부에는, 도전성의 금속 원소 함유막인 W막이 마련되어 있고, 적어도 그 일부가 노출되어 있다. W막의 노출면에는, 자연 산화층이 형성되어 있는 경우가 있다. W막 중, 자연 산화층이 형성되어 있지 않은(산화되어 있지 않은) 부분인 W층의 두께와, 자연 산화층이 형성되어 있는(산화되어 있는) 부분인 WOx의 조성을 갖는 층(이하, 단순히 WO층이라고도 함)의 두께의 비율(％)은 예를 들어 70:30 정도이다.
또한, 보트 로드를 행할 때는, W막의 산화를 억제하기 위해서, 즉, W막의 표면에 있어서의 또 다른 WO층의 형성이나, 이미 형성되어 있는 WO층의 두께의 증가 등을 억제하기 위해서, 처리실(201) 내의 온도를, 소정의 제1 온도, 즉, 실온(25℃) 이상 200℃ 이하, 바람직하게는 실온 이상 150℃ 이하의 범위 내의 소정의 온도로 하는 것이 바람직하다. 처리실(201) 내의 온도가 200℃ 초과로 되면, 보트 로드를 행할 때 처리실(201) 내에 침입한 수분이나, 보트 로드를 행하기 전부터 처리실(201) 내에 잔류하고 있던 수분 등의 영향에 의해, W막의 산화가 진행되는 경우가 있다. 처리실(201) 내의 온도를 200℃ 이하의 온도로 함으로써, 처리실(201) 내에 침입한 수분, 혹은 처리실(201) 내에 잔류하고 있던 수분 등의 영향을 받기 어려워져, W막의 산화를 회피하는 것이 가능하게 된다. 처리실(201) 내의 온도를 150℃ 이하의 온도로 함으로써, 보트 로드를 행했을 때의 W막의 산화를 확실하게 회피하는 것이 가능하게 된다. 또한, 처리실(201) 내의 온도를 실온 미만으로 할 경우, 처리실(201) 내를 냉각하는 냉각 장치가 필요해지고, 또한 그 후의 승온 시간이 길어진다. 이에 의해, 장치 비용이 증가하고, 또한 생산성이 저하되는 경우가 있다. 처리실(201) 내의 온도를 실온 이상으로 함으로써, 처리실(201) 내를 냉각하는 냉각 장치가 불필요하게 되고, 또한 그 후의 승온 시간을 짧게 할 수 있다. 이에 의해, 장치 비용을 저감시키고, 또한 생산성을 향상시키는 것이 가능하게 된다.
또한, 보트 로드를 행할 때는, 밸브(243g, 243h)를 개방하여, 노즐(249a, 249b)을 통해서 처리실(201) 내에 N2 가스를 공급하여, 처리실(201) 내를 N2 가스로 퍼지한다. 이에 의해, 처리실(201) 내에의 수분 등의 침입 방지나, 처리실(201) 내로부터의 잔류 수분 등의 배출 촉진 등이 가능하게 된다. N2 가스의 공급 유량(가스 공급관마다)은, 예를 들어 0.5 내지 20slm의 범위 내의 유량으로 한다.
불활성 가스로서는, N2 가스 외에, Ar 가스, He 가스, Ne 가스, Xe 가스 등의 희가스를 사용할 수 있다. 이 점은, 후술하는 각 스텝에서도 마찬가지이다.
(램프 업+H2 프리플로)
보트 로드가 종료된 후, 처리실(201) 내가 원하는 압력으로 되도록, 진공 펌프(246)에 의해 진공 배기(감압 배기)된다(압력 조정). 또한, 처리실(201) 내의 웨이퍼(200)가 제1 온도보다도 높은 원하는 제2 온도로 되도록, 히터(207)에 의해 가열되어 승온된다(램프 업). 또한, 회전 기구(267)에 의한 웨이퍼(200)의 회전을 개시한다(회전). 처리실(201) 내의 배기, 웨이퍼(200)의 가열 및 회전은, 모두 적어도 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안에는 계속해서 행하여진다.
그리고, 웨이퍼(200)의 램프 업(승온)과 병행하여, H2 프리플로를 행한다. 즉, 밸브(243e, 243f)를 개방하여, 가스 공급관(232e, 232f) 내에 H2 가스를 흘린다. H2 가스는, MFC(241e, 241f)에 의해 유량 조정되어, 노즐(249a, 249b)을 통해서 처리실(201) 내에 공급되어, 배기구(231a)로부터 배기된다. 이때, 웨이퍼(200)에 대하여 H2 가스가 공급된다(H2 프리플로). 이때, 밸브(243g, 243h)를 개방하여, 노즐(249a, 249b)을 통해서 처리실(201) 내에 N2 가스를 공급하도록 해도 된다.
본 스텝에서의 처리 조건으로서는,
H2 가스 공급 유량(가스 공급관마다): 1 내지 10slm
N2 가스 공급 유량(가스 공급관마다): 1 내지 10slm
각 가스 공급 시간: 1 내지 120분, 바람직하게는 1 내지 60분
승온 개시 온도(제1 온도): 실온 내지 200℃, 바람직하게는 실온 내지 150℃
승온 목표 온도(제2 온도): 500 내지 800℃, 바람직하게는 600 내지 700℃
승온 레이트: 1 내지 30℃/min, 바람직하게는 1 내지 20℃/min
처리 압력: 20 내지 10000Pa, 바람직하게는 1000 내지 5000Pa
이 예시된다. 또한, 승온 목표 온도는, 후술하는 제1 성막에서의 처리 온도이기도 하다.
상술한 조건 하에서 웨이퍼(200)를 승온시키면서 웨이퍼(200)에 대하여 H2 가스를 공급함으로써, 즉, H2 가스 분위기 하에서의 웨이퍼(200)의 승온에 의해, 웨이퍼(200)의 표면에 노출되어 있는 W막의 일부를 환원시켜, 도 7의 (b)에 도시하는 바와 같이, W막의 표면에 형성되어 있던 WO층을 제거하는 것이 가능하게 된다. WO층에 포함되어 있던 O 성분은, WO층이 제거될 때 생기는 반응의 과정에서, 적어도 O를 포함하는 가스 상태 물질을 구성하여, 처리실(201) 내로부터 배출된다. 또한, 본 스텝에서는, H2 가스 분위기 하에서의 웨이퍼(200)의 승온에 의해, WO층을 제거한 후의 W막의 표면의 산화를 방지하는 것이 가능하게 된다.
또한, 제2 온도가 500℃ 미만으로 되면, 상술한 환원 반응에 의한 WO층의 제거 효과나, WO층을 제거한 후의 W막의 표면의 산화 방지 효과가 불충분해지는 경우가 있다. 제2 온도를 500℃ 이상의 온도로 함으로써, 이들 효과가 충분히 얻어지게 된다. 제2 온도를 600℃ 이상의 온도로 함으로써, 이들 효과가 확실하게 얻어지게 된다.
제2 온도가 800℃ 초과로 되면, 후술하는 제1 성막에 있어서, 처리실(201) 내에서 과잉의 기상 반응이 생길 가능성이 있어, 웨이퍼(200) 상에 형성되는 막의 막 두께 균일성이 악화하거나 하여, 그 품질을 저하시켜버리는 경우가 있다. 제2 온도를 800℃ 이하의 온도로 함으로써, 이 과제를 해소하는 것이 가능하게 된다. 제2 온도를 700℃ 이하의 온도로 함으로써, 이 과제를 확실하게 해소하는 것이 가능하게 된다.
환원 가스로서는, H2 가스 외에, 중수소(D2) 가스를 사용할 수 있다.
W막의 표면으로부터의 WO층의 제거가 종료된 후, 밸브(243e, 243f)를 닫아, 처리실(201) 내에의 H2 가스의 공급을 정지한다. 그리고, 처리실(201) 내를 진공 배기하여, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다(퍼지). 이때, 밸브(243g, 243h)를 개방하여, 처리실(201) 내에 N2 가스를 공급한다. N2 가스는 퍼지 가스로서 작용한다. 또한, W막의 표면으로부터의 WO층의 제거가 종료된 후에도, 계속해서 처리실(201) 내에의 H2 가스의 공급을, 제1 성막을 개시할 때까지의 소정 기간 계속(유지)하도록 해도 된다. 예를 들어, 웨이퍼(200)의 제2 온도로의 승온이 종료된 후에도, 계속해서 처리실(201) 내에의 H2 가스의 공급을, 제1 성막을 개시할 때까지의 소정 기간 계속하도록 해도 된다. 이 경우, WO층을 제거한 후의 W막의 표면의 산화 방지 효과를, 제1 성막을 개시할 때까지의 소정 기간 계속하는 것이 가능하게 된다.
(제1 성막)
그 후, 다음 스텝 C1, C2를 순차 실행한다.
[스텝 C1]
이 스텝에서는, 처리실(201) 내의 웨이퍼(200)에 대하여 HCDS 가스를 공급한다(HCDS 가스 공급). 구체적으로는, 밸브(243a)를 개방하여, 가스 공급관(232a) 내에 HCDS 가스를 흘린다. HCDS 가스는, MFC(241a)에 의해 유량 조정되어, 노즐(249a)을 통해서 처리실(201) 내에 공급되어, 배기구(231a)로부터 배기된다. 이때, 웨이퍼(200)에 대하여 HCDS 가스가 공급된다. 이때, 밸브(243g, 243h)를 개방하여, 노즐(249a, 249b)을 통해서 처리실(201) 내에 N2 가스를 공급하도록 해도 된다.
본 스텝에서의 처리 조건으로서는,
HCDS 가스 공급 유량: 0.01 내지 2slm, 바람직하게는 0.1 내지 1slm
N2 가스 공급 유량(가스 공급관마다): 0 내지 10slm
각 가스 공급 시간: 1 내지 120초, 바람직하게는 1 내지 60초
처리 온도(제2 온도): 500 내지 800℃, 바람직하게는 600 내지 700℃
처리 압력: 1 내지 2666Pa, 바람직하게는 67 내지 1333Pa
이 예시된다.
상술한 조건 하에서 웨이퍼(200)에 대하여 HCDS 가스를 공급함으로써, 웨이퍼(200)의 최표면 상에 Cl을 포함하는 Si 함유층이 형성된다. Cl을 포함하는 Si 함유층은, 웨이퍼(200)의 최표면에의, HCDS의 물리 흡착이나, HCDS의 일부가 분해한 물질(이하, SixCly)의 화학 흡착이나, HCDS의 열분해에 의한 Si의 퇴적 등에 의해 형성된다. Cl을 포함하는 Si 함유층은, HCDS나 SixCly의 흡착층(물리 흡착층이나 화학 흡착층)이어도 되고, Cl을 포함하는 Si의 퇴적층이어도 된다. 본 명세서에서는, Cl을 포함하는 Si 함유층을, 단순히 Si 함유층이라고도 칭한다.
Si 함유층이 형성된 후, 밸브(243a)를 닫아, 처리실(201) 내에의 HCDS 가스의 공급을 정지한다. 그리고, 처리실(201) 내를 진공 배기하여, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다(퍼지). 이때, 밸브(243g, 243h)를 개방하여, 처리실(201) 내에 N2 가스를 공급한다. N2 가스는 퍼지 가스로서 작용한다.
원료 가스로서는, HCDS 가스 외에, 모노클로로실란(SiH3Cl, 약칭: MCS) 가스, 디클로로실란(SiH2Cl2, 약칭: DCS) 가스, 트리클로로실란(SiHCl3, 약칭: TCS) 가스, 테트라클로로실란(SiCl4, 약칭: STC) 가스, 옥타클로로트리실란(Si3Cl8, 약칭: OCTS) 가스 등의 클로로실란계 가스를 사용할 수 있다. 이 점은, 후술하는 스텝 D1에서도 마찬가지이다.
[스텝 C2]
스텝 C1이 종료된 후, 처리실(201) 내의 웨이퍼(200), 즉, 웨이퍼(200) 상에 형성된 Si 함유층에 대하여 NH3 가스를 공급한다(NH3 가스 공급). 구체적으로는, 밸브(243b)를 개방하여, 가스 공급관(232b) 내에 NH3 가스를 흘린다. NH3 가스는, MFC(241b)에 의해 유량 조정되어, 노즐(249b)을 통해서 처리실(201) 내에 공급되어, 배기구(231a)로부터 배기된다. 이때, 웨이퍼(200)에 대하여 NH3 가스가 공급된다. 이때, 밸브(243g, 243h)를 개방하여, 노즐(249a, 249b)을 통해서 처리실(201) 내에 N2 가스를 공급하도록 해도 된다.
본 스텝에서의 처리 조건으로서는,
NH3 가스 공급 유량: 0.1 내지 10slm
NH3 가스 공급 시간: 1 내지 120초, 바람직하게는 1 내지 60초
처리 압력: 1 내지 4000Pa, 바람직하게는 1 내지 3000Pa
이 예시된다. 다른 처리 조건은, 스텝 C1에서의 처리 조건과 마찬가지의 처리 조건으로 한다.
상술한 조건 하에서 웨이퍼(200)에 대하여 NH3 가스를 공급함으로써, 웨이퍼(200) 상에 형성된 Si 함유층의 적어도 일부가 질화(개질)된다. Si 함유층이 개질됨으로써, 웨이퍼(200) 상에 Si 및 N을 포함하는 층, 즉, 실리콘 질화층(SiN층)이 형성된다. SiN층을 형성할 때, Si 함유층에 포함되어 있던 Cl 등의 불순물은, NH3 가스에 의한 Si 함유층의 개질 반응의 과정에서, 적어도 Cl을 포함하는 가스 상태 물질을 구성하여, 처리실(201) 내로부터 배출된다. 이에 의해, SiN층은, 스텝 C1에서 형성된 Si 함유층에 비하여 Cl 등의 불순물이 적은 층으로 된다.
SiN층이 형성된 후, 밸브(243b)를 닫아, 처리실(201) 내에의 NH3 가스의 공급을 정지한다. 그리고, 스텝 C1에서의 퍼지와 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다(퍼지).
반응 가스(N 및 H 함유 가스)로서는, NH3 가스 외에, 예를 들어 디아젠(N2H2) 가스, 히드라진(N2H4) 가스, N3H8 가스 등의 질화수소계 가스를 사용할 수 있다. 이 점은, 후술하는 스텝 D4에서도 마찬가지이다.
[소정 횟수 실시]
상술한 스텝 1, 2를 비동시에, 즉, 동기시키지 않고 행하는 사이클을 소정 횟수(m회, m은 1 이상 3 이하의 정수) 행함으로써, 도 7의 (c)에 도시하는 바와 같이, 웨이퍼(200) 상, 즉, H2 가스 분위기 하에서의 웨이퍼(200)의 승온에 의해 WO층이 제거된 W막 상에, 소정 조성 및 소정 막 두께의 SiN막을 형성하는 것이 가능하게 된다.
SiN막의 두께는, 예를 들어 0.16nm 이상 1nm 이하, 바람직하게는 0.16nm 이상 0.48nm 이하, 보다 바람직하게는 0.16nm 이상 0.32nm 이하의 범위 내의 두께로 한다.
SiN막의 두께가 0.16nm 미만으로 되면, 후술하는 산화 블록 효과가 불충분해져서, 후술하는 제2 성막에 있어서 W막의 일부가 산화되어버리는 경우가 있다. SiN막의 두께를 0.16nm 이상의 두께로 함으로써, 산화 블록 효과가 충분히 얻어지게 되어, 후술하는 제2 성막에 있어서 W막의 산화를 회피하는 것이 가능하게 된다.
SiN막의 두께가 1nm 초과로 되면, 후술하는 적층막의 총 유전율이 증가해버리는 경우가 있다. SiN막의 두께를 1nm 이하의 두께로 함으로써, 후술하는 적층막의 총 유전율의 증가를 억제하는 것이 가능하게 된다. SiN막의 두께를 0.48nm 이하의 두께로 함으로써, 이 효과가 확실하게 얻어지게 되고, SiN막의 두께를 0.32nm 이하의 두께로 함으로써, 이 효과가 보다 확실하게 얻어지게 된다.
상술한 사이클은, 복수회 반복하는 것이 바람직하다. 즉, 상술한 사이클을 1회 행할 때 형성되는 SiN층의 두께를 원하는 막 두께보다도 얇게 하여, SiN층을 적층함으로써 형성되는 SiN막의 막 두께가 원하는 막 두께로 될 때까지, 상술한 사이클을 복수회 반복하는 것이 바람직하다. 상술한 사이클의 실시 횟수를 1회 이상 3회 이하의 소정의 횟수로 함으로써, SiN막의 두께를, 상술한 범위 내의 두께로 하는 것이 가능하게 된다.
(제2 성막)
그 후, 다음 스텝 D1 내지 D4를 순차 실행한다.
[스텝 D1]
이 스텝에서는, 상술한 스텝 C1에서의 처리 수순과 마찬가지의 처리 수순에 의해, 처리실(201) 내의 웨이퍼(200)에 대하여 HCDS 가스를 공급한다(HCDS 가스 공급).
본 스텝에서의 처리 조건으로서는,
HCDS 가스 공급 유량: 0.01 내지 2slm, 바람직하게는 0.1 내지 1slm
N2 가스 공급 유량(가스 공급관마다): 0 내지 10slm
각 가스 공급 시간: 1 내지 120초, 바람직하게는 1 내지 60초
처리 온도(제3 온도): 250 내지 800℃, 바람직하게는 400 내지 700℃
처리 압력: 1 내지 2666Pa, 바람직하게는 67 내지 1333Pa
이 예시된다. 또한, 제3 온도를, 상술한 제1 온도보다도 높은 온도로 하는 것이 바람직하다. 또한, 제3 온도를, 상술한 제2 온도와 동일한 온도로 하는 것이 바람직하다.
상술한 조건 하에서 웨이퍼(200)에 대하여 HCDS 가스를 공급함으로써, 웨이퍼(200) 상, 즉, 웨이퍼(200) 상에 형성된 SiN막 상에 Si 함유층이 형성된다.
Si 함유층이 형성된 후, 처리실(201) 내에의 HCDS 가스의 공급을 정지하고, 스텝 C1에서의 퍼지와 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다(퍼지).
[스텝 D2]
스텝 D1이 종료된 후, 처리실(201) 내의 웨이퍼(200), 즉, 웨이퍼(200) 상의 SiN막 상에 형성된 Si 함유층에 대하여 C3H6 가스를 공급한다(C3H6 가스 공급). 구체적으로는, 밸브(243c)를 개방하여, 가스 공급관(232c) 내에 C3H6 가스를 흘린다. C3H6 가스는, MFC(241c)에 의해 유량 조정되어, 가스 공급관(232b), 노즐(249b)을 통해서 처리실(201) 내에 공급되어, 배기구(231a)로부터 배기된다. 이때, 웨이퍼(200)에 대하여 C3H6 가스가 공급된다. 이때, 밸브(243g, 243h)를 개방하여, 노즐(249a, 249b)을 통해서 처리실(201) 내에 N2 가스를 공급하도록 해도 된다.
본 스텝에서의 처리 조건으로서는,
C3H6 가스 공급 유량: 0.1 내지 10slm
C3H6 가스 공급 시간: 1 내지 120초, 바람직하게는 1 내지 60초
처리 압력: 1 내지 4000Pa, 바람직하게는 1 내지 3000Pa
이 예시된다. 다른 처리 조건은, 스텝 D1에서의 처리 조건과 마찬가지의 처리 조건으로 한다.
상술한 조건 하에서 웨이퍼(200)에 대하여 C3H6 가스를 공급함으로써, Si 함유층 상에 C 함유층이 형성된다. 이에 의해, 웨이퍼(200) 상, 즉, 웨이퍼(200) 상의 SiN막 상에, Si 함유층 상에 C 함유층이 적층되어 이루어지는 Si 및 C를 포함하는 층이 형성되게 된다.
Si 및 C를 포함하는 층이 형성된 후, 밸브(243c)를 닫아, 처리실(201) 내에의 C3H6 가스의 공급을 정지한다. 그리고, 스텝 C1에서의 퍼지와 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다(퍼지).
반응 가스(C 함유 가스)로서는, C3H6 가스 외에, 아세틸렌(C2H2) 가스나 에틸렌(C2H4) 가스 등의 탄화수소계 가스를 사용할 수 있다.
[스텝 D3]
스텝 D2가 종료된 후, 처리실(201) 내의 웨이퍼(200), 즉, 웨이퍼(200) 상의 SiN막 상에 형성된 Si 및 C를 포함하는 층에 대하여 O2 가스를 공급한다(O2 가스 공급). 구체적으로는, 밸브(243d)를 개방하여, 가스 공급관(232d) 내에 O2 가스를 흘린다. O2 가스는, MFC(241d)에 의해 유량 조정되어, 가스 공급관(232b), 노즐(249b)을 통해서 처리실(201) 내에 공급되어, 배기구(231a)로부터 배기된다. 이때, 웨이퍼(200)에 대하여 O2 가스가 공급된다. 이때, 밸브(243g, 243h)를 개방하여, 노즐(249a, 249b)을 통해서 처리실(201) 내에 N2 가스를 공급하도록 해도 된다.
본 스텝에서의 처리 조건으로서는,
O2 가스 공급 유량: 0.1 내지 10slm
O2 가스 공급 시간: 1 내지 120초, 바람직하게는 1 내지 60초
처리 압력: 1 내지 4000Pa, 바람직하게는 1 내지 3000Pa
이 예시된다. 다른 처리 조건은, 스텝 D1에서의 처리 조건과 마찬가지의 처리 조건으로 한다.
상술한 조건 하에서 웨이퍼(200)에 대하여 O2 가스를 공급함으로써, 웨이퍼(200) 상의 SiN막 상에 형성된 Si 및 C를 포함하는 층의 적어도 일부가 산화(개질)된다. Si 및 C를 포함하는 층이 개질됨으로써, 웨이퍼(200) 상, 즉, 웨이퍼(200) 상의 SiN막 상에, Si, O 및 C를 포함하는 층으로서 실리콘 산탄화층(SiOC층)이 형성된다. SiOC층을 형성할 때, Si 및 C를 포함하는 층에 포함되어 있던 Cl 등의 불순물은, O2 가스에 의한 Si 및 C를 포함하는 층의 개질 반응의 과정에서, 적어도 Cl을 포함하는 가스 상태 물질을 구성하여, 처리실(201) 내로부터 배출된다. 이에 의해, SiOC층은, 스텝 D1에서 형성된 Si 함유층이나 스텝 D2에서 형성된 Si 및 C를 포함하는 층에 비하여, Cl 등의 불순물이 적은 층으로 된다.
SiOC층이 형성된 후, 밸브(243d)를 닫아, 처리실(201) 내에의 O2 가스의 공급을 정지한다. 그리고, 스텝 C1에서의 퍼지와 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다(퍼지).
반응 가스(O 함유 가스)로서는, O2 가스 외에, 예를 들어 오존(O3) 가스, 수증기(H2O 가스), 일산화질소(NO) 가스, 아산화질소(N2O) 가스 등을 사용할 수 있다.
[스텝 D4]
스텝 D3이 종료된 후, 상술한 스텝 C2에서의 처리 수순과 마찬가지의 처리 수순에 의해, 처리실(201) 내의 웨이퍼(200)에 대하여 NH3 가스를 공급한다(NH3 가스 공급).
본 스텝에서의 처리 조건으로서는,
NH3 가스 공급 유량: 0.1 내지 10slm
NH3 가스 공급 시간: 1 내지 120초, 바람직하게는 1 내지 60초
처리 압력: 1 내지 4000Pa, 바람직하게는 1 내지 3000Pa
이 예시된다. 다른 처리 조건은, 스텝 D1에서의 처리 조건과 마찬가지의 처리 조건으로 한다.
상술한 조건 하에서 웨이퍼(200)에 대하여 NH3 가스를 공급함으로써, 웨이퍼(200) 상의 SiN막 상에 형성된 SiOC층의 적어도 일부가 질화(개질)된다. SiOC층이 개질됨으로써, 웨이퍼(200) 상, 즉, 웨이퍼(200) 상의 SiN막 상에, Si, O, C 및 N을 포함하는 층으로서 실리콘 산탄질화층(SiOCN층)이 형성된다. SiOCN층을 형성할 때, SiOC층에 포함되어 있던 Cl 등의 불순물은, NH3 가스에 의한 SiOC층의 개질 반응의 과정에서, 적어도 Cl을 포함하는 가스 상태 물질을 구성하여, 처리실(201) 내로부터 배출된다. 이에 의해, SiOCN층은, 스텝 D3에서 형성된 SiOC층에 비하여 Cl 등의 불순물이 적은 층으로 된다.
SiOCN층이 형성된 후, 처리실(201) 내에의 NH3 가스의 공급을 정지하고, 스텝 C1에서의 퍼지와 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다(퍼지).
[소정 횟수 실시]
상술한 스텝 D1 내지 D4를 비동시에, 즉, 동기시키지 않고 행하는 사이클을 소정 횟수(n회, n은 1 이상의 정수) 행함으로써, 웨이퍼(200) 상, 즉, 제1 성막을 행함으로써 웨이퍼(200) 상에 형성된 SiN막 상에, 소정 조성 및 소정 막 두께의 SiOCN막을 형성하는 것이 가능하게 된다.
또한, 제2 성막에서는, SiOCN막을 형성하는 과정에서, 웨이퍼(200)에 대하여 공급하는 O 성분의 일부나, 웨이퍼(200) 상에 형성되는 SiOCN층에 포함되는 O 성분의 일부를, 제2 성막의 하지가 되는 SiN막에 대해서도 공급하는 것이 가능하게 된다. 이에 의해, 제2 성막의 하지가 되는 SiN막 중에 O 성분을 확산시켜서 첨가할 수 있어, 이 SiN막을, SiN막보다도 유전율이 낮은 SiON막으로 개질(산화)시키는 것이 가능하게 된다. 그 결과, 도 7의 (d)에 도시하는 바와 같이, 웨이퍼(200) 상, 즉, 웨이퍼(200) 상에 노출된 W막 상에, 유전율이 각각 낮은 SiON막과 SiOCN막이 이 순으로 적층되어 이루어지는 적층막을 형성하는 것이 가능하게 된다. 이 적층막은, 소위 저유전율막(Low-k막)으로 된다.
또한, 제2 성막을 행할 때, SiN막보다도 하방, 즉, 적층막을 형성할 때의 하지가 되는 W막측으로 확산하려고 하는 O 성분은, SiN막에 의해, 즉, SiN막 자체가 산화됨으로써 트랩되어, 그 W막측으로의 확산이 블록된다. 이와 같이, W막으로의 O 성분의 확산을 SiN막에 의해 제한함으로써, H2 가스 분위기 하에서의 웨이퍼(200)의 승온에 의해 WO층이 제거된 W막의 재산화를 억제하는 것이 가능하게 된다. 본 명세서에서는, SiN막에 의해 얻어지는 이 O 성분의 W막으로의 확산 블록 효과, 즉, W막의 산화 억제 효과를, 산화 블록 효과라고도 칭한다.
또한, 제2 성막에서 형성하는 SiOCN막의 두께는, 제1 성막에서 형성된 SiN막의 두께보다도 두껍게 하는 것이 바람직하다. 즉, 제1 성막에서 형성하는 SiN막의 두께는, 제2 성막에서 형성하는 SiOCN막의 두께보다도 얇게 하는 것이 바람직하다. 이렇게 함으로써, 제2 성막을 행할 때, 제1 성막에서 형성된 SiN막 전체를 산화시켜서 SiON막으로 개질시키는 것이 가능하게 되어, 제1 성막에서 형성된 SiN막 전체를 저유전율막으로 개질시키는 것이 가능하게 된다. 결과로서, 제1막과 제2막이 적층되어 이루어지는 적층막의 총 유전율을 저하시키는 것이 가능하게 된다. 또한, SiON막보다도 유전율이 낮은 SiOCN막의 두께를 SiON막의 두께보다도 두껍게 함으로써, 즉, SiOCN막보다도 유전율이 높은 SiON막의 두께를 SiOCN막의 두께보다도 얇게 함으로써, 이들이 적층되어 이루어지는 적층막의 평균적인 유전율을 저하시키는 것도 가능하게 된다.
상술한 사이클은, 복수회 반복하는 것이 바람직하다. 즉, 상술한 사이클을 1회 행할 때 형성되는 SiOCN층의 두께를 원하는 막 두께보다도 얇게 하여, SiOCN층을 적층함으로써 형성되는 SiOCN막의 막 두께가 원하는 막 두께로 될 때까지, 상술한 사이클을 복수회 반복하는 것이 바람직하다.
(애프터 퍼지 및 대기압 복귀)
제2막으로서의 SiOCN막의 형성, 및 제1막으로서 형성된 SiN막의 SiON막으로의 개질이 각각 종료된 후, 노즐(249a, 249b) 각각으로부터, 퍼지 가스로서의 N2 가스를 처리실(201) 내에 공급하여, 배기구(231a)로부터 배기한다. 이에 의해, 처리실(201) 내가 퍼지되어, 처리실(201) 내에 잔류하는 가스나 반응 부생성물이 처리실(201) 내로부터 제거된다(애프터 퍼지). 그 후, 처리실(201) 내의 분위기가 불활성 가스로 치환되고(불활성 가스 치환), 처리실(201) 내의 압력이 상압으로 복귀된다(대기압 복귀).
(보트 언로드, 웨이퍼 디스차지)
보트 엘리베이터(115)에 의해 시일 캡(219)이 하강되어, 매니폴드(209)의 하단이 개구된다. 그리고, 처리가 끝난 웨이퍼(200)가 보트(217)에 지지된 상태에서 매니폴드(209)의 하단으로부터 반응관(203)의 외부로 반출(보트 언로드)된다. 보트 언로드 후에는 셔터(219s)가 이동되어, 매니폴드(209)의 하단 개구가 O링(220c)을 개재해서 셔터(219s)에 의해 시일된다(셔터 클로즈). 처리가 끝난 웨이퍼(200)는, 반응관(203)의 외부로 반출된 후, 보트(217)로부터 취출된다(웨이퍼 디스차지).
(3) 본 형태에 의한 효과
본 형태에 의하면, 이하에 나타내는 하나 또는 복수의 효과가 얻어진다.
(a) 보트 로드를 제1 온도 하에서 행함으로써, 웨이퍼(200)의 표면에 노출되어 있는 W막의 산화를 억제하는 것이 가능하게 된다. 이에 의해 W막의 표면에 있어서의 또 다른 WO층의 형성이나, 이미 형성되어 있는 WO층의 두께의 증가 등을 억제하는 것이 가능하게 된다.
(b) 램프 업+H2 프리플로를 상술한 제1 온도보다도 높은 제2 온도까지 승온시키면서 행함으로써, W막의 표면에 형성되어 있던 WO층을 제거하는 것이 가능하게 된다. 또한, WO층을 제거한 후의 W막의 표면의 재산화를 방지하는 것도 가능하게 된다.
(c) 제2 성막을 행하기 전에 제1 성막을 행함으로써, 제2 성막을 행할 때, SiN막보다도 하방으로 확산하려고 하는 O 성분, 즉, W막에 도달하려고 하는 O 성분을 블록하는 것이 가능하게 된다. 이 SiN막에 의한 O 성분의 확산 블록 작용에 의해, 램프 업+H2 프리플로에 의해 WO층이 제거된 W막의 재산화를 방지하는 것이 가능하게 된다.
(d) 제2 성막에서는, 산화 가스를 포함하는 제2 처리 가스를 사용함으로써, 웨이퍼(200) 상에 유전율이 낮은 SiOCN막을 형성하는 것이 가능하게 된다.
(e) 제2 성막을 행함으로써, 제1 성막에서 형성된 SiN막을 산화시켜서 SiON막으로 하는 것이 가능하게 된다. 이에 의해, 제1막과 제2막이 적층되어 이루어지는 적층막을, 저유전율막으로 하는 것이 가능하게 된다.
(f) 제2 성막에서 형성하는 SiOCN막의 두께를 제1 성막에서 형성하는 SiN막의 두께보다도 두껍게 함으로써, 즉, 제1 성막에서 형성하는 SiN층의 두께를 제2 성막에서 형성하는 SiOCN막의 두께보다도 얇게 함으로써, SiN막의 산화를 재촉할 수 있어, 제1막과 제2막이 적층되어 이루어지는 적층막의 유전율을 더욱 저하시키는 것이 가능하게 된다. 또한, 적층막의 총 막 두께 중, 유전율이 특히 낮은 제2막이 차지하는 두께의 비율을 크게 함으로써, 즉, 유전율이 제2막보다도 높은 제1막이 차지하는 두께의 비율을 작게 함으로써, 적층막의 평균적인 유전율을 더욱 저하시키는 것이 가능하게 된다.
(g) 이상 서술한 바와 같이 본 형태에 의하면, W막 상에 형성되는 산화막(제1막과 제2막의 적층막)을 저유전율막으로 하면서도, 그 하지인 W막의 산화를 억제하는 것이 가능하게 된다. 본 형태의 방법에 의해 형성한 적층막은, 예를 들어 MPU 등의 로직 디바이스나, DRAM이나 3D NAND 등의 메모리 디바이스에서의 사이드 월 스페이서나 하드마스크나 에치 스토퍼 등에 적합하게 적용할 수 있다.
(h) 제2 온도와 제3 온도를 동일 온도로 함으로써, 제1 성막과 제2 성막의 사이에 웨이퍼(200)의 온도를 변경하는 공정(승온 공정 또는 강온 공정)을 마련할 필요가 없어져서, 기판 처리의 스루풋을 향상시키는 것이 가능하게 된다.
(i) 본 형태의 효과는, HCDS 가스 이외의 원료 가스를 사용하는 경우나, C3H6 가스 이외의 C 함유 가스를 사용하는 경우나, O2 가스 이외의 O 함유 가스를 사용하는 경우나, NH3 가스 이외의 N 및 H 함유 가스를 사용하는 경우나, H2 가스 이외의 환원 가스를 사용하는 경우나, N2 가스 이외의 불활성 가스를 사용하는 경우에도, 마찬가지로 얻을 수 있다.
<본 개시의 다른 양태>
이상, 본 개시의 양태를 구체적으로 설명하였다. 그러나, 본 개시는 상술한 양태에 한정되는 것은 아니고, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능하다.
상술한 양태에서는, 기판의 표면에 노출되어 있는 도전성의 금속 함유막으로서 금속 단체 막인 W막을 예시했지만, 본 개시는 이러한 양태에 한정되지 않는다. 예를 들어, 기판의 표면에 노출되어 있는 도전성의 금속 함유막은, 티타늄 질화막(TiN막), 텅스텐 질화막(WN막) 등의 금속 질화막이어도 되고, 알루미늄막(Al막), 코발트막(Co막), 니켈막(Ni막), 백금막(Pt막), 카퍼막(Cu막) 등의 금속 단체막이어도 된다. 이러한 경우에도, 상술한 양태와 마찬가지의 효과가 얻어진다. 또한, 본 명세서에서는, TiN막이나 W막 등의 도전성의 금속 함유막을, 단순히 금속막이라고도 칭한다.
제1 성막에서는, 제1 처리 가스(원료 가스)로서, HCDS 가스 등의 상술한 각종 할로실란계 가스 외에, 1,1,2,2-테트라클로로-1,2-디메틸디실란((CH3)2Si2Cl4, 약칭: TCDMDS) 가스 등의 알킬할로실란계 가스나, 헥사메틸디실란((CH3)3-Si-Si-(CH3)3, 약칭: HMDS) 가스 등의 알킬실란계 가스나, 1,4-디실란부탄(Si2C2H10, 약칭: DSB) 가스 등의 알킬렌실란계 가스를 사용해도 된다. 원료 가스에는, 그 분해를 재촉하는 가스로서, 예를 들어 H2 가스나 트리클로로보란(BCl3) 가스 등을 첨가해도 된다. 또한, 제1 처리 가스(반응 가스)로서, 상술한 각종 반응 가스 외에, 트리에틸아민((C2H5)3N, 약칭: TEA) 가스 등의 아민계 가스를 사용해도 된다. 그리고, 이하에 나타내는 가스 공급 시퀀스에 의해, 웨이퍼(200) 상, 즉, 웨이퍼(200)의 표면에 노출되어 있어 환원 처리가 이루어짐으로써 자연 산화막이 제거된 금속 원소 함유막 상에 제1막으로서, SiN막, 실리콘 탄화막(SiC막), 실리콘 탄질화막(SiCN막)을 형성하도록 해도 된다. 이러한 경우에도, 상술한 양태와 마찬가지의 효과가 얻어진다. 또한, 알킬할로실란계 가스, 알킬실란계 가스 및 알킬렌실란계 가스는, 각각 Si원 및 C원으로서 작용하는 가스이며, 아민계 가스는, N원 및 C원으로서 작용하는 가스이다.
(DCS→NH3)×m ⇒ SiN
(HCDS→C3H6→NH3)×m ⇒ SiCN
(HCDS→TEA)×m ⇒ SiCN
(TCDMDS→NH3)×m ⇒ SiCN
(DSB+H2)×m ⇒ SiC
(DSB+BCl3)×m ⇒ SiC
또한, 제1 성막에서 제1막으로서 SiC막 또는 SiCN막을 형성하는 경우, 제2 성막을 행함으로써, 제1 성막에서 형성된 SiC막 또는 SiCN막을 산화시켜, 각각 SiOC막 또는 SiOCN막으로 개질시키는 것이 가능하게 된다. 이 경우, SiOC막이나 SiOCN막은 SiON막보다도 유전율이 낮으므로, 제1막과 제2막이 적층되어 이루어지는 적층막의 유전율을 더욱 낮게 하는 것이 가능하게 된다.
제2 성막에서는, 제2 처리 가스(원료 가스)로서, HCDS 가스 등의 상술한 각종 할로실란계 가스 외에, TCDMDS 가스 등의 알킬할로실란계 가스나, HMDS 가스 등의 알킬실란계 가스나, DSB 가스 등의 알킬렌실란계 가스를 사용해도 된다. 또한, 제2 처리 가스(반응 가스)로서, 상술한 각종 반응 가스 외에, TEA 가스 등의 아민계 가스를 사용해도 된다. 그리고, 이하에 나타내는 가스 공급 시퀀스에 의해, 웨이퍼(200) 상, 즉, 제1막 상에, 제2막으로서 SiOCN막을 형성하도록 해도 된다. 또한, 제2 처리 가스의 종류를 적절히 선택하여, 제2막으로서, 실리콘 산화막(SiO막), 실리콘 산질화막(SiON막), 실리콘 산탄화막(SiOC막)을 형성하도록 해도 된다. 이러한 경우에도, 상술한 양태와 마찬가지의 효과가 얻어진다.
(HCDS→C3H6→NH3→O2)×n ⇒ SiOCN
(HCDS→TEA→O2)×n ⇒ SiOCN
(TCDMDS→NH3→O2)×n ⇒ SiOCN
각 처리에 사용되는 레시피는, 처리 내용에 따라 개별로 준비하여, 전기 통신 회선이나 외부 기억 장치(123)를 통해서 기억 장치(121c) 내에 저장해 두는 것이 바람직하다. 그리고, 각 처리를 개시할 때, CPU(121a)가, 기억 장치(121c) 내에 저장된 복수의 레시피 중에서, 처리 내용에 따라 적정한 레시피를 적절히 선택하는 것이 바람직하다. 이에 의해, 1대의 기판 처리 장치로 다양한 막종, 조성비, 막질, 막 두께의 막을, 재현성 좋게 형성할 수 있게 된다. 또한, 오퍼레이터의 부담을 저감할 수 있어, 조작 미스를 회피하면서, 각 처리를 신속하게 개시할 수 있게 된다.
상술한 레시피는, 새롭게 작성하는 경우에 한하지 않고, 예를 들어 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 변경함으로써 준비해도 된다. 레시피를 변경하는 경우에는, 변경 후의 레시피를, 전기 통신 회선이나 당해 레시피를 기록한 기록 매체를 통해서 기판 처리 장치에 인스톨해도 된다. 또한, 기존의 기판 처리 장치가 구비하는 입출력 장치(122)를 조작하여, 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 직접 변경해도 된다.
상술한 양태에서는, 한번에 복수매의 기판을 처리하는 뱃치식 기판 처리 장치를 사용해서 막을 형성하는 예에 대해서 설명하였다. 본 개시는 상술한 양태에 한정되지 않고, 예를 들어 한번에 1매 또는 수매의 기판을 처리하는 매엽식 기판 처리 장치를 사용해서 막을 형성하는 경우에도 적합하게 적용할 수 있다. 또한, 상술한 양태에서는, 핫월형의 처리로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 예에 대해서 설명하였다. 본 개시는 상술한 양태에 한정되지 않고, 콜드월형의 처리로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 경우에도 적합하게 적용할 수 있다.
이러한 기판 처리 장치를 사용하는 경우에도, 상술한 양태와 마찬가지의 처리 수순, 처리 조건에서 각 처리를 행할 수 있어, 상술한 양태와 마찬가지의 효과가 얻어진다.
또한, 상술한 양태는 적절히 조합해서 사용할 수 있다. 이때의 처리 수순, 처리 조건은, 예를 들어 상술한 양태의 처리 수순, 처리 조건과 마찬가지로 할 수 있다.
[실시예]
샘플 1 내지 5로서, 상술한 기판 처리 장치를 사용하고, 도 6에 도시하는 가스 공급 시퀀스에 의해, 표면에 W막이 노출되어 있는 웨이퍼 상에 SiOCN막을 형성하였다. 웨이퍼 차지, 보트 로드를 실시하기 전에, 샘플 1 내지 5의 웨이퍼에서의 초기 상태의 W막의 두께 방향의 조성을 XPS에 의해 각각 측정한 결과, W막 중, 산화되지 않은 부분인 W층의 두께와, 산화되어 있는 부분인 WO층의 두께의 비율(％)은 70:30이었다.
샘플 1을 제작할 때는, 제1 온도 하에서의 보트 로드, 램프 업+H2 프리플로를 이 순으로 실시하고, 그 후, 제1 성막을 행하지 않고 제2 성막을 행함으로써, W막 상에 SiN막을 형성하지 않고, SiOCN막을 직접 형성하였다. 샘플 2 내지 5를 제작할 때는, 제1 온도 하에서의 보트 로드, 램프 업+H2 프리플로를 이 순으로 실시하고, 그 후, 제1 성막, 제2 성막을 이 순으로 실시함으로써, W막 상에 SiN막, SiOCN막을 이 순으로 형성하였다. 즉, 샘플 2 내지 5는, 도 4에 도시하는 기판 처리 시퀀스에 의해 제작하였다. 각 샘플을 제작할 때의 각 스텝에서의 처리 조건은, 상술한 양태에 기재한 처리 조건 범위 내의 소정의 조건으로 하였다. 또한, 제2 성막을 행할 때의 처리 조건은, 각 샘플에서 공통의 조건으로 하였다. 각 샘플에서의 SiN막, 및 SiOCN막의 두께는, 각각 도 8에 도시하는 두께로 하였다.
샘플 1 내지 5를 제작한 후, 샘플 1 내지 5에서의 W막의 조성을 XPS에 의해 각각 측정하였다. 그 결과를 도 8에 도시하였다. 도 8에 도시하는 바와 같이, SiOCN막을 형성하기 전에 SiN막을 형성한 샘플 2 내지 5에서는, W막 중에 WO층의 존재는 확인되지 않았다. 이것은, 램프 업+H2 프리플로에 의해, 초기 상태에서 W막의 표면에 형성되어 있던 WO막이 제거되고, SiN막에 의해, SiOCN막을 형성할 때의 W막의 재산화를 회피할 수 있었던 것이 원인이라고 생각된다. 이에 반해, SiOCN막을 형성하기 전에 SiN막을 형성하지 않은 샘플 1에서는, W막 중에 WO층의 존재가 확인되었다. 이것은, 램프 업+H2 프리플로에 의해, 초기 상태에서 W막의 표면에 형성되어 있던 WO막이 제거되기는 하였지만, SiOCN막을 형성할 때 W막의 일부가 재산화되어버린 것이 원인이라고 생각된다.
200 웨이퍼(기판)
201 처리실

Claims (21)

  1. (a) 표면에 도전성의 금속 원소 함유막이 노출된 기판을, 제1 온도 하에서 처리실 내에 반입하는 공정과,
    (b) 상기 처리실 내에서, 상기 기판을 상기 제1 온도보다도 높은 제2 온도까지 승온시키면서, 상기 기판에 대하여 환원 가스를 공급하는 공정과,
    (c) 상기 처리실 내에서, 상기 제2 온도 하에서, 상기 기판에 대하여 산화 가스 비함유의 제1 처리 가스를 공급함으로써, 상기 금속 원소 함유막 상에 실리콘과, 질소 및 탄소 중 적어도 어느 것을 포함하고 산소 비함유의 제1막을 형성하는 공정과,
    (d) 상기 처리실 내에서, 상기 제1 온도보다도 높은 제3 온도 하에서, 상기 기판에 대하여 산화 가스를 포함하는 제2 처리 가스를 공급함으로써, 상기 제1막 상에, 실리콘, 산소, 탄소 및 질소를 포함하는 제2막을 상기 제1막보다도 두껍게 형성하는 공정
    을 갖는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 제1 온도를 실온 이상 200℃ 이하로 하는, 반도체 장치의 제조 방법.
  3. 제1항에 있어서, 상기 제1 온도를 실온 이상 150℃ 이하로 하는, 반도체 장치의 제조 방법.
  4. 제1항에 있어서, 상기 환원 가스로서, 수소 가스 및 중수소 가스 중 적어도 어느 것을 사용하는, 반도체 장치의 제조 방법.
  5. 제1항에 있어서, (b)에서는, 상기 환원 가스 분위기 하에서의 상기 승온에 의해 상기 금속 원소 함유막의 표면에 형성된 자연 산화막을 제거하는, 반도체 장치의 제조 방법.
  6. 제5항에 있어서, (b)에서는, 자연 산화막을 제거한 후의 상기 금속 원소 함유막의 표면의 산화를 방지하는, 반도체 장치의 제조 방법.
  7. 제6항에 있어서, 상기 제2 온도를 500℃ 이상 800℃ 이하로 하는, 반도체 장치의 제조 방법.
  8. 제6항에 있어서, 상기 제2 온도를 600℃ 이상 700℃ 이하로 하는, 반도체 장치의 제조 방법.
  9. 제1항에 있어서, 상기 제1막은, 실리콘 질화막, 실리콘 탄화막 및 실리콘 탄질화막 중 적어도 어느 것을 포함하는, 반도체 장치의 제조 방법.
  10. 제1항에 있어서, 상기 제1막의 두께를 0.16nm 이상 1nm 이하로 하는, 반도체 장치의 제조 방법.
  11. 제1항에 있어서, 상기 제1막의 두께를 0.16nm 이상 0.48nm 이하로 하는, 반도체 장치의 제조 방법.
  12. 제1항에 있어서, 상기 제1막의 두께를 0.16nm 이상 0.32nm 이하로 하는, 반도체 장치의 제조 방법.
  13. 제1항에 있어서, 상기 제1 처리 가스는, 실리콘원이 되는 가스 또는 실리콘원 및 탄소원이 되는 가스와, 질소원 및 탄소원 중 적어도 어느 것이 되는 가스를 포함하고, (c)에서는, 각각의 가스를 공급하는 사이클을 1회 이상 3회 이하 행하는, 반도체 장치의 제조 방법.
  14. 제1항에 있어서, 상기 제1 처리 가스는, 실리콘원이 되는 가스 또는 실리콘원 및 탄소원이 되는 가스와, 질소원 및 탄소원 중 적어도 어느 것이 되는 가스를 포함하고, (c)에서는, 각각의 가스를 상기 기판에 대하여 간헐적으로 공급하고,
    상기 제2 처리 가스는, 실리콘원이 되는 가스 또는 실리콘원 및 탄소원이 되는 가스와, 질소원 및 탄소원 중 적어도 어느 것이 되는 가스와, 산소원이 되는 가스를 포함하고, (d)에서는, 각각의 가스를 상기 기판에 대하여 간헐이면서 또한 비동시에 공급하는, 반도체 장치의 제조 방법.
  15. 제1항에 있어서, (d)에서는, (c)에서 형성한 상기 제1막을, (d)를 행하기 전의 상기 제1막보다도 유전율이 낮은 막으로 개질시키는, 반도체 장치의 제조 방법.
  16. 제1항에 있어서, (c)에서는, 상기 제1막으로서 실리콘 탄질화막을 형성하고,
    (d)에서는, 상기 제2막으로서 실리콘 산탄질화막을 형성함과 함께, 상기 제1막을 실리콘 탄질화막으로부터 실리콘 산탄질화막으로 개질시키는, 반도체 장치의 제조 방법.
  17. 제16항에 있어서, 상기 제1 처리 가스는, 실리콘원이 되는 가스와, 탄소원이 되는 가스와, 질소원이 되는 가스를 포함하고, (c)에서는, 각각의 가스를 상기 기판에 대하여 간헐적으로 공급하고,
    상기 제2 처리 가스는, 상기 실리콘원이 되는 가스와, 상기 탄소원이 되는 가스와, 상기 질소원이 되는 가스와, 산소원이 되는 가스를 포함하고, (d)에서는, 각각의 가스를 상기 기판에 대하여 간헐적이면서 또한 비동시에 공급하는, 반도체 장치의 제조 방법.
  18. 제1항에 있어서, 상기 제2 온도와 상기 제3 온도를 동일 온도로 하는, 반도체 장치의 제조 방법.
  19. (a) 표면에 도전성의 금속 원소 함유막이 노출된 기판을, 제1 온도 하에서 처리실 내에 반입하는 공정과,
    (b) 상기 처리실 내에서, 상기 기판을 상기 제1 온도보다도 높은 제2 온도까지 승온시키면서, 상기 기판에 대하여 환원 가스를 공급하는 공정과,
    (c) 상기 처리실 내에서, 상기 제2 온도 하에서, 상기 기판에 대하여 산화 가스 비함유의 제1 처리 가스를 공급함으로써, 상기 금속 원소 함유막 상에 실리콘과, 질소 및 탄소 중 적어도 어느 것을 포함하고 산소 비함유의 제1막을 형성하는 공정과,
    (d) 상기 처리실 내에서, 상기 제1 온도보다도 높은 제3 온도 하에서, 상기 기판에 대하여 산화 가스를 포함하는 제2 처리 가스를 공급함으로써, 상기 제1막 상에, 실리콘, 산소, 탄소 및 질소를 포함하는 제2막을 상기 제1막보다도 두껍게 형성하는 공정
    을 갖는 기판 처리 방법.
  20. 기판이 처리되는 처리실과,
    상기 처리실 내의 기판을 가열하는 히터와,
    상기 처리실 내의 상기 기판에 대하여 환원 가스를 공급하는 환원 가스 공급계와,
    상기 처리실 내의 상기 기판에 대하여 산화 가스 비함유의 제1 처리 가스를 공급하는 제1 처리 가스 공급계와,
    상기 처리실 내의 상기 기판에 대하여 산화 가스를 포함하는 제2 처리 가스를 공급하는 제2 처리 가스 공급계와,
    상기 기판을 상기 처리실 내에 반송하는 반송계와,
    (a) 표면에 도전성의 금속 원소 함유막이 노출된 기판을, 제1 온도 하에서 상기 처리실 내에 반입하는 처리와, (b) 상기 처리실 내에서, 상기 기판을 상기 제1 온도보다도 높은 제2 온도까지 승온시키면서, 상기 기판에 대하여 상기 환원 가스를 공급하는 처리와, (c) 상기 처리실 내에서, 상기 제2 온도 하에서, 상기 기판에 대하여 상기 제1 처리 가스를 공급함으로써, 상기 금속 원소 함유막 상에 실리콘과, 질소 및 탄소 중 적어도 어느 것을 포함하고 산소 비함유의 제1막을 형성하는 처리와, (d) 상기 처리실 내에서, 상기 제1 온도보다도 높은 제3 온도 하에서, 상기 기판에 대하여 상기 제2 처리 가스를 공급함으로써, 상기 제1막 상에, 실리콘, 산소, 탄소 및 질소를 포함하는 제2막을 상기 제1막보다도 두껍게 형성하는 처리를 행하게 하도록, 상기 히터, 상기 환원 가스 공급계, 상기 제1 처리 가스 공급계, 상기 제2 처리 가스 공급계 및 상기 반송계를 제어하는 것이 가능하게 구성되는 제어부
    를 갖는 기판 처리 장치.
  21. (a) 표면에 도전성의 금속 원소 함유막이 노출된 기판을, 제1 온도 하에서 기판 처리 장치의 처리실 내에 반입하는 수순과,
    (b) 상기 처리실 내에서, 상기 기판을 상기 제1 온도보다도 높은 제2 온도까지 승온시키면서, 상기 기판에 대하여 환원 가스를 공급하는 수순과,
    (c) 상기 처리실 내에서, 상기 제2 온도 하에서, 상기 기판에 대하여 산화 가스 비함유의 제1 처리 가스를 공급함으로써, 상기 금속 원소 함유막 상에 실리콘과, 질소 및 탄소 중 적어도 어느 것을 포함하고 산소 비함유의 제1막을 형성하는 수순과,
    (d) 상기 처리실 내에서, 상기 제1 온도보다도 높은 제3 온도 하에서, 상기 기판에 대하여 산화 가스를 포함하는 제2 처리 가스를 공급함으로써, 상기 제1막 상에, 실리콘, 산소, 탄소 및 질소를 포함하는 제2막을 상기 제1막보다도 두껍게 형성하는 수순
    을 컴퓨터에 의해 상기 기판 처리 장치에 실행시키는, 컴퓨터 판독가능 기록 매체에 기록된 프로그램.
KR1020217028333A 2019-03-05 2019-03-05 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램 KR102652234B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/008550 WO2020178973A1 (ja) 2019-03-05 2019-03-05 半導体装置の製造方法、基板処理装置、およびプログラム

Publications (2)

Publication Number Publication Date
KR20210124375A KR20210124375A (ko) 2021-10-14
KR102652234B1 true KR102652234B1 (ko) 2024-04-01

Family

ID=72338435

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217028333A KR102652234B1 (ko) 2019-03-05 2019-03-05 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램

Country Status (6)

Country Link
US (2) US11823886B2 (ko)
JP (1) JP7149407B2 (ko)
KR (1) KR102652234B1 (ko)
CN (1) CN113243042B (ko)
SG (1) SG11202109666TA (ko)
WO (1) WO2020178973A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6946374B2 (ja) 2019-06-20 2021-10-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP2022067559A (ja) * 2020-10-20 2022-05-06 東京エレクトロン株式会社 成膜方法及び成膜装置
JP2023142285A (ja) * 2022-03-24 2023-10-05 株式会社ニューフレアテクノロジー 成膜方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017158848A1 (ja) 2016-03-18 2017-09-21 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、および記録媒体

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271084B1 (en) * 2001-01-16 2001-08-07 Taiwan Semiconductor Manufacturing Company Method of fabricating a metal-insulator-metal (MIM), capacitor structure using a damascene process
JP2004153066A (ja) * 2002-10-31 2004-05-27 Fujitsu Ltd 半導体装置の製造方法
JP2009520374A (ja) * 2005-12-20 2009-05-21 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 縦型相変化メモリセルおよびその製造方法
KR100938528B1 (ko) * 2006-01-17 2010-01-25 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법
US7910907B2 (en) * 2006-03-15 2011-03-22 Macronix International Co., Ltd. Manufacturing method for pipe-shaped electrode phase change memory
US20070232015A1 (en) * 2006-04-04 2007-10-04 Jun Liu Contact for memory cell
JP4267013B2 (ja) * 2006-09-12 2009-05-27 エルピーダメモリ株式会社 半導体装置の製造方法
KR100873890B1 (ko) * 2006-11-17 2008-12-15 삼성전자주식회사 상변화 메모리 유닛, 이의 제조 방법 및 이를 포함하는상변화 메모리 장치 및 그 제조 방법
TWI324823B (en) * 2007-02-16 2010-05-11 Ind Tech Res Inst Memory device and fabrications thereof
KR100883412B1 (ko) * 2007-05-09 2009-02-11 삼성전자주식회사 자기 정렬된 전극을 갖는 상전이 메모리소자의 제조방법,관련된 소자 및 전자시스템
JP5247619B2 (ja) * 2009-07-28 2013-07-24 キヤノンアネルバ株式会社 誘電体膜、誘電体膜を用いた半導体装置の製造方法及び半導体製造装置
TWI449170B (zh) * 2009-12-29 2014-08-11 Ind Tech Res Inst 相變化記憶體裝置及其製造方法
JP5654862B2 (ja) 2010-04-12 2015-01-14 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP2012084847A (ja) * 2010-09-17 2012-04-26 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
US8227785B2 (en) * 2010-11-11 2012-07-24 Micron Technology, Inc. Chalcogenide containing semiconductors with chalcogenide gradient
KR101817158B1 (ko) * 2011-06-02 2018-01-11 삼성전자 주식회사 적층형 캐패시터를 포함하는 상변화 메모리 장치
JP6039996B2 (ja) 2011-12-09 2016-12-07 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6030378B2 (ja) 2012-08-14 2016-11-24 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6022274B2 (ja) 2012-09-18 2016-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US9627611B2 (en) * 2012-11-21 2017-04-18 Micron Technology, Inc. Methods for forming narrow vertical pillars and integrated circuit devices having the same
JP6024484B2 (ja) * 2013-01-29 2016-11-16 東京エレクトロン株式会社 成膜方法及び成膜装置
JP6199570B2 (ja) * 2013-02-07 2017-09-20 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
US11549181B2 (en) * 2013-11-22 2023-01-10 Applied Materials, Inc. Methods for atomic layer deposition of SiCO(N) using halogenated silylamides
JP6342670B2 (ja) * 2014-02-17 2018-06-13 株式会社日立国際電気 クリーニング方法、半導体装置の製造方法、基板処理装置及びプログラム
US9548266B2 (en) * 2014-08-27 2017-01-17 Nxp Usa, Inc. Semiconductor package with embedded capacitor and methods of manufacturing same
US10727122B2 (en) * 2014-12-08 2020-07-28 International Business Machines Corporation Self-aligned via interconnect structures
JP5957128B2 (ja) * 2015-07-29 2016-07-27 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
US20170062714A1 (en) * 2015-08-31 2017-03-02 Intel Corporation Thermally regulated electronic devices, systems, and associated methods
US9659998B1 (en) * 2016-06-07 2017-05-23 Macronix International Co., Ltd. Memory having an interlayer insulating structure with different thermal resistance
US9824884B1 (en) * 2016-10-06 2017-11-21 Lam Research Corporation Method for depositing metals free ald silicon nitride films using halide-based precursors
US9899372B1 (en) * 2016-10-31 2018-02-20 International Business Machines Corporation Forming on-chip metal-insulator-semiconductor capacitor
US11177127B2 (en) * 2017-05-24 2021-11-16 Versum Materials Us, Llc Functionalized cyclosilazanes as precursors for high growth rate silicon-containing films
JP6840051B2 (ja) * 2017-08-02 2021-03-10 東京エレクトロン株式会社 タングステン膜上へシリコン酸化膜を形成する方法および装置
US11049714B2 (en) * 2017-09-19 2021-06-29 Versum Materials Us, Llc Silyl substituted organoamines as precursors for high growth rate silicon-containing films
US10381411B2 (en) * 2017-12-15 2019-08-13 Sandisk Technologies Llc Three-dimensional memory device containing conformal wrap around phase change material and method of manufacturing the same
US20220044929A1 (en) * 2018-05-22 2022-02-10 Versum Patents Us, Llc Functionalized cyclosilazanes as precursors for high growth rate silicon-containing films
US10505111B1 (en) * 2018-07-20 2019-12-10 International Business Machines Corporation Confined phase change memory with double air gap
US10510951B1 (en) * 2018-10-24 2019-12-17 Taiwan Semicondutor Manufacturing Co., Ltd. Low temperature film for PCRAM sidewall protection
US11362277B2 (en) * 2018-11-14 2022-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Sidewall protection for PCRAM device
US10763432B2 (en) * 2018-12-13 2020-09-01 Intel Corporation Chalcogenide-based memory architecture
US10903273B2 (en) * 2019-01-04 2021-01-26 International Business Machines Corporation Phase change memory with gradual conductance change
US11145690B2 (en) * 2019-09-26 2021-10-12 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and manufacturing method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017158848A1 (ja) 2016-03-18 2017-09-21 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、および記録媒体

Also Published As

Publication number Publication date
SG11202109666TA (en) 2021-10-28
US11823886B2 (en) 2023-11-21
US20210398794A1 (en) 2021-12-23
JPWO2020178973A1 (ko) 2020-09-10
CN113243042A (zh) 2021-08-10
CN113243042B (zh) 2024-04-09
US20240014032A1 (en) 2024-01-11
WO2020178973A1 (ja) 2020-09-10
KR20210124375A (ko) 2021-10-14
JP7149407B2 (ja) 2022-10-06

Similar Documents

Publication Publication Date Title
KR102345397B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
KR102483295B1 (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
US11823886B2 (en) Method of manufacturing semiconductor device, method of processing substrate, substrate processing apparatus, and recording medium
KR102660213B1 (ko) 반도체 장치의 제조 방법, 프로그램, 기판 처리 장치 및 기판 처리 방법
KR102578026B1 (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP7138130B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置およびプログラム
JP7182572B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7461396B2 (ja) 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置
KR102581130B1 (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR20230136556A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치
KR20220107024A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
CN116114050A (zh) 半导体器件的制造方法、衬底处理装置及程序

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant