JP6840051B2 - タングステン膜上へシリコン酸化膜を形成する方法および装置 - Google Patents

タングステン膜上へシリコン酸化膜を形成する方法および装置 Download PDF

Info

Publication number
JP6840051B2
JP6840051B2 JP2017149959A JP2017149959A JP6840051B2 JP 6840051 B2 JP6840051 B2 JP 6840051B2 JP 2017149959 A JP2017149959 A JP 2017149959A JP 2017149959 A JP2017149959 A JP 2017149959A JP 6840051 B2 JP6840051 B2 JP 6840051B2
Authority
JP
Japan
Prior art keywords
gas
oxide film
film
silicon
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017149959A
Other languages
English (en)
Other versions
JP2019029582A (ja
Inventor
京碩 高
京碩 高
幸二 佐々木
幸二 佐々木
池内　俊之
俊之 池内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2017149959A priority Critical patent/JP6840051B2/ja
Priority to KR1020180087554A priority patent/KR102295441B1/ko
Priority to US16/048,493 priority patent/US10636649B2/en
Priority to CN201810869583.XA priority patent/CN109385616B/zh
Publication of JP2019029582A publication Critical patent/JP2019029582A/ja
Application granted granted Critical
Publication of JP6840051B2 publication Critical patent/JP6840051B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45502—Flow conditions in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明は、タングステン膜上へシリコン酸化膜を形成する方法および装置に関する。
例えば、３Ｄ−ＮＡＮＤ型不揮発性半導体装置の製造過程においては、シリコン酸化膜（ＳｉＯ２膜）とシリコン窒化膜（ＳｉＮ膜）を多層積層し、積層方向に垂直にスリットを形成した後、そのスリットを介してＳｉＮ膜をウエットエッチングにより除去し、ＳｉＮ膜を除去した後のスペースにゲート電極となるタングステン膜を埋め込み、次いで垂直のスリットの内側部分に、タングステン膜のスペーサ絶縁膜としてのＳｉＯ２膜（スペーサＳｉＯ２膜）を形成する工程が実施される（例えば特許文献１）。
スペーサＳｉＯ２膜を形成する工程は、例えばプラズマＡＬＤのような酸素活性種を用いたＡＬＤにより行われるが、タングステンの酸化とタングステンの揮発によって、電気特性が低下したり、生産性が低下したりすることを防止するために、第１工程として低温でのＡＬＤ工程を実施し、次いでウエットエッチング耐性を高めるために第２工程として高温でのＡＬＤ工程を実施する方法が行われている。
特開２０１６−１７１２８０号公報（図３１〜３５）
上記第１工程は低温であり、タングステン膜が直接酸化されたり、揮発したりすることは生じ難いものの、酸素ラジカルのような酸素活性種がタングステン膜に侵入し、その際に、タングステン膜表面の自然酸化膜（酸化タングステン）もタングステン膜中に侵入してタングステン膜の酸化が進行してしまう。
したがって、本発明は、タングステン膜上に酸素ラジカルのような酸素活性種を用いて酸化シリコン膜を形成する場合に、タングステン膜の酸化を抑制することを課題とする。
上記課題を解決するため、本発明の第１の観点は、タングステン膜上へシリコン酸化膜を形成する方法であって、表面に自然酸化膜が形成されたタングステン膜を有する被処理体を減圧下の処理容器内に配置された状態とする第１工程と、前記タングステン膜にシリコン含有ガスを吸着させてシリコンシード層を形成する第２工程と、次いで、前記被処理体をアニールして前記自然酸化膜と前記シリコンシード層との反応によりシリコン酸化膜を形成する第３工程と、次いで、シリコン含有ガスと酸素活性種を用いたＡＬＤによりＡＬＤシリコン酸化膜を形成する第４工程とを有する方法を提供する。
前記第２工程で用いる前記シリコン含有ガスは、アミノシランガス、またはジシランガスを含むものであってよい。こ場合に、前記第２工程で用いる前記シリコン含有ガスは、トリスジメチルアミノシランまたはジイソプロピルアミノシランを含むものであってよい。
前記第３工程は、不活性ガス雰囲気で、６００〜７００℃の範囲の温度で行うことができる。
前記第４工程は、前記シリコン含有ガスとして、塩素を含有するシラン系ガスおよびアミノシラン系ガスのいずれか、酸素活性種として、酸素ラジカルまたはオゾンガスを用いることができる。
前記第４工程は、２５〜３５０℃の低温成膜により第１のＡＬＤシリコン酸化膜を形成する第１ステップと、５００〜７５０℃の中高温成膜により第２のＡＬＤシリコン酸化膜を形成する第２ステップとを有するものであってよい。
前記第４工程は、前記第１ステップを２５〜３５℃の範囲の温度で、前記シリコン含有ガスとしてアミノシラン系ガスを用い、前記酸素活性種として酸素プラズマにより生成された酸素ラジカルを用いて行い、前記第２ステップを７００〜７５０℃の範囲の温度で、前記シリコン含有ガスとして塩素含有シラン系ガスを用い、前記酸素活性種として酸素ガスおよび水素ガスを用いた低圧ラジカル酸化におけるラジカルを用いて行うものであってよい。この場合に、前記第１ステップは、アミノシラン系ガスとしてジイソプロピルアミノシランガスを用いて行い、前記第２ステップは、塩素含有シラン系ガスとしてへキサクロロジシランガスを用いて行うことができる。
前記第４工程は、前記第１ステップを３００〜３５０℃の範囲の温度で、前記シリコン含有ガスとしてアミノシラン系ガスを用い、前記酸素活性種としてオゾンガスを用いて行い、前記第２ステップを５００〜５５０℃の範囲の温度で、前記シリコン含有ガスとしてアミノシラン系ガスを用い、前記酸素活性種としてオゾンガスを用いて行うものであってよい。この場合に、前記第１ステップは、アミノシラン系ガスとしてジイソプロピルアミノシランガスを用いて行い、前記第２ステップは、アミノシラン系ガスとしてトリスジメチルアミノシランガスを用いて行うことができる。
前記被処理体として、３Ｄ−ＮＡＮＤ型不揮発性半導体装置を形成する半導体ウエハを用いることができる。
本発明の第２の観点は、タングステン膜上へシリコン酸化膜を形成する装置であって、表面に自然酸化膜が形成されたタングステン膜を有する被処理体を収容する処理容器と、前記処理容器内に所定のガスを供給するガス供給部と、前記処理容器内を加熱する加熱機構と、前記処理容器内を排気して減圧状態とする排気機構と、前記ガス供給部、前記加熱機構、および前記排気機構を制御する制御部とを具備し、前記制御部は、前記被処理体が前記処理容器内に配置された状態で、前記処理容器内が所定の減圧下に保持され、前記処理容器内にシリコン含有ガスを供給して、前記タングステン膜にシリコン含有ガスを吸着させてシリコンシード層を形成し、次いで、前記被処理体をアニールすることにより、前記自然酸化膜と前記シリコンシード層とを反応させてシリコン酸化膜を形成し、次いで、シリコン含有ガスと酸素活性種を処理容器に交互に供給してＡＬＤによりＡＬＤシリコン酸化膜を形成するように、前記ガス供給部、前記加熱機構、および前記排気機構を制御する装置を提供する。
本発明の第３の観点は、コンピュータ上で動作し、タングステン膜上へシリコン酸化膜を形成する装置を制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、請求項１から請求項１１のいずれかの方法が行われるように、コンピュータに前記装置を制御させる記憶媒体を提供する。
本発明によれば、自然酸化膜が形成されたタングステン膜にシリコン含有ガスを吸着させてシリコンシード層を形成し、その後アニールして自然酸化膜とシリコンシード層との反応によりシリコン酸化膜を形成するので、その後のシリコン含有ガスと酸素活性種を用いたＡＬＤによりＡＬＤシリコン酸化膜を形成する際に、シリコン酸化膜が酸素活性種のバリアとなり、また、自然酸化膜が除去されているので、タングステン膜の酸化を効果的に抑制することができる。
３Ｄ−ＮＡＮＤ型不揮発性半導体装置を形成する被処理体であるウエハを示す図である。 本発明の一実施形態に係るタングステン膜上へのシリコン酸化膜の形成方法を示すフローチャートである。 本発明の一実施形態に係るタングステン膜上へのシリコン酸化膜の形成方法を示す工程断面図である。 本発明の一実施形態に係るタングステン膜上へのシリコン酸化膜の形成方法の各工程の状態を模式的に示す図である。 タングステン膜にＳｉ含有ガス吸着＋アニールを行う前後のＸＰＳスペクトルを示す図である。 ステップ４をＣａｓｅ１で行う場合のステップ２〜４の温度フローチャートを示す図である。 ステップ４をＣａｓｅ２で行う場合のステップ２〜４の温度フローチャートを示す図である。 従来の方法でタングステン膜上へシリコン酸化膜を形成した場合の状態を模式的に示す図である。 本発明に係るタングステン膜上へのシリコン酸化膜の形成方法を行うことができる処理装置の第１の例を示す縦断面図である。 本発明に係るタングステン膜上へのシリコン酸化膜の形成方法を行うことができる処理装置の第１の例を示す水平断面図である。 本発明に係るタングステン膜上へのシリコン酸化膜の形成方法を行うことができる処理装置の第２の例を示す縦断面図である。 本発明に係るタングステン膜上へのシリコン酸化膜の形成方法を行うことができる処理装置の第２の例を示す水平断面図である。
以下、添付図面を参照して本発明の実施形態について説明する。
＜本発明の実施形態が適用される構造の一例＞
まず、本発明の一実施形態に係るタングステン膜上へのシリコン酸化膜の形成方法が適用される構造の一例について説明する。図１は、本発明の一実施形態に係るタングステン膜上へのシリコン酸化膜の形成方法が適用される３Ｄ−ＮＡＮＤ型不揮発性半導体装置の製造過程におけるタングステン膜を形成した後の状態を示す断面図である。
図１は、３Ｄ−ＮＡＮＤ型不揮発性半導体装置を形成する被処理体である半導体ウエハ（以下単にウエハと記す）Ｗを示す図である。図１のウエハは、半導体基板１０上に絶縁膜であるＳｉＯ２膜１２および犠牲膜であるＳｉＮ膜（図示せず）の積層体を形成した後、積層方向に半導体基板１０まで貫通するメモリホールを形成し、次いでメモリホール内にメモリストリング２０を埋め込み、その後積層方向にスリット３０を介して、犠牲膜であるＳｉＮ膜をエッチング除去し、次いでＳｉＮ膜をエッチング除去したスペースにゲート電極となるタングステン膜１４を形成した構造を有する。
メモリストリング２０は、コア絶縁膜２１と、その外側に設けられたポリシリコンからなるチャネルボディ２２と、その外側に設けられたトンネル酸化膜２３と、その外側に設けられた電荷蓄積層２４と、その外側に設けられたブロッキングオキサイド（ＳｉＯ２膜）２５とを有する。なお、図１ではメモリストリング２０の一部のみ示している。
＜タングステン膜上へのシリコン酸化膜の形成方法＞
次に、本発明の実施形態に係るタングステン膜上へのシリコン酸化膜の形成方法について説明する。ここでは、図１の状態のウエハＷにおいて、スリット３０の内側部分にスペーサＳｉＯ２膜を形成する場合について説明する。
図２は、本発明の一実施形態に係るタングステン膜上へのシリコン酸化膜の形成方法を示すフローチャート、図３はその際の工程断面図である。また、図４は、各工程の状態を模式的に示す図である。
最初に、図１の構造を有するウエハＷを処理容器内に配置する（ステップ１）。処理容器内は減圧状態とされる。このとき、図４（ａ）に模式的に示すように、タングステン膜１４の表面には自然酸化膜である酸化タングステン（ＷＯｘ（典型的にはＷＯ３））膜１４ａが形成されている。
次に、シリコン含有ガスをタングステン膜１４の表面を含む全面に供給して、タングステン膜１４の表面にシリコン含有ガスを吸着させる（ステップ２）。これにより、図３（ａ）に示すように、タングステン膜１４の表面にＳｉシード層４１が形成される。このとき、図４（ｂ）に模式的に示すように、Ｓｉシード層４１は、自然酸化膜であるＷＯ３膜１４ａ上に形成される。
シード層を形成する際のシリコン含有ガスとしては、比較的低温で吸着するジシラン（Ｓｉ２Ｈ６）ガスまたはアミノシランガスが好適である。アミノシランとしては、ブチルアミノシラン（ＢＡＳ）、ビスターシャリブチルアミノシラン（ＢＴＢＡＳ）、ジメチルアミノシラン（ＤＭＡＳ）、ビスジメチルアミノシラン（ＢＤＭＡＳ）、トリスジメチルアミノシラン（ＴＤＭＡＳ）、ジエチルアミノシラン（ＤＥＡＳ）、ビスジエチルアミノシラン（ＢＤＥＡＳ）、ジプロピルアミノシラン（ＤＰＡＳ）、ジイソプロピルアミノシラン（ＤＩＰＡＳ）等を用いることができる。これらの中ではＴＤＭＡＳやＤＩＰＡＳ（商品名ＬＴＯ５２０）が好適である。
この工程を行う際の温度は２００〜３５０℃の範囲が好ましく、圧力は１〜１０Ｔｏｒｒ（１３３〜１３３３Ｐａ）の範囲が好ましい。また、このときのシリコン含有ガスの流量は、１００〜２０００ｓｃｃｍが好ましく、この工程の時間は、１〜３０ｍｉｎの範囲が好ましい。この条件により、膜厚０．１ｎｍ以下、好ましくはほぼ１原子層のＳｉシード層４１を形成する。
次に、アニール処理を行う（ステップ３）。これにより、図３（ｂ）に示すように、タングステン膜１４の上にＳｉＯ２膜４２が形成される。具体的には、図４（ｃ）に模式的に示すように、タングステン膜１４の表面のＷＯ３膜１４ａとＳｉシード層４１とが反応してバリア膜となるＳｉＯ２膜４２が形成され、ＷＯ３膜１４ａが還元されてタングステン膜１４の一部となる。これにより、ＷＯ３膜１４ａは全部または大部分が消失する。このときの反応は以下の（１）式に示すようなものとなる。
ＷＯ３＋Ｓｉ＋Ｈｅａｔ → Ｗ（還元）＋ＳｉＯ２ （１）
アニール処理は、Ｎ２ガスやＡｒガス等の不活性ガス雰囲気で、６００〜７００℃の温度範囲にて行うことが好ましい。このときの圧力は１〜１０Ｔｏｒｒ（１３３〜１３３３Ｐａ）の範囲が好ましい。また、この工程の時間は１０〜６０ｍｉｎの範囲が好ましい。
実際に、タングステン膜にＳｉ含有ガス吸着＋アニールを行う前後のＸＰＳによる分析を行った。図５はＸＰＳスペクトルを示す図である。図５（ａ）は、ＷＯ３とＷのピーク、図５（ｂ）はＳｉＯ２のピークを示す。Ｓｉ含有ガス吸着＋アニールを行う前（タングステン膜を成膜した状態）は、ＷＯ３のピークが存在しているが、Ｓｉ含有ガス吸着＋アニールを行うことにより、ＷＯ３のピークが消失し、新たにＳｉＯ２のピークが現れることが確認された。このことから、Ｓｉ含有ガス吸着＋アニールにより、実際に自然酸化膜であるＷＯ３膜が還元されてＳｉＯ２膜が形成されることが確認された。
次に、ＳｉＯ２膜４２の上に、Ｓｉ含有ガスおよび酸素活性種を用いたＡＬＤによりスペーサＳｉＯ２膜（ＡＬＤ−ＳｉＯ２膜）４３を成膜する（ステップ４）。このステップは、処理容器内へのＳｉ含有ガスの供給と、酸化剤としての酸素活性種の供給とを、処理容器内の不活性ガスによるパージを挟んで交互に繰り返すことにより行う。Ｓｉ含有ガスとしては、塩素を含有するシラン系ガス、例えばへキサクロロジシラン（ＨＣＤ）ガス、ジクロロシラン（ＤＣＳ）ガス、アミノシラン系ガス、例えばＤＩＰＡＳガス、ＴＤＭＡＳガス等を用いることができる。酸素活性種としては、酸素含有プラズマまたは低圧ラジカル酸化（ＬＰＲＯ）により生成された酸素ラジカルまたはオゾンガスを用いることができる。
このステップ４は、低温で成膜を行う第１ステップ（ステップ４−１）と、中高温で成膜を行う第２ステップ（ステップ４−２）の２段階で行う。すなわち、最初のステップ４−１では、２５〜３５０℃の低温成膜により、図３（ｃ）に示すように、バリア性の高い第１のＡＬＤ−ＳｉＯ２膜４３ａが形成され、次のステップ４−２では、５００〜７５０℃の中高温成膜により、図３（ｄ）に示すように、高品質でウエットエッチング耐性が高い第２のＡＬＤ−ＳｉＯ２膜４３ｂが形成される。ステップ４−１およびステップ４−２の状態を、図４（ｄ）、図４（ｅ）に模式的に示す。
ステップ４は、以下のＣａｓｅ１およびＣａｓｅ２の２種類の方法で行うことができる。Ｃａｓｅ１はプラズマを用いる方法、Ｃａｓｅ２はプラズマを用いない方法である。
１．Ｃａｓｅ１
（ａ）第１工程（ステップ４−１）
・プラズマＡＬＤ
・Ｓｉ含有ガス：アミノシラン（好ましくはＤＩＰＡＳ（商品名ＬＴＯ５２０））
・酸化剤：酸素含有プラズマ（好ましくはＯ２ガスプラズマ）
・温度：室温付近（２５〜３５℃）
・圧力：１〜１０Ｔｏｒｒ（１３３〜１３３３Ｐａ）
・Ｓｉ含有ガス供給時間：１〜１０ｍｉｎ
・酸化剤供給時間：１〜２０ｍｉｎ
・繰り返し数：５〜２０回
・膜厚：１〜１０ｎｍ
（ｂ）第２工程（ステップ４−２）
・低圧ラジカル酸化（ＬＰＲＯ）を用いたＡＬＤ
・Ｓｉ含有ガス：塩素含有Ｓｉ化合物ガス（好ましくはヘキサクロロジシラン（ＨＣＤ）ガス）
・酸化剤：Ｏ２ガス＋Ｈ２ガス（Ｏ２ガス流量／（Ｏ２ガス＋Ｈ２ガス流量）＝５０〜９０％）
・温度：７００〜７５０℃
・圧力：１〜１０Ｔｏｒｒ（１３３〜１３３３Ｐａ）
・Ｓｉ原料供給時間：１〜１０ｍｉｎ
・酸化剤供給時間：１〜１０ｍｉｎ
・繰り返し数：５〜１００回
・膜厚：１〜１００ｎｍ
２．Ｃａｓｅ２
（ａ）第１工程（ステップ４−１）
・熱ＡＬＤ
・Ｓｉ含有ガス：アミノシラン（好ましくはＤＩＰＡＳ（商品名ＬＴＯ５２０））
・酸化剤：Ｏ３ガス
・温度：３００〜３５０℃
・圧力：１〜１０Ｔｏｒｒ（１３３〜１３３３Ｐａ）
・Ｓｉ原料供給時間：１〜１０ｍｉｎ
・酸化剤供給時間：１〜２０ｍｉｎ
・繰り返し数：５〜２０回
・膜厚：１〜１０ｎｍ
（ｂ）第２工程（ステップ４−２）
・熱ＡＬＤ
・Ｓｉ含有ガス：アミノシランガス（好ましくはＴＤＭＡＳ）
・酸化剤：Ｏ３ガス
・温度：５００〜５５０℃
・圧力：１〜１０Ｔｏｒｒ（１３３〜１３３３Ｐａ）
・Ｓｉ原料供給時間：１〜１０ｍｉｎ
・酸化剤供給時間：１〜１０ｍｉｎ
・繰り返し数：５〜１００回
・膜厚：１〜５０ｎｍ
このように、ステップ４をＣａｓｅ１およびＣａｓｅ２のいずれかにより行うことにより、タングステン膜１４上にスペーサＳｉＯ２膜４３が形成される。
以上のステップ２〜４は温度変化があるが、Ｉｎ−Ｓｉｔｕで行うことが好ましい。ステップ４をＣａｓｅ１で行う場合およびＣａｓｅ２で行う場合のステップ２〜４の温度フローチャートを、それぞれ図６および図７に示す。
従来は、タングステン膜１４上に酸素活性種を用いたＡＬＤにより直接スペーサＳｉＯ２膜を成膜していたため、図４（ａ）の状態から図８に模式的に示すようになる。すなわち、第１工程である低温でのＡＬＤ工程で第１のＡＬＤ−ＳｉＯ２膜４３ａを形成する際に、酸素ラジカルＯ＊等の酸素活性種がタングステン膜１４に侵入するとともに、タングステン膜１４上に存在するＷＯ３膜１４ａもタングステン膜１４に侵入し、タングステン膜１４の酸化が進行する（図８（ａ））。そして、そのような状態で中高温でのＡＬＤ工程で第２のＡＬＤ−ＳｉＯ２膜４３ｂが形成されることとなる（図８（ｂ））。
これに対して、本実施形態によれば、タングステン膜１４の表面にＳｉシード層４１を形成した後にアニールすることにより、タングステン膜１４の表面の自然酸化膜であるＷＯ３膜１４ａの酸素とＳｉシード層４１とが反応してＳｉＯ２膜４２が形成されとともに、ＷＯ３膜１４ａが還元されてタングステン膜１４の一部となる。このため、その上に酸素プラズマやＯ３ガスのような酸素活性種を用いてスペーサＳｉＯ２膜４３を形成する際に、ＳｉＯ２膜４２が酸素プラズマ等の酸素活性種のバリアとなり、タングステン膜への酸素活性種の侵入を抑制することができ、たとえ酸素活性種が侵入したとしても自然酸化膜であるＷＯ３膜１４ａが除去されているためタングステン膜１４の酸化を極力抑制することができる。このため、タングステン膜の酸化による抵抗の上昇を抑制することができる。
また、揮発されやすいＷＯ３膜が除去されており、かつタングステン膜１４の上にＳｉＯ２膜４２が存在しているため、その後のスペーサＳｉＯ２膜４３を成膜する際にタングステンの揮発を抑制することができる。このため、生産性の低下を抑制することができる。
さらに、スペーサＳｉＯ２膜４３を成膜する際に、最初に低温成膜によりバリア性の高い第１のＡＬＤ−ＳｉＯ２膜４３ａを形成するため、これが酸素ラジカル等の酸素活性種の第２のバリアとなり、第１のバリアである薄いＳｉＯ２膜４２のバリア性を補助する機能を有し、酸素ラジカルＯ＊等の酸素活性種がタングステン膜１４中に侵入することを、より効果的に防止することができる。
また、ステップ４のスペーサＳｉＯ２膜４３の成膜の際にＣａｓｅ１を用いた場合は、使用する装置にプラズマ生成機構が必要となるため装置が複雑になるが、第２のＡＬＤ−ＳｉＯ２膜４３ｂを７００〜７５０℃の高温で成膜することができるので、高品質の膜となり、スペーサＳｉＯ２膜４３のウエットエッチング耐性を高くすることができる。
他方、ステップ４のスペーサＳｉＯ２膜４３の成膜の際にＣａｓｅ２を用いた場合は、第２のＡＬＤ−ＳｉＯ２膜４３ｂを成膜する際の温度が５００〜５５０℃とＣａｓｅ１のときよりも低くなるため、ウエットエッチング耐性はＣａｓｅ１よりもやや劣るが、プラズマを用いる必要がないので装置の構成が簡単であるという利点がある。
＜成膜装置＞
次に、上記実施形態に係るシリコン酸化膜の形成方法を実施するための処理装置について説明する。
［処理装置の第１の例］
まず、ステップ４を上記Ｃａｓｅ１により行うことができる処理装置の第１の例について説明する。図９は処理装置の第１の例を示す縦断面図、図１０はその水平断面図である。
本例の処理装置１００は、下端が開口された有天井の円筒体状の処理容器１０１を有している。この処理容器１０１の全体は、例えば石英により形成されており、この処理容器１０１内の天井部には、石英製の天井板１０２が設けられて封止されている。後述するように、処理容器１０１は加熱装置により加熱されるようになっており、ホットウォールタイプの成膜装置として構成される。また、この処理容器１０１の下端開口部には、例えばステンレススチールにより円筒体状に成形されたマニホールド１０３がＯリング等のシール部材１０４を介して連結されている。
上記マニホールド１０３は処理容器１０１の下端を支持しており、このマニホールド１０３の下方から、５０〜１５０枚のウエハＷが多段に載置された石英製のウエハボート１０５が、処理容器１０１内に挿入可能となっている。このウエハボート１０５は３本（図１０参照）の支柱１０６を有し、支柱１０６に形成された溝により多数枚のウエハＷが支持されるようになっている。
このウエハボート１０５は、石英製の保温筒１０７を介してテーブル１０８上に載置されており、このテーブル１０８は、マニホールド１０３の下端開口部を開閉する例えばステンレススチール製の蓋部１０９を貫通する回転軸１１０上に支持される。
そして、この回転軸１１０の貫通部には、例えば磁性流体シール１１１が設けられており、回転軸１１０を気密にシールしつつ回転可能に支持している。また、蓋部１０９の周辺部とマニホールド１０３の下端部との間には、例えばＯリングよりなるシール部材１１２が介設されており、これにより処理容器１０１内のシール性を保持している。
回転軸１１０は、例えばボートエレベータ等の昇降機構（図示せず）に支持されたアーム１１３の先端に取り付けられており、ウエハボート１０５および蓋部１０９等を一体的に昇降して処理容器１０１内に挿入されるようになっている。なお、上記テーブル１０８を上記蓋部１０９側へ固定して設け、ウエハボート１０５を回転させることなくウエハＷの処理を行うようにしてもよい。
処理装置１００は、各種ガスを供給するガス供給機構１２０を有している。ガス供給機構１２０は、ＤＩＰＡＳガスを供給するＤＩＰＡＳガス供給源１２１、ＨＣＤガスを供給するＨＣＤガス供給源１２２、Ｏ２ガスを供給するＯ２ガス供給源１２３、Ｈ２ガスを供給するＨ２ガス供給源１２４、不活性ガスであるＮ２ガスを供給するＮ２ガス供給源１２５を有している。
ＤＩＰＡＳガス供給源１２１には、配管１２６が接続され、配管１２６には、マニホールド１０３の側壁を貫通して処理容器１０１内に至る直線状をなす石英製のガスノズル１２７が接続されている。ＨＣＤガス供給源１２２には、配管１２８が接続され、配管１２８には、マニホールド１０３の側壁を貫通して上方向へ屈曲されて垂直に延びる石英製のガス分散ノズル１２９が接続されている。Ｏ２ガス供給源１２３には、配管１３０が接続され、配管１３０には、マニホールド１０３の側壁を貫通して上方向へ屈曲されて垂直に延びる石英製のガス分散ノズル１３１が接続されている。Ｈ２ガス供給源１２４には、配管１３２が接続され、配管１３２には、マニホールド１０３の側壁を貫通して上方向へ屈曲されて垂直に延びる石英製のガス分散ノズル１３３が接続されている。Ｎ２ガス供給源１２５には、配管１３４が接続され、配管１３４には、マニホールド１０３の側壁を貫通して処理容器１０１内に至る直線状をなす石英製のガスノズル１３５が接続されている。
配管１２６には、開閉バルブ１２６ａおよびその上流側にマスフローコントローラのような流量制御器１２６ｂが設けられている。また、配管１２８、１３０、１３２、１３４にも同様に、それぞれ開閉バルブ１２８ａ、１３０ａ、１３２ａ、１３４ａ、および流量制御器１２８ｂ、１３０ｂ、１３２ｂ、１３４ｂが設けられている。
また、配管１２６の開閉バルブ１２６ａの下流側部分から、分岐配管１３６が分岐しており、分岐配管１３６の他端は、配管１２８の開閉バルブ１２８ａの下流側に接続されている。配管１２６の分岐配管１３６の分岐部分よりも下流側には開閉バルブ１３７が形成され、分岐配管１３６には開閉バルブ１３８が設けられている。
これにより、ＤＩＰＡＳガス供給源１２１からは、Ｓｉ原料としてのＤＩＰＡＳガスを、開閉バルブ１２６ａ、１３７を開け、開閉バルブ１３８を閉じた状態で、配管１２６およびガスノズル１２７を介して処理容器１０１内に供給することができ、また、開閉バルブ１２６ａ、１３８を開け、開閉バルブ１２８ａ、１３７を閉じた状態で、配管１２６、分岐配管１３６、配管１２８、およびガス分散ノズル１２９を介して処理容器１０１内に供給することができる。
ガス分散ノズル１２９、１３１、および１３３の垂直部分には、ウエハボート１０５のウエハ支持範囲に対応する上下方向の長さに亘って、各ウエハＷに対応して複数のガス吐出孔１２９ａ、１３１ａ、および１３３ａ（１３３ａについては図１０にのみ図示）が所定の間隔で形成されている。これにより、各ガス吐出孔１２９ａ，１３１ａ、および１３３ａから水平方向に処理容器１０１に向けて略均一にガスを吐出することができる。
処理容器１０１の側壁の一部には、プラズマ生成機構１４０が形成されている。プラズマ生成機構１４０は、Ｏ２プラズマを生成して酸素ラジカルＯ＊を処理容器１０１内に供給するためのものである。
プラズマ生成機構１４０は、処理容器１０１の外壁に気密に溶接されたプラズマ区画壁１４２を備えている。プラズマ区画壁１４２は、例えば、石英により形成される。プラズマ区画壁１４２は断面凹状をなし、処理容器１０１の側壁に形成された開口１４１を覆う。開口１４１は、ウエハボート１０５に支持されている全てのウエハＷを上下方向にカバーできるように、上下方向に細長く形成される。プラズマ区画壁１４２により規定される内側空間、すなわち、プラズマ生成空間には、上述したＯ２ガスを吐出するための分散ノズル１３１が配置されている。なお、ガス分散ノズル１２９および１３３は、処理容器１０１の内側壁の開口１４１を挟む位置にそれぞれ設けられている。
また、プラズマ生成機構１４０は、プラズマ区画壁１４２の両側壁の外面に、上下方向に沿って互いに対向するようにして配置された細長い一対のプラズマ電極１４３と、一対のプラズマ電極１４３のそれぞれに給電ライン１４４を介して接続され、一対のプラズマ電極１４３に高周波電力を供給する高周波電源１４５とをさらに有している。高周波電源１４５は、一対のプラズマ電極１４３に対し、例えば、１３．５６ＭＨｚの高周波電圧を印加する。これにより、プラズマ区画壁１４２により規定されたプラズマ生成空間に、高周波電界が印加される。分散ノズル１３１のガス吐出孔１３１ａから吐出されたＯ２ガスは、高周波電界が印加されたプラズマ生成空間内においてプラズマ化（励起）され、このプラズマ中の主に酸素ラジカル（Ｏ＊）が開口１４１を介して処理容器１０１の内部へと供給される。
プラズマ区画壁１４２の外側には、これを覆うようにして絶縁保護カバー１４６が取り付けられている。絶縁保護カバー１４６の内側部分には、冷媒通路（図示せず）が設けられており、そこに冷媒を流すことによりプラズマ電極１４３が冷却される。
開口１４１に対向する処理容器１０１の側壁部分には、処理容器１０１内を真空排気するための排気口１４７が設けられている。この排気口１４７はウエハボート１０５に対応して上下に細長く形成されている。処理容器１０１の排気口１４７に対応する部分には、排気口１４７を覆うように断面Ｕ字状（図１０参照）に成形された排気口カバー部材１４８が取り付けられている。この排気口カバー部材１４８は、処理容器１０１の側壁に沿って上方に延びている。排気口カバー部材１４８の下部には、排気口１４７を介して処理容器１０１を排気するための排気管１４９が接続されている。排気管１４９には、処理容器１０１内の圧力を制御する圧力制御バルブ１５０および真空ポンプ等を含む排気装置１５１が接続されており、排気装置１５１により排気管１４９を介して処理容器１０１内が排気される。
この処理容器１０１の外側には、処理容器１０１の外周を囲むように筒体上の加熱機構（ヒーター）１５２が設けられている。この加熱機構１５２に給電されることより処理容器１０１およびその内部のウエハＷが所定温度に加熱される。
処理装置１００は制御部１６０を有している。制御部１６０は、処理装置１００の各構成部、例えばバルブ類、流量制御器であるマスフローコントローラ、昇降機構等の駆動機構、加熱機構１５２等を制御する。制御部１６０は、ＣＰＵを有する主制御部と、入力装置、出力装置、表示装置、および記憶装置を有している。記憶装置には、処理装置１００で実行される処理を制御するためのプログラム、すなわち処理レシピが格納された記憶媒体がセットされ、主制御部は、記憶媒体に記憶されている所定の処理レシピを呼び出し、その処理レシピに基づいて処理装置１００に所定の処理を行わせるように制御する。
次に、上記第１の例の処理装置を用いた、シリコン酸化膜の成膜方法について説明する。
成膜に際しては、制御部１６０において記憶媒体に記憶された処理レシピに基づいて以下のように行われる。
最初に、大気雰囲気において、図１に示す構造を有するウエハＷを複数枚、例えば５０〜１５０枚ウエハボート１０５に搭載し、そのウエハボート１０５を処理装置１００内の処理容器１０１内に下方から挿入することにより、複数のウエハＷを処理容器１０１内に収容する。そして、蓋部１０９でマニホールド１０３の下端開口部を閉じることにより処理容器１０１内の空間を密閉空間とする。
そして、処理容器１０１内を排気装置１５１により排気しつつ、Ｎ２ガス供給源１２５から処理容器１０１内に不活性ガスであるＮ２ガスを供給し、所定の減圧状態のＮ２ガス雰囲気として、加熱機構１５２によりウエハＷの温度を２００〜３５０℃の範囲の所定の温度に昇温する。
ウエハＷの温度が所定の温度に達した時点で、ＤＩＰＡＳガス供給源１２１から配管１２６およびガスノズル１２７を介して処理容器１０１内にＤＩＰＡＳガスを供給し、ウエハＷの表面（タングステン膜の表面）にＤＩＰＡＳガスを吸着させ、Ｓｉシード層を形成する。
次に、ＤＩＰＡＳガスの供給を停止し、Ｎ２ガス供給源１２５から処理容器１０１内にＮ２ガスを供給し、ＤＩＰＡＳガスをパージするとともに処理容器内をＮ２ガス雰囲気としつつ、加熱機構１５２によりウエハＷの温度を６００〜７００℃に加熱し、Ｓｉシード層とタングステン膜表面に存在する自然酸化膜（ＷＯ３膜）とを反応させ、ＷＯ３膜を還元するとともに表面にバリア層となるＳｉＯ２膜を形成する。
次に、Ｎ２ガスの供給を継続したまま、ウエハＷの温度を常温（室温）まで低下させ、ＤＩＰＡＳガス供給源１２１から配管１２６、分岐配管１３６、配管１２８、およびガス分散ノズル１２９を介してＤＩＰＡＳガスを処理容器１０１内にウエハＷの表面に沿って供給してウエハＷの表面に吸着させ、次いで、ＤＩＰＡＳガスの供給を停止してＮ２ガスにより処理容器１０１内をパージした後、高周波電源１４５からプラズマ電極に高周波電力を供給してプラズマ生成空間にプラズマを形成するとともに、Ｏ２ガス供給源１２３から配管１３０およびガス分散ノズル１３１を介して、プラズマ中の主に酸素ラジカル（Ｏ＊）をウエハに沿って供給してウエハＷに吸着したＳｉを酸化させ、次いで、高周波電力およびＯ２ガスの供給を停止してＮ２ガスにより処理容器１０１内をパージする、といった動作を所定回数繰り返して、低温成膜によるバリア性の高い第１のＡＬＤ−ＳｉＯ２膜を形成する。
次に、処理容器１０１内にＮ２ガスを供給したままの状態で、加熱機構１５２によりウエハ温度を７００〜７５０℃の範囲の所定温度まで上昇させ、ＨＣＤガス供給源１２２から配管１２８、分散ノズル１２９を介してＨＣＤガスを処理容器１０１内にウエハＷの表面に沿って供給してウエハＷの表面に吸着させ、次いでＨＣＤガスの供給を停止してＮ２ガスにより処理容器１０１内をパージした後、Ｏ２ガス供給源１２３およびＨ２ガス供給源１２４から、それぞれ配管１３０、ガス分散ノズル１３１、および配管１３２、ガス分散ノズル１３３を介してＯ２ガスおよびＨ２ガスを処理容器内に供給して吸着したＳｉを低圧ラジカル酸化（ＬＰＲＯ）させ、次いでＯ２ガスおよびＨ２ガスを停止してＮ２ガスにより処理容器１０１内をパージするといった動作を所定回数繰り返して、高温成膜によるエッチング耐性の高い第２のＡＬＤ−ＳｉＯ２膜を形成する。
以上の処理が終了後、処理容器１０１内をＮ２ガスによりパージし、次いで、処理容器１０１内を大気圧に戻して、ウエハボート１０５を下方へ搬出する。
本例の処理装置によれば、上記ステップ１〜４までをｉｎ−ｓｉｔｕで行うことができるので、生産性を高くすることができる。また、第２のＡＬＤ−ＳｉＯ２膜の成膜温度が７００〜７５０℃と高いので、高品質でウエットエッチング耐性の高いＡＬＤ−ＳｉＯ２膜を形成することができる。
［処理装置の第２の例］
次に、ステップ４を上記Ｃａｓｅ２により行うことができる処理装置の第２の例について説明する。図１１は処理装置の第２の例を示す縦断面図、図１２はその水平断面図である。
本例の処理装置１００′は、プラズマ生成機構を有さない点、およびＤＩＰＡＳガスおよびＮ２ガス以外のガスが異なるガス供給機構１２０′を有する点以外は、第１の例の処理装置１００と同様に構成されているので、処理装置１００と同じものには同じ符号を付して説明を省略する。
ガス供給機構１２０′は、ガス供給機構１２０と同様、ＤＩＰＡＳガス供給源１２１およびＮ２ガス供給源１２５を有している他、これらに加えて、ＴＤＭＡＳガス供給源１７１およびＯ３ガス供給源１７２を有している。
ＤＩＰＡＳガス供給源１２１には、第１の例と同様、配管１２６が接続され、配管１２６には、マニホールド１０３の側壁を貫通して処理容器１０１内に至る直線状をなす石英製のガスノズル１２７が接続されている。Ｎ２ガス供給源１２５にも、第１の例と同様、配管１３４が接続され、配管１３４には、マニホールド１０３の側壁を貫通して処理容器１０１内に至る直線状をなす石英製のガスノズル１３５が接続されている。ＴＤＭＡＳガス供給源１７１には、配管１７３が接続され、配管１７３には、マニホールド１０３の側壁を貫通して上方向へ屈曲されて垂直に延びる石英製のガス分散ノズル１７４が接続されている。Ｏ３ガス供給源１７２には、配管１７５が接続され、配管１７５には、マニホールド１０３の側壁を貫通して上方向へ屈曲されて垂直に延びる石英製のガス分散ノズル１７６が接続されている。
第１の例と同様、配管１２６には、開閉バルブ１２６ａおよびその上流側にマスフローコントローラのような流量制御器１２６ｂが設けられており、配管１３４にも開閉バルブ１３４ａ、および流量制御器１３４ｂが設けられている。また、配管１７３および１７５には、それぞれ開閉バルブ１７３ａ、１７５ａ、および流量制御器１７３ｂ、１７５ｂが設けられている。
また、配管１２６の開閉バルブ１２６ａの下流側部分から、分岐配管１３６が分岐しており、分岐配管１３６の他端は、配管１７３の開閉バルブ１７３ａの下流側に接続されている。配管１２６の分岐配管１３６の分岐部分よりも下流側には開閉バルブ１３７が形成され、分岐配管１３６には開閉バルブ１３８が設けられている。
これにより、ＤＩＰＡＳガス供給源１２１からは、Ｓｉ原料としてのＤＩＰＡＳガスを、開閉バルブ１２６ａ、１３７を開け、開閉バルブ１３８を閉じた状態で、配管１２６およびガスノズル１２７を介して処理容器１０１内に供給することができ、また、開閉バルブ１２６ａ、１３８を開け、開閉バルブ１７３ａ、１３７を閉じた状態で、配管１２６、分岐配管１３６、配管１７３、およびガス分散ノズル１７４を介して処理容器１０１内に供給することができる。
ガス分散ノズル１７４および１７６の垂直部分には、ウエハボート１０５のウエハ支持範囲に対応する上下方向の長さに亘って、各ウエハＷに対応して複数のガス吐出孔１７４ａおよび１７６ａが所定の間隔で形成されている。これにより、各ガス吐出孔１７４ａおよび１７６ａから水平方向に処理容器１０１に向けて略均一にガスを吐出することができる。
次に、上記第２の例の処理装置を用いた、シリコン酸化膜の成膜方法について説明する。
成膜に際しては、制御部１６０において記憶媒体に記憶された処理レシピに基づいて以下のように行われる。
最初に、大気雰囲気において、図１に示す構造を有するウエハＷを複数枚、例えば５０〜１５０枚ウエハボート１０５に搭載し、そのウエハボート１０５を処理装置１００′内の処理容器１０１内に下方から挿入することにより、複数のウエハＷを処理容器１０１内に収容する。そして、蓋部１０９でマニホールド１０３の下端開口部を閉じることにより処理容器１０１内の空間を密閉空間とする。
そして、処理容器１０１内を排気装置１５１により排気しつつ、Ｎ２ガス供給源１２５から処理容器１０１内に不活性ガスであるＮ２ガスを供給し、所定の減圧状態のＮ２ガス雰囲気として、加熱機構１５２によりウエハＷの温度を２００〜３５０℃の範囲の所定の温度に昇温する。
ウエハＷの温度が所定の温度に達した時点で、ＤＩＰＡＳガス供給源１２１から配管１２６およびガスノズル１２７を介して処理容器１０１内にＤＩＰＡＳガスを供給し、ウエハＷの表面（タングステン膜の表面）にＤＩＰＡＳガスを吸着させ、Ｓｉシード層を形成する。
次に、ＤＩＰＡＳガスの供給を停止し、Ｎ２ガス供給源１２５から処理容器１０１内にＮ２ガスを供給し、ＤＩＰＡＳガスをパージするとともに処理容器内をＮ２ガス雰囲気としつつ、加熱機構１５２によりウエハＷの温度を６００〜７００℃に加熱し、Ｓｉシード層とタングステン膜表面に存在する自然酸化膜（ＷＯ３膜）とを反応させ、ＷＯ３膜を還元するとともに表面にバリア層となるＳｉＯ２膜を形成する。
次に、Ｎ２ガスの供給を継続したまま、ウエハＷの温度を３００〜３５０℃の範囲の所定の温度まで低下させ、ＤＩＰＡＳガス供給源１２１から配管１２６、分岐配管１３６、配管１７３、およびガス分散ノズル１７４のガス吐出孔１７４ａを介してＤＩＰＡＳガスを処理容器１０１内にウエハＷの表面に沿って供給してウエハＷの表面に吸着させ、次いで、ＤＩＰＡＳガスの供給を停止してＮ２ガスにより処理容器１０１内をパージした後、Ｏ３ガス供給源１７２から配管１７５およびガス分散ノズル１７６を介してＯ３ガスをウエハに沿って供給してウエハＷに吸着したＳｉを酸化させ、次いでＯ３ガスの供給を停止してＮ２ガスにより処理容器１０１内をパージする、といった動作を所定回数繰り返して、低温成膜によるバリア性の高い第１のＡＬＤ−ＳｉＯ２膜を形成する。
次に、処理容器１０１内にＮ２ガスを供給したままの状態で、加熱機構１５２によりウエハ温度を５００〜５５０℃の範囲の所定温度まで上昇させ、ＴＤＭＡＳガス供給源１７１から配管１７３、分散ノズル１７４を介してＴＤＭＡＳガスを処理容器１０１内にウエハＷの表面に沿って供給してウエハＷの表面に吸着させ、次いでＴＤＭＡＳガスの供給を停止してＮ２ガスにより処理容器１０１内をパージした後、Ｏ３ガス供給源１７２から配管１７５およびガス分散ノズル１７６を介してＯ３ガスをウエハに沿って供給してウエハＷに吸着したＳｉを酸化させ、次いでＯ３ガスの供給を停止してＮ２ガスにより処理容器１０１内をパージする、といった動作を所定回数繰り返して、中温成膜によるウエットエッチング耐性が比較的高い第２のＡＬＤ−ＳｉＯ２膜を形成する。
以上の処理が終了後、処理容器１０１内をＮ２ガスによりパージし、次いで、処理容器１０１内を大気圧に戻して、ウエハボート１０５を下方へ搬出する。
本例の処理装置によれば、上記ステップ１〜４までをｉｎ−ｓｉｔｕで行うことができるので、生産性を高くすることができる。また、プラズマを用いないので装置構成が簡単である。
＜他の適用＞
以上、本発明の実施の形態について説明したが、この発明は、上記の実施形態に限定されることはなく、その趣旨を逸脱しない範囲で種々変形可能である。
例えば、上記実施の形態では、３Ｄ−ＮＡＮＤ型不揮発性半導体装置を形成する際のタングステン膜にキャップＳｉＯ２膜を形成する場合に本発明を適用した場合を示したが、これに限らず、表面に自然酸化膜が存在するタングステン膜に、シリコン含有ガスと酸素活性種を用いたＡＬＤによりＡＬＤ−ＳｉＯ２膜を形成する場合であれば適用可能である。
また、上記実施の形態では、ＡＬＤ−ＳｉＯ２膜として、低温で成膜される第１のＡＬＤ−ＳｉＯ２膜と中高温で成膜される第２のＡＬＤ−ＳｉＯ２膜の２層構造のものについて示したが、これに限らず、単層のものであってもよい。
さらに、上記実施の形態におけるＳｉシード層を形成するためのシリコン含有ガス、ならびにＡＬＤ−ＳｉＯ２膜を形成するためのシリコン含有ガスおよび酸素活性種は例示にすぎず、実施の形態に記載されたものに限定されるものではない。
さらにまた、処理装置として縦型のバッチ式装置を適用した例について示したが、これに限らず、横型のバッチ式装置、枚葉装置、回転テーブルの上に複数枚の被処理体を載せて処理を行うセミバッチ式装置を用いることもできる。
１０；半導体基板
１４；タングステン膜
１４ａ；自然酸化膜
４１；Ｓｉシード層
４２；ＳｉＯ２膜
４３；スペーサＳｉＯ２膜（ＡＬＤ−ＳｉＯ２膜）
４３ａ；第１のＡＬＤ−ＳｉＯ２膜
４３ｂ；第２のＡＬＤ−ＳｉＯ２膜
１００，１００′；処理装置
１２０，１２０′；ガス供給機構
１４０；プラズマ生成機構
１５１；排気装置
１５２；加熱機構
１６０；制御部
Ｗ；半導体ウエハ（被処理体）

Claims (19)

  1. タングステン膜上へシリコン酸化膜を形成する方法であって、
    表面に自然酸化膜が形成されたタングステン膜を有する被処理体を減圧下の処理容器内に配置された状態とする第１工程と、
    前記タングステン膜にシリコン含有ガスを吸着させてシリコンシード層を形成する第２工程と、
    次いで、前記被処理体をアニールして前記自然酸化膜と前記シリコンシード層との反応によりシリコン酸化膜を形成する第３工程と、
    次いで、シリコン含有ガスと酸素活性種を用いたＡＬＤによりＡＬＤシリコン酸化膜を形成する第４工程と
    を有する、方法。
  2. 前記第２工程で用いる前記シリコン含有ガスは、アミノシランガス、またはジシランガスを含む、請求項１に記載の方法。
  3. 前記第２工程で用いる前記シリコン含有ガスは、トリスジメチルアミノシランまたはジイソプロピルアミノシランを含む、請求項２に記載の方法。
  4. 前記第３工程は、不活性ガス雰囲気で、６００〜７００℃の範囲の温度で行う、請求項１から請求項３のいずれか１項に記載の方法。
  5. 前記第４工程は、前記シリコン含有ガスとして、塩素を含有するシラン系ガスおよびアミノシラン系ガスのいずれか、酸素活性種として、酸素ラジカルまたはオゾンガスを用いる、請求項１から請求項４のいずれか１項に記載の方法。
  6. 前記第４工程は、２５〜３５０℃の低温成膜により第１のＡＬＤシリコン酸化膜を形成する第１ステップと、５００〜７５０℃の中高温成膜により第２のＡＬＤシリコン酸化膜を形成する第２ステップとを有する、請求項１から請求項５のいずれか１項に記載の方法。
  7. 前記第４工程は、前記第１ステップを２５〜３５℃の範囲の温度で、前記シリコン含有ガスとしてアミノシラン系ガスを用い、前記酸素活性種として酸素プラズマにより生成された酸素ラジカルを用いて行い、前記第２ステップを７００〜７５０℃の範囲の温度で、前記シリコン含有ガスとして塩素含有シラン系ガスを用い、前記酸素活性種として酸素ガスおよび水素ガスを用いた低圧ラジカル酸化におけるラジカルを用いて行う、請求項６に記載の方法。
  8. 前記第１ステップは、アミノシラン系ガスとしてジイソプロピルアミノシランガスを用いて行い、前記第２ステップは、塩素含有シラン系ガスとしてへキサクロロジシランガスを用いて行う、請求項７に記載の方法。
  9. 前記第４工程は、前記第１ステップを３００〜３５０℃の範囲の温度で、前記シリコン含有ガスとしてアミノシラン系ガスを用い、前記酸素活性種としてオゾンガスを用いて行い、前記第２ステップを５００〜５５０℃の範囲の温度で、前記シリコン含有ガスとしてアミノシラン系ガスを用い、前記酸素活性種としてオゾンガスを用いて行う、請求項６に記載の方法。
  10. 前記第１ステップは、アミノシラン系ガスとしてジイソプロピルアミノシランガスを用いて行い、前記第２ステップは、アミノシラン系ガスとしてトリスジメチルアミノシランガスを用いて行う、請求項９に記載の方法。
  11. 前記被処理体は、３Ｄ−ＮＡＮＤ型不揮発性半導体装置を形成する半導体ウエハである、請求項１から請求項１０のいずれか１項に記載の方法。
  12. タングステン膜上へシリコン酸化膜を形成する装置であって、
    表面に自然酸化膜が形成されたタングステン膜を有する被処理体を収容する処理容器と、
    前記処理容器内に所定のガスを供給するガス供給部と、
    前記処理容器内を加熱する加熱機構と、
    前記処理容器内を排気して減圧状態とする排気機構と、
    前記ガス供給部、前記加熱機構、および前記排気機構を制御する制御部と
    を具備し、
    前記制御部は、
    前記被処理体が前記処理容器内に配置された状態で、前記処理容器内が所定の減圧下に保持され、
    前記処理容器内にシリコン含有ガスを供給して、前記タングステン膜にシリコン含有ガスを吸着させてシリコンシード層を形成し、
    次いで、前記被処理体をアニールすることにより、前記自然酸化膜と前記シリコンシード層とを反応させてシリコン酸化膜を形成し、
    次いで、シリコン含有ガスと酸素活性種を処理容器に交互に供給してＡＬＤによりＡＬＤシリコン酸化膜を形成するように、前記ガス供給部、前記加熱機構、および前記排気機構を制御する、装置。
  13. 前記制御部は、前記アニールが６００〜７００℃の範囲の温度で行われるように制御する、請求項１２に記載の装置。
  14. 前記制御部は、前記ＡＬＤシリコン酸化膜において、２５〜３５０℃の低温成膜により第１のＡＬＤシリコン酸化膜が形成され、５００〜７５０℃の中高温成膜により第２のＡＬＤシリコン酸化膜が形成されるように制御する、請求項１２または請求項１３に記載の装置。
  15. 前記装置は、さらに酸素プラズマを生成する酸素プラズマ生成機構を有し、
    前記制御部は、前記第１のＡＬＤシリコン酸化膜の形成を、
    ２５〜３５℃の範囲の温度で、前記シリコン含有ガスとしてアミノシラン系ガスを用い、前記酸素活性種として酸素プラズマにより生成された酸素ラジカルを用いて行い、前記第２のＡＬＤシリコン酸化膜の形成を、７００〜７５０℃の範囲の温度で、前記シリコン含有ガスとして塩素含有シラン系ガスを用い、前記酸素活性種として酸素ガスおよび水素ガスを用いた低圧ラジカル酸化におけるラジカルを用いて行うように制御する、請求項１４に記載の装置。
  16. 前記制御部は、前記第１のＡＬＤシリコン酸化膜を形成する際に、アミノシラン系ガスとしてジイソプロピルアミノシランガスを用い、前記第２のＡＬＤシリコン酸化膜を形成する際に、塩素含有シラン系ガスとしてへキサクロロジシランガスを用いるように制御する、請求項１５に記載の装置。
  17. 前記制御部は、前記第１のＡＬＤシリコン酸化膜の形成を、３００〜３５０℃の範囲の温度で、前記シリコン含有ガスとしてアミノシラン系ガスを用い、前記酸素活性種としてオゾンガスを用いて行い、前記第２のＡＬＤシリコン酸化膜の形成を、５００〜５５０℃の範囲の温度で、前記シリコン含有ガスとしてアミノシラン系ガスを用い、前記酸素活性種としてオゾンガスを用いて行うように制御する、請求項１４に記載の装置。
  18. 前記制御部は、前記第１のＡＬＤシリコン酸化膜を形成する際に、アミノシラン系ガスとしてジイソプロピルアミノシランガスを用い、前記第２のＡＬＤシリコン酸化膜を形成する際に、アミノシラン系ガスとしてトリスジメチルアミノシランガスを用いるように制御する、請求項１７に記載の装置。
  19. コンピュータ上で動作し、タングステン膜上へシリコン酸化膜を形成する装置を制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、請求項１から請求項１１のいずれかの方法が行われるように、コンピュータに前記装置を制御させる、記憶媒体。
JP2017149959A 2017-08-02 2017-08-02 タングステン膜上へシリコン酸化膜を形成する方法および装置 Active JP6840051B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017149959A JP6840051B2 (ja) 2017-08-02 2017-08-02 タングステン膜上へシリコン酸化膜を形成する方法および装置
KR1020180087554A KR102295441B1 (ko) 2017-08-02 2018-07-27 텅스텐막 상에 실리콘 산화막을 형성하는 방법 및 장치
US16/048,493 US10636649B2 (en) 2017-08-02 2018-07-30 Method and apparatus for forming silicon oxide film on tungsten film
CN201810869583.XA CN109385616B (zh) 2017-08-02 2018-08-02 向钨膜上形成氧化硅膜的方法、装置以及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017149959A JP6840051B2 (ja) 2017-08-02 2017-08-02 タングステン膜上へシリコン酸化膜を形成する方法および装置

Publications (2)

Publication Number Publication Date
JP2019029582A JP2019029582A (ja) 2019-02-21
JP6840051B2 true JP6840051B2 (ja) 2021-03-10

Family

ID=65231824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017149959A Active JP6840051B2 (ja) 2017-08-02 2017-08-02 タングステン膜上へシリコン酸化膜を形成する方法および装置

Country Status (4)

Country Link
US (1) US10636649B2 (ja)
JP (1) JP6840051B2 (ja)
KR (1) KR102295441B1 (ja)
CN (1) CN109385616B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10872762B2 (en) * 2017-11-08 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming silicon oxide layer and semiconductor structure
CN113243042B (zh) * 2019-03-05 2024-04-09 株式会社国际电气 半导体器件的制造方法、衬底处理方法、衬底处理装置及记录介质
JP7158337B2 (ja) * 2019-05-20 2022-10-21 東京エレクトロン株式会社 成膜方法
JP7386732B2 (ja) * 2020-03-06 2023-11-27 東京エレクトロン株式会社 成膜方法
CN112526663A (zh) * 2020-11-04 2021-03-19 浙江大学 一种基于原子层沉积的吸收膜及其制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6797560B2 (en) * 2000-05-22 2004-09-28 Tokyo Electron Limited Method of manufacturing a capacitor having tantalum oxide film as an insulating film
KR100520837B1 (ko) * 2003-04-01 2005-10-13 삼성전자주식회사 반도체 소자의 제조방법
JP2005150416A (ja) * 2003-11-17 2005-06-09 Hitachi Ltd 半導体集積回路装置及びその製造方法
JP4595702B2 (ja) * 2004-07-15 2010-12-08 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
TWI462179B (zh) * 2006-09-28 2014-11-21 Tokyo Electron Ltd 用以形成氧化矽膜之成膜方法與裝置
JP5514129B2 (ja) * 2010-02-15 2014-06-04 東京エレクトロン株式会社 成膜方法、成膜装置、および成膜装置の使用方法
JP2012138500A (ja) * 2010-12-27 2012-07-19 Tokyo Electron Ltd タングステン膜又は酸化タングステン膜上への酸化シリコン膜の成膜方法及び成膜装置
JP5970004B2 (ja) * 2014-01-09 2016-08-17 東京エレクトロン株式会社 半導体装置の製造方法
JP6211941B2 (ja) * 2014-01-28 2017-10-11 東京エレクトロン株式会社 成膜方法および成膜装置
US9299799B2 (en) 2014-06-10 2016-03-29 International Business Machines Corporation Semiconductor devices containing an epitaxial perovskite/doped strontium titanate structure
JP6456185B2 (ja) * 2015-02-26 2019-01-23 東京エレクトロン株式会社 シリコン含有膜の成膜方法
JP2016171280A (ja) * 2015-03-16 2016-09-23 株式会社東芝 半導体記憶装置の製造方法
US9633838B2 (en) * 2015-12-28 2017-04-25 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Vapor deposition of silicon-containing films using penta-substituted disilanes

Also Published As

Publication number Publication date
KR102295441B1 (ko) 2021-08-27
JP2019029582A (ja) 2019-02-21
US20190043712A1 (en) 2019-02-07
KR20190014471A (ko) 2019-02-12
CN109385616A (zh) 2019-02-26
US10636649B2 (en) 2020-04-28
CN109385616B (zh) 2021-11-30

Similar Documents

Publication Publication Date Title
JP6840051B2 (ja) タングステン膜上へシリコン酸化膜を形成する方法および装置
KR100944833B1 (ko) 성막 장치, 성막 방법 및 기억 매체
US8367557B2 (en) Method of forming an insulation film having low impurity concentrations
KR101189498B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
US10964530B2 (en) Method of forming blocking silicon oxide film, and storage medium
TWI721271B (zh) 矽氮化膜之成膜方法及成膜裝置
JP5723427B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
JP2006054432A (ja) 成膜方法、成膜装置及び記憶媒体
JP6929173B2 (ja) シリコン酸化膜を形成する方法および装置
JP2018195744A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP4624207B2 (ja) 成膜方法及び成膜装置
JP2017022276A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2007035740A (ja) 成膜方法、成膜装置及び記憶媒体
JP6902958B2 (ja) シリコン膜の形成方法および形成装置
KR102396170B1 (ko) 반도체 장치의 제조 방법 및 성막 장치
JP5051180B2 (ja) 成膜方法
JP5204809B2 (ja) 基板処理装置、基板処理方法及び半導体デバイスの製造方法
JP2009088236A (ja) 成膜方法、成膜装置及び記憶媒体
KR20180108455A (ko) 가열 방법, 성막 방법, 반도체 장치의 제조 방법, 및 성막 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210216

R150 Certificate of patent or registration of utility model

Ref document number: 6840051

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250