TWI449170B - 相變化記憶體裝置及其製造方法 - Google Patents
相變化記憶體裝置及其製造方法 Download PDFInfo
- Publication number
- TWI449170B TWI449170B TW098145479A TW98145479A TWI449170B TW I449170 B TWI449170 B TW I449170B TW 098145479 A TW098145479 A TW 098145479A TW 98145479 A TW98145479 A TW 98145479A TW I449170 B TWI449170 B TW I449170B
- Authority
- TW
- Taiwan
- Prior art keywords
- phase change
- change memory
- layer
- memory device
- electrode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 230000015654 memory Effects 0.000 claims description 87
- 239000000463 material Substances 0.000 claims description 83
- 239000012782 phase change material Substances 0.000 claims description 40
- 238000000151 deposition Methods 0.000 claims description 35
- 239000002131 composite material Substances 0.000 claims description 32
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 18
- QIGBRXMKCJKVMJ-UHFFFAOYSA-N Hydroquinone Chemical compound OC1=CC=C(O)C=C1 QIGBRXMKCJKVMJ-UHFFFAOYSA-N 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 13
- 239000002861 polymer material Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 11
- 229910052732 germanium Inorganic materials 0.000 claims description 10
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical group [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 10
- 239000011800 void material Substances 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000004140 cleaning Methods 0.000 claims description 5
- LNTHITQWFMADLM-UHFFFAOYSA-N gallic acid Chemical compound OC(=O)C1=CC(O)=C(O)C(O)=C1 LNTHITQWFMADLM-UHFFFAOYSA-N 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 229940074391 gallic acid Drugs 0.000 claims description 2
- 235000004515 gallic acid Nutrition 0.000 claims description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims 2
- -1 hydroquinone hydride Chemical compound 0.000 claims 2
- 229910052707 ruthenium Inorganic materials 0.000 claims 2
- 239000012071 phase Substances 0.000 description 114
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 39
- 239000003989 dielectric material Substances 0.000 description 11
- 238000005520 cutting process Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 238000001816 cooling Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010504 bond cleavage reaction Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003446 memory effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- RUDFQVOCFDJEEF-UHFFFAOYSA-N yttrium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[Y+3].[Y+3] RUDFQVOCFDJEEF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
- H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Description
本發明係有關於一種相變化記憶體結構及其製造方法，特別有關於一種具尖端接觸構造的多階相變化記憶體結構及其製造方法。
相變化記憶體具有非揮發性、高讀取訊號、高密度、高擦寫次數以及低工作電壓/電流的特質、是相當有潛力的非揮發性記憶體。其中提高記憶密度、降低驅動電流是重要的技術指標。
相變化材料至少可呈現兩種固態相，包括結晶態及非結晶態，一般利用溫度及降溫冷卻梯度來改變結構以進行兩態間的轉換。結晶相結構由於具規則性的原子排列，使其電阻較低；而非結晶相結構具有不規則的原子排列使其電阻較高，結晶相結構與非結晶相結構之間的電阻差異可高達四個數量級。因此，藉由簡單的電性量測即可輕易區分出相變化材料之結晶態與非結晶態的狀態。在各種相變化材料中，含鍺(Ge)、銻(Sb)與鍗(Te)的合金已廣泛應用至各種記錄元件中。
由於相變化材料之相轉變為一種可逆反應，因此相變化材料用來當作記憶體材料時，是藉由非結晶狀態與結晶狀態兩態之間的轉換來進行記憶。更明確地說，可利用結晶態與非結晶態之間電阻的差異來寫入或讀取記憶位階0與1。
為降低相變化記憶體的操作電流，傳統相變化記憶體裝置選用較高阻值的電極層材料，以提升加熱效率，並降低相變化材料進行相變化過程所需的驅動電流密度(reset current)。於文獻J. Appl. Phys. Vol. 94(2003)p.3536中揭露一種相變化記憶體裝置，藉由一高電阻加熱層設置於相變化材料層與導電層間，可提升加熱效率並降低驅動相變化所需的電流。
為了有效地提升相變化記憶體裝置的效能，習知技術，例如美國專利US 5,687,112、US 6,150,253、US 6,287,887、US 6,534,368、US 6,800,563、US 7,057,923、US 7,374,174及早期公開專利US2005/0127349、US2007/0138595、US2008/0017894，揭露具有逐漸微縮的尖端結構，以降低底部導電結構與相變化記憶體構件的接觸面積，致使進行相變化過程所需的驅動電流(reset current)最小化。另一方面，在部分的先前技術中，亦採用多層堆疊(multi-level cell，簡稱MLC)的相變化記憶體構件，以期達到於單一堆疊體中儲存多個位元的記憶效果。然而，多數的先前技術因為尖錐狀結構超過微影微距解析度，因而無法將單位記憶胞(Unit Cell)的面積縮小或無法達到聚熱效果，以降低最高RESET電流。或者是因為尖錐狀結構本身形狀使得相變化材料與介電材料多層交替堆疊結構與金屬電極過分接近失去聚熱效果。
本發明之實施例提供一種相變化記憶體裝置，包括：一基底結構；一第一電極設置於該基底結構上；一尖錐狀結構設置於該基底結構上；一多位階相變化記憶體結構設置於尖錐狀結構上；以及一第二電極設置於該多位階相變化記憶體結構上。
本發明之實施例另提供一種相變化記憶體裝置，包括：一基底結構；一第一電極設置於該基底結構上；一尖錐狀結構設置於該基底結構上；一多位階相變化記憶體結構設置於尖錐狀結構上，其中多位階相變化記憶體結構包括一侷限的相變化材料(GST)結構設置於尖錐狀結構上，並填入多重重複的相變化結構中；以及一第二電極設置於該多位階相變化記憶體結構上。
本發明之實施例又提供一種相變化記憶體裝置，包括：一基底結構；一第一電極設置於該基底結構上；一尖錐狀結構設置於該基底結構上；一導電層設置於尖錐狀結構與多位階相變化記憶體之間，並與該第一電極電性連接；一多位階相變化記憶體結構設置於尖錐狀結構上，其中多位階相變化記憶體結構包括一侷限的相變化材料(GST)結構設置於尖錐狀結構上，並填入多重重複的相變化結構中；以及一第二電極設置於該多位階相變化記憶體上；其中該多重重複的相變化結構包括至少二重重複的空隙與介電層堆疊或至少二重重複的空隙與金屬層堆疊。
本發明之實施例又提供一種相變化記憶體裝置的製造方法，包括：提供一基底結構；沉積一第一電極設置於該基底結構上；形成一尖錐狀結構設置於該基底結構上；依
序沉積多重重複的相變化結構於第一電極上且覆蓋該尖錐狀結構，其中該多重重複的相變化結構包括一相變化記憶材料與一非相變化記憶材料疊層；圖案化多重重複的相變化結構與第一電極以形成一沿第一方向的街道區構造，其中圖案化後的該第一電極做為該相變化記憶體裝置的一位元線；沉積一HSQ(或SOG,Spin-on Glass等可平坦化塗佈之介電材料)介電層於相變化記憶體構造上，並施以回蝕刻步驟該HSQ介電層的表面低於該街道區構造的高度；沉積一TaN/Al複合層於該HSQ介電層上；以及沿著第二方向圖案化該TaN/Al複合層以形成一字元線。
本發明之實施例又提供一種相變化記憶體裝置的製造方法，包括：提供一基底結構；沉積一第一電極設置於該基底結構上；形成一尖錐狀結構設置於該基底結構上；依序沉積多重重複的相變化結構於第一電極上且覆蓋該尖錐狀結構，其中該多重重複的相變化結構包括一相變化記憶材料與一非相變化記憶材料疊層；圖案化多重重複的相變化結構與第一電極以形成一沿第一方向的街道區構造，其中圖案化後的該第一電極做為該相變化記憶體裝置的一位元線；沉積一第一HSQ介電層於相變化記憶體構造上，並施以回蝕刻步驟該第一HSQ介電層的表面低於該街道區構造的高度，並露出該多重重複的相變化結構的一尖端；沿該尖端向內蝕刻以形成一空穴；移除該多重重複的相變化結構的該相變化記憶材料部份，留下多重空隙；沉積一相變化材料層於第一HSQ介電層上並填入該空穴中；沉積一TiW層於該相變化材料層；沉積一第二介電層(氧化矽、氮化矽、HSQ或SOG等)於該第一HSQ介電層上；圖案化該第二介電層以形成一開口，該開口的底部露出該TiW層；沉積一TaN/Al複合層於該第一HSQ介電層上，其中該TaN/Al複合層透過該開口與該TiW層電性接觸；以及沿著第二方向圖案化該TaN/Al複合層以形成一字元線。
本發明之實施例再提供一種相變化記憶體裝置的製造方法，包括：提供一基底結構；沉積一第一電極設置於該基底結構上；形成一尖錐狀結構設置於該基底結構上；依序沉積多重重複的相變化結構於第一電極上且覆蓋該尖錐狀結構，其中該多重重複的相變化結構包括一相變化記憶材料與一非相變化記憶材料疊層；圖案化多重重複的相變化結構與第一電極以形成一沿第一方向的街道區構造，其中圖案化後的該第一電極做為該相變化記憶體裝置的一位元線；沉積一第一HSQ介電層於相變化記憶體構造上，並施以回蝕刻步驟該第一HSQ介電層的表面低於該街道區構造的高度，並露出該多重重複的相變化結構的一尖端；沿該尖端向內蝕刻以形成一空穴；沉積一相變化材料層於第一HSQ介電層上並填入該空穴中；沉積一TiW層於該相變化材料層；沉積一第二介電層於該第一HSQ介電層上；圖案化該第二介電層以形成一開口，該開口的底部露出該TiW層；沉積一TaN/Al複合層於該第一HSQ介電層上，其中該TaN/Al複合層透過該開口與該TiW層電性接觸；以及沿著第二方向圖案化該TaN/Al複合層以形成一字元線。
為使本發明能更明顯易懂，下文特舉實施例，並配合所附圖式，作詳細說明如下：
以下以各實施例詳細說明並伴隨著圖式說明之範例，做為本發明之參考依據。在圖式或說明書描述中，相似或相同之部分皆使用相同之圖號。且在圖式中，實施例之形狀或是厚度可擴大，並以簡化或是方便標示。再者，圖式中各元件之部分將以分別描述說明之，值得注意的是，圖中未繪示或描述之元件，為所屬技術領域中具有通常知識者所知的形式，另外，特定之實施例僅為揭示本發明使用之特定方式，其並非用以限定本發明。
根據本發明的主要特徵及樣態，藉由中空的尖錐狀結構(例如HSQ-Tip)為核心的多位階相變化記憶體元件結構及其對應之製造方法。於一實施例中，空隙的產生是憑藉著移除犧牲層的觀念加以實現，犧牲層於製程中以特定的方法去除後產生空隙結構。於另一實施例中，犧牲層材料主要是相變化材料或含碳薄膜材料。
請參照第1圖，首先提供一基礎結構，例如一矽基底110，其上具有一熱氧化層112以及一導電層114(例如TiW)。接著，於基礎結構上形成一中空的尖錐狀結構。例如請參照第2圖，塗佈一阻劑層116於導電層114上。於一範例中，此阻劑層116之材質為不含矽之阻劑材料，例如為用於電子束(E-beam)或離子束(Ion-beam)方式曝光之斷鍵型阻劑(chain scission resist)或用於深紫外線(DUV)方式曝光之化學放大型阻劑(chemically amplified resist，CAR)，並視後續採用之微影曝光技術而採用適當之阻劑材料。在此，阻劑層116之材料例如是適用於電子束曝光之ZEP-520A阻劑(由ZEON公司產製)，但不以上述阻劑材料為限，亦可為其他阻劑材料。阻劑層116之厚度範圍約介於500~10000埃。
接著，採用電子束直寫部分之阻劑層以進行曝光，施行顯影程序，以形成多個開口115，此些開口115分別露出其下方之導電層114之一部分。
接著，形成一中空的尖錐狀結構120於開口115中，並將阻劑層116移除。中空尖錐狀結構的形成方法及步驟詳列於中華民國專利申請第97103446號(美國專利申請US12/205,804)中，其全部內容在此共同引為參考文獻，為求簡明之故，在此省略詳細的敘述。請參照第3圖，於一實施例中，中空尖錐狀結構120包括一外層構造124與中空的內部122。外層構造124可為含矽的高分子材料(例如H(SiO3/2
)n
，含氫矽酸鹽(hydrogen silsesquioxane，簡稱HSQ)材料，其具有低介電(low-k)材料的多空隙(Porous)特性。中空尖錐狀結構120具有一底部坐落於導電層114，以及一逐漸微縮的頂尖。
請參照第4圖，形成多層堆疊結構於導電層114並覆蓋中空尖錐狀結構120。多層堆疊結構包括一導電層132(例如TaN)和相變化材料堆疊135。相變化材料堆疊135包括一相變化記憶材料與一非相變化記憶材料疊層。於一實施例中，三重GST與TaN的堆疊結構，例如由GST層134a-134c與TaN層136a-136c構成週期性地重複三重堆疊。於另一實施例中，導電層132與TaN層136a-136c為順應性的金屬層，例如以濺鍍法或化學氣相沉積法形成的金屬層。GST層134a-134c可為相變化材料(例如Ge2
Sb2
Te5
)或者犧牲層材料。
請參照第5圖，形成一介電層於多層堆疊結構上。例如以旋轉塗佈法形成一含氫矽酸鹽(HSQ)材料140(厚度3200埃)於相變化材料堆疊135上。含氫矽酸鹽(HSQ)材料140為low-k介電材料，具有良好的流動性與平坦化特性。接著，施以一回蝕刻步驟，例如施以電漿蝕刻法145移除部份的含氫矽酸鹽(HSQ)材料140直到表面142露出相變化材料堆疊135的最上層的TaN層136c的尖端。
請參照第6圖，沉積一導電結構於含氫矽酸鹽(HSQ)材料140上。例如，藉由物理氣相沉積法(PVD)沉積一TaN層150和一TiW層155於含氫矽酸鹽(HSQ)材料140上。
接著，請參照第7A圖，選擇性地，沿著第一方向(如X-軸方向)圖案化一對準標記並形成一街道區構造160，其頂視圖如第7A圖所示。
第7B圖為第7A圖中的相變化記憶體構造於形成街道區構造160的步驟後沿切割線7B-7B的剖面示意圖。接著，沿著街道區構造160圖案化導電層114，做為相變化記憶體裝置的底電極。例如將TiW電極層114圖案化成相變化記憶體裝置的位元線。
請參照第8圖，沉積一介電層，例如塗佈HSQ層170於相變化記憶體構造上，利用HSQ材料的流動性和平坦化的特性覆蓋整個相變化記憶體構造。接著施以回蝕刻步驟175，例如乾式電漿蝕刻，使HSQ層170的表面低於街道區構造160的高度。
接著，沉積一金屬結構190包括一TaN層180與一Al層185的複合層於HSQ層170上，做為相變化記憶體裝置的頂電極。再沿著第二方向(例如Y-軸方向)圖案化該TaN/Al複合層190以形成一字元線，其頂視圖如第9A圖所示。第9B圖為第9A圖中的相變化記憶體構造於形成TaN/Al複合層190的步驟後沿切割線9B-9B的剖面示意圖。
有鑑於此，本發明之第一實施例架構提供一種相變化記憶體裝置100a，包括一基底結構。此基底結構包括一半導體基底110，具有一熱氧化層112形成於其上面。一第一電極114設置於基底結構上。第一電極114包括TiW導電層，經圖案化後成為該相變化記憶體裝置的一位元線。一尖錐狀結構120設置於該基底結構上。一TaN導電層132設置於尖錐狀結構與多位階相變化記憶體結構135之間，並與第一電極114電性連接。一多位階相變化記憶體結構135設置於尖錐狀結構120上，其中多位階相變化記憶體結構135包括三重重複的GST層134a-134c與TaN層136a-136c堆疊。一第二電極包括TaN層150和TiW層155的疊層結構，設置於該多位階相變化記憶體結構135上。一TaN/Al複合導電層190與第二電極150和155電性連接，經圖案化後成為該相變化記憶體裝置的一字元線。在圖案化TaN/Al複合導電層190之蝕刻製程時必須將光阻劑未覆蓋之第二電極TaN層150和TiW層155均蝕刻去除。
根據本發明之第二實施例架構，在相變化記憶體的尖錐狀結構內，形成凹穴並填入相變化材料。於一範例中，藉由犧牲層(Sacrificial Layer)形成空隙於相變化材料堆疊中，使得相變化材料的聚熱效果良好。
請參閱第10圖，本發明之第二實施例架構的前段步驟實質上等於第一實施例架構的前段步驟，如第1-4圖所示，為求簡明之故，在此省略其相同的敘述。第10圖顯示形成多層堆疊結構135於導電層114上並覆蓋中空尖錐狀結構120。
請參照第11A圖，沿著第一方向(如X-軸方向)圖案化一對準標記並形成具尖錐堆疊結構135的街道區構造260，其頂視圖如第11A圖所示。第11B圖為第11A圖中的相變化記憶體構造於形成街道區構造260的步驟後沿切割線11B-11B的剖面示意圖。接著，沿著街道區構造260圖案化導電層114，做為相變化記憶體裝置的底電極。例如將TiW電極層114圖案化成相變化記憶體裝置的位元線。
請參照第12圖，沉積一介電層，例如塗佈HSQ層240於相變化記憶體構造上，利用HSQ材料的流動性和平坦化的特性覆蓋整個相變化記憶體構造。接著施以回蝕刻步驟245，例如乾式電漿蝕刻，使HSQ層240的表面242約略低於街道區構造260的尖端262高度。亦即，將HSQ層240的回蝕刻步驟控制在露出局部尖端262的階段。
請參照第13圖，沿著露出的局部尖端262向內蝕刻相變化材料堆疊135和導電層132，以形成一空穴。空穴的底部露出尖錐狀結構120。於此實施例中，蝕刻步驟可選擇以含氯-基(Chlorine-based)電漿蝕刻。HSQ層240可做為蝕刻過程中的自對準遮罩(self-aligned mask)。應注意的是，介電層240的材質並非限定於HSQ材料，亦可採用其他平坦化特性的low-k介電材料，例如旋佈玻璃(spin-on glass，簡稱SOG)材料。在蝕刻的過程中，依序移除尖端下方的三重GST層134a-134c與TaN層136a-136c堆疊結構和導電層132。於另一實施例中，TaN層136a-136c可以替換成其他金屬或介電材料(例如Si3
N4
或SiON)。
請參照第14圖，施以濕式蝕刻步驟，由GST層134a-134c移除，留下空隙234，而形成由空隙234與TaN層136a-136c所構成的堆疊結構135b。於另一實施例中，亦可以將TaN層136a-136c可以替換成其他金屬或介電材料(例如Si3
N4
或SiON)。因此，於一實施例中，濕式蝕刻步驟所採用的蝕刻液為濕式清洗液或金屬表面氧化物清洗液，例如五倍子酸(Gallic Acid)、市售的型號ACT-970的清洗液。此清洗液的特性為不會蝕刻金屬及介電材料，但會蝕刻GST材料。更明確地說，亦即對金屬、介電材料與GST材料有明確的蝕刻選擇比。於另一實施例中，亦可採用乾式蝕刻步驟，例如以5% H2
/He電漿蝕刻，同樣地，5% H2
/He電漿的特性為不會蝕刻金屬及介電材料，但會蝕刻GST材料。亦即，對金屬、介電材料與GST材料有明確的蝕刻選擇比。
請參照第15A圖，接著沉積一GST材料層250於介電層240上並填入空穴中，接著沉積一TiW層255於GST材料層250上。接著，進行圖案化步驟，將GST材料層250和TiW層255圖案化成幾何形狀，例如圓形。圖案化的GST材料層250和TiW層255的寬度大於街道區構造260的寬度。第15B圖為第15A圖中的相變化記憶體構造於形成圖案化的GST材料層250和TiW層255的步驟後沿切割線15B-15B的剖面示意圖。應注意的是，填入空穴的GST材料限定於小的截頭錐狀區中，因此能更有效地降低相變化過程所需的驅動電流密度(reset current)。再者，沉積GST材料層250的步驟可選用PVD法沉積GST，僅能達到填入深寬比(aspect ratio，AR)低於5的孔洞的能力，因此僅能將GST材料填入空穴但GST材料限定於小的截頭錐狀區中卻不填入交替空隙堆疊結構135b中。
請參照第16A和16B圖，形成一介電層270於相變化記憶體構造上。例如沉積一介電層270(例如HSQ材料層或SOG材料層或氧化矽或氮化矽)於介電層240上，並覆蓋圖案化的GST材料層250和TiW層255。接著，形成一開口，露出TiW層255。接著，順應性地形成一TaN層280與一Al層285於介電層270上，做為相變化記憶體裝置的頂電極。於一實施例中，TaN層280與Al層285層構成一複合層290。再沿著第二方向(例如Y-軸方向)圖案化該TaN/Al複合層290以形成一字元線，其頂視圖如第16A圖所示。第16B圖為第16A圖中的相變化記憶體構造於形成TaN/Al複合層290的步驟後沿切割線16B-16B的剖面示意圖。
有鑑於此，本發明之第二實施例架構提供一種相變化記憶體裝置100b，包括一基底結構110，具有一熱氧化層112形成於其上面。一第一電極114設置於基底結構上。第一電極114包括TiW導電層，經圖案化後成為該相變化記憶體裝置的一位元線。一尖錐狀結構120設置於該基底結構上。一TaN導電層132設置於尖錐狀結構與多位階相變化記憶體結構135b之間，並與第一電極114電性連接。一多位階相變化記憶體結構135b設置於尖錐狀結構120上，其中多位階相變化記憶體結構135b包括三重重複的空隙234與介電(或金屬)層的堆疊。一侷限的相變化材料((GST)結構265設置於尖錐狀結構上，卻不填入多重重複的交替空隙堆疊結構135b中。一第二電極包括未侷限之GST層250和TiW層255的疊層結構，設置於該多位階相變化記憶體結構135b上。一TaN/Al複合導電層290與第二電極250和255電性連接，經圖案化後成為該相變化記憶體裝置的一字元線。
根據本發明之第三實施例架構，在相變化記憶體的尖錐狀結構內，形成凹穴並填入相變化材料。GST材料限定於小的截頭錐狀區中，使得相變化材料的聚熱效果良好，因此能更有效地降低相變化過程所需的驅動電流密度(reset current)。於一範例中，在相變化材料堆疊中，保留GST疊層134a-134c，提升多階記憶胞(multi-level cell，簡稱MLC)的效果。
請參閱第17圖，本發明之第三實施例架構的前段步驟實質上等於第二實施例架構的前段步驟，如第1-4及10-13圖所示，為求簡明之故，在此省略其相同的敘述。應注意的是，於本實施例中，保留GST疊層134a-134c。
請參照第17圖，沉積一GST材料層250於介電層240上並填入空穴中，接著沉積一TiW層255於GST材料層250上。接著，進行圖案化步驟，將GST材料層250和TiW層255圖案化成幾何形狀。應注意的是，填入空穴的GST材料限定於小的截頭錐狀區中，因此能更有效地降低相變化過程所需的驅動電流密度(reset current)。再者，沉積GST材料層250的步驟可選用CVD法沉積GST，能達到填入深寬比(aspect ratio，AR)大於5的孔洞的能力，因此可順利地將GST材料填入空穴中。
請參照第18A和18B圖，形成一介電層270於相變化記憶體構造上。例如沉積一介電層270(例如HSQ材料層或SOG材料層或氧化矽或氮化矽)於介電層240上，並覆蓋圖案化的GST材料層250和TiW層255。接著，形成一開口，露出TiW層255。接著，順應性地形成一TaN層280與一Al層285於介電層270上，做為相變化記憶體裝置的頂電極。於一實施例中，TaN層280與Al層285層構成一複合層290。再沿著第二方向(例如Y-軸方向)圖案化該TaN/Al複合層290以形成一字元線，其頂視圖如第16A圖所示。第18B圖為第18A圖中的相變化記憶體構造於形成TaN/Al複合層290的步驟後沿切割線18B-18B的剖面示意圖。
有鑑於此，本發明之第三實施例架構提供一種相變化記憶體裝置100c，包括一基底結構110，具有一熱氧化層112形成於其上面。一第一電極114設置於基底結構上。第一電極114包括TiW導電層，經圖案化後成為該相變化記憶體裝置的一位元線。一尖錐狀結構120設置於該基底結構上。一TaN導電層132設置於尖錐狀結構與多位階相變化記憶體結構135c之間，並與第一電極114電性連接。一多位階相變化記憶體結構135c設置於尖錐狀結構120上，其中多位階相變化記憶體結構135c包括三重重複的GST層與介電(或金屬)層的堆疊。一侷限的相變化材料(GST)結構265設置於尖錐狀結構上，並填入多重重複的相變化結構135c中。一第二電極包括未侷限之GST層250和TiW層255的疊層結構，設置於該多位階相變化記憶體結構135c上。一TaN/Al複合導電層290與第二電極250和255電性連接，經圖案化後成為該相變化記憶體裝置的一字元線。
本發明雖以各種實施例揭露如上，然其並非用以限定本發明的範圍，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100a-100c．．．相變化記憶體裝置
110．．．矽基底
112．．．熱氧化層
114．．．TiW導電層
115．．．開口
116．．．阻劑層
120．．．中空的尖錐狀結構
122．．．中空的內部
124．．．外層構造
132．．．TaN導電層
134a-134c．．．GST層
136a-136c．．．TaN層
135、135b、135c．．．相變化材料堆疊
140．．．含氫矽酸鹽(HSQ)材料層
142．．．表面
145．．．電漿蝕刻法
150．．．TaN層
155、255．．．TiW層
160．．．街道區構造
170．．．HSQ材料層
175．．．回蝕刻步驟
180、280．．．TaN層
185、285．．．Al層
190、290．．．金屬結構
240．．．HSQ材料層
242．．．表面
245．．．回蝕刻步驟
250．．．未侷限之相變化材料(GST)層
260．．．街道區構造
262．．．尖端
265．．．侷限的相變化材料(GST)結構
234．．．空隙
270．．．HSQ材料層
第1-9B圖係顯示根據本發明之第一實施例架構的相變化記憶體裝置100a的各製程步驟剖面及上視示意圖；
第10-16B圖係顯示根據本發明之第二實施例架構的相變化記憶體裝置100b的各製程步驟剖面及上視示意圖；以及
第17-18B圖係顯示根據本發明之第三實施例架構的相變化記憶體裝置100c的各製程步驟剖面及上視示意圖。
100c．．．相變化記憶體裝置
110．．．矽基底
112．．．熱氧化層
135c．．．相變化材料與介電或金屬材料交替堆疊
240．．．HSQ或SOG材料層
250．．．非侷限的相變化材料(GST)層
255．．．TiW層
265．．．侷限的相變化材料(GST)結構
270．．．介電絕緣(HSQ,SiOx,SiNx,etc)材料層
280．．．TaN層
285．．．Al層
290．．．金屬結構
Claims (41)
- 一種相變化記憶體裝置，包括：一基底結構；一第一電極設置於該基底結構上；一尖錐狀結構設置於該基底結構上，其中該尖錐狀結構具有一中空結構，且外層為一含矽高分子材料；一多層相變化記憶體結構順應性設置於該尖錐狀結構上，以覆蓋該尖錐狀結構的側壁及上表面；以及一第二電極設置於該多層相變化記憶體結構上。
- 如申請專利範圍第1項所述之相變化記憶體裝置，其中該基底結構包括一半導體基底，其上具有一熱氧化層。
- 如申請專利範圍第1項所述之相變化記憶體裝置，其中該第一電極包括一TiW導電層，做為該相變化記憶體裝置的一位元線。
- 如申請專利範圍第1項所述之相變化記憶體裝置，其中該含矽高分子材料為含氫矽酸鹽(HSQ)材料。
- 如申請專利範圍第1項所述之相變化記憶體裝置，更包括一TaN導電層設置於該尖錐狀結構與多層相變化記憶體結構之間，並與該第一電極電性連接。
- 如申請專利範圍第1項所述之相變化記憶體裝置，其中該多層相變化記憶體結構包括多重重複的相變化記憶材料層與非相變化記憶材料層的堆疊。
- 如申請專利範圍第6項所述之相變化記憶體裝置，其中該多重重複的相變化記憶材料與非相變化記憶材料層堆疊為至少二重重複的Ge2 Sb2 Te5 (GST)層與TaN層堆疊。
- 如申請專利範圍第1項所述之相變化記憶體裝置，該多層相變化記憶體結構具有一空穴露出該尖錐狀結構，其中該空穴內具有一侷限的相變化結構。
- 如申請專利範圍第8項所述之相變化記憶體裝置，其中該多層相變化記憶體結構包括至少二重重複的空隙與介電層堆疊或至少二重重複的空隙與金屬層堆疊。
- 如申請專利範圍第8項所述之相變化記憶體裝置，其中其中該多層相變化記憶體結構包括至少二重重複的GST層與介電層堆疊或至少二重重複的GST層與金屬層堆疊。
- 如申請專利範圍第1項所述之相變化記憶體裝置，其中該第二電極包括TaN和一TiW層的疊層結構。
- 如申請專利範圍第1項所述之相變化記憶體裝置，更包括一TaN/Al複合導電層與該第二電極電性連接，做為該相變化記憶體裝置的一字元線。
- 一種相變化記憶體裝置，包括：一基底結構；一第一電極設置於該基底結構上；一尖錐狀結構設置於該基底結構上，其中該尖錐狀結構具有一中空結構，且外層為一含矽高分子材料；一多層相變化記憶體結構設置於尖錐狀結構上，其中多層相變化記憶體結構包括一侷限的相變化材料(GST)結構設置於尖錐狀結構上，並填入多重重複的交替堆疊結構中；以及一第二電極設置於該多層相變化記憶體結構上。
- 如申請專利範圍第13項所述之相變化記憶體裝置，其中該基底結構包括一半導體基底，其上具有一熱氧化層。
- 如申請專利範圍第13項所述之相變化記憶體裝置，其中該第一電極包括一TiW導電層，做為該相變化記憶體裝置的一位元線。
- 如申請專利範圍第13項所述之相變化記憶體裝置，其中該含矽高分子材料為含氫矽酸鹽(HSQ)材料。
- 如申請專利範圍第13項所述之相變化記憶體裝置，更包括一TaN導電層設置於尖錐狀結構與多層相變化記憶體之間，並與該第一電極電性連接。
- 如申請專利範圍第13項所述之相變化記憶體裝置，其中該多重重複的交替堆疊結構包括至少二重重複的空隙與介電層堆疊或至少二重重複的空隙與金屬層堆疊。
- 如申請專利範圍第13項所述之相變化記憶體裝置，其中該多重重複的交替堆疊結構包括至少二重重複的GST層與介電層堆疊或至少二重重複的GST層與金屬層堆疊。
- 如申請專利範圍第13項所述之相變化記憶體裝置，其中該第二電極包括未侷限之相變化材料(GST)層和一TiW層的疊層結構。
- 如申請專利範圍第13項所述之相變化記憶體裝置，更包括一TaN/Al複合導電層與該第二電極電性連接，做為該相變化記憶體裝置的一字元線。
- 一種相變化記憶體裝置的製造方法，包括： 提供一基底結構；沉積一第一電極設置於該基底結構上；形成一尖錐狀結構設置於該基底結構上，其中該尖錐狀結構具有一中空結構，且外層為一含矽高分子材料；依序沉積多重重複的相變化結構於第一電極上且覆蓋該尖錐狀結構，其中該多重重複的相變化結構包括一相變化記憶材料與一非相變化記憶材料疊層；圖案化多重重複的相變化結構與第一電極以形成一沿第一方向的街道區構造，其中圖案化後的該第一電極做為該相變化記憶體裝置的一位元線；沉積一HSQ介電層於相變化記憶體構造上，並施以回蝕刻步驟該HSQ介電層的表面低於該街道區構造的高度；沉積一TaN/Al複合層於該HSQ介電層上；以及沿著第二方向圖案化該TaN/Al複合層以形成一字元線。
- 如申請專利範圍第22項所述之相變化記憶體裝置的製造方法，其中該基底結構包括一半導體基底，其上具有一熱氧化層。
- 如申請專利範圍第22項所述之相變化記憶體裝置的製造方法，其中該第一電極包括一TiW導電層。
- 如申請專利範圍第22項所述之相變化記憶體裝置的製造方法，其中該含矽高分子材料為含氫矽酸鹽(HSQ)材料。
- 如申請專利範圍第22項所述之相變化記憶體裝置的製造方法，更包括形成一導電層於該尖錐狀結構與該多 重重複的相變化結構之間，並與該第一電極電性連接。
- 如申請專利範圍第22項所述之相變化記憶體裝置的製造方法，其中該多重重複的相變化結構包括多重重複的Ge2 Sb2 Te5 (GST)層與TaN層堆疊。
- 一種相變化記憶體裝置的製造方法，包括：提供一基底結構；沉積一第一電極設置於該基底結構上；形成一尖錐狀結構設置於該基底結構上，其中該尖錐狀結構具有一中空結構，且外層為一含矽高分子材料；依序沉積多重重複的相變化結構於第一電極上且覆蓋該尖錐狀結構，其中該多重重複的相變化結構包括一相變化記憶材料與一非相變化記憶材料疊層；圖案化多重重複的相變化結構與第一電極以形成一沿第一方向的街道區構造，其中圖案化後的該第一電極做為該相變化記憶體裝置的一位元線；沉積一第一HSQ介電層於相變化記憶體構造上，並施以回蝕刻步驟該第一HSQ介電層的表面低於該街道區構造的高度，並露出該多重重複的相變化結構的一尖端；沿該尖端向內蝕刻以形成一空穴；移除該多重重複的相變化結構的該相變化記憶材料部份，留下多重空隙；沉積一相變化材料層於第一HSQ介電層上並填入該空穴中；沉積沉積一TiW層於該相變化材料層；沉積一第二HSQ介電層於該第一HSQ介電層上； 圖案化該第二HSQ介電層以形成一開口，該開口的底部露出該TiW層；沉積一TaN/Al複合層於該第一HSQ介電層上，其中該TaN/Al複合層透過該開口與該TiW層電性接觸；以及沿著第二方向圖案化該TaN/Al複合層以形成一字元線。
- 如申請專利範圍第28項所述之相變化記憶體裝置的製造方法，其中該基底結構包括一半導體基底，其上具有一熱氧化層。
- 如申請專利範圍第28項所述之相變化記憶體裝置的製造方法，其中該第一電極包括一TiW導電層。
- 如申請專利範圍第28項所述之相變化記憶體裝置的製造方法，其中該含矽高分子材料為含氫矽酸鹽(HSQ)材料。
- 如申請專利範圍第28項所述之相變化記憶體裝置的製造方法，更包括形成一導電層於該尖錐狀結構與該多重重複的相變化結構之間，並與該第一電極電性連接。
- 如申請專利範圍第28項所述之相變化記憶體裝置的製造方法，其中該多重重複的相變化結構包括多重重複的Ge2 Sb2 Te5 (GST)層與TaN層(或介電層)堆疊。
- 如申請專利範圍第28項所述之相變化記憶體裝置的製造方法，其中移除該多重重複的相變化結構的該相變化記憶材料部份的步驟包括使用五倍子酸(Gallic Acid)的清洗液移除該相變化記憶材料部份。
- 如申請專利範圍第28項所述之相變化記憶體裝置 的製造方法，其中移除該多重重複的相變化結構的該相變化記憶材料部份的步驟包括使用5% H2 /He電漿移除該相變化記憶材料部份。
- 一種相變化記憶體裝置的製造方法，包括：提供一基底結構；沉積一第一電極設置於該基底結構上；形成一尖錐狀結構設置於該基底結構上，其中該尖錐狀結構具有一中空結構，且外層為一含矽高分子材料；依序沉積多重重複的相變化結構於第一電極上且覆蓋該尖錐狀結構，其中該多重重複的相變化結構包括一相變化記憶材料與一非相變化記憶材料疊層；圖案化多重重複的相變化結構與第一電極以形成一沿第一方向的街道區構造，其中圖案化後的該第一電極做為該相變化記憶體裝置的一位元線；沉積一第一HSQ介電層於相變化記憶體構造上，並施以回蝕刻步驟該第一HSQ介電層的表面低於該街道區構造的高度，並露出該多重重複的相變化結構的一尖端；沿該尖端向內蝕刻以形成一空穴；沉積一相變化材料層於第一HSQ介電層上並填入該空穴中；沉積一TiW層於該相變化材料層；沉積一第二HSQ介電層於該第一HSQ介電層上；圖案化該第二HSQ介電層以形成一開口，該開口的底部露出該TiW層；沉積一TaN/Al複合層於該第一HSQ介電層上，其中 該TaN/Al複合層透過該開口與該TiW層電性接觸；以及沿著第二方向圖案化該TaN/Al複合層以形成一字元線。
- 如申請專利範圍第36項所述之相變化記憶體裝置的製造方法，其中該基底結構包括一半導體基底，其上具有一熱氧化層。
- 如申請專利範圍第36項所述之相變化記憶體裝置的製造方法，其中該第一電極包括一TiW導電層。
- 如申請專利範圍第36項所述之相變化記憶體裝置的製造方法，其中該含矽高分子材料為含氫矽酸鹽(HSQ)材料。
- 如申請專利範圍第36項所述之相變化記憶體裝置的製造方法，更包括形成一導電層於該尖錐狀結構與該多重重複的相變化結構之間，並與該第一電極電性連接。
- 如申請專利範圍第36項所述之相變化記憶體裝置的製造方法，其中該多重重複的相變化結構包括多重重複的Ge2 Sb2 Te5 (GST)層與TaN層(或介電層)堆疊。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW098145479A TWI449170B (zh) | 2009-12-29 | 2009-12-29 | 相變化記憶體裝置及其製造方法 |
| US12/796,638 US20110155993A1 (en) | 2009-12-29 | 2010-06-08 | Phase change memory devices and fabrication methods thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW098145479A TWI449170B (zh) | 2009-12-29 | 2009-12-29 | 相變化記憶體裝置及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201123440A TW201123440A (en) | 2011-07-01 |
| TWI449170B true TWI449170B (zh) | 2014-08-11 |
Family
ID=44186306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW098145479A TWI449170B (zh) | 2009-12-29 | 2009-12-29 | 相變化記憶體裝置及其製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20110155993A1 (zh) |
| TW (1) | TWI449170B (zh) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8243506B2 (en) * | 2010-08-26 | 2012-08-14 | Micron Technology, Inc. | Phase change memory structures and methods |
| WO2014003755A1 (en) | 2012-06-28 | 2014-01-03 | Hewlett-Packard Development Company, L.P. | Multi-level cell memory |
| CN105390612A (zh) * | 2015-12-03 | 2016-03-09 | 中国科学院半导体研究所 | 基于锥形衬底的相变存储器的制备方法 |
| US11035044B2 (en) * | 2017-01-23 | 2021-06-15 | Versum Materials Us, Llc | Etching solution for tungsten and GST films |
| US10573808B1 (en) | 2018-08-21 | 2020-02-25 | International Business Machines Corporation | Phase change memory with a dielectric bi-layer |
| US11587978B2 (en) * | 2018-09-19 | 2023-02-21 | International Business Machines Corporation | Phase change memory with improved recovery from element segregation |
| KR102613240B1 (ko) | 2018-10-05 | 2023-12-14 | 삼성전자주식회사 | 정보 저장 패턴을 포함하는 반도체 소자 |
| US10833267B2 (en) | 2018-10-26 | 2020-11-10 | International Business Machines Corporation | Structure and method to form phase change memory cell with self- align top electrode contact |
| US10937961B2 (en) | 2018-11-06 | 2021-03-02 | International Business Machines Corporation | Structure and method to form bi-layer composite phase-change-memory cell |
| CN113169056A (zh) * | 2018-11-19 | 2021-07-23 | 朗姆研究公司 | 用于钨的钼模板 |
| US11970776B2 (en) | 2019-01-28 | 2024-04-30 | Lam Research Corporation | Atomic layer deposition of metal films |
| SG11202109666TA (en) * | 2019-03-05 | 2021-10-28 | Kokusai Electric Corp | Method of manufacturing semiconductor device, method of processing substrate, substrate processing apparatus, and program |
| US11659780B2 (en) * | 2019-03-05 | 2023-05-23 | International Business Machines Corporation | Phase change memory structure with efficient heating system |
| US10741756B1 (en) | 2019-05-29 | 2020-08-11 | International Business Machines Corporation | Phase change memory with a patterning scheme for tantalum nitride and silicon nitride layers |
| US11271151B2 (en) * | 2019-06-12 | 2022-03-08 | International Business Machines Corporation | Phase change memory using multiple phase change layers and multiple heat conductors |
| US11239418B2 (en) * | 2020-01-06 | 2022-02-01 | International Business Machines Corporation | Memory device having a ring heater |
| CN112002802B (zh) * | 2020-08-24 | 2022-10-25 | 华东师范大学 | 一种具有纳米尺寸的钨塞小电极相变存储器件制备方法 |
| JP2022120263A (ja) * | 2021-02-05 | 2022-08-18 | 富士電機株式会社 | 炭化珪素半導体装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5687112A (en) * | 1996-04-19 | 1997-11-11 | Energy Conversion Devices, Inc. | Multibit single cell memory element having tapered contact |
| US6800563B2 (en) * | 2001-10-11 | 2004-10-05 | Ovonyx, Inc. | Forming tapered lower electrode phase-change memories |
| TW200725808A (en) * | 2005-12-21 | 2007-07-01 | Ind Tech Res Inst | Phase change memory cell and fabricating method thereof |
| US7374174B2 (en) * | 2004-12-22 | 2008-05-20 | Micron Technology, Inc. | Small electrode for resistance variable devices |
| TW200903779A (en) * | 2007-07-11 | 2009-01-16 | Ind Tech Res Inst | Multi-bit phase change memory array and multi-bit phase change memory |
| TW200933942A (en) * | 2008-01-30 | 2009-08-01 | Ind Tech Res Inst | Hollow stylus-shaped structure, methods for fabricating the same, and phase-change memory devices, magnetic random access memory devices, resistive random access memory devices, field emission display, multi-electrobeams direct writing lithography appara |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6147395A (en) * | 1996-10-02 | 2000-11-14 | Micron Technology, Inc. | Method for fabricating a small area of contact between electrodes |
| US6015977A (en) * | 1997-01-28 | 2000-01-18 | Micron Technology, Inc. | Integrated circuit memory cell having a small active area and method of forming same |
| US7928420B2 (en) * | 2003-12-10 | 2011-04-19 | International Business Machines Corporation | Phase change tip storage cell |
| US7057923B2 (en) * | 2003-12-10 | 2006-06-06 | International Buisness Machines Corp. | Field emission phase change diode memory |
| US8084799B2 (en) * | 2006-07-18 | 2011-12-27 | Qimonda Ag | Integrated circuit with memory having a step-like programming characteristic |
-
2009
- 2009-12-29 TW TW098145479A patent/TWI449170B/zh active
-
2010
- 2010-06-08 US US12/796,638 patent/US20110155993A1/en not_active Abandoned
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5687112A (en) * | 1996-04-19 | 1997-11-11 | Energy Conversion Devices, Inc. | Multibit single cell memory element having tapered contact |
| US6800563B2 (en) * | 2001-10-11 | 2004-10-05 | Ovonyx, Inc. | Forming tapered lower electrode phase-change memories |
| US7374174B2 (en) * | 2004-12-22 | 2008-05-20 | Micron Technology, Inc. | Small electrode for resistance variable devices |
| TW200725808A (en) * | 2005-12-21 | 2007-07-01 | Ind Tech Res Inst | Phase change memory cell and fabricating method thereof |
| TW200903779A (en) * | 2007-07-11 | 2009-01-16 | Ind Tech Res Inst | Multi-bit phase change memory array and multi-bit phase change memory |
| TW200933942A (en) * | 2008-01-30 | 2009-08-01 | Ind Tech Res Inst | Hollow stylus-shaped structure, methods for fabricating the same, and phase-change memory devices, magnetic random access memory devices, resistive random access memory devices, field emission display, multi-electrobeams direct writing lithography appara |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110155993A1 (en) | 2011-06-30 |
| TW201123440A (en) | 2011-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI449170B (zh) | 相變化記憶體裝置及其製造方法 | |
| US10056546B2 (en) | Metal nitride keyhole or spacer phase change memory cell structures | |
| US7670871B2 (en) | Method of fabricating a phase-change memory | |
| JP5058466B2 (ja) | ビア構造体の形成方法及びこのようなビア構造体を合併させた相変化記憶素子の製造方法 | |
| KR100668846B1 (ko) | 상변환 기억 소자의 제조방법 | |
| US7682866B2 (en) | Non-planarized, self-aligned, non-volatile phase-change memory array and method of formation | |
| TWI508338B (zh) | 單遮罩相變記憶體製程整合 | |
| TWI514639B (zh) | 用於形成窄垂直柱之方法及具有窄垂直柱之積體電路裝置 | |
| JP5241717B2 (ja) | 抵抗スイッチング装置の抵抗スイッチング材料の制御された形成方法および該方法によって得られる装置 | |
| US11233198B2 (en) | Three-dimensional stacked memory and preparation method thereof | |
| US20100270527A1 (en) | Phase-change memory device and method of manufacturing the phase-change memory device | |
| KR100713936B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| TW200820425A (en) | Memory device having wide area phase change element and small electrode contact area | |
| TWI509854B (zh) | 相變化記憶體之製造方法 | |
| KR20090052571A (ko) | 상변화 메모리 소자 및 그 제조 방법 | |
| JP2015002283A (ja) | 半導体装置及びその製造方法 | |
| CN113629099B (zh) | 相变存储器及其制造方法 | |
| JP2018006739A (ja) | 半導体素子の製造方法 | |
| US20130001505A1 (en) | Multilayer structure comprising a phase change material layer and method of producing the same | |
| TWI355072B (en) | Phase-change memory devices and methods for fabric | |
| US20090101885A1 (en) | Method of producing phase change memory device | |
| US8222628B2 (en) | Phase change memory device having a bottleneck constriction and method of manufacturing the same | |
| US7525176B2 (en) | Phase change memory cell design with adjusted seam location | |
| KR100639999B1 (ko) | 상변화층 스페이서를 갖는 상변화 메모리 소자 및 그제조방법 | |
| KR100617304B1 (ko) | 미세 접점 형성 공정을 포함하는 상변화 메모리 소자의제조방법 |