KR102471632B1 - 전자 장치 및 그 제조 방법 - Google Patents

전자 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR102471632B1
KR102471632B1 KR1020150166287A KR20150166287A KR102471632B1 KR 102471632 B1 KR102471632 B1 KR 102471632B1 KR 1020150166287 A KR1020150166287 A KR 1020150166287A KR 20150166287 A KR20150166287 A KR 20150166287A KR 102471632 B1 KR102471632 B1 KR 102471632B1
Authority
KR
South Korea
Prior art keywords
contacts
delete delete
abandoned
paid
line
Prior art date
Application number
KR1020150166287A
Other languages
English (en)
Other versions
KR20170061363A (ko
Inventor
문주영
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150166287A priority Critical patent/KR102471632B1/ko
Priority to TW105115593A priority patent/TWI685083B/zh
Priority to CN201610533689.3A priority patent/CN106803507B/zh
Priority to US15/237,356 priority patent/US9935007B2/en
Publication of KR20170061363A publication Critical patent/KR20170061363A/ko
Priority to US15/940,845 priority patent/US10199272B2/en
Application granted granted Critical
Publication of KR102471632B1 publication Critical patent/KR102471632B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H01L45/04—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L45/12—
    • H01L45/122—
    • H01L45/126—
    • H01L45/141—
    • H01L45/147—
    • H01L45/1608—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 실시예들이 해결하려는 과제는, 가변 저항 소자의 특성 향상이 가능한 반도체 메모리를 포함하는 전자 장치 및 그 제조 방법을 제공하는 것이다. 상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 전자 장치는, 반도체 메모리를 포함하는 전자 장치로서, 상기 반도체 메모리는, 제1방향과 상기 제1방향에 교차하는 제2방향으로 각각 일정간격 이격 배치된 복수의 제1하부 콘택들; 상기 제1하부 콘택들 사이에 엇갈려 배치되며 상기 제1방향과 상기 제2방향으로 각각 일정간격 이격 배치된 복수의 소스 콘택들; 상기 소스 콘택들 중 상기 제2방향으로 배치된 소스 콘택들 각각에 접하도록 형성된 복수의 소스라인들; 상기 복수의 소스라인들 상에 중첩되도록 형성되고 상기 소스라인들의 선폭 이상의 선폭을 갖는 복수의 식각방지패턴들; 상기 제1하부 콘택들에 중첩되도록 배치되어 형성된 메쉬타입의 복수의 제2하부 콘택들; 및 상기 복수의 제2하부 콘택들 상에 접하도록 배치되어 형성된 복수의 가변저항소자들을 포함할 수 있다. 상술한 본 발명의 실시예들에 의한 반도체 메모리를 포함하는 전자 장치 및 그 제조 방법에 의하면, 공정이 용이하고 가변 저항 소자의 특성 향상이 가능하다.

Description

전자 장치 및 그 제조 방법{ELECTRONIC DEVICE AND METHOD FOR FABRICATING THE SAME}
본 특허 문헌은 메모리 회로 또는 장치와, 전자 장치에서의 이들의 응용에 관한 것이다.
최근 전자기기의 소형화, 저전력화, 고성능화, 다양화 등에 따라, 컴퓨터, 휴대용 통신기기 등 다양한 전자기기에서 정보를 저장할 수 있는 반도체 장치가 요구되고 있으며, 이에 대한 연구가 진행되고 있다. 이러한 반도체 장치로는 인가되는 전압 또는 전류에 따라 서로 다른 저항 상태 사이에서 스위칭하는 특성을 이용하여 데이터를 저장할 수 있는 반도체 장치 예컨대, RRAM(Resistive Random Access Memory), PRAM(Phase-change Random Access Memory), FRAM(Ferroelectric Random Access Memory), MRAM(Magnetic Random Access Memory), 이-퓨즈(E-fuse) 등이 있다.
본 발명의 실시예들이 해결하려는 과제는, 가변 저항 소자의 특성 향상이 가능한 반도체 메모리를 포함하는 전자 장치 및 그 제조 방법을 제공하는 것이다.
상기 과제를 해결하기 위한 본 발명의 제1실시예에 따른 반도체 장치는, 제1방향과 상기 제1방향에 교차하는 제2방향으로 각각 일정간격 이격 배치된 복수의 제1콘택들; 상기 제1콘택들 사이에 엇갈려 배치되며 상기 제1방향과 상기 제2방향으로 각각 일정간격 이격 배치된 복수의 제2콘택들; 상기 복수의 제2콘택들 중 상기 제2방향으로 배치된 제2콘택들 각각에 접하도록 형성되고 오목부와 볼록부를 갖는 도그본 타입의 복수의 도전라인들; 및 상기 복수의 도전라인들 상에 중첩되도록 형성된 복수의 식각방지패턴들을 포함할 수 있다.
특히, 상기 식각방지패턴의 선폭은 상기 도전라인의 선폭 이상을 가질 수 있다. 또한, 상기 도전라인의 오목부는 상기 제1콘택들에 대응되는 위치에 형성될 수 있다. 또한, 상기 도전라인의 볼록부는 상기 제2방향으로 배치된 제2콘택들 상에 형성될 수 있다. 또한, 상기 식각방지패턴은 오목부와 볼록부를 갖는 도그본 타입이고 상기 식각방지패턴의 선폭이 상기 도전라인의 선폭 이상일 수 있다. 또한, 상기 식각방지패턴은 오목부와 볼록부를 갖되, 상기 식각방지패턴의 오목부와 볼록부는 상기 도전라인의 오목부와 볼록부에 반대로 중첩되는 역도그본 타입일 수 있다. 또한, 상기 식각방지패턴은 라인타입이고 상기 식각방지패턴의 선폭은 상기 도전라인의 볼록부의 선폭 이상일 수 있다. 또한, 상기 도전라인의 양측면에 스페이서를 더 포함할 수 있다. 또한, 상기 제1콘택들에 중첩되도록 배치되어 형성된 메쉬타입의 복수의 제3콘택들을 더 포함할 수 있다. 또한, 상기 제3콘택들 상에 접하도록 배치된 데이터 저장 소자를 더 포함할 수 있다. 또한, 상기 데이터 저장 소자는 캐패시터 또는 가변저항소자 포함할 수 있다. 또한, 상기 식각방지패턴은 절연물질을 포함할 수 있다. 또한, 상기 식각방지패턴은 질화물질을 포함할 수 있다.
상기 과제를 해결하기 위한 본 발명의 제2실시예에 따른 반도체 장치는, 제1방향과 상기 제1방향에 교차하는 제2방향으로 각각 일정간격 이격 배치된 복수의 제1콘택들; 상기 제1콘택들 사이에 엇갈려 배치되며 상기 제1방향과 상기 제2방향으로 각각 일정간격 이격 배치된 복수의 제2콘택들; 상기 복수의 제2콘택들 중 상기 제2방향으로 배치된 제2콘택들 각각에 접하도록 형성된 복수의 도전라인들; 및 상기 복수의 도전라인들 상에 중첩되도록 형성되고 상기 도전라인들의 선폭 이상의 선폭을 갖는 복수의 식각방지패턴들을 포함할 수 있다.
특히, 상기 식각방지패턴은 라인패턴을 포함할 수 있다. 또한, 상기 식각방지패턴은 오목부와 볼록부를 갖는 도그본 타입이고, 상기 식각방지패턴의 볼록부는 상기 제1콘택에 대응되는 위치에 형성될 수 있다. 또한, 상기 도전라인의 양측면에 스페이서를 더 포함할 수 있다. 또한, 상기 제1콘택들에 중첩되도록 배치되어 형성된 메쉬타입의 복수의 제3콘택들을 더 포함할 수 있다. 또한, 상기 제3콘택들 상에 접하는 데이터 저장 소자를 더 포함할 수 있다. 또한, 상기 데이터 저장 소자는 캐패시터 또는 가변저항소자 포함할 수 있다. 또한, 상기 식각방지패턴은 절연물질을 포함할 수 있다. 또한, 상기 식각방지패턴은 질화물질을 포함할 수 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 전자 장치는, 반도체 메모리를 포함하는 전자 장치로서, 상기 반도체 메모리는, 제1방향과 상기 제1방향에 교차하는 제2방향으로 각각 일정간격 이격 배치된 복수의 제1하부 콘택들; 상기 제1하부 콘택들 사이에 엇갈려 배치되며 상기 제1방향과 상기 제2방향으로 각각 일정간격 이격 배치된 복수의 소스 콘택들; 상기 소스 콘택들 중 상기 제2방향으로 배치된 소스 콘택들 각각에 접하도록 형성된 복수의 소스라인들; 상기 복수의 소스라인들 상에 중첩되도록 형성되고 상기 소스라인들의 선폭 이상의 선폭을 갖는 복수의 식각방지패턴들; 상기 제1하부 콘택들에 중첩되도록 배치되어 형성된 복수의 제2하부 콘택들; 및 상기 복수의 제2하부 콘택들 상에 접하도록 배치되어 형성된 복수의 가변저항소자들을 포함할 수 있다.
특히, 상기 식각방지패턴은 라인패턴을 포함할 수 있다. 또한, 상기 식각방지패턴은 오목부와 볼록부를 갖는 도그본 타입이고, 상기 식각방지패턴의 볼록부는 상기 제1콘택들에 대응되는 위치에 형성될 수 있다. 또한, 상기 소스라인은 오목부와 볼록부를 갖는 도그본 타입을 포함하고 상기 소스라인의 오목부는 상기 제1하부 콘택들에 대응되는 위치에 형성될 수 있다. 또한, 상기 소스라인은 오목부와 볼록부를 갖는 도그본 타입을 포함하고 상기 소스라인의 볼록부는 상기 제2방향으로 배치된 소스 콘택들 상에 형성될 수 있다. 또한, 상기 소스라인 및 식각방지패턴은 오목부와 볼록부를 갖는 도그본 타입을 포함할 수 있다. 또한, 상기 소스라인은 오목부와 볼록부를 갖는 도그본 타입을 포함하고, 상기 식각방지패턴은 오목부와 볼록부를 갖되, 상기 식각방지패턴의 오목부와 볼록부는 상기 소스라인의 오목부와 볼록부에 반대로 중첩되는 역도그본 타입을 포함할 수 있다. 또한, 상기 소스라인의 양측면에 스페이서를 더 포함할 수 있다. 또한, 상기 식각방지패턴은 절연물질을 포함할 수 있다. 또한, 상기 식각방지패턴은 질화물질을 포함할 수 있다. 또한, 상기 가변저항소자는 전이 금속 산화물, 페로브스카이트(perovskite)계 물질 등과 같은 금속 산화물, 칼코게나이드(chalcogenide)계 물질 등과 같은 상변화 물질, 강유전 물질, 강자성 물질 등을 포함하는 단일막 또는 다중막을 포함할 수 있다.
또한, 상기 전자 장치는, 마이크로프로세서를 더 포함하고, 상기 마이크로프로세서는, 상기 마이크로프로세서 외부로부터의 명령을 포함하는 신호를 수신하고, 상기 명령의 추출이나 해독 또는 상기 마이크로프로세서의 신호의 입출력 제어를 수행하는 제어부; 상기 제어부가 명령을 해독한 결과에 따라서 연산을 수행하는 연산부; 및 상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 기억부를 포함하고, 상기 반도체 메모리는, 상기 마이크로프로세서 내에서 상기 기억부의 일부일 수 있다.
또한, 상기 전자 장치는, 프로세서를 더 포함하고, 상기 프로세서는, 상기 프로세서의 외부로부터 입력된 명령에 따라 데이터를 이용하여 상기 명령에 대응하는 연산을 수행하는 코어부; 상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 캐시 메모리부; 및 상기 코어부와 상기 캐시 메모리부 사이에 연결되고, 상기 코어부와 상기 캐시 메모리부 사이에 데이터를 전송하는 버스 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 프로세서 내에서 상기 캐시 메모리부의 일부일 수 있다.
또한, 상기 전자 장치는, 프로세싱 시스템을 더 포함하고, 상기 프로세싱 시스템은, 수신된 명령을 해석하고 상기 명령을 해석한 결과에 따라 정보의 연산을 제어하는 프로세서; 상기 명령을 해석하기 위한 프로그램 및 상기 정보를 저장하기 위한 보조기억장치; 상기 프로그램을 실행할 때 상기 프로세서가 상기 프로그램 및 상기 정보를 이용해 상기 연산을 수행할 수 있도록 상기 보조기억장치로부터 상기 프로그램 및 상기 정보를 이동시켜 저장하는 주기억장치; 및 상기 프로세서, 상기 보조기억장치 및 상기 주기억장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스 장치를 포함하고, 상기 반도체 메모리는, 상기 프로세싱 시스템 내에서 상기 보조기억장치 또는 상기 주기억장치의 일부일 수 있다.
또한, 상기 전자 장치는, 데이터 저장 시스템을 더 포함하고, 상기 데이터 저장 시스템은, 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 저장 장치; 외부로부터 입력된 명령에 따라 상기 저장 장치의 데이터 입출력을 제어하는 컨트롤러; 상기 저장 장치와 외부 사이에 교환되는 데이터를 임시로 저장하는 임시 저장 장치; 및 상기 저장 장치, 상기 컨트롤러 및 상기 임시 저장 장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 데이터 저장 시스템 내에서 상기 저장 장치 또는 상기 임시 저장 장치의 일부일 수 있다.
또한, 상기 전자 장치는, 메모리 시스템을 더 포함하고, 상기 메모리 시스템은, 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 메모리; 외부로부터 입력된 명령에 따라 상기 메모리의 데이터 입출력을 제어하는 메모리 컨트롤러; 상기 메모리와 외부 사이에 교환되는 데이터를 버퍼링하기 위한 버퍼 메모리; 및 상기 메모리, 상기 메모리 컨트롤러 및 상기 버퍼 메모리 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 메모리 시스템 내에서 상기 메모리 또는 상기 버퍼 메모리의 일부일 수 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 전자 장치 제조 방법은, 반도체 메모리를 포함하는 전자 장치의 제조 방법으로서, 기판 상에 제1방향과 상기 제1방향에 교차하는 제2방향으로 각각 일정간격 이격 배치된 복수의 제1하부 콘택들을 형성하는 단계; 상기 제1하부 콘택들 사이에 엇갈려 배치되며 상기 제1방향과 상기 제2방향으로 각각 일정간격 이격 배치된 복수의 소스 콘택들을 형성하는 단계; 상기 복수의 소스 콘택들 중 상기 제2방향으로 배치된 소스 콘택들 각각에 접하도록 복수의 소스라인들을 형성하는 단계; 상기 복수의 소스라인들 상에 중첩되고 상기 소스라인들의 선폭 이상의 선폭을 갖는 복수의 식각방지패턴들을 형성하는 단계; 상기 제1하부 콘택들 상에 중첩되는 복수의 제2하부 콘택들을 형성하는 단계; 및 상기 제2하부 콘택들 상에 중첩되는 복수의 가변저항소자들을 형성하는 단계를 포함할 수 있다.
특히, 상기 식각방지패턴은 라인패턴을 포함할 수 있다. 또한, 상기 식각방지패턴은 오목부와 볼록부를 갖는 도그본 타입이고 상기 식각방지패턴의 볼록부는 상기 제1하부 콘택들에 대응되는 위치에 형성될 수 있다. 또한, 상기 소스라인은 오목부와 볼록부를 갖는 도그본 타입을 포함하고 상기 제1도전라인의 오목부는 상기 제1하부 콘택들에 대응되는 위치에 형성될 수 있다. 또한, 상기 소스라인은 오목부와 볼록부를 갖는 도그본 타입을 포함하고 상기 소스라인의 볼록부는 상기 제2방향으로 배치된 소스 콘택들에 상에 형성될 수 있다. 또한, 상기 소스라인 및 식각방지패턴은 오목부와 볼록부를 갖는 도그본 타입을 포함할 수 있다. 또한, 상기 소스라인은 오목부와 볼록부를 갖는 도그본 타입을 포함하고, 상기 식각방지패턴은 오목부와 볼록부를 갖되, 상기 식각방지패턴의 오목부와 볼록부는 상기 소스라인의 오목부와 볼록부에 반대로 중첩되는 역도그본 타입을 포함할 수 있다. 또한, 상기 소스라인의 양측면에 스페이서를 더 포함할 수 있다. 또한, 상기 식각방지패턴은 절연물질을 포함할 수 있다. 또한, 상기 식각방지패턴은 질화물질을 포함할 수 있다. 또한, 상기 가변저항소자는 전이 금속 산화물, 페로브스카이트(perovskite)계 물질 등과 같은 금속 산화물, 칼코게나이드(chalcogenide)계 물질 등과 같은 상변화 물질, 강유전 물질, 강자성 물질 등을 포함하는 단일막 또는 다중막을 포함할 수 있다.
상술한 본 발명의 실시예들에 의한 반도체 메모리를 포함하는 전자 장치 및 그 제조 방법에 의하면, 공정이 용이하고 가변 저항 소자의 특성 향상이 가능하다.
도 1은 본 발명의 일 실시예에 따른 반도체 장치를 설명하기 위한 평면도이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 반도체 장치를 설명하기 위한 단면도이다.
도 3a 내지 도 3e는 본 발명의 일 실시예에 따른 도전라인과 식각방지패턴 사이의 관계를 나타내는 평면도이다.
도 4는 본 발명의 제1실시예에 따른 메모리 장치를 설명하기 위한 단면도이다.
도 5는 본 발명의 제2실시예에 따른 메모리 장치를 설명하기 위한 단면도이다.
도 6a 내지 도 6i는 본 발명의 제1실시예에 따른 메모리 장치 제조 방법을 설명하기 위한 공정 단면도이다.
도 7은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 마이크로프로세서의 구성도의 일 예이다.
도 8은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 프로세서의 구성도의 일 예이다.
도 9는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 시스템의 구성도의 일 예이다.
도 10은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 데이터 저장 시스템의 구성도의 일 예이다.
도 11은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 메모리 시스템의 구성도의 일 예이다.
이하에서는, 첨부된 도면을 참조하여 다양한 실시예들이 상세히 설명된다.
도면은 반드시 일정한 비율로 도시된 것이라 할 수 없으며, 몇몇 예시들에서, 실시예들의 특징을 명확히 보여주기 위하여 도면에 도시된 구조물 중 적어도 일부의 비례는 과장될 수도 있다. 도면 또는 상세한 설명에 둘 이상의 층을 갖는 다층 구조물이 개시된 경우, 도시된 것과 같은 층들의 상대적인 위치 관계나 배열 순서는 특정 실시예를 반영할 뿐이어서 본 발명이 이에 한정되는 것은 아니며, 층들의 상대적인 위치 관계나 배열 순서는 달라질 수도 있다. 또한, 다층 구조물의 도면 또는 상세한 설명은 특정 다층 구조물에 존재하는 모든 층들을 반영하지 않을 수도 있다(예를 들어, 도시된 두 개의 층 사이에 하나 이상의 추가 층이 존재할 수도 있다). 예컨대, 도면 또는 상세한 설명의 다층 구조물에서 제1 층이 제2 층 상에 있거나 또는 기판상에 있는 경우, 제1 층이 제2 층 상에 직접 형성되거나 또는 기판상에 직접 형성될 수 있음을 나타낼 뿐만 아니라, 하나 이상의 다른 층이 제1 층과 제2 층 사이 또는 제1 층과 기판 사이에 존재하는 경우도 나타낼 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 장치를 설명하기 위한 평면도이다. 도 2a 및 도 2b는 본 발명의 일 실시예에 따른 반도체 장치를 설명하기 위한 단면도이다. 도 2a는 도 1을 A-A'방향에서 바라본 단면도이며, 도 2b는 도 1을 B-B'방향에서 바라본 단면도이다. 이해를 돕기 위해 도 1과 도 2a 및 도 2b를 함께 설명하기로 한다.
도 1과 도 2a 및 도 2b에 도시된 바와 같이, 본 발명의 실시예에 따른 반도체 장치는 기판(101), 기판(101) 상에 형성된 제1층간절연층(102)을 포함할 수 있다. 그리고, 제1층간절연층(102)을 관통하여 기판(101)에 연결되는 복수의 제1콘택(103) 및 제2콘택(104)을 포함할 수 있다. 그리고, 제1층간절연층(102) 상에 형성된 식각정지층(105) 및 제2층간절연층(106)을 포함할 수 있다. 그리고, 제2층간절연층(106) 및 식각정지층(105)을 관통하여 제2콘택(104)에 접하는 도전라인(108)을 포함할 수 있다. 그리고, 도전라인(108) 상에 중첩되는 식각방지패턴(109)을 포함할 수 있다. 그리고, 제2층간절연층(106) 상에 형성된 제3층간절연층(110)을 포함할 수 있다. 그리고, 제3 및 제2층간절연층(110, 106) 및 식각정지층(105)을 관통하여 제1콘택(103)들에 연결되는 복수의 제3콘택(111)을 포함할 수 있다.
기판(101)은 실리콘 기판 등 반도체 기판을 포함할 수 있다. 제1층간절연층(102)은 기판(101)과 상부층 간의 층간절연 및 이웃하는 콘택들 간의 절연을 위한 역할을 할 수 있다. 제1층간절연층(102)은 절연물질을 포함할 수 있다.
제1콘택(103) 및 제2콘택(104)은 도전물질을 포함할 수 있다. 제1콘택(103) 및 제2콘택(104)은 제1방향(X) 및 제1방향(X)과 교차하는 제2방향(Y)으로 각각 일정간격 이격 배치된 메쉬(Mesh) 타입의 배치구조를 포함할 수 있다. 특히, 제1콘택(103)과 제2콘택(104)은 제1방향(X) 및 제2방향(Y) 어디로도 중첩되지 않도록 서로 엇갈려 배치될 수 있다. 예컨대, 제2콘택(104)은 도 1과 같이 4개의 제1콘택(103)들 사이에서 일정 간격을 갖도록 배치될 수 있으며, 도 2b와 같은 사선방향에서는 제1콘택(103)들과 제2콘택(104)들이 번갈아 배치될 수 있다. 제1콘택(103) 및 제2콘택(104)은 동시에 형성될 수 있으며, 또는 제1콘택(103)을 형성한 후, 제2콘택(104)을 차례로 형성할 수 있다.
식각정지층(105)은 도전라인(108) 및 제3콘택(111) 형성시 제1층간절연층(102)과 제1 및 제2콘택(103, 104)이이 손상되는 것을 방지하기 위한 것으로, 제1층간절연층(102)과 제1 및 제2콘택들(103, 104)에 대해 식각선택비를 갖는 물질을 포함할 수 있다. 식각정지층(105)은 절연물질을 포함할 수 있다.
제2층간절연층(106)은 제1 및 제2콘택(103, 104)들과 상부층 간의 층간절연 및 도전라인(108)들과 제3콘택(111)들 간의 절연을 위한 역할을 할 수 있다. 제2층간절연층(106)은 절연물질을 포함할 수 있다.
도전라인(108)은 제1방향(X)으로 일정간격 이격되어 반복 배치될 수 있다. 도전라인(108)은 제2방향(Y)으로 배치된 제2콘택(104)들에 중첩되도록 연장될 수 있다. 도 1에서 도전라인(108)은 오목부와 볼록부를 갖는 도그본(dog bone) 타입의 라인패턴을 포함하고 있으나, 이에 한정되지 않으며 도전라인(108) 및 식각방지패턴(109)의 형태에 관하여는 후속 도 3a 내지 도 3e에서 자세히 설명하기로 한다. 도전라인(108)은 제2콘택(104)들에 접하여 전압 또는 전류를 인가하는 전원선으로 역할 할 수 있다. 이때, 도전라인(108)의 양측면에 스페이서(107)가 더 포함될 수 있다. 특히, 도전라인(108)이 도 1과 같이 오목부와 볼록부를 갖는 도그본 타입으로 형성되는 경우 도전라인(108)의 오목부는 제1콘택(103)들에 대응되며, 도전라인(108)의 볼록부는 제2콘택(104)들에 중첩되도록 배치될 수 있다.
식각방지패턴(109)은 도전라인(108)과 함께 제2콘택(104)들에 중첩되도록 연장되며, 제1방향(X)으로 일정간격 이격되어 반복 배치될 수 있다. 식각방지패턴(109)은 적어도 제1콘택(103)들에 대응되는 부분에서 도전라인(108)의 선폭 이상의 선폭을 갖도록 형성될 수 있다. 도 1에서 식각방지패턴(109)은 오목부와 볼록부를 갖되, 도전라인(108)의 오목부와 볼록부에 식각방지패턴(109)의 오목부와 볼록부가 반대로 중첩되는 역도그본 타입의 라인패턴을 포함하고 있으나, 이에 한정되지 않으며 이에 대하여는 후속 도 3a 내지 도 3e에서 자세히 설명하기로 한다. 식각방지패턴(109)은 적어도 제1콘택(103)들에 대응되는 부분에서 도전라인(108)의 선폭 이상의 선폭을 가짐으로써 도전라인(108)과 제3콘택(111) 사이에 간격(D)을 확보하여 단락을 방지하는 역할을 할 수 있다. 식각방지패턴(109)은 제3층간절연층(110) 및 제2층간절연층(106)에 대해 식각선택비를 갖는 물질을 포함할 수 있다. 식각방지패턴(109)은 절연물질을 포함할 수 있다. 예컨대, 제2 및 제3층간절연층(106, 110)이 산화물질을 포함하는 경우 식각방지패턴(109)은 질화물질을 포함할 수 있다.
제3콘택(111)은 제1콘택(103)들에 중첩되는 배치 즉, 제1방향(X) 및 제1방향(X)과 교차하는 제2방향(Y)으로 일정간격 이격 배치된 메쉬 타입의 배치구조를 포함할 수 있다. 제3콘택(111)의 선폭은 식각방지패턴(109)을 기준으로 보다 더 좁아질 수 있다. 이는, 제3콘택(111)을 형성하기 위한 콘택홀 형성공정에서 제2 및 제3층간절연층(106, 110)과 식각방지패턴(109)의 식각선택비에 의해 식각방지패턴(109)이 손상되지 않고 그대로 잔류함으로써 콘택홀의 자기정렬식각(Self align etch)이 진행되기 때문이다. 즉, 식각방지패턴(109)을 기준으로 하부에 식각되는 콘택홀의 선폭이 식각방지패턴(109)의 위치에 의해 결정될 수 있다. 이에 따라 제3콘택(111)은 식각방지패턴(109)의 일측면과 도전라인(108)의 일측면 사이 간격(d)만큼 도전라인(108)과의 간격을 확보할 수 있다. 결과적으로, 제3콘택(111)과 도전라인(108) 사이에 단락(Short)이 방지될 수 있다.
도 3a 내지 도 3e는 본 발명의 일 실시예에 따른 도전라인과 식각방지패턴 사이의 관계를 나타내는 평면도이다. 도면부호 100A는 도전라인을 가리키며, 100B는 식각방지패턴을 가리킬 수 있다. 도 3a 내지 도 3e에 도시된 도전라인 및 식각방지패턴은 도 1과 도 2a 및 도 2b에 도시된 도전라인(108)과 식각방지패턴(109)에 각각 대응될 수 있다.
도 3a에 도시된 바와 같이, 도전라인(100A)은 오목부와 볼록부를 갖는 도그본 형태의 라인타입으로 형성될 수 있다. 이때, 도전라인(100A)의 오목부는 도 1과 도 2a 및 도 2b의 제1콘택(103)과 제3콘택(111)에 대응될 수 있다. 도전라인(100A)의 볼록부는 제2콘택(104)에 중첩될 수 있다.
식각방지패턴(100B) 역시 오목부와 볼록부를 갖는 라인타입으로 형성될 수 있다. 이때, 식각방지패턴(100B)의 오목부와 볼록부는 도전라인(100A)의 오목부와 볼록부에 각각 반대로 중첩되는 역 도그본 형태를 가질 수 있다. 즉, 식각방지패턴(100B)의 오목부는 제2콘택(104)에 중첩될 수 있고, 식각방지패턴(100B)의 볼록부는 제1 및 제3콘택(103, 111)에 대응될 수 있다. 특히, 식각방지패턴(100B)의 볼록부의 선폭(W2)은 도전라인(100A)의 오목부의 선폭(W1)보다 크게 조절될 수 있다. 식각방지패턴(100B)과 도전라인(100A) 간의 선폭 차이의 1/2만큼 도전라인(100A)과 제3콘택(111, 도 2a 참조) 간격이 확보될 수 있다.
도 3b에 도시된 바와 같이, 도전라인(100A) 및 식각방지패턴(100B) 모두 오목부와 볼록부를 갖는 도그본 형태의 라인타입으로 형성될 수 있다. 도전라인(100A) 및 식각방지패턴(100B)의 오목부는 제1콘택(103, 도 2a 참조)과 제3콘택(111, 도 2a 참조)에 대응될 수 있다. 도전라인(100A) 및 식각방지패턴(100B)의 볼록부는 제2콘택(104, 도 2b 참조)에 중첩될 수 있다. 이때, 식각방지패턴(100B)의 오목부의 선폭(W2)은 도전라인(100A)의 오목부의 선폭(W1)보다 크게 조절될 수 있다.
도 3c에 도시된 바와 같이, 도전라인(100A)은 오목부와 볼록부를 갖는 도그본 형태의 라인타입으로 형성될 수 있다. 식각방지패턴(100B)은 라인타입으로 형성될 수 있다. 도전라인(100A) 및 식각방지패턴(100B)의 오목부는 제1콘택(103, 도 2a 참조)과 제3콘택(111, 도 2a 참조)에 대응될 수 있다. 이때, 식각방지패턴(100B)의 선폭(W2)은 적어도 도전라인(100A)의 오목부의 선폭(W1)보다 크게 조절될 수 있다.
도 3d에 도시된 바와 같이, 도전라인(100A)은 라인타입으로 형성될 수 있다. 식각방지패턴(100B)은 오목부와 볼록부를 갖는 도그본 형태의 라인타입으로 형성될 수 있다. 식각방지패턴(100B)의 볼록부는 제1콘택(103, 도 2a 참조)과 제3콘택(111, 도 2a 참조)에 대응될 수 있다. 이때, 식각방지패턴(100B)의 볼록부의 선폭(W2)은 도전라인(100A)의 선폭(W1)보다 크게 조절될 수 있다.
도 3e에 도시된 바와 같이, 도전라인(100A) 및 식각방지패턴(100B)은 라인타입으로 형성될 수 있다. 이때, 식각방지패턴(100B)의 선폭(W2)은 도전라인(100A)의 선폭(W1)보다 크게 조절될 수 있다.
본 실시예는 도 3a 내지 도 3e 외에 응용가능한 모든 도전라인 및 식각방지패턴의 형태를 포함할 수 있으며, 이때, 제1콘택 및 제3콘택에 대응되는 식각방지패턴의 선폭은 도전라인의 선폭보다 크게 조절될 수 있다.
도 4는 본 발명의 제1실시예에 따른 메모리 장치를 설명하기 위한 단면도이다. 본 발명의 제1실시예에 따른 메모리 장치는 메모리 요소로 가변저항소자를 포함하는 STTRAM구조일 수 있다.
도 4에 도시된 바와 같이, 본 실시예에 따른 메모리 장치는, 요구되는 소정 소자(미도시) 예컨대, 가변저항소자(212)로의 억세스를 제어하는 트랜지스터 등이 형성된 기판(201)을 포함할 수 있다. 그리고, 기판(201) 상에 위치하여 복수의 가변저항소자(212) 각각의 하단과 기판(201)의 일부 예컨대, 트랜지스터의 드레인(Drain)을 서로 접속시키는 제1 및 제2하부 콘택(203, 211)을 포함할 수 있다. 그리고, 제1하부 콘택(203) 사이에 번갈아 배치되고 소스라인(208)과 기판(201)의 일부 예컨대, 트랜지스터의 소스(Source)를 전기적으로 연결시키는 소스 콘택(204)을 포함할 수 있다. 그리고, 소스라인(208)과 중첩되어 소스라인(208)과 제2하부콘택(211) 간의 간격을 확보하여 단락을 방지하는 식각방지패턴(209)을 포함할 수 있다. 그리고, 가변저항소자(212)와 비트라인(215)을 연결하는 상부 콘택(214)을 포함할 수 있다. 그리고, 제1하부 콘택(203) 및 소스 콘택(204)을 절연하기 위한 제1층간절연층(202), 소스라인(208) 사이를 절연하기 위한 제2층간절연층(202), 제2하부 콘택(211) 사이를 절연하기 위한 제3층간절연층(210) 및 가변저항소자(212) 사이를 절연하기 위한 제4층간절연층(213)을 더 포함할 수 있다.
기판(201)은 트랜지스터(미도시) 등을 포함하는 실리콘 기판 등의 반도체 기판을 포함할 수 있다.
제1 내지 제4층간절연층(202, 206, 210, 213)은 절연물질을 포함할 수 있다.
제1 및 제2하부 콘택(203, 211)과 상부 콘택(214)은 각각 기판(201)과 가변저항소자(212)의 전기적 연결 및 가변저항소자(212)과 비트라인(215)의 전기적 연결을 위한 콘택 역할을 할 수 있으며, 이를 위해 전도성을 갖는 도전물질로 형성될 수 있다.
소스 콘택(204)은 소스라인(208)과 기판(201)의 전기적 연결을 위한 콘택 역할을 할 수 있으며, 이를 위해 전도성을 갖는 도전물질로 형성될 수 있다.
제1하부 콘택(203), 소스 콘택(204), 소스라인(208), 식각방지패턴(209) 및 제2하부 콘택(211)은 각각 도 1과 도 2a 및 도 2b의 제1콘택(103), 제2콘택(104), 도전라인(108), 식각방지패턴(109) 및 제3콘택(111)에 대응되며, 이들과 동일한 배치구조를 포함할 수 있다.
즉, 제1 및 제2하부 콘택(203, 211)은 제1방향(X, 도 1 참조) 및 제1방향과 교차하는 제2방향(Y, 도 1참조)으로 일정간격 이격된 메쉬 타입의 배치구조를 가질 수 있다. 소스 콘택(204)은 제1방향(X, 도 1 참조) 및 제1방향과 교차하는 제2방향(Y, 도 1참조)으로 일정간격 이격된 메쉬 타입의 배치구조를 가질 수 있다. 이때, 제1 및 제2하부 콘택(203, 211)과 소스 콘택(204)은 제1방향 및 제2방향에서 중첩되지 않도록 어긋나게 배치될 수 있으며, 도 1의 B-B' 기준선과 같은 사선 방향으로 제1 및 제2하부 콘택(203, 211)과 소스 콘택(204)들은 일정 간격을 갖고 번갈아 배치될 수 있다.
특히, 본 실시예에서는 소스 라인(208) 상에 식각방지패턴(209)을 더 포함하되, 제1 및 제2하부 콘택(203, 211)에 대응되는 부분에서 식각방지패턴(209)의 선폭이 소스 라인(208)패턴의 선폭보다 크게 조절함으로써 식각방지패턴(209)과 소스 라인(208)간의 간격(d)만큼 제2하부 콘택(211)과 소스 라인(208) 사이의 간격(d)을 확보할 수 있고, 따라서 제2하부 콘택(211)과 소스 라인(208) 간의 단락을 방지할 수 있다.
가변저항소자(212)는 양단에 공급되는 전압 또는 전류에 따라 서로 다른 저항 상태 사이에서 스위칭하는 특성을 갖는 물질을 포함할 수 있다. 예컨대, 가변저항소자(212)는 RRAM, PRAM, FRAM, MRAM 등에 이용되는 다양한 물질 예컨대, 전이 금속 산화물, 페로브스카이트(Perovskite)계 물질 등과 같은 금속 산화물, 칼코게나이드(Chalcogenide)계 물질 등과 같은 상변화 물질, 강유전 물질, 강자성 물질 등을 포함할 수 있다. 가변저항소자(212)는 단일막 구조 또는 둘 이상의 막이 조합하여 가변 저항 특성을 나타내는 다중막 구조를 가질 수 있다.
비트라인(215)은 상부 콘택(214)을 통해 가변저항소자(212)에 전압 또는 전류를 인가하기 위한 전원선일 수 있다.
도 5는 본 발명의 제2실시예에 따른 메모리 장치를 설명하기 위한 단면도이다. 본 발명의 제2실시예에 따른 메모리 장치는 메모리 요소로 캐패시터를 포함하는 DRAM구조일 수 있다.
도 5에 도시된 바와 같이, 본 실시예에 따른 메모리 장치는, 요구되는 소정 소자 예컨대, 매립 게이트(미도시) 및 소자 분리막(302) 등이 형성된 기판(301)을 포함할 수 있다. 그리고, 기판(301) 상에 위치하여 복수의 캐패시터(312) 각각의 하단과 기판(301)의 일부 예컨대, 매립 게이트의 소스(Source)를 서로 접속시키는 랜딩 플러그 콘택(304) 및 스토리지 노드 콘택(311)을 포함할 수 있다. 그리고, 도시되지 않았으나 비트라인 콘택을 통해 매립 게이트의 드레인(Drain)에 연결되는 비트라인(308)을 포함할 수 있다. 비트라인(308)의 양측면에는 스페이서(307)가 더 포함될 수 있다.
특히, 본 실시예에서는 비트라인(308) 상에 비트라인(308)과 중첩되는 식각방지패턴(209)을 더 포함하되, 스토리지 노드 콘택(311)에 대응되는 부분에서 식각방지패턴(309)의 선폭이 비트라인(308)의 선폭보다 크게 조절함으로써 식각방지패턴(309)과 비트라인(308)간의 간격(d)만큼 스토리지 노드 콘택(311)과 비트라인(308) 사이의 간격(d)을 확보할 수 있고, 따라서 비트라인(308)과 스토리지 노드 콘택(311) 간의 단락을 방지할 수 있다.
도 6a 내지 도 6i는 본 발명의 제1실시예에 따른 메모리 장치 제조 방법을 설명하기 위한 공정 단면도이다.
도 6a에 도시된 바와 같이, 요구되는 소정 소자(미도시) 예컨대, 트랜지스터 등을 포함하는 기판(11) 상에 제1층간절연층(12)을 형성할 수 있다. 기판(11)은 실리콘 기판 등 반도체 기판을 포함할 수 있다.
제1층간절연층(12)은 이웃하는 제1하부 콘택(13)들 간의 절연을 위한 절연층 및 기판(11)과 상부층 간의 층간절연 역할을 할 수 있다. 제1층간절연층(12)은 절연물질을 포함할 수 있다.
이어서, 제1층간절연층(12)을 관통하여 기판(11)에 연결되는 복수의 제1하부 콘택(13)을 형성할 수 있다. 제1하부 콘택(13)은 제1층간절연층(12)을 선택적으로 식각하여 기판(11)의 일부 예컨대, 트랜지스터의 드레인 영역을 노출시키는 콘택홀을 형성하고, 콘택홀에 도전물질을 매립한 후, 제1층간절연층(12)에 의해 이웃하는 제1하부 콘택(13)들을 분리시키는 분리 공정 등 일련의 공정을 통해 형성할 수 있다. 제1하부 콘택(13)들은 도 1과 같이 제1방향(X) 및 제2방향(Y)으로 일정간격 이격 배치된 메쉬 타입의 배치구조를 포함할 수 있다.
이어서, 사선방향으로 이웃하는 제1하부 콘택(13) 사이의 제1층간절연층(12)을 관통하여 기판(11)에 연결되는 복수의 소스 콘택(14)을 형성할 수 있다. 소스 콘택(14)들은 제1방향(X) 및 제2방향(Y)으로 일정간격 이격 배치된 메쉬 타입의 배치구조를 포함할 수 있다. 소스 콘택(14)은 제1층간절연층(12)을 선택적으로 식각하여 사선 방향으로 이웃하는 제1하부 콘택(13)들 사이의 기판(11) 예컨대, 트랜지스터의 소스 영역을 노출시키는 콘택홀을 형성하고, 콘택홀에 도전물질을 매립한 후, 제1층간절연층(12)에 의해 이웃하는 소스 콘택(14)들을 분리시키는 분리 공정 등 일련의 공정을 통해 형성할 수 있다. 소스 콘택(14)들은 제1하부 콘택(13)과 제1 및 제2방향(X, Y)에서 모두 중첩되지 않도록 엇갈려 배치될 수 있다.
도 6b에 도시된 바와 같이, 제1하부 콘택(13)과 소스 콘택(14)들을 포함하는 제1층간절연층(12) 상에 식각정지층(15A)을 형성할 수 있다. 식각정지층(15A)은 후속 소스 라인 형성을 위한 식각공정에서 제1층간절연층(12)과 제1하부 콘택(13) 및 소스 콘택(14)들이 손상되는 것을 방지하는 역할을 할 수 있다. 이를 위해, 식각정지층(15A)은 제1층간절연층(12) 및 후속 제2층간절연층(미도시)에 대해 식각선택비를 갖는 물질을 포함할 수 있다. 예컨대, 제1 및 제2층간절연층이 산화물질을 포함하는 경우 식각정지층(15A)은 질화물질을 포함할 수 있다.
도 6c에 도시된 바와 같이, 식각정지층(15A) 상에 제2층간절연층(16)을 형성할 수 있다. 제2층간절연층(16)은 식각정지층(15A)에 대해 식각선택비를 갖는 절연물질을 포함할 수 있다.
이어서, 제2층간절연층(16)을 관통하여 제2방향(Y)으로 연장된 소스 콘택(14A)에 중첩되는 영역에 오픈부(17)를 형성할 수 있다. 오픈부(17)는 도 3a 내지 도 3e에 도시된 도전라인(100A)과 동일한 패턴을 갖도록 정의될 수 있다.
이어서, 오픈부(17)를 따라 스페이서층(18A)을 형성할 수 있다. 스페이서층(18A)은 후속 공정을 통해 형성될 소스라인의 확산방지 및 이웃하는 구조체들과의 절연을 위한 역할을 할 수 있다. 스페이서층(18A)은 제2층간절연층(16)에 대해 식각선택비를 갖는 물질을 포함할 수 있다. 예컨대, 제2층간절연층(16)이 산화물질을 포함하는 경우, 스페이서층(18A)은 질화물질을 포함할 수 있다.
도 6d에 도시된 바와 같이, 스페이서층(18A, 도 6c 참조)을 식각할 수 있다. 이에 따라, 오픈부(17)의 측벽에 스페이서(18)가 형성될 수 있다.
이어서, 오픈부(17) 저면에 식각정지층(15A, 도 6c 참조)을 식각하여 소스 콘택(14)을 노출시킬 수 있다. 식각된 식각정지층은 이하, 도면부호 15로 도시하기로 한다.
도 6e에 도시된 바와 같이, 오픈부(17)를 매립하는 소스라인(19)을 형성할 수 있다. 소스라인(19)은 오픈부(17)에 도전물질을 매립한 후, 인접한 소스라인(19) 사이를 전기적으로 분리시키는 일련의 공정과정을 통해 형성할 수 있다. 분리 공정은 전면식각(예컨대, 에치백) 또는 화학적기계적연마(Chemical Mechanical Polishing) 공정을 사용하여 제2층간절연층(16)이 노출될 때까지 전면에 형성된 도전물질을 식각(또는 연마)하는 방법으로 진행할 수 있다. 소스라인(19)은 도전물질을 포함할 수 있다. 예컨대, 소스라인(19)은 구리(Cu)를 포함할 수 있다.
도 6f에 도시된 바와 같이, 소스라인(19)에 중첩되는 식각방지패턴(20)을 형성할 수 있다. 식각방지패턴(20)은 도 3a 내지 도 3e에 도시된 식각방지패턴(100B)과 동일한 패턴을 포함할 수 있다. 식각방지패턴(20)은 식각선택비를 통한 콘택홀의 자기정렬식각을 유도하여 소스라인(19)과 후속 공정을 통해 형성될 제2하부 콘택(미도시) 사이에 간격 확보 및 단락을 방지하기 위한 역할을 할 수 있다. 이를 위해, 식각방지패턴(20)은 제2층간절연층(16)에 대해 식각선택비를 갖는 물질을 포함할 수 있다. 예컨대, 제2층간절연층(16)이 산화물질을 포함하는 경우, 식각방지패턴(20)은 질화물질을 포함할 수 있다.
식각방지패턴(20)의 선폭은 소스라인(19)의 선폭 이상으로 조절할 수 있으며, 특히 제1하부 콘택(13)에 대응되는 부분의 식각방지패턴(20)의 선폭은 소스라인(19)의 선폭보다 크게 조절될 수 있다. 식각방지패턴(20)과 소스라인(19)의 선폭 및 형태는 도 3a 내지 도 3e와 이들을 응용한 패턴을 포함할 수 있다.
도 6g에 도시된 바와 같이, 제2층간절연층(16) 상에 제3층간절연층(21)을 형성할 수 있다. 제3층간절연층(21)은 식각방지패턴(20)에 대해 식각선택비를 갖는 절연물질을 포함할 수 있다.
이어서, 제3층간절연층(21), 제2층간절연층(16) 및 식각정지층(13)을 선택적으로 식각하여 제1하부 콘택(13)을 노출시키는 콘택홀(22)을 형성할 수 있다. 이때, 오정렬 및/또는 패턴의 밀집도에 의해 식각방지패턴(20)이 노출될 수 있다. 노출된 식각방지패턴(20)은 식각선택비에 의해 손상되지 않고 그대로 잔류하여 콘택홀(22)의 자기정렬식각을 유도할 수 있다. 즉, 식각방지패턴(20)을 기준으로 하부에 형성되는 콘택홀(22)의 선폭이 식각방지패턴(20)의 위치 및 선폭에 의해 결정될 수 있다. 결과적으로, 후속 공정을 통해 제2하부 콘택(미도시)이 형성될 콘택홀(22)과 도전라인(19)의 간격(d)은 식각방지패턴(20)의 일측면과 도전라인(19)의 일측면 사이 간격(d)만큼 확보될 수 있다.
도 6h에 도시된 바와 같이, 콘택홀(22)을 매립하는 제2하부 콘택(23)을 형성할 수 있다. 제2하부 콘택(23)은 콘택홀(22)에 도전물질을 매립한 후, 인접한 제2하부 콘택(23) 사이를 전기적으로 분리시키는 일련의 공정과정을 통해 형성할 수 있다.
제2하부 콘택(23)은 도 6g에서 콘택홀(22)의 자기정렬식각으로 도전라인(19)과의 간격이 확보되며, 따라서 도전라인(19)과 단락(Short)이 방지될 수 있다.
도 6i에 도시된 바와 같이, 제2하부 콘택(23) 상에 접하는 가변저항소자(24)를 형성할 수 있다. 가변저항소자(24)는 양단에 공급되는 전압 또는 전류에 따라 서로 다른 저항 상태 사이에서 스위칭하는 특성을 갖는 물질을 포함할 수 있다. 예컨대, 가변저항소자(24)은 RRAM, PRAM, FRAM, MRAM 등에 이용되는 다양한 물질 예컨대, 전이 금속 산화물, 페로브스카이트(Perovskite)계 물질 등과 같은 금속 산화물, 칼코게나이드(Chalcogenide)계 물질 등과 같은 상변화 물질, 강유전 물질, 강자성 물질 등을 포함할 수 있다. 가변저항패턴(24)은 단일막 구조 또는 둘 이상의 막이 조합하여 가변 저항 특성을 나타내는 다중막 구조를 가질 수 있다.
이어서, 제3층간절연층(21) 상에 가변저항소자(24) 사이를 매립하는 제4층간절연층(24)을 형성할 수 있다. 제4층간절연층(24)은 절연물질을 포함할 수 있다.
이어서, 제4층간절연층(24)을 관통하여 가변저항소자(24)에 연결되는 상부 콘택(26)을 형성할 수 있다. 상부 콘택(26)은 제4층간절연층(24)을 선택적으로 식각하여 가변저항소자(24)의 상부를 노출시키는 콘택홀을 형성하고, 콘택홀에 도전물질을 매립한 후, 이웃하는 상부 콘택(26)을 전기적으로 분리시키는 일련의 공정을 통해 형성할 수 있다.
이어서, 제4층간절연층(25) 상에 비트라인(27)을 형성할 수 있다. 비트라인(27)은 상부 콘택(26)에 접하며, 상부 콘택(26)을 통해 가변저항소자(24)에 전기적으로 연결될 수 있다. 비트라인(27)은 가변저항소자(24)에 전압 또는 전류를 인가하기 위한 것으로, 제2방향(Y)으로 배치된 가변저항소자(24)에 중첩된 라인타입으로 형성될 수 있다. 비트라인(27)은 도전물질을 포함할 수 있다.
전술한 실시예들의 메모리 회로 또는 반도체 장치는 다양한 장치 또는 시스템에 이용될 수 있다. 도 7 내지 도 11은 전술한 실시예들의 메모리 회로 또는 반도체 장치를 구현할 수 있는 장치 또는 시스템의 몇몇 예시들을 나타낸다.
도 7은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 마이크로프로세서의 구성도의 일 예이다.
도 7을 참조하면, 마이크로프로세서(1000)는 다양한 외부 장치로부터 데이터를 받아서 처리한 후 그 결과를 외부 장치로 보내는 일련의 과정을 제어하고 조정하는 일을 수행할 수 있으며, 기억부(1010), 연산부(1020), 제어부(1030) 등을 포함할 수 있다. 마이크로프로세서(1000)는 중앙 처리 장치(Central Processing Unit; CPU), 그래픽 처리 장치(Graphic Processing Unit; GPU), 디지털 신호 처리 장치(Digital Signal Processor; DSP), 어플리케이션 프로세서(Application Processor; AP) 등 각종 데이터 처리 장치 일 수 있다.
기억부(1010)는 프로세서 레지스터(Processor register), 레지스터(Register) 등으로, 마이크로프로세서(1000) 내에서 데이터를 저장하는 부분일 수 있고, 데이터 레지스터, 주소 레지스터, 부동 소수점 레지스터 등을 포함할 수 있으며 이외에 다양한 레지스터를 포함할 수 있다. 기억부(1010)는 연산부(1020)에서 연산을 수행하는 데이터나 수행결과 데이터, 수행을 위한 데이터가 저장되어 있는 주소를 일시적으로 저장하는 역할을 수행할 수 있다.
기억부(1010)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예컨대, 기억부(1010)는 제1방향과 상기 제1방향에 교차하는 제2방향으로 각각 일정간격 이격 배치된 복수의 제1하부 콘택들; 상기 제1하부 콘택들 사이에 엇갈려 배치되며 상기 제1방향과 상기 제2방향으로 각각 일정간격 이격 배치된 복수의 소스 콘택들; 상기 소스 콘택들 중 상기 제2방향으로 배치된 소스 콘택들 각각에 접하도록 형성된 복수의 소스라인들; 상기 복수의 소스라인들 상에 중첩되도록 형성되고 상기 소스라인들의 선폭 이상의 선폭을 갖는 복수의 식각방지패턴들; 상기 제1하부 콘택들에 중첩되도록 배치되어 형성된 복수의 제2하부 콘택들; 및 상기 복수의 제2하부 콘택들 상에 접하도록 배치되어 형성된 복수의 가변저항소자들을 포함할 수 있다. 이를 통해, 기억부(1010)의 데이터 저장 특성이 향상될 수 있다. 결과적으로, 마이크로프로세서(1000)의 동작 특성 향상이 가능하다.
연산부(1020)는 제어부(1030)가 명령을 해독한 결과에 따라서 여러 가지 사칙 연산 또는 논리 연산을 수행할 수 있다. 연산부(1020)는 하나 이상의 산술 논리 연산 장치(Arithmetic and Logic Unit; ALU) 등을 포함할 수 있다.
제어부(1030)는 기억부(1010), 연산부(1020), 마이크로프로세서(1000)의 외부 장치 등으로부터 신호를 수신하고, 명령의 추출이나 해독, 마이크로프로세서(1000)의 신호 입출력의 제어 등을 수행하고, 프로그램으로 나타내어진 처리를 실행할 수 있다.
본 실시예에 따른 마이크로프로세서(1000)는 기억부(1010) 이외에 외부 장치로부터 입력되거나 외부 장치로 출력할 데이터를 임시 저장할 수 있는 캐시 메모리부(1040)를 추가로 포함할 수 있다. 이 경우 캐시 메모리부(1040)는 버스 인터페이스(1050)를 통해 기억부(1010), 연산부(1020) 및 제어부(1030)와 데이터를 주고 받을 수 있다.
도 8은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 프로세서의 구성도의 일 예이다.
도 8을 참조하면, 프로세서(1100)는 다양한 외부 장치로부터 데이터를 받아서 처리한 후 그 결과를 외부 장치로 보내는 일련의 과정을 제어하고 조정하는 일을 수행하는 마이크로프로세서의 기능 이외에 다양한 기능을 포함하여 성능 향상 및 다기능을 구현할 수 있다. 프로세서(1100)는 마이크로프로세서의 역할을 하는 코어부(1110), 데이터를 임시 저장하는 역할을 하는 캐시 메모리부(1120) 및 내부와 외부 장치 사이의 데이터 전달을 위한 버스 인터페이스(1130)를 포함할 수 있다. 프로세서(1100)는 멀티 코어 프로세서(Multi Core Processor), 그래픽 처리 장치(Graphic Processing Unit; GPU), 어플리케이션 프로세서(Application Processor; AP) 등과 같은 각종 시스템 온 칩(System on Chip; SoC)을 포함할 수 있다.
본 실시예의 코어부(1110)는 외부 장치로부터 입력된 데이터를 산술 논리 연산하는 부분으로, 기억부(1111), 연산부(1112) 및 제어부(1113)를 포함할 수 있다.
기억부(1111)는 프로세서 레지스터(Processor register), 레지스터(Register) 등으로, 프로세서(1100) 내에서 데이터를 저장하는 부분일 수 있고, 데이터 레지스터, 주소 레지스터, 부동 소수점 레지스터 등를 포함할 수 있으며 이외에 다양한 레지스터를 포함할 수 있다. 기억부(1111)는 연산부(1112)에서 연산을 수행하는 데이터나 수행결과 데이터, 수행을 위한 데이터가 저장되어 있는 주소를 일시적으로 저장하는 역할을 수행할 수 있다. 연산부(1112)는 프로세서(1100)의 내부에서 연산을 수행하는 부분으로, 제어부(1113)가 명령을 해독한 결과에 따라서 여러 가지 사칙 연산, 논리 연산 등을 수행할 수 있다. 연산부(1112)는 하나 이상의 산술 논리 연산 장치(Arithmetic and Logic Unit; ALU) 등을 포함할 수 있다. 제어부(1113)는 기억부(1111), 연산부(1112), 프로세서(1100)의 외부 장치 등으로부터 신호를 수신하고, 명령의 추출이나 해독, 프로세서(1100)의 신호 입출력의 제어 등을 수행하고, 프로그램으로 나타내어진 처리를 실행할 수 있다.
캐시 메모리부(1120)는 고속으로 동작하는 코어부(1110)와 저속으로 동작하는 외부 장치 사이의 데이터 처리 속도 차이를 보완하기 위해 임시로 데이터를 저장하는 부분으로, 1차 저장부(1121), 2차 저장부(1122) 및 3차 저장부(1123)를 포함할 수 있다. 일반적으로 캐시 메모리부(1120)는 1차, 2차 저장부(1121, 1122)를 포함하며 고용량이 필요할 경우 3차 저장부(1123)를 포함할 수 있으며, 필요시 더 많은 저장부를 포함할 수 있다. 즉 캐시 메모리부(1120)가 포함하는 저장부의 개수는 설계에 따라 달라질 수 있다. 여기서, 1차, 2차, 3차 저장부(1121, 1122, 1123)의 데이터 저장 및 판별하는 처리 속도는 같을 수도 있고 다를 수도 있다. 각 저장부의 처리 속도가 다른 경우, 1차 저장부의 속도가 제일 빠를 수 있다. 캐시 메모리부(1120)의 1차 저장부(1121), 2차 저장부(1122) 및 3차 저장부(1123) 중 하나 이상의 저장부는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 캐시 메모리부(1120)는 제1방향과 상기 제1방향에 교차하는 제2방향으로 각각 일정간격 이격 배치된 복수의 제1하부 콘택들; 상기 제1하부 콘택들 사이에 엇갈려 배치되며 상기 제1방향과 상기 제2방향으로 각각 일정간격 이격 배치된 복수의 소스 콘택들; 상기 소스 콘택들 중 상기 제2방향으로 배치된 소스 콘택들 각각에 접하도록 형성된 복수의 소스라인들; 상기 복수의 소스라인들 상에 중첩되도록 형성되고 상기 소스라인들의 선폭 이상의 선폭을 갖는 복수의 식각방지패턴들; 상기 제1하부 콘택들에 중첩되도록 배치되어 형성된 복수의 제2하부 콘택들; 및 상기 복수의 제2하부 콘택들 상에 접하도록 배치되어 형성된 복수의 가변저항소자들을 포함할 수 있다. 이를 통해 캐시 메모리부(1120)의 데이터 저장 특성이 향상될 수 있다. 결과적으로, 프로세서(1100)의 동작 특성 향상이 가능하다.
도 8에는 1차, 2차, 3차 저장부(1121, 1122, 1123)가 모두 캐시 메모리부(1120)의 내부에 구성된 경우를 도시하였으나, 캐시 메모리부(1120)의 1차, 2차, 3차 저장부(1121, 1122, 1123)는 모두 코어부(1110)의 외부에 구성되어 코어부(1110)와 외부 장치간의 처리 속도 차이를 보완할 수 있다. 또는, 캐시 메모리부(1120)의 1차 저장부(1121)는 코어부(1110)의 내부에 위치할 수 있고, 2차 저장부(1122) 및 3차 저장부(1123)는 코어부(1110)의 외부에 구성되어 처리 속도 차이의 보완 기능이 보다 강화될 수 있다. 또는, 1차, 2차 저장부(1121, 1122)는 코어부(1110)의 내부에 위치할 수 있고, 3차 저장부(1123)는 코어부(1110)의 외부에 위치할 수 있다.
버스 인터페이스(1130)는 코어부(1110), 캐시 메모리부(1120) 및 외부 장치를 연결하여 데이터를 효율적으로 전송할 수 있게 해주는 부분이다.
본 실시예에 따른 프로세서(1100)는 다수의 코어부(1110)를 포함할 수 있으며 다수의 코어부(1110)가 캐시 메모리부(1120)를 공유할 수 있다. 다수의 코어부(1110)와 캐시 메모리부(1120)는 직접 연결되거나, 버스 인터페이스(1130)를 통해 연결될 수 있다. 다수의 코어부(1110)는 모두 상술한 코어부의 구성과 동일하게 구성될 수 있다. 프로세서(1100)가 다수의 코어부(1110)를 포함할 경우, 캐시 메모리부(1120)의 1차 저장부(1121)는 다수의 코어부(1110)의 개수에 대응하여 각각의 코어부(1110) 내에 구성되고 2차 저장부(1122)와 3차 저장부(1123)는 다수의 코어부(1110)의 외부에 버스 인터페이스(1130)를 통해 공유되도록 구성될 수 있다. 여기서, 1차 저장부(1121)의 처리 속도가 2차, 3차 저장부(1122, 1123)의 처리 속도보다 빠를 수 있다. 다른 실시예에서, 1차 저장부(1121)와 2차 저장부(1122)는 다수의 코어부(1110)의 개수에 대응하여 각각의 코어부(1110) 내에 구성되고, 3차 저장부(1123)는 다수의 코어부(1110) 외부에 버스 인터페이스(1130)를 통해 공유되도록 구성될 수 있다.
본 실시예에 따른 프로세서(1100)는 데이터를 저장하는 임베디드(Embedded) 메모리부(1140), 외부 장치와 유선 또는 무선으로 데이터를 송수신할 수 있는 통신모듈부(1150), 외부 기억 장치를 구동하는 메모리 컨트롤부(1160), 외부 인터페이스 장치에 프로세서(1100)에서 처리된 데이터나 외부 입력장치에서 입력된 데이터를 가공하고 출력하는 미디어처리부(1170) 등을 추가로 포함할 수 있으며, 이 이외에도 다수의 모듈과 장치를 포함할 수 있다. 이 경우 추가된 다수의 모듈들은 버스 인터페이스(1130)를 통해 코어부(1110), 캐시 메모리부(1120) 및 상호간 데이터를 주고 받을 수 있다.
여기서 임베디드 메모리부(1140)는 휘발성 메모리뿐만 아니라 비휘발성 메모리를 포함할 수 있다. 휘발성 메모리는 DRAM(Dynamic Random Access Memory), Moblie DRAM, SRAM(Static Random Access Memory), 및 이와 유사한 기능을 하는 메모리 등을 포함할 수 있으며, 비휘발성 메모리는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory), 및 이와 유사한 기능을 수행하는 메모리 등을 포함할 수 있다.
통신모듈부(1150)는 유선 네트워크와 연결할 수 있는 모듈, 무선 네트워크와 연결할 수 있는 모듈, 및 이들 전부를 포함할 수 있다. 유선 네트워크 모듈은, 전송 라인을 통하여 데이터를 송수신하는 다양한 장치들과 같이, 유선랜(Local Area Network; LAN), 유에스비(Universal Serial Bus; USB), 이더넷(Ethernet), 전력선통신(Power Line Communication; PLC) 등을 포함할 수 있다. 무선 네트워크 모듈은, 전송 라인 없이 데이터를 송수신하는 다양한 장치들과 같이, 적외선 통신(Infrared Data Association; IrDA), 코드 분할 다중 접속(Code Division Multiple Access; CDMA), 시분할 다중 접속(Time Division Multiple Access; TDMA), 주파수 분할 다중 접속(Frequency Division Multiple Access; FDMA), 무선랜(Wireless LAN), 지그비(Zigbee), 유비쿼터스 센서 네트워크(Ubiquitous Sensor Network; USN), 블루투스(Bluetooth), RFID(Radio Frequency IDentification), 롱텀에볼루션(Long Term Evolution; LTE), 근거리 무선통신(Near Field Communication; NFC), 광대역 무선 인터넷(Wireless Broadband Internet; Wibro), 고속 하향 패킷 접속(High Speed Downlink Packet Access; HSDPA), 광대역 코드 분할 다중 접속(Wideband CDMA; WCDMA), 초광대역 통신(Ultra WideBand; UWB) 등을 포함할 수 있다.
메모리 컨트롤부(1160)는 프로세서(1100)와 서로 다른 통신 규격에 따라 동작하는 외부 저장 장치 사이에 전송되는 데이터를 처리하고 관리하기 위한 것으로 각종 메모리 컨트롤러, 예를 들어, IDE(Integrated Device Electronics), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), RAID(Redundant Array of Independent Disks), SSD(Solid State Disk), eSATA(External SATA), PCMCIA(Personal Computer Memory Card International Association), USB(Universal Serial Bus), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등을 제어하는 컨트롤러를 포함할 수 있다.
미디어처리부(1170)는 프로세서(1100)에서 처리된 데이터나 외부 입력장치로부터 영상, 음성 및 기타 형태로 입력된 데이터를 가공하고, 이 데이터를 외부 인터페이스 장치로 출력할 수 있다. 미디어처리부(1170)는 그래픽 처리 장치(Graphics Processing Unit; GPU), 디지털 신호 처리 장치(Digital Signal Processor; DSP), 고선명 오디오(High Definition Audio; HD Audio), 고선명 멀티미디어 인터페이스(High Definition Multimedia Interface; HDMI) 컨트롤러 등을 포함할 수 있다.
도 9는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 시스템의 구성도의 일 예이다.
도 9를 참조하면, 시스템(1200)은 데이터를 처리하는 장치로, 데이터에 대하여 일련의 조작을 행하기 위해 입력, 처리, 출력, 통신, 저장 등을 수행할 수 있다. 시스템(1200)은 프로세서(1210), 주기억장치(1220), 보조기억장치(1230), 인터페이스 장치(1240) 등을 포함할 수 있다. 본 실시예의 시스템(1200)은 컴퓨터(Computer), 서버(Server), PDA(Personal Digital Assistant), 휴대용 컴퓨터(Portable Computer), 웹 타블렛(Web Tablet), 무선 폰(Wireless Phone), 모바일 폰(Mobile Phone), 스마트 폰(Smart Phone), 디지털 뮤직 플레이어(Digital Music Player), PMP(Portable Multimedia Player), 카메라(Camera), 위성항법장치(Global Positioning System; GPS), 비디오 카메라(Video Camera), 음성 녹음기(Voice Recorder), 텔레매틱스(Telematics), AV시스템(Audio Visual System), 스마트 텔레비전(Smart Television) 등 프로세스를 사용하여 동작하는 각종 전자 시스템일 수 있다.
프로세서(1210)는 입력된 명령어의 해석과 시스템(1200)에 저장된 자료의 연산, 비교 등의 처리를 제어할 수 있고, 마이크로프로세서(Micro Processor Unit; MPU), 중앙 처리 장치(Central Processing Unit; CPU), 싱글/멀티 코어 프로세서(Single/Multi Core Processor), 그래픽 처리 장치(Graphic Processing Unit; GPU), 어플리케이션 프로세서(Application Processor; AP), 디지털 신호 처리 장치(Digital Signal Processor; DSP) 등을 포함할 수 있다.
주기억장치(1220)는 프로그램이 실행될 때 보조기억장치(1230)로부터 프로그램 코드나 자료를 이동시켜 저장, 실행시킬 수 있는 기억장소로, 전원이 끊어져도 기억된 내용이 보존될 수 있다. 주기억장치(1220)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 주기억장치(1220)는 제1방향과 상기 제1방향에 교차하는 제2방향으로 각각 일정간격 이격 배치된 복수의 제1하부 콘택들; 상기 제1하부 콘택들 사이에 엇갈려 배치되며 상기 제1방향과 상기 제2방향으로 각각 일정간격 이격 배치된 복수의 소스 콘택들; 상기 소스 콘택들 중 상기 제2방향으로 배치된 소스 콘택들 각각에 접하도록 형성된 복수의 소스라인들; 상기 복수의 소스라인들 상에 중첩되도록 형성되고 상기 소스라인들의 선폭 이상의 선폭을 갖는 복수의 식각방지패턴들; 상기 제1하부 콘택들에 중첩되도록 배치되어 형성된 복수의 제2하부 콘택들; 및 상기 복수의 제2하부 콘택들 상에 접하도록 배치되어 형성된 복수의 가변저항소자들을 포함할 수 있다. 이를 통해, 주기억장치(1220)의 데이터 저장 특성이 향상될 수 있다. 결과적으로, 시스템(1200)의 동작 특성 향상이 가능하다.
또한, 주기억장치(1220)는 전원이 꺼지면 모든 내용이 지워지는 휘발성 메모리 타입의 에스램(Static Random Access Memory; SRAM), 디램(Dynamic Random Access Memory) 등을 더 포함할 수 있다. 이와는 다르게, 주기억장치(1220)는 전술한 실시예의 반도체 장치를 포함하지 않고, 전원이 꺼지면 모든 내용이 지워지는 휘발성 메모리 타입의 에스램(Static Random Access Memory; SRAM), 디램(Dynamic Random Access Memory) 등을 포함할 수 있다.
보조기억장치(1230)는 프로그램 코드나 데이터를 보관하기 위한 기억장치를 말한다. 주기억장치(1220)보다 속도는 느리지만 많은 자료를 보관할 수 있다. 보조기억장치(1230)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 보조기억장치(1230)는 제1방향과 상기 제1방향에 교차하는 제2방향으로 각각 일정간격 이격 배치된 복수의 제1하부 콘택들; 상기 제1하부 콘택들 사이에 엇갈려 배치되며 상기 제1방향과 상기 제2방향으로 각각 일정간격 이격 배치된 복수의 소스 콘택들; 상기 소스 콘택들 중 상기 제2방향으로 배치된 소스 콘택들 각각에 접하도록 형성된 복수의 소스라인들; 상기 복수의 소스라인들 상에 중첩되도록 형성되고 상기 소스라인들의 선폭 이상의 선폭을 갖는 복수의 식각방지패턴들; 상기 제1하부 콘택들에 중첩되도록 배치되어 형성된 복수의 제2하부 콘택들; 및 상기 복수의 제2하부 콘택들 상에 접하도록 배치되어 형성된 복수의 가변저항소자들을 포함할 수 있다. 이를 통해, 보조기억장치(1230)의 데이터 저장 특성이 향상될 수 있다. 결과적으로, 시스템(1200)의 동작 특성 향상이 가능하다.
또한, 보조기억장치(1230)는 자기를 이용한 자기테이프, 자기디스크, 빛을 이용한 레이져 디스크, 이들 둘을 이용한 광자기디스크, 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 데이터 저장 시스템(도 10의 1300 참조)을 더 포함할 수 있다. 이와는 다르게, 보조기억장치(1230)는 전술한 실시예의 반도체 장치를 포함하지 않고 자기를 이용한 자기테이프, 자기디스크, 빛을 이용한 레이져 디스크, 이들 둘을 이용한 광자기디스크, 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 데이터 저장 시스템(도 10의 1300 참조)들을 포함할 수 있다.
인터페이스 장치(1240)는 본 실시예의 시스템(1200)과 외부 장치 사이에서 명령, 데이터 등을 교환하기 위한 것일 수 있으며, 키패드(keypad), 키보드(keyboard), 마우스(Mouse), 스피커(Speaker), 마이크(Mike), 표시장치(Display), 각종 휴먼 인터페이스 장치(Human Interface Device; HID), 통신장치 등일 수 있다. 통신장치는 유선 네트워크와 연결할 수 있는 모듈, 무선 네트워크와 연결할 수 있는 모듈, 및 이들 전부를 포함할 수 있다. 유선 네트워크 모듈은, 전송 라인을 통하여 데이터를 송수신하는 다양한 장치들과 같이, 유선랜(Local Area Network; LAN), 유에스비(Universal Serial Bus; USB), 이더넷(Ethernet), 전력선통신(Power Line Communication; PLC) 등을 포함할 수 있으며, 무선 네트워크 모듈은, 전송 라인 없이 데이터를 송수신하는 다양한 장치들과 같이, 적외선 통신(Infrared Data Association; IrDA), 코드 분할 다중 접속(Code Division Multiple Access; CDMA), 시분할 다중 접속(Time Division Multiple Access; TDMA), 주파수 분할 다중 접속(Frequency Division Multiple Access; FDMA), 무선랜(Wireless LAN), 지그비(Zigbee), 유비쿼터스 센서 네트워크(Ubiquitous Sensor Network; USN), 블루투스(Bluetooth), RFID(Radio Frequency IDentification), 롱텀에볼루션(Long Term Evolution; LTE), 근거리 무선통신(Near Field Communication; NFC), 광대역 무선 인터넷(Wireless Broadband Internet; Wibro), 고속 하향 패킷 접속(High Speed Downlink Packet Access; HSDPA), 광대역 코드 분할 다중 접속(Wideband CDMA; WCDMA), 초광대역 통신(Ultra WideBand; UWB) 등을 포함할 수 있다.
도 10은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 데이터 저장 시스템의 구성도의 일 예이다.
도 10을 참조하면, 데이터 저장 시스템(1300)은 데이터 저장을 위한 구성으로 비휘발성 특성을 가지는 저장 장치(1310), 이를 제어하는 컨트롤러(1320), 외부 장치와의 연결을 위한 인터페이스(1330), 및 데이터를 임시 저장하기 위한 임시 저장 장치(1340)를 포함할 수 있다. 데이터 저장 시스템(1300)은 하드 디스크(Hard Disk Drive; HDD), 광학 드라이브(Compact Disc Read Only Memory; CDROM), DVD(Digital Versatile Disc), 고상 디스크(Solid State Disk; SSD) 등의 디스크 형태와 USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 카드 형태일 수 있다.
저장 장치(1310)는 데이터를 반 영구적으로 저장하는 비휘발성 메모리를 포함할 수 있다. 여기서, 비휘발성 메모리는, ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
컨트롤러(1320)는 저장 장치(1310)와 인터페이스(1330) 사이에서 데이터의 교환을 제어할 수 있다. 이를 위해 컨트롤러(1320)는 데이터 저장 시스템(1300) 외부에서 인터페이스(1330)를 통해 입력된 명령어들을 처리하기 위한 연산 등을 수행하는 프로세서(1321)를 포함할 수 있다.
인터페이스(1330)는 데이터 저장 시스템(1300)과 외부 장치간에 명령 및 데이터 등을 교환하기 위한 것이다. 데이터 저장 시스템(1300)이 카드인 경우, 인터페이스(1330)는, USB(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 장치에서 사용되는 인터페이스들과 호환될 수 있거나, 또는, 이들 장치와 유사한 장치에서 사용되는 인터페이스들과 호환될 수 있다. 데이터 저장 시스템(1300)이 디스크 형태일 경우, 인터페이스(1330)는 IDE(Integrated Device Electronics), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), eSATA(External SATA), PCMCIA(Personal Computer Memory Card International Association), USB(Universal Serial Bus) 등과 같은 인터페이스와 호환될 수 있거나, 또는, 이들 인터페이스와 유사한 인터페이스와 호환될 수 있다. 인터페이스(1330)는 서로 다른 타입을 갖는 하나 이상의 인터페이스와 호환될 수도 있다.
임시 저장 장치(1340)는 외부 장치와의 인터페이스, 컨트롤러, 및 시스템의 다양화, 고성능화에 따라 인터페이스(1330)와 저장 장치(1310)간의 데이터의 전달을 효율적으로 하기 위하여 데이터를 임시로 저장할 수 있다. 임시 저장 장치(1340)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 임시 저장 장치(1340)는 제1방향과 상기 제1방향에 교차하는 제2방향으로 각각 일정간격 이격 배치된 복수의 제1하부 콘택들; 상기 제1하부 콘택들 사이에 엇갈려 배치되며 상기 제1방향과 상기 제2방향으로 각각 일정간격 이격 배치된 복수의 소스 콘택들; 상기 소스 콘택들 중 상기 제2방향으로 배치된 소스 콘택들 각각에 접하도록 형성된 복수의 소스라인들; 상기 복수의 소스라인들 상에 중첩되도록 형성되고 상기 소스라인들의 선폭 이상의 선폭을 갖는 복수의 식각방지패턴들; 상기 제1하부 콘택들에 중첩되도록 배치되어 형성된 복수의 제2하부 콘택들; 및 상기 복수의 제2하부 콘택들 상에 접하도록 배치되어 형성된 복수의 가변저항소자들을 포함할 수 있다. 이를 통해, 임시 저장 장치(1340)의 데이터 저장 특성이 향상될 수 있다. 결과적으로, 데이터 저장 시스템(1300)의 동작 특성 향상이 가능하다.
도 11은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 메모리 시스템의 구성도의 일 예이다.
도 11을 참조하면, 메모리 시스템(1400)은 데이터 저장을 위한 구성으로 비휘발성 특성을 가지는 메모리(1410), 이를 제어하는 메모리 컨트롤러(1420), 외부 장치와의 연결을 위한 인터페이스(1430) 등을 포함할 수 있다. 메모리 시스템(1400)은 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 카드 형태일 수 있다.
데이터를 저장하는 메모리(1410)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 메모리(1410)는 제1방향과 상기 제1방향에 교차하는 제2방향으로 각각 일정간격 이격 배치된 복수의 제1하부 콘택들; 상기 제1하부 콘택들 사이에 엇갈려 배치되며 상기 제1방향과 상기 제2방향으로 각각 일정간격 이격 배치된 복수의 소스 콘택들; 상기 소스 콘택들 중 상기 제2방향으로 배치된 소스 콘택들 각각에 접하도록 형성된 복수의 소스라인들; 상기 복수의 소스라인들 상에 중첩되도록 형성되고 상기 소스라인들의 선폭 이상의 선폭을 갖는 복수의 식각방지패턴들; 상기 제1하부 콘택들에 중첩되도록 배치되어 형성된 복수의 제2하부 콘택들; 및 상기 복수의 제2하부 콘택들 상에 접하도록 배치되어 형성된 복수의 가변저항소자들을 포함할 수 있다. 이를 통해, 메모리(1410)의 데이터 저장 특성이 향상될 수 있다. 결과적으로, 메모리 시스템(1400)의 동작 특성 향상이 가능하다.
더불어, 본 실시예의 메모리는 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
메모리 컨트롤러(1420)는 메모리(1410)와 인터페이스(1430) 사이에서 데이터의 교환을 제어할 수 있다. 이를 위해 메모리 컨트롤러(1420)는 메모리 시스템(1400) 외부에서 인터페이스(1430)를 통해 입력된 명령어들을 처리 연산하기 위한 프로세서(1421)를 포함할 수 있다.
인터페이스(1430)는 메모리 시스템(1400)과 외부 장치간에 명령 및 데이터 등을 교환하기 위한 것으로, USB(Universal Serial Bus), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 장치에서 사용되는 인터페이스와 호환될 수 있거나, 또는, 이들 장치들과 유사한 장치들에서 사용되는 인터페이스와 호환될 수 있다. 인터페이스(1430)는 서로 다른 타입을 갖는 하나 이상의 인터페이스와 호환될 수도 있다.
본 실시예의 메모리 시스템(1400)은 외부 장치와의 인터페이스, 메모리 컨트롤러, 및 메모리 시스템의 다양화, 고성능화에 따라 인터페이스(1430)와 메모리(1410)간의 데이터의 입출력을 효율적으로 전달하기 위한 버퍼 메모리(1440)를 더 포함할 수 있다. 데이터를 임시로 저장하는 버퍼 메모리(1440)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 버퍼 메모리(1440)는 제1방향과 상기 제1방향에 교차하는 제2방향으로 각각 일정간격 이격 배치된 복수의 제1하부 콘택들; 상기 제1하부 콘택들 사이에 엇갈려 배치되며 상기 제1방향과 상기 제2방향으로 각각 일정간격 이격 배치된 복수의 소스 콘택들; 상기 소스 콘택들 중 상기 제2방향으로 배치된 소스 콘택들 각각에 접하도록 형성된 복수의 소스라인들; 상기 복수의 소스라인들 상에 중첩되도록 형성되고 상기 소스라인들의 선폭 이상의 선폭을 갖는 복수의 식각방지패턴들; 상기 제1하부 콘택들에 중첩되도록 배치되어 형성된 복수의 제2하부 콘택들; 및 상기 복수의 제2하부 콘택들 상에 접하도록 배치되어 형성된 복수의 가변저항소자들을 포함할 수 있다. 이를 통해, 버퍼 메모리(1440)의 데이터 저장 특성이 향상될 수 있다. 결과적으로, 메모리 시스템(1400)의 동작 특성 향상이 가능하다.
더불어, 본 실시예의 버퍼 메모리(1440)는 휘발성인 특성을 가지는 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory), 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 더 포함할 수 있다. 이와는 다르게, 버퍼 메모리(1440)는 전술한 실시예의 반도체 장치를 포함하지 않고 휘발성인 특성을 가지는 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory), 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
이상으로 해결하고자 하는 과제를 위한 다양한 실시예들이 기재되었으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자진 자라면 본 발명의 기술사상의 범위 내에서 다양한 변경 및 수정이 이루어질 수 있음은 명백하다.
101 : 기판 102 : 제1층간절연층
103 : 제1콘택 105 : 식각정지층
106 : 제2층간절연층 107 : 스페이서
108 : 도전라인 109 : 식각방지패턴
110 : 제3층간절연층 111 : 제3콘택

Claims (49)

  1. 기판;
    상기 기판 상부에 형성된 제1층간절연층 및 상기 제1층간절연층 상부에 형성된 제2층간절연층;
    상기 제1층간절연층을 관통하고, 제1방향 및 상기 제1방향에 교차하는 제2방향으로 각각 일정간격 이격되어 교대로 배치된 복수의 제1콘택들 및 제2콘택들;
    상기 제2층간절연층을 관통하고, 상기 제2방향을 따라 배치된 상기 제2콘택들에 중첩되도록 연장된, 오목부와 볼록부를 갖는 도그본 타입의 복수의 도전라인들; 및
    상기 도전라인들의 상부 및 상기 제2층간절연층의 일부 상에 형성되고, 상기 각 도전라인에 개별적으로 중첩되며, 상기 제2방향으로 연장되고 상기 각 도전라인의 선폭 이상의 선폭을 갖는 복수의 식각방지패턴들
    을 포함하는 반도체 장치.
  2. 삭제
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 도전라인의 오목부는 상기 제1콘택들에 대응되는 위치에 형성된 반도체 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 도전라인의 볼록부는 상기 제2방향으로 배치된 제2콘택들 상에 형성된 반도체 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 식각방지패턴은 오목부와 볼록부를 갖는 도그본 타입이고 상기 식각방지패턴의 선폭이 상기 도전라인의 선폭 이상인 반도체 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 식각방지패턴은 오목부와 볼록부를 갖되, 상기 식각방지패턴의 오목부와 볼록부는 상기 도전라인의 오목부와 볼록부에 반대로 중첩되는 역도그본 타입인 반도체 장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 식각방지패턴은 라인타입이고 상기 식각방지패턴의 선폭은 상기 도전라인의 볼록부의 선폭 이상인 반도체 장치.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 도전라인의 양측면에 스페이서를 더 포함하는 반도체 장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제2층간절연층을 관통하고, 상기 제1콘택들에 중첩되도록 배치되어 형성된 메쉬타입의 복수의 제3콘택들을 더 포함하는 반도체 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제9항에 있어서,
    상기 제3콘택들 상에 접하도록 배치된 데이터 저장 소자를 더 포함하는 반도체 장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제10항에 있어서,
    상기 데이터 저장 소자는 캐패시터 또는 가변저항소자 포함하는 반도체 장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 식각방지패턴은 절연물질을 포함하는 반도체 장치.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 식각방지패턴은 질화물질을 포함하는 반도체 장치.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 반도체 메모리를 포함하는 전자 장치로서,
    상기 반도체 메모리는,
    기판;
    상기 기판 상부에 형성된 제1층간절연층 및 상기 제1층간절연층 상부에 형성된 제2층간절연층;
    상기 제1층간절연층을 관통하고, 제1방향 및 상기 제1방향에 교차하는 제2방향으로 각각 일정간격 이격되어 교대로 배치된 복수의 제1하부 콘택들 및 소스 콘택들;
    상기 제2층간절연층을 관통하고 상기 각 제1하부 콘택에 개별적으로 중첩되는 복수의 제2하부콘택들;
    상기 제1방향을 따라 인접한 두개의 상기 제2하부 콘택들 사이에 배치되며, 상기 제2층간절연층을 관통하여 상기 제2방향을 따라 배치된 상기 소스 콘택들에 중첩되도록 연장된 복수의 소스라인들;
    상기 소스라인들의 상부 및 제2층간절연층의 일부 상에 형성되고, 상기 각 소스라인들에 개별적으로 중첩되며, 상기 제2방향으로 연장되고 상기 각 소스라인의 선폭 이상의 선폭을 갖는 복수의 식각방지패턴들; 및
    상기 각 제2하부 콘택 상에 개별적으로 중첩되는 복수의 가변저항소자들
    을 포함하는 전자 장치.
  24. ◈청구항 24은(는) 설정등록료 납부시 포기되었습니다.◈
    제23항에 있어서,
    상기 식각방지패턴은 라인패턴을 포함하는 전자 장치.
  25. ◈청구항 25은(는) 설정등록료 납부시 포기되었습니다.◈
    제23항에 있어서,
    상기 식각방지패턴은 오목부와 볼록부를 갖는 도그본 타입이고, 상기 식각방지패턴의 볼록부는 상기 제1하부 콘택들에 대응되는 위치에 형성된 전자 장치.
  26. ◈청구항 26은(는) 설정등록료 납부시 포기되었습니다.◈
    제23항에 있어서,
    상기 소스라인은 오목부와 볼록부를 갖는 도그본 타입을 포함하고 상기 소스라인의 오목부는 상기 제1하부 콘택들에 대응되는 위치에 형성된 전자 장치.
  27. ◈청구항 27은(는) 설정등록료 납부시 포기되었습니다.◈
    제23항에 있어서,
    상기 소스라인은 오목부와 볼록부를 갖는 도그본 타입을 포함하고 상기 소스라인의 볼록부는 상기 제2방향으로 배치된 소스 콘택들 상에 형성된 전자 장치.
  28. ◈청구항 28은(는) 설정등록료 납부시 포기되었습니다.◈
    제23항에 있어서,
    상기 소스라인 및 식각방지패턴은 오목부와 볼록부를 갖는 도그본 타입을 포함하는 전자 장치.
  29. ◈청구항 29은(는) 설정등록료 납부시 포기되었습니다.◈
    제23항에 있어서,
    상기 소스라인은 오목부와 볼록부를 갖는 도그본 타입을 포함하고, 상기 식각방지패턴은 오목부와 볼록부를 갖되, 상기 식각방지패턴의 오목부와 볼록부는 상기 소스라인의 오목부와 볼록부에 반대로 중첩되는 역도그본 타입을 포함하는 전자 장치.
  30. ◈청구항 30은(는) 설정등록료 납부시 포기되었습니다.◈
    제23항에 있어서,
    상기 소스라인의 양측면에 스페이서를 더 포함하는 전자 장치.
  31. ◈청구항 31은(는) 설정등록료 납부시 포기되었습니다.◈
    제23항에 있어서,
    상기 식각방지패턴은 절연물질을 포함하는 전자 장치.
  32. ◈청구항 32은(는) 설정등록료 납부시 포기되었습니다.◈
    제23항에 있어서,
    상기 식각방지패턴은 질화물질을 포함하는 전자 장치.
  33. ◈청구항 33은(는) 설정등록료 납부시 포기되었습니다.◈
    제23항에 있어서,
    상기 가변저항소자는 전이 금속 산화물, 페로브스카이트(perovskite)계 물질 등과 같은 금속 산화물, 칼코게나이드(chalcogenide)계 물질 등과 같은 상변화 물질, 강유전 물질, 강자성 물질 등을 포함하는 단일막 또는 다중막을 포함하는 전자 장치.
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 삭제
  46. 삭제
  47. 삭제
  48. 삭제
  49. 삭제
KR1020150166287A 2015-11-26 2015-11-26 전자 장치 및 그 제조 방법 KR102471632B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020150166287A KR102471632B1 (ko) 2015-11-26 2015-11-26 전자 장치 및 그 제조 방법
TW105115593A TWI685083B (zh) 2015-11-26 2016-05-19 電子器件及製造其之方法
CN201610533689.3A CN106803507B (zh) 2015-11-26 2016-07-07 电子器件及制造其的方法
US15/237,356 US9935007B2 (en) 2015-11-26 2016-08-15 Electronic device and method for fabricating the same
US15/940,845 US10199272B2 (en) 2015-11-26 2018-03-29 Electronic device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150166287A KR102471632B1 (ko) 2015-11-26 2015-11-26 전자 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20170061363A KR20170061363A (ko) 2017-06-05
KR102471632B1 true KR102471632B1 (ko) 2022-11-29

Family

ID=58777739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150166287A KR102471632B1 (ko) 2015-11-26 2015-11-26 전자 장치 및 그 제조 방법

Country Status (4)

Country Link
US (2) US9935007B2 (ko)
KR (1) KR102471632B1 (ko)
CN (1) CN106803507B (ko)
TW (1) TWI685083B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102626234B1 (ko) * 2017-02-03 2024-01-19 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR102321807B1 (ko) 2017-08-22 2021-11-08 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US10971684B2 (en) * 2018-10-30 2021-04-06 Taiwan Semiconductor Manufacturing Co., Ltd. Intercalated metal/dielectric structure for nonvolatile memory devices
DE102020122828B4 (de) * 2020-05-27 2022-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtungen, aufweisend rückseitige durchkontaktierungen und verfahren zu deren bildung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101062838B1 (ko) * 2010-05-19 2011-09-07 주식회사 하이닉스반도체 다마신 공정을 이용한 반도체장치 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100213209B1 (ko) * 1996-07-29 1999-08-02 윤종용 반도체장치의 제조방법
KR100476893B1 (ko) * 2002-05-10 2005-03-17 삼성전자주식회사 상변환 기억 셀들 및 그 제조방법들
KR100539276B1 (ko) * 2003-04-02 2005-12-27 삼성전자주식회사 게이트 라인을 포함하는 반도체 장치 및 이의 제조 방법
US20100059823A1 (en) * 2008-09-10 2010-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive device for high-k metal gate technology and method of making
KR20110001703A (ko) 2009-06-30 2011-01-06 주식회사 하이닉스반도체 비트라인 패터닝 방법
KR101102766B1 (ko) * 2009-09-18 2012-01-03 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR20110117988A (ko) * 2010-04-22 2011-10-28 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR20140028802A (ko) * 2012-08-30 2014-03-10 삼성전자주식회사 반도체 장치 및 그 제조방법
US8841649B2 (en) * 2012-08-31 2014-09-23 Micron Technology, Inc. Three dimensional memory array architecture

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101062838B1 (ko) * 2010-05-19 2011-09-07 주식회사 하이닉스반도체 다마신 공정을 이용한 반도체장치 제조 방법

Also Published As

Publication number Publication date
CN106803507B (zh) 2020-12-15
US10199272B2 (en) 2019-02-05
US20170154817A1 (en) 2017-06-01
TW201724468A (zh) 2017-07-01
US20180218945A1 (en) 2018-08-02
US9935007B2 (en) 2018-04-03
TWI685083B (zh) 2020-02-11
KR20170061363A (ko) 2017-06-05
CN106803507A (zh) 2017-06-06

Similar Documents

Publication Publication Date Title
US9805947B2 (en) Electronic devices having semiconductor memory units and method for fabricating the same
US9385312B2 (en) Electronic device and method for fabricating the same
KR102510707B1 (ko) 전자 장치 및 그 제조 방법
KR20160122531A (ko) 전자 장치
KR102075032B1 (ko) 전자 장치 및 그 제조 방법
KR102155761B1 (ko) 전자 장치 및 그 제조 방법
KR102471632B1 (ko) 전자 장치 및 그 제조 방법
KR20150036988A (ko) 전자 장치
KR102155783B1 (ko) 전자장치 및 그 제조 방법
US9330754B2 (en) Electronic device and method for fabricating the same
KR102087744B1 (ko) 전자장치 및 그 제조방법
KR102161610B1 (ko) 전자 장치 및 그 제조 방법
KR20160073792A (ko) 전자 장치 및 그 제조 방법
KR20150066789A (ko) 전자 장치 및 그 제조 방법
KR20160023338A (ko) 전자 장치
KR102432733B1 (ko) 전자 장치 및 그 제조 방법
KR20150106550A (ko) 전자 장치 및 그 제조 방법
KR20170004602A (ko) 전자 장치
KR20150033946A (ko) 전자 장치 및 그 제조 방법
KR20230062118A (ko) 전자 장치 및 그 제조 방법
KR20150102314A (ko) 전자 장치 및 그 제조 방법
KR20210012425A (ko) 전자 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant