CN106803507A - 电子器件及制造其的方法 - Google Patents

电子器件及制造其的方法 Download PDF

Info

Publication number
CN106803507A
CN106803507A CN201610533689.3A CN201610533689A CN106803507A CN 106803507 A CN106803507 A CN 106803507A CN 201610533689 A CN201610533689 A CN 201610533689A CN 106803507 A CN106803507 A CN 106803507A
Authority
CN
China
Prior art keywords
contact
etching
pattern
semiconductor devices
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610533689.3A
Other languages
English (en)
Other versions
CN106803507B (zh
Inventor
文珠荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN106803507A publication Critical patent/CN106803507A/zh
Application granted granted Critical
Publication of CN106803507B publication Critical patent/CN106803507B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体器件可以包括：多个第一接触，沿第一方向和与第一方向交叉的第二方向以预定距离布置；多个第二接触，交替地布置在第一接触之间，且沿第一方向和第二方向以预定距离布置；多个狗骨头型导线，分别连接至所述多个第二接触之中的沿第二方向布置的第二接触，且具有凹部和凸部；以及多个刻蚀阻止图案，分别形成在所述多个导线之上以与导线交叠。

Description

电子器件及制造其的方法
相关申请的交叉引用
本申请要求2015年11月26日提交的申请号为10-2015-0166287、题为“电子器件及制造其的方法”的韩国专利申请的优先权，其通过引用整体合并于此。
技术领域
本专利文件涉及存储电路或器件及其在电子设备或系统中的应用。
背景技术
近来，随着电子装置趋向于小型化、低功耗、高性能和多功能等，本领域中已经需要能够在诸如计算机和便携式通信设备等的各种电子装置中储存信息的半导体器件，且已经对这些半导体器件进行了研究。这种半导体器件包括通过使用根据施加的电压或电流而在不同阻态之间切换的特性来储存数据的半导体器件，例如RRAM(电阻式随机存取存储器)、PRAM(相变随机存取存储器)、FRAM(铁电随机存取存储器)、MRAM(磁性随机存取存储器)、电熔丝等。
发明内容
本专利文件中所公开的技术包括存储电路或器件及其在电子设备或系统中的应用以及包括能够改善可变电阻元件的特性的半导体存储器的电子设备的各种实施方式。
在一种实施方式中，半导体器件可以包括：多个第一接触，沿第一方向和与第一方向交叉的第二方向以预定距离布置；多个第二接触，交替地布置在第一接触之间，且沿第一方向和第二方向以预定距离布置；多个狗骨头型导线，分别连接至所述多个第二接触之中的沿第二方向布置的第二接触，且具有凹部和凸部；以及多个刻蚀阻止图案，分别形成在所述多个导线之上以与导线交叠。
以上半导体器件的实施方式可以包括下面中的一种或更多种。
刻蚀阻止图案的线宽等于或大于导线的线宽。导线的凹部位于与第一接触相对应的位置处。导线的凸部位于沿第二方向布置的第二接触之上。刻蚀阻止图案以具有凹部和凸部的狗骨头型形成，且刻蚀阻止图案的线宽等于或大于导线的线宽。刻蚀阻止图案具有凹部和凸部，且以反狗骨头型来形成，反狗骨头型的凸部和凹部分别与导线的凹部和凸部交叠。刻蚀阻止图案以线型形成，且刻蚀阻止图案的线宽等于或大于导线的凸部的线宽。半导体器件还包括形成在导线的两个侧表面上的间隔物。半导体器件还包括以网格型布置以与第一接触交叠的多个第三接触。半导体器件还包括布置在第三接触之上以与第三接触接触的数据储存元件。数据储存元件包括电容器或可变电阻元件。刻蚀阻止图案包括绝缘材料。刻蚀阻止图案包括氮化物材料。
在一种实施方式中，半导体器件可以包括：多个第一接触，沿第一方向和与第一方向交叉的第二方向以预定距离布置；多个第二接触，交替地布置在第一接触之间，且沿第一方向和第二方向以预定距离布置；多个导线，分别连接至所述多个第二接触之中的沿第二方向布置的第二接触；以及多个刻蚀阻止图案，分别形成在所述多个导线之上以与导线交叠，且刻蚀阻止图案的线宽等于或大于导线的线宽。
以上半导体器件的实施方式可以包括下面中的一种或更多种。
刻蚀阻止图案包括线图案。刻蚀阻止图案以具有凹部和凸部的狗骨头型来形成，且刻蚀阻止图案的凸部位于与第一接触相对应的位置处。半导体器件还包括形成在导线的两个侧表面上的间隔物。半导体器件还包括以网格型来布置而与第一接触交叠的多个第三接触。半导体器件还包括形成在第三接触之上以与第三接触接触的数据储存元件。数据储存元件包括电容器或可变电阻元件。刻蚀阻止图案包括绝缘材料。刻蚀阻止图案包括氮化物材料。
在一种实施方式中，提供了一种包括半导体存储器的电子设备。该半导体存储器可以包括：多个第一底接触，沿第一方向和与第一方向交叉的第二方向以预定距离布置；多个源极接触，交替地布置在第一底接触之间，且沿第一方向和第二方向以预定距离布置；多个源极线，分别连接至所述多个源极接触之中的沿第二方向布置的源极接触；多个刻蚀阻止图案，分别形成在所述多个源极线之上以与源极线交叠，且刻蚀阻止图案的线宽等于或大于源极线的线宽；多个第二底接触，布置为与第一底接触交叠；以及多个可变电阻元件，布置在所述多个第二底接触之上以与第二底接触接触。
以上电子设备的实施方式可以包括下面中的一种或更多种。
刻蚀阻止图案包括线图案。刻蚀阻止图案以具有凹部和凸部的狗骨头型来形成，且刻蚀阻止图案的凸部位于与第一底接触相对应的位置处。源极线包括具有凹部和凸部的狗骨头型，且源极线的凹部位于与第一底接触相对应的位置处。源极线包括具有凹部和凸部的狗骨头型，且源极线的凸部位于沿第二方向布置的源极接触之上。源极线和刻蚀阻止图案包括具有凹部和凸部的狗骨头型。源极线包括具有凹部和凸部的狗骨头型，而刻蚀阻止图案包括反狗骨头型，反狗骨头型的凸部和凹部分别与源极线的凹部和凸部交叠。电子设备还包括形成在源极线的两个侧表面上的间隔物。刻蚀阻止图案包括绝缘材料。刻蚀阻止图案包括氮化物材料。可变电阻元件具有包括金属氧化物、相变材料、含铁电介质材料或铁磁材料的单层结构或多层结构。
所述电子设备还可以包括微处理器，所述微处理器包括：控制单元，被配置成：从微处理器的外部接收包括命令的信号，以及执行对命令的提取、解码或者对微处理器的信号的输入或输出的控制；操作单元，被配置成基于控制单元对命令解码的结果来执行操作；以及存储器单元，被配置成储存用于执行操作的数据、与执行操作的结果相对应的数据或被执行操作的数据的地址，其中，半导体存储器是微处理器中的存储器单元的部分。
所述电子设备还可以包括处理器，所述处理器包括：核心单元，被配置成基于从所述处理器的外部输入的命令而通过使用数据来执行与所述命令相对应的操作；高速缓冲存储器单元，被配置成储存用于执行操作的数据、与执行操作的结果相对应的数据或被执行操作的数据的地址；以及总线接口，连接在核心单元与高速缓冲存储器单元之间，且被配置成在核心单元与高速缓冲存储器单元之间传输数据，其中，半导体存储器是处理器中的高速缓冲存储器单元的部分。
所述电子设备还可以包括处理系统，所述处理系统包括：处理器，被配置成对处理器接收到的命令解码，以及针对基于对命令解码的结果来控制对信息的操作；辅助存储器件，被配置成储存用于对命令解码的程序和所述信息；主存储器件，被配置成：调用并储存来自辅助存储器件的程序和信息，使得处理器在运行程序时能够通过使用程序和信息来执行操作；以及接口设备，被配置成执行处理器、辅助存储器件和主存储器件中的至少一种与外部之间的通信，其中，半导体存储器是处理系统中的辅助存储器件或主存储器件的部分。
所述电子设备还可以包括数据储存系统，所述数据储存系统包括：储存设备，被配置成：储存数据，且无论电源如何都保存所储存的数据；控制器，被配置成根据从外部输入的命令来控制向储存设备输入数据和从储存设备输出数据；暂时储存设备，被配置成暂时地储存在储存设备与外部之间交换的数据；以及接口，被配置成执行储存设备、控制器和暂时储存设备中的至少一种与外部之间的通信，其中，半导体存储器是数据储存系统中的储存设备或暂时储存设备的部分。
所述电子设备还可以包括存储系统，所述存储系统包括：存储器，被配置成：储存数据，且无论电源如何都保存所储存的数据；存储器控制器，被配置成根据从外部输入的命令来控制向存储器输入数据和从存储器输出数据；缓冲存储器，被配置成对在存储器与外部之间交换的数据进行缓冲；以及接口，被配置成执行存储器、存储器控制器和缓冲存储器中的至少一种与外部之间的通信，其中，半导体存储器是存储系统中的存储器或缓冲存储器的部分。
在一种实施方式中，用于制造包括半导体存储器的电子设备的方法可以包括：在衬底之上形成多个第一底接触，所述多个第一底接触沿第一方向和与第一方向交叉的第二方向以预定距离布置；形成多个源极接触，所述多个源极接触交替地布置在第一底接触之间，且沿第一方向和第二方向以预定距离布置；形成多个源极线，以分别与所述多个源极接触之中的沿第二方向布置的源极接触接触；形成多个刻蚀阻止图案，所述多个刻蚀阻止图案分别形成在所述多个源极线之上以与源极线交叠，且刻蚀阻止图案的线宽等于或大于源极线的线宽；在第一底接触之上形成多个第二底接触以与第一底接触交叠；以及在第二底接触之上形成多个可变电阻元件以与第二底接触交叠。
以上方法的实施方式可以包括下面中的一种或更多种。
刻蚀阻止图案包括线图案。刻蚀阻止图案以具有凹部和凸部的狗骨头型来形成，且刻蚀阻止图案的凸部位于与第一底接触相对应的位置处。源极线包括具有凹部和凸部的狗骨头型，且源极线的凹部位于与第一底接触相对应的位置处。源极线包括具有凹部和凸部的狗骨头型，且源极线的凸部位于沿第二方向布置的源极接触之上。源极线和刻蚀阻止图案包括具有凹部和凸部的狗骨头型。源极线包括具有凹部和凸部的狗骨头型，而刻蚀阻止图案包括反狗骨头型，反狗骨头型的凸部和凹部分别与源极线的凹部和凸部交叠。所述方法还包括在源极线的两个侧表面上形成间隔物。刻蚀阻止图案包括绝缘材料。刻蚀阻止图案包括氮化物材料。可变电阻元件具有包括金属氧化物、相变材料、含铁电介质材料或铁磁材料的单层结构或多层结构。
在附图、说明书和权利要求中更详细地描述了这些以及其他的方面、实施方式和相关优点。
附图说明
图1是根据一种实施方式的半导体器件的平面图。
图2A和图2B是根据该实施方式的半导体器件的剖视图。
图3A至图3E是图示根据该实施方式的导线与刻蚀阻止图案之间的关系的平面图。
图4是根据第一实施方式的存储器件的剖视图。
图5是根据第二实施方式的存储器件的剖视图。
图6A至图6I是图示用于制造根据第一实施方式的存储器件的方法的剖视图。
图7是基于所公开的技术来实施存储电路的微处理器的配置图的示例。
图8是基于所公开的技术来实施存储电路的处理器的配置图的示例。
图9是基于所公开的技术来实施存储电路的系统的配置图的示例。
图10是基于所公开的技术来实施存储电路的数据储存系统的配置图的示例。
图11是基于所公开的技术来实施存储电路的存储系统的配置图的示例。
具体实施方式
下面参照附图来详细描述所公开的技术的各种示例和实施方式。
附图不一定按比例，在某些情况下，可能已经夸大了附图中的结构中的至少一些结构的比例以清楚地示出所描述的示例或实施方式的特定特征。在附图或说明书中展示多层结构中的具有两层或更多层的特定示例时，这些层的相对位置关系或布置所示层的顺序反映了所描述的或所示出的示例的特定实施方式，且不同的相对位置关系或布置这些层的顺序可以是可能的。此外，所描述或示出的多层结构的示例可以不反映该特定多层结构中存在的所有层(例如，在所示出的两层之间可以存在一个或更多个额外层)。作为特定的示例，当所描述或所示出的多层结构中的第一层被称作在第二层“上”或“之上”或在衬底“上”或“之上”时，第一层不仅可以直接形成在第二层或衬底上，还可以表示在第一层与第二层或衬底之间可以存在一个或更多个其他中间层的结构。
图1是根据一种实施方式的半导体器件的平面图。图2A和图2B是根据该实施方式的半导体器件的剖视图。图2A是沿图1的A-A’方向截取的剖视图，而图2B是沿图1的B-B’方向截取的剖视图。为了帮助理解，将参照图1、图2A和图2B来描述根据该实施方式的半导体器件。
如图1、图2A和图2B中所示，根据该实施方式的半导体器件可以包括衬底101和形成在衬底101之上的第一层间电介质层102。半导体器件还可以包括穿过第一层间电介质层102而连接至衬底101的多个第一接触103和多个第二接触104。半导体器件还可以包括形成在第一层间电介质层102之上的刻蚀停止层105和第二层间电介质层106。半导体器件还可以包括穿过第二层间电介质层106和刻蚀停止层105而连接至第二接触104的导线108。半导体器件还可以包括形成在导线108之上的刻蚀阻止图案109以与导线108交叠。半导体器件还可以包括形成在第二层间电介质层106之上的第三层间电介质层110。半导体器件还可以包括穿过第三层间电介质层110和第二层间电介质层106以及刻蚀停止层105而连接至第一接触103的多个第三接触111。
衬底101可以包括诸如硅衬底的半导体衬底。第一层间电介质层102可以用作衬底101与上层之间的层间绝缘层，以及用来使相邻的接触彼此绝缘。第一层间电介质层102可以包括绝缘材料。
第一接触103和第二接触104可以包括导电材料。第一接触103和第二接触104可以包括网格型布置结构，在网格型布置结构中，第一接触103和第二接触104沿第一方向X和与第一方向X交叉的第二方向Y以预定距离布置。具体地，第一接触103与第二接触104可以交替布置以使沿第一方向X和第二方向Y中的任意方向彼此都不交叠。例如，如图1中所示，第二接触104可以以预定距离布置在四个第一接触103之间。在图2B中所示的斜线方向，第一接触103与第二接触104可以交替布置。可以同时地形成第一接触103与第二接触104。可替代地，在形成第一接触103之后，可以顺序地形成第二接触104。
刻蚀停止层105可以在形成导线108和第三接触111时用来防止对第一层间电介质层102以及第一接触103和第二接触104的破坏。刻蚀停止层105可以包括具有相对于第一层间电介质层102以及第一接触103和第二接触104的刻蚀选择性的材料。刻蚀停止层105可以包括绝缘材料。
第二层间电介质层106可以用作第一接触103和第二接触104与上层之间的层间绝缘层，以及用来使导线108与第三接触111绝缘。第二层间电介质层106可以包括绝缘材料。
导线108可以沿第一方向X以预定距离重复地布置。导线108可以延伸以与沿第二方向Y布置的第二接触104交叠。在图1中，导线108可以包括具有凹部和凸部的狗骨头型线图案，但不局限于这种，而可以为其他几何结构或形状。将参照图3A至图3E来详细描述导线108和刻蚀阻止图案109的形状。导线108可以用作连接至第二接触104以施加电压或电流的电力线。此时，该半导体器件还可以包括形成在导线108的两个侧表面处的间隔物107。具体地，当如图1中所示导线以具有凹部和凸部的狗骨头型形成时，导线108可以以这样的方式来布置：分别地，导线108的凹部对应于第一接触103，而导线108的凸部与第二接触104交叠。
刻蚀阻止图案109可以延伸以与导线108和第二接触104交叠，且沿第一方向X以预定距离重复地布置。刻蚀阻止图案109可以形成为在与第一接触103相对应的部分处具有等于或大于导线108的宽度的线宽。图1图示了刻蚀阻止图案109具有凹部和凸部，且包括其凹部和凸部分别与导线108的凸部和凹部交叠的反狗骨头型线图案。然而，刻蚀阻止图案109的形状不局限于此，而是可以为各种几何结构或形状。参照图3A至图3E来详细描述刻蚀阻止图案109的额外示例。由于在与第一接触103相对应的部分处刻蚀阻止图案109的线宽等于或大于导线108的线宽，因此可以保证导线108与第三接触111之间的距离d以防止短路故障。刻蚀阻止图案109可以包括具有相对于第三层间电介质层110和第二层间电介质层106的刻蚀选择性的材料。刻蚀阻止图案109可以包括绝缘材料。例如，当第二层间电介质层106和第三层间电介质层110包括氧化物材料时，刻蚀阻止图案109可以包括氮化物材料。
第三接触111可以包括第三接触111被第一接触103交叠的布置结构，即网格型或图案布置结构，其中，第三接触111沿第一方向X和与第一方向X交叉的第二方向Y布置。第三接触111的线宽可以被配置成小于刻蚀阻止图案109的线宽。这是因为在用于形成第三接触111的接触孔形成工艺期间，由于第二层间电介质层106和第三层间电介质层110与刻蚀阻止图案109之间的刻蚀选择性，因此刻蚀阻止图案109保留而未被破坏，以及执行了接触孔的自对准刻蚀。即，可以根据刻蚀阻止图案109的位置来确定刻蚀阻止图案109之下被刻蚀的接触孔的线宽。因此，第三接触111可以通过刻蚀阻止图案109的一个表面与导线108的一个表面之间的距离d来保证与导线108的距离。因此，可以防止第三接触111与导线108之间的短路故障。
图3A至图3E是图示根据该实施方式的导线与刻蚀阻止图案之间的关系的平面图。附图标记100A可以表示导线，而附图标记100B可以表示刻蚀阻止图案。图3A至图3E中所示的导线和刻蚀阻止图案可以对应于图1、图2A和图2B中所示的导线108和刻蚀阻止图案109。
如图3A中所示，导线100A可以以具有凹部和凸部的狗骨头型线图案来形成。此时，导线100A的凹部可以对应于图1、图2A和图2B的第一接触103和第三接触111。导线100A的凸部可以与第二接触104交叠。
刻蚀阻止图案100B也可以以具有凹部和凸部的线型来形成。此时，刻蚀阻止图案100B可以具有其凹部和凸部分别与导线100A的凸部和凹部交叠的相反狗骨头形状。即，刻蚀阻止图案100B的凹部可以与第二接触104交叠，而刻蚀阻止图案100B的凸部可以对应于第一接触103和第三接触111。具体地，刻蚀阻止图案100B的线宽W2可以被调节成比导线100A的凹部的线宽W1大的值。图2A的导线100A与第三接触111可以保证对应于刻蚀阻止图案100B与导线100A之间的线宽差的1/2的距离。
如图3B中所示，导线100A和刻蚀阻止图案100B二者都可以以具有凹部和凸部的狗骨头形状的线型来形成。导线100A和刻蚀阻止图案100B的凹部可以对应于图2A的第一接触103和第三接触111。导线100A和刻蚀阻止图案100B的凸部可以与图2B的第二接触104交叠。此时，刻蚀阻止图案100B的凹部的线宽W2可以被调节成比导线100A的凹部的线宽W1大的值。
如图3C中所示，导线100A可以以具有凹部和凸部的狗骨头形状线型来形成，而刻蚀阻止图案100B可以以线型来形成。导线100A的凹部可以对应于图2A的第一接触103和第三接触111。此时，刻蚀阻止图案100B的线宽W2可以被调节成至少比导线100A的凹部的线宽W1大的值。
如图3D中所示，导线100A可以以线型来形成，而刻蚀阻止图案100B可以以具有凹部和凸部的狗骨头形状线型来形成。导线100B的凸部可以对应于图2A中的第一接触103和第三接触111。此时，刻蚀阻止图案100B的凸部的线宽W2可以被调节成比导线100A的线宽W1大的值。
如图3E中所示，导线100A和刻蚀阻止图案100B可以以线型来形成。此时，刻蚀阻止图案100B的线宽W2可以被调节成比导线100A的线宽W1大的值。
当前实施方式可以包括除图3A至图3E中所示的导线和刻蚀阻止图案以外的所有可应用的导线和刻蚀阻止图案。此时，与第一接触和第三接触相对应的刻蚀阻止图案的线宽可以被调节成比导线的线宽大的值。
图4是根据第一实施方式的存储器件的剖视图。根据第一实施方式的存储器件可以具有诸如磁隧道结(MTJ)结构的自旋转移矩RAM(STTRAM)结构，自旋转移矩RAM结构包括可变电阻元件作为用来基于不同阻态而储存数据的存储元件。
如图4中所示，根据第一实施方式的存储器件可以包括衬底201，在衬底201中形成用于控制对可变电阻元件212的访问所需的元件(未示出)，例如，晶体管。存储器件还可以包括第一底接触203和第二底接触211，第一底接触203和第二底接触211位于衬底201之上且将多个可变电阻元件212的底部连接至衬底201的部分(例如，晶体管的漏极)。存储器件还可以包括源极接触204，源极接触204交替地布置在第一底接触203之间且将源极线208电耦接至衬底201的部分(例如，晶体管的源极)。存储器件还可以包括刻蚀阻止图案209，刻蚀阻止图案209与源极线208交叠，且保证源极线208与第二底接触211之间的距离以防止短路故障。存储器件可以包括用于将可变电阻元件212连接至位线215的顶接触214。存储器件还可以包括用于使第一底接触203与源极接触204绝缘的第一层间电介质层202、用于使源极线208彼此绝缘的第二层间电介质层206、用于使第二底接触211彼此绝缘的第三层间电介质层210以及用于使可变电阻元件212彼此绝缘的第四层间电介质层213。
衬底201可以包括包括有晶体管(未示出)的半导体衬底(诸如硅衬底)。
第一层间电介质层至第四层间电介质层202、206、210和213可以包括绝缘材料。
第一底接触203和第二底接触211以及顶接触214可以用作用于电耦接衬底201与可变电阻元件212的接触以及电耦接可变电阻元件212与位线215的接触。为了此操作，第一底接触203和第二底接触211以及顶接触214可以由导电材料形成。
源极接触204可以用作用于电耦接源极线208与衬底201的接触。对于此操作，源极接触204可以由导电材料形成。
第一底接触203、源极接触204、源极线208、刻蚀阻止图案209以及第二底接触211可以对应于图1、图2A和图2B中的第一接触103、第二接触104、导线108、刻蚀阻止图案109以及第三接触111，且包括相同的布置结构。
即，第一底接触203和第二底接触211可以具有网格型布置结构，在该网格型布置结构中，第一底接触203和第二底接触211沿第一方向X和与第一方向X交叉的第二方向Y以预定距离来隔离(参见图1)。源极接触204可以具有网格型布置结构，在该网格型布置结构中，源极接触204沿第一方向X和与第一方向X交叉的第二方向Y以预定距离来隔离(参见图1)。此时，第一底接触203和第二底接触211以及源极接触204可以交替地布置以沿第一方向和第二方向彼此不交叠。具体地，第一底接触203和第二底接触211以及源极接触204可以沿由图1的参考线B-B’所表示的斜线方向以预定距离交替地布置。
在当前实施方式中，存储器件还可以包括形成在源极线208之上的刻蚀阻止图案209。由于在与第一底接触203和第二底接触211相对应的部分处刻蚀阻止图案209的线宽被调节成比源极线208的线宽大的值，因此第二底接触211与源极线208之间的距离d可以保证为对应于刻蚀阻止图案209与源极线208之间的距离d的值，这使得可以防止第二底接触211与源极线208之间的短路故障。
可变电阻元件212可以包括根据施加在可变电阻元件212两端的电压或电流而在不同阻态之间切换的材料。可变电阻元件212可以包括用于RRAM、PRAM、FRAM和MRAM等的各种材料。例如，所述各种材料可以包括过渡金属氧化物、诸如钙钛矿类材料的金属氧化物、诸如硫族化物类材料的相变材料、含铁电介质材料和铁磁材料。可变电阻元件212可以具有单层结构或包括两层或更多层的多层结构以表现出可变电阻特性。
位线215可以包括经由顶接触214而施加电压或电流给可变电阻元件212的电力线。
图5是根据第二实施方式的存储器件的剖视图。根据第二实施方式的存储器件可以具有包括电容器作为存储元件的DRAM结构。
如图5中所示，根据第二实施方式的存储器件可以包括衬底301，在衬底301中形成有隔离层302和所需元件(未示出)，例如，掩埋栅极(未示出)。存储器件也可以包括着陆插塞接触(landing plug contact)304和储存节点接触311，着陆接触插塞304和储存节点接触311位于衬底301之上且将多个电容器312的底部连接至衬底301的部分，例如，掩埋栅极的源极。存储器件还可以包括经由位线接触(未示出)而耦接至掩埋栅极的漏极的位线308。存储器件可以额外包括形成在位线308的两个侧表面上的间隔物307。
在当前实施方式中，存储器件可以包括形成在位线308之上以与位线308交叠的刻蚀阻止图案309。由于在与储存节点接触311相对应的部分处刻蚀阻止图案309的线宽被调节成比位线308的线宽大的值，因此储存节点接触311与位线308之间的距离d可以保证为对应于刻蚀阻止图案309与位线308之间的距离d的值，这使得可以防止位线308与储存节点接触311之间的短路故障。
图6A至图6I是图示制造根据第一实施方式的存储器件的方法的剖视图。
如图6A中所示，可以在包括所需元件(未示出)(例如，晶体管)的衬底11之上形成第一层间电介质层12。衬底11可以包括诸如硅衬底的半导体衬底。
第一层间电介质层12可以用作使相邻的第一底接触13彼此绝缘的绝缘层，以及用来使衬底与上层绝缘。第一层间电介质层12可以包括绝缘材料。
然后，可以形成穿过第一层间电介质层12而连接至衬底11的多个第一底接触13。第一底接触13可以通过一系列的工艺来形成：选择性地刻蚀第一层间电介质层12以形成暴露衬底11的部分(例如，晶体管的漏极区)的接触孔，将导电材料掩埋在接触孔中，以及经由第一层间电介质层12来隔离彼此相邻的第一底接触13。第一底接触13可以包括网格型布置结构，在该网格型布置结构中，第一底接触13沿第一方向X和第二方向Y以预定距离来布置，如图1中所示。
然后，可以在沿斜线方向彼此相邻的第一底接触13之间形成穿过第一层间电介质层12而连接至衬底11的多个源极接触14。源极接触14可以包括在其中源极接触14沿第一方向X和第二方向Y以预定距离来布置的网格型布置结构。源极接触14可以经由一系列的工艺来形成：选择性地刻蚀第一层间电介质层12以形成暴露沿斜线方向彼此相邻的第一底接触13之间的衬底11(例如，晶体管的源极区)的接触孔，将导电材料掩埋在接触孔中，以及经由第一层间电介质层12来隔离彼此相邻的源极接触14。源极接触14可以交替地布置以沿第一方向X和第二方向Y不与第一底接触13交叠。
如图6B中所示，可以在包括第一底接触13和源极接触14的第一层间电介质层12之上形成刻蚀停止层15A。刻蚀停止层15A可以用来防止在用于形成源极线的后续刻蚀工艺期间对第一层间电介质层12、第一底接触13和源极接触14的破坏。为了此操作，刻蚀停止层15A可以包括具有相对于第一层间电介质层12和在后续工艺期间要形成的第二层间电介质层(未示出)的刻蚀选择性的材料。例如，当第一层间电介质层和第二层间电介质层包括氧化物材料时，刻蚀停止层15A可以包括氮化物材料。
如图6C中所示，可以在刻蚀停止层15A之上形成第二层间电介质层16。第二层间电介质层16可以包括具有相对于刻蚀停止层15A的刻蚀选择性的绝缘材料。
然后，可以在穿过第二层间电介质层16而与沿第二方向Y延伸的源极接触14交叠的区域中形成开口17。开口17可以被限定为具有与图3A至图3E中所示的导线100A相同的图案。
然后，可以沿开口17形成间隔物层18A。间隔物层18A可以用来防止经由后续工艺要形成的源极线的扩散，以及使相邻结构彼此绝缘。间隔物层18A可以包括具有相对于第二层间电介质层16的刻蚀选择性的材料。例如，当第二层间电介质层16包括氧化物材料时，间隔物层18A可以包括氮化物材料。
如图6D中所示，可以刻蚀间隔物层18A。因此，间隔物18可以形成在开口17的侧壁上。
然后，可以刻蚀开口17的底表面上的刻蚀停止层15A以暴露源极接触14。在下文中，被刻蚀的刻蚀停止层将由附图标记15来表示。
如图6E中所示，可以形成源极线19以填充开口17。源极线19可以经由一系列工艺来形成：将导电材料掩埋在开口17中，以及将相邻的源极线19彼此电隔离。隔离工艺可以包括通过使用地毯式刻蚀工艺(blanket etch process)(例如，回刻蚀工艺)或化学机械抛光(CMP)工艺来刻蚀(或抛光)形成在整个表面上的导电材料，直到暴露第二层间电介质层16为止。源极线19可以包括导电材料。例如，源极线19可以包括铜(Cu)。
如图6F中所示，可以形成刻蚀阻止图案20以与源极线19交叠。刻蚀阻止图案20可以包括与图3A至图3E中所示的刻蚀阻止图案100B相同的图案。刻蚀阻止图案20可以通过刻蚀选择性而引起接触孔的自对准刻蚀，保证源极线19与经由后续工艺要形成的第二底接触(未示出)之间的距离，以及防止他们之间的短路故障。为了此操作，刻蚀阻止图案20可以包括具相对于第二层间电介质层16的刻蚀选择性的材料。例如，当第二层间电介质层16包括氧化物材料时，刻蚀阻止图案20可以包括氮化物材料。
刻蚀阻止图案20的线宽可以被调节成等于或大于源极线19的线宽的值。具体地，在与第一底接触13相对应的部分处的刻蚀阻止图案20的线宽可以被调节成比源极线19的线宽大的值。刻蚀阻止图案20和源极线19的线宽和形状可以包括图3A至图3E中所示的线宽和形状以及其可应用的图案。
如图6G中所示，可以在第二层间电介质层16之上形成第三层间电介质层21。第三层间电介质层21可以包括具有相对于刻蚀阻止图案20的刻蚀选择性的绝缘材料。
然后，可以选择性地刻蚀第三层间电介质层21、第二层间电介质层16和刻蚀停止层15以形成暴露第一底接触13的接触孔22。此时，刻蚀阻止图案20可能因图案未对准和/或密度而暴露。暴露的刻蚀阻止图案20可能因刻蚀选择性而保留而不被破坏，并引起接触孔22的自对准刻蚀。即，形成在刻蚀阻止图案20之下的接触孔22的线宽可以根据刻蚀阻止图案20的位置和线宽来确定。因此，源极线19与经由后续工艺要在其中形成的第二底接触(未示出)的接触孔22之间的距离d可以保证为对应于刻蚀阻止图案20的一个表面与源极线19的一个表面之间的距离d的值。
如图6H中所示，可以形成第二底接触23以填充接触孔22。第二底接触23可以经由一系列工艺来形成：将导电材料掩埋在接触孔22中，以及电隔离相邻的第二底接触23。
经由图6G中的接触孔22的自对准刻蚀，可以保证底接触23与源极线19之间的距离以防止与源极线19短接。
如图6I中所示，可以在第二底接触23之上形成可变电阻元件24。可变电阻元件24可以包括根据施加在可变电阻元件24两端的电压或电流而在不同阻态之间切换的材料。这样的阻态可以用来表示不同的数据以用于数据储存。可变电阻元件24可以包括用于RRAM、PRAM、FRAM和MRAM等的各种材料。例如，各种材料可以包括过渡金属氧化物、诸如钙钛矿类材料的金属氧化物、诸如基于硫族化物类材料的相变材料、含铁电介质材料以及铁磁材料。可变电阻元件24可以具有单层结构或包括两层或更多层的多层结构以表现出可变电阻特性。
然后，可以在第三层间电介质层21之上形成第四层间电介质层25以填充可变电阻元件24之间的空间。第四层间电介质层25可以包括绝缘材料。
然后，可以形成穿过第四层间电介质层25而与可变电阻元件24接触的顶接触26。顶接触26可以经由一系列工艺来形成：选择性地刻蚀第四层间电介质层25以形成暴露可变电阻元件24的顶部的接触孔，将导电材料掩埋在接触孔中，以及电隔离相邻的顶接触26。
然后，可以在第四层间电介质层25之上形成位线27。位线27可以经由顶接触26而耦接至可变电阻元件24，同时与顶接触26接触。位线27可以被配置成施加电压或电流给可变电阻元件24，且被形成为与沿第二方向Y布置的可变电阻元件24交叠的线型。位线27可以包括导电材料。
根据实施方式，包括半导体存储器的电子设备和制造其的方法可以促进该过程，并改善可变电阻元件的特性。
基于所公开的技术的以上和其他的存储电路或半导体器件可以用于一系列设备或系统中。图7至图11提供了可以实施本文中所公开的存储电路的设备或系统的一些示例。
图7是基于所公开的技术来实施存储电路的微处理器的配置图的示例。
参见图7，微处理器1000可以执行用于控制并调谐一系列过程(从各种外部设备接收数据、处理数据以及将处理结果输出给外部设备)的任务。微处理器1000可以包括存储器单元1010、操作单元1020和控制单元1030等。微处理器1000可以为各种数据处理单元，诸如中央处理单元(CPU)、图形处理单元(GPU)、数字信号处理器(DSP)和应用处理器(AP)。
存储器单元1010是微处理器1000中储存数据的部分，如处理器寄存器或寄存器等。存储器单元1010可以包括数据寄存器、地址寄存器和浮点寄存器等。此外，存储器单元1010可以包括各种寄存器。存储器单元1010可以执行这样的功能：暂时地储存要通过操作单元1020来执行操作的数据、执行该操作的结果数据以及用于执行该操作的数据被储存的地址。
存储器单元1010可以包括根据实施方式的上述半导体器件中的一种或更多种。例如，存储器单元1010可以包括：多个第一底接触，沿第一方向和与第一方向交叉的第二方向以预定距离布置；多个源极接触，交替地布置在第一底接触之间，且沿第一方向和第二方向以预定距离布置；多个源极线，分别连接至所述多个源极接触之中的沿第二方向布置的源极接触；多个刻蚀阻止图案，分别形成在所述多个源极线之上以与源极线交叠，且刻蚀阻止图案的线宽等于或大于源极线的线宽；多个第二底接触，布置为与第一底接触交叠；以及多个可变电阻元件，布置在所述多个第二底接触之上以与第二底接触接触。由此，可以改善存储器单元1010的数据储存特性。因此，可以改善微处理器1000的工作特性。
操作单元1020可以根据控制单元1030对命令解码的结果来执行四则算术运算或逻辑运算。操作单元1020可以包括至少一个算术逻辑单元(ALU)等。
控制单元1030可以从微处理器1000的存储器单元1010、操作单元1020和外部设备接收信号，执行对命令的提取、解码和对微处理器1000的信号的输入和输出的控制，以及运行通过程序来表示的处理。
根据当前实施方式的微处理器1000可以额外包括高速缓冲存储器单元1040，高速缓冲存储器单元1040可以暂时地储存要从除存储器单元1010以外的外部设备输入的数据或要输出给外部设备的数据。在这种情况下，高速缓冲存储器单元1040可以经由总线接口1050与存储器单元1010、操作单元1020和控制单元1030交换数据。
图8是基于所公开的技术来实施存储电路的处理器的配置图的示例。
参见图8，处理器1100可以通过包括除微处理器(执行用于控制并调谐从各种外部设备接收数据、处理数据以及将处理结果输出给外部设备的一系列过程的任务)的功能以外的各种功能来改善性能以及实现多功能。处理器1100可以包括用作微处理器的核心单元1110、用来暂时储存数据的高速缓冲存储器单元1120以及用于在内部器件与外部设备之间传送数据的总线接口1130。处理器1100可以包括各种片上系统(SoC)(诸如多核处理器)、图形处理单元(GPU)和应用处理器(AP)。
当前实施方式的核心单元1110是对从外部设备输入的数据执行算术逻辑运算的部分，且可以包括存储器单元1111、操作单元1112和控制单元1113。
存储器单元1111是处理器1100中的储存数据的部分，如处理器寄存器或寄存器等。存储器单元1111可以包括数据寄存器、地址寄存器和浮点寄存器等。此外，存储器单元1111可以包括各种寄存器。存储器单元1111可以执行这样的功能：暂时地储存要通过操作单元1112来执行操作的数据、执行操作的结果数据以及用于执行操作的数据被储存的地址。操作单元1112是处理器1100中的执行操作的部分。操作单元1112可以根据控制单元1113对命令解码的结果等来执行四则算术运算、逻辑运算。操作单元1112可以包括至少一个算术逻辑单元(ALU)等。控制单元1113可以从处理器1100的存储器单元1111、操作单元1112和外部设备接收信号，执行对命令的提取、解码和对处理器1100的信号的输入和输出的控制，以及运行通过程序来表示的处理。
高速缓冲存储器单元1120是暂时地储存数据的部分以补偿高速工作的核心单元1110与低速工作的外部设备之间在数据处理速度上的差异。高速缓冲存储器单元1120可以包括主储存部1121、二级储存部1122和三级储存部1123。一般而言，高速缓冲存储器单元1120包括主储存部1121和二级储存部1122，以及在需要大储存容量的情况下可以包括三级储存部1123。根据场合的需求，高速缓冲存储器单元1120可以包括更大数量的储存部。也就是说，可以根据设计来改变高速缓冲存储器单元1120中包括的储存部的数量。主储存部1121、二级储存部1122和三级储存部1123储存和区分数据的速度可以相同或不同。在各个储存部1121、1122和1123的速度不同的情况下，主储存部1121的速度可以是最大的。高速缓冲存储器单元1120的主储存部1121、二级储存部1122和三级储存部1123中的至少一个储存部可以包括根据实施方式的上述半导体器件中的一种或更多种。例如，高速缓冲存储器单元1120可以包括：多个第一底接触，沿第一方向和与第一方向交叉的第二方向以预定距离布置；多个源极接触，交替地布置在第一底接触之间，且沿第一方向和第二方向以预定距离布置；多个源极线，分别连接至所述多个源极接触之中的沿第二方向布置的源极接触；多个刻蚀阻止图案，分别形成在所述多个源极线之上以与源极线交叠，且刻蚀阻止图案的线宽等于或大于源极线的线宽；多个第二底接触，布置为与第一底接触交叠；以及多个可变电阻元件，布置在所述多个第二底接触之上以与第二底接触接触。由此，可以改善高速缓冲存储器单元1120的数据储存特性。因此，可以改善处理器1100的工作特性。
虽然在图8中示出了主储存部1121、二级储存部1122和三级储存部1123全部都被配置在高速缓冲存储器单元1120的内部，但是要注意的是，高速缓冲存储器单元1120的主储存部1121、二级储存部1122和三级储存部1123全部都可以被配置在核心单元1110的外部，且可以补偿核心单元1110与外部设备之间在数据处理速度上的差异。同时，要注意的是，可以将高速缓冲存储器单元1120的主存储部1121设置在核心单元1110的内部，而可以将二级储存部1122和三级储存部1123配置在核心单元1110的外部以加强补偿数据处理速度上的差异的功能。在另一种实施方式中，可以将主储存部1121和二级储存部1122设置在核心单元1110的内部，以及可以将三级储存部1123设置在核心单元1110的外部。
总线接口1130是连接核心单元1110、高速缓冲存储器单元1120和外部设备而允许高效地传输数据的部分。
根据当前实施方式的处理器1100可以包括多个核心单元1110，以及所述多个核心单元1110可以共享高速缓冲存储器单元1120。所述多个核心单元1110与高速缓冲存储器单元1120可以直接连接，或者经由总线接口1130来连接。所述多个核心单元1110可以以与核心单元1110的上述配置相同的方式来配置。在处理器1100包括多个核心单元1110的情况下，高速缓冲存储器单元1120的主储存部1121可以对应于多个核心单元1110的数量而被配置在每个核心单元1110中，而二级储存部1122和三级储存部1123可以以经由总线接口1130共享的方式来配置在所述多个核心单元1110的外部。主储存部1121的处理速度可以大于二级储存部1122和三级储存部1123的处理速度。在另一种实施方式中，主储存部1121和二级储存部1122可以对应于多个核心单元1110的数量而被配置在每个核心单元1110中，以及三级储存部1123可以以经由总线接口1130共享的方式来配置在所述多个核心单元1110的外部。
根据当前实施方式的处理器1100还可以包括：嵌入式存储器单元1140，其储存数据；通信模块单元1150，其可以以有线或无线的方式来将数据传输给外部设备或从外部设备接收数据；存储器控制单元1160，其驱动外部存储器件；以及媒体处理单元1170，其处理在处理器1100中处理的数据或从外部输入设备输入的数据，并将经处理的数据输出给外部接口设备等。此外，处理器1100可以包括多个各种模块和器件。在这种情况下，添加的所述多个模块可以经由总线接口1130来与核心单元1110和高速缓冲存储器单元1120交换数据以及彼此交换数据。
嵌入式存储器单元1140不仅可以包括易失性存储器，还可以包括非易失性存储器。易失性存储器可以包括DRAM(动态随机存取存储器)、移动DRAM、SRAM(静态随机存取存储器)和与以上提及的存储器具有类似功能的存储器等。非易失性存储器可以包括ROM(只读存储器)、NOR快闪存储器、NAND快闪存储器、相变随机存取存储器(PRAM)、电阻式随机存取储存器(RRAM)、自旋转移矩随机存取存储器(STTRAM)、磁性随机存取存储器(MRAM)、具有类似功能的存储器。
通信模块单元1150可以包括能够与有线网络连接的模块、能够与无线网络连接的模块以及这两种模块。有线网络模块可以包括局域网(LAN)、通用串行总线(USB)、以太网、电力线通信(PLC)，诸如经由传输线来发送和接收数据的各种设备等。无线网络模块可以包括红外数据协会(IrDA)、码分多址(CDMA)、时分多址(TDMA)、频分多址(FDMA)、无线LAN、Zigbee、泛在传感器网络(USN)、蓝牙、射频识别(RFID)、长期演进(LTE)、近场通信(NFC)、无线广播网(Wibro)、高速下行分组接入(HSDPA)、宽带CDMA(WCDMA)、超宽带(UWB)，诸如在无传输线的情况下发送和接收数据的各种设备等。
存储器控制单元1160用于管理和处理处理器1100与根据不同的通信标准而工作的外部储存设备之间传输的数据。存储器控制单元1160可以包括各种存储器控制器，例如，可以控制IDE(集成电路设备)、SATA(串行高级技术附件)、SCSI(小型计算机系统接口)、RAID(独立盘冗余阵列)、SSD(固态盘)、eSATA(外部SATA)、PCMCIA(个人计算机存储卡国际协会)、USB(通用串行总线)、安全数字(SD)卡、迷你安全数字(迷你SD)卡、微型安全数字(微型SD)卡、安全数字大容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)和紧凑式闪存(CF)卡等的设备。
媒体处理单元1170可以处理在处理器1100中处理的数据或以图像、声音和其他形式从外部输入设备输入的数据，并将数据输出给外部接口设备。媒体处理单元1170可以包括图形处理单元(GPU)、数字信号处理器(DSP)、高清音频设备(HD音频)和高清多媒体接口(HDMI)控制器等。
图9是基于所公开的技术来实施存储电路的系统的配置图的示例。
参见图9，作为用于处理数据的装置的系统1200可以执行输入、处理、输出、通信、储存等以对数据进行一系列的操纵。系统1200可以包括处理器1210、主存储器件1220、辅助存储器件1230和接口设备1240等。当前实施方式的系统1200可以为通过使用处理器来操作的各种电子系统，诸如计算机、服务器、PDA(个人数字助理)、便携式计算机、网络平板、无线电话、移动电话、智能电话、数字音乐播放器、PMP(便携式多媒体播放器)、照相机、全球定位系统(GPS)、录像机、录音机、远程信息处理、视听(AV)系统和智能电视等。
处理器1210可以对输入的命令进行解码，以及对储存在系统1200中的数据进行操作、比较等，并控制这些操作。处理器1210可以包括微处理器单元(MPU)、中央处理单元(CPU)、单核/多核处理器、图形处理单元(GPU)、应用处理器(AP)和数字信号处理器(DSP)等。
主存储器件1220是这样的储存器：其可以在运行程序时暂时地储存、调用以及运行来自辅助存储器件1230的程序代码或数据，以及甚至在电源被切断时仍可以保存所存储的内容。主存储器件1220可以包括根据实施方式的上述半导体器件中的一种或更多种。例如，主存储器件1220可以包括：多个第一底接触，沿第一方向和与第一方向交叉的第二方向以预定距离布置；多个源极接触，交替地布置在第一底接触之间，且沿第一方向和第二方向以预定距离布置；多个源极线，分别连接至所述多个源极接触之中的沿第二方向布置的源极接触；多个刻蚀阻止图案，分别形成在所述多个源极线之上以与源极线交叠，且刻蚀阻止图案的线宽等于或大于源极线的线宽；多个第二底接触，布置为与第一底接触交叠；以及多个可变电阻元件，布置在所述多个第二底接触之上以与第二底接触接触。由此，可以改善主存储器件1220的数据储存特性。因此，可以改善系统1200的工作特性。
此外，主存储器件1220还可以包括易失性存储器类型(在其中当电源被切断时全部内容都被擦除)的静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)等。与此不同的是，主存储器件1220可以不包括根据实施方式的半导体器件，而可以包括易失性存储器类型(在其中当电源被切断时全部内容都被擦除)的静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)等。
辅助存储器件1230是用于储存程序代码或数据的存储器件。虽然辅助存储器件1230的速度比主存储器件1220慢，但辅助存储器件1230可以储存更大量的数据。辅助存储器件1230可以包括根据实施方式的上述半导体器件中的一种或更多种。例如，辅助存储器件1230可以包括：多个第一底接触，沿第一方向和与第一方向交叉的第二方向以预定距离布置；多个源极接触，交替地布置在第一底接触之间，且沿第一方向和第二方向以预定距离布置；多个源极线，分别连接至所述多个源极接触之中的沿第二方向布置的源极接触；多个刻蚀阻止图案，分别形成在所述多个源极线之上以与源极线交叠，且刻蚀阻止图案的线宽等于或大于源极线的线宽；多个第二底接触，布置为与第一底接触交叠；以及多个可变电阻元件，布置在所述多个第二底接触之上以与第二底接触接触。由此，可以改善辅助存储器件1230的数据储存特性。因此，可以改善系统1200的工作特性。
此外，辅助存储器件1230还可以包括数据储存系统(参见图10的附图标记1300)，诸如使用磁性的磁带、磁盘、使用光学的激光盘、使用磁性和光学二者的磁光盘、固态盘(SSD)、USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(迷你SD)卡、微型安全数字(微型SD)卡、安全数字大容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)和紧凑式闪存(CF)卡等。与此不同的是，辅助存储器件1230可以不包括根据实施方式的半导体器件，而可以包括数据储存系统(参见图10的附图标记1300)，诸如使用磁性的磁带、磁盘、使用光学的激光盘、使用磁性和光学二者的磁光盘、固态盘(SSD)、USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(迷你SD)卡、微型安全数字(微型SD)卡、安全数字大容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)和紧凑式闪存(CF)卡等。
接口设备1240可以用来执行当前实施方式的系统1200与外部设备之间的命令和数据的交换。接口设备1240可以为小键盘、键盘、鼠标、扬声器、麦克风、显示器、各种人机接口设备(HID)和通信设备等。通信设备可以包括能够与有线网络连接的模块、能够与无线网络连接的模块以及这两种模块。有线网络模块可以包括局域网(LAN)、通用串行总线(USB)、以太网、电力线通信(PLC)，诸如经由传输线来发送和接收数据的各种设备等。无线网络模块可以包括红外数据协会(IrDA)、码分多址(CDMA)、时分多址(TDMA)、频分多址(FDMA)、无线LAN、Zigbee、泛在传感器网络(USN)、蓝牙、射频识别(RFID)、长期演进(LTE)、近场通信(NFC)、无线广播网(Wibro)、高速下行分组接入(HSDPA)、宽带CDMA(WCDMA)、超宽带(UWB)，诸如在无传输线的情况下发送和接收数据的各种设备等。
图10是基于所公开的技术来实施存储电路的数据储存系统的配置图的示例。
参见图10，数据储存系统1300可以包括作为用于储存数据的组件而具有非易失特性的储存设备1310、控制储存设备1310的控制器1320、用于与外部设备的连接的接口1330以及用于暂时储存数据的暂时储存设备1340。数据储存系统1300可以为诸如硬盘驱动器(HDD)、只读存储型光盘(CDROM)、数字多用盘(DVD)和固态盘(SSD)等的盘型以及诸如USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(迷你SD)卡、微型安全数字(微型SD)卡、安全数字大容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)和紧凑式闪存(CF)卡等的卡型。
储存设备1310可以包括半永久地储存数据的非易失性存储器。非易失性存储器可以包括ROM(只读存储器)、NOR快闪存储器、NAND快闪存储器、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)和磁性随机存取存储器(MRAM)等。
控制器1320可以控制储存设备1310与接口1330之间的数据交换。为了此目的，控制器1320可以包括处理器1321，处理器1321用于执行处理经由接口1330而从数据储存系统1300的外部输入的命令等的操作。
接口1330用来执行数据储存系统1300与外部设备之间的命令和数据的交换。在数据储存系统1300是卡型的情况下，接口1330可以与诸如USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(迷你SD)卡、微型安全数字(微型SD)卡、安全数字大容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)和紧凑式闪存(CF)卡等的设备中使用的接口兼容，或者与类似于以上提及的设备的设备中使用的接口兼容。在数据储存系统1300是盘型的情况下，接口1330可以与诸如IDE(集成电路设备)、SATA(串行高级技术附件)、SCSI(小型计算机系统接口)、eSATA(外部SATA)、PCMCIA(个人计算机存储卡国际协会)和USB(通用串行总线)等接口兼容，或者与类似于以上提及的接口的接口兼容。接口1330可以与具有彼此不同的类型的一个或更多个接口兼容。
暂时储存设备1340可以暂时地储存数据以根据与外部设备、控制器和系统交互的多样性和高性能来在接口1330与储存设备1310之间高效地传送数据。用于暂时地储存数据的暂时储存设备1340可以包括根据实施方式的上述半导体器件中的一种或更多种。暂时储存设备1340可以包括：多个第一底接触，沿第一方向和与第一方向交叉的第二方向以预定距离布置；多个源极接触，交替地布置在第一底接触之间，且沿第一方向和第二方向以预定距离布置；多个源极线，分别连接至所述多个源极接触之中的沿第二方向布置的源极接触；多个刻蚀阻止图案，分别形成在所述多个源极线之上以与源极线交叠，且刻蚀阻止图案的线宽等于或大于源极线的线宽；多个第二底接触，布置为与第一底接触交叠；以及多个可变电阻元件，布置在所述多个第二底接触之上以与第二底接触接触。由此，可以改善储存设备1310或暂时储存设备1340的数据储存特性。因此，可以改善数据储存系统1300的工作特性和数据储存特性。
图11是基于所公开的技术来实施存储电路的存储系统的配置图的示例。
参见图11，存储系统1400可以包括作为用于储存数据的组件而具有非易失特性的存储器1410、控制存储器1410的存储器控制器1420、用于与外部设备的连接的接口1430等。存储系统1400可以为诸如固态盘(SSD)、USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(迷你SD)卡、微型安全数字(微型SD)卡、安全数字大容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)和紧凑式闪存(CF)卡等的卡型。
用于储存数据的存储器1410可以包括根据实施方式的上述半导体器件中的一种或更多种。例如，存储器1410可以包括：多个第一底接触，沿第一方向和与第一方向交叉的第二方向以预定距离布置；多个源极接触，交替地布置在第一底接触之间，且沿第一方向和第二方向以预定距离布置；多个源极线，分别连接至所述多个源极接触之中的沿第二方向布置的源极接触；多个刻蚀阻止图案，分别形成在所述多个源极线之上以与源极线交叠，且刻蚀阻止图案的线宽等于或大于源极线的线宽；多个第二底接触，布置为与第一底接触交叠；以及多个可变电阻元件，布置在所述多个第二底接触之上以与第二底接触接触。由此，可以改善存储器1410的数据储存特性。因此，可以改善存储系统1400的工作特性和数据储存特性。
此外，根据当前实施方式的存储器1410还可以包括具有非易失特性的ROM(只读存储器)、NOR快闪存储器、NAND快闪存储器、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)和磁性随机存取存储器(MRAM)等。
存储器控制器1420可以控制存储器1410与接口1430之间的数据交换。出于此目的，存储器控制器1420可以包括处理器1421，处理器1421用于执行处理经由接口1430而从存储系统1400的外部输入的命令的操作。
接口1430用来执行存储系统1400与外部设备之间的命令和数据的交换。接口1430可以与诸如USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(迷你SD)卡、微型安全数字(微型SD)卡、安全数字大容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)和紧凑式闪存(CF)卡等的设备中使用的接口兼容，或者与类似于以上提及的设备的设备中使用的接口兼容。接口1430可以与具有彼此不同的类型的一个或更多个接口兼容。
根据当前实施方式的存储系统1400还可以包括缓冲存储器1440，缓冲存储器1440用于根据与外部设备、存储器控制器和存储系统交互的多样性和高性能来在接口1430与存储器1410之间高效地传送数据。例如，用于暂时地储存数据的缓冲存储器1440可以包括根据实施方式的上述半导体器件中的一种或更多种。缓冲存储器1440可以包括：多个第一底接触，沿第一方向和与第一方向交叉的第二方向以预定距离布置；多个源极接触，交替地布置在第一底接触之间，且沿第一方向和第二方向以预定距离布置；多个源极线，分别连接至所述多个源极接触之中的沿第二方向布置的源极接触；多个刻蚀阻止图案，分别形成在所述多个源极线之上以与源极线交叠，且刻蚀阻止图案的线宽等于或大于源极线的线宽；多个第二底接触，布置为与第一底接触交叠；以及多个可变电阻元件，布置在所述多个第二底接触之上以与第二底接触接触。由此，可以改善缓冲存储器1440的数据储存特性。因此，可以改善存储系统1400的工作特性和数据储存特性。
此外，根据当前实施方式的缓冲存储器1440还可以包括具有易失特性的SRAM(静态随机存取存储器)和DRAM(动态随机存取存储器)等以及具有非易失特性的相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、自旋转移矩随机存取存储器(STTRAM)和磁性随机存取存储器(MRAM)等。与此不同的是，缓冲存储器1440可以不包括根据实施方式的半导体器件，而可以包括具有易失特性的SRAM(静态随机存取存储器)和DRAM(动态随机存取存储器)等以及具有非易失特性的相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、自旋转移矩随机存取存储器(STTRAM)和磁性随机存取存储器(MRAM)等。
图7-图11中的基于本文件中公开的存储器件的电子设备或系统的以上示例中的特征可以以各种设备、系统或应用来实现。一些示例包括移动电话或其他便携式通信设备、平板电脑、笔记本电脑或膝上型电脑、游戏机、智能电视机、电视机机顶盒、多媒体服务器、具有或不具有无线通信功能的数字相机、具有无线通信能力的手表或其他可穿戴设备。
虽然本专利文件包含很多细节，但是这些不应当被理解为对任何发明的范围或要求保护的范围的限制，而应当被理解为可能专门针对特定发明的特定实施例的特征的描述。本专利文件中在单独实施例的内容中所描述的某些特征也可以在单个实施例中组合地实施。反之，在单个实施例的内容中描述的各种特征也可以在多个实施例中单独实施或以任何合适的子组合来实施。此外，虽然以上可以将特征描述为以某些组合来起作用，甚至初始要求如此保护，但在某些情况下来自要求保护的组合中的一种或更多种特征可以从该组合中去除，且要求保护的组合可以针对子组合或子组合的变型。
类似地，虽然在附图中以特定的次序描述了操作，但这不应当被理解为需要以所示的特定次序或以顺序的次序来执行这些操作，或者执行所有示出的操作，来取得期望的结果。此外，本专利文件中所描述的实施例中的各种系统组件的分离不应当被理解为在所有的实施例中都需要这种分离。
仅描述了若干实施方式和示例。基于本专利文件中所描述的和所示出的，可以作出其他实施方式、改进和变型。

Claims (20)

1.一种半导体器件，包括：
多个第一接触，沿第一方向和与第一方向交叉的第二方向以预定距离布置；
多个第二接触，交替地布置在第一接触之间，且沿第一方向和第二方向以预定距离布置；
多个狗骨头型导线，分别连接至所述多个第二接触之中的沿第二方向布置的第二接触，且具有凹部和凸部；以及
多个刻蚀阻止图案，分别形成在所述多个导线之上以与导线交叠。
2.如权利要求1所述的半导体器件，其中，刻蚀阻止图案的线宽等于或大于导线的线宽。
3.如权利要求1所述的半导体器件，其中，导线的凹部位于与第一接触相对应的位置处。
4.如权利要求1所述的半导体器件，其中，导线的凸部位于沿第二方向布置的第二接触之上。
5.如权利要求1所述的半导体器件，其中，刻蚀阻止图案以具有凹部和凸部的狗骨头型来形成，且刻蚀阻止图案的线宽等于或大于导线的线宽。
6.如权利要求1所述的半导体器件，其中，刻蚀阻止图案具有凹部和凸部，且以反狗骨头型来形成，所述反狗骨头型的凸部和凹部分别与导线的凹部和凸部交叠。
7.如权利要求1所述的半导体器件，其中，刻蚀阻止图案以线型来形成，且刻蚀阻止图案的线宽等于或大于导线的凸部的线宽。
8.如权利要求1所述的半导体器件，还包括形成在导线的两个侧表面上的间隔物。
9.如权利要求1所述的半导体器件，还包括以网格型布置而与第一接触交叠的多个第三接触。
10.如权利要求9所述的半导体器件，还包括布置在第三接触之上以与第三接触接触的数据储存元件。
11.如权利要求10所述的半导体器件，其中，数据储存元件包括电容器或可变电阻元件。
12.如权利要求1所述的半导体器件，其中，刻蚀阻止图案包括绝缘材料。
13.如权利要求1所述的半导体器件，其中，刻蚀阻止图案包括氮化物材料。
14.一种半导体器件，包括：
多个第一接触，沿第一方向和与第一方向交叉的第二方向以预定距离布置；
多个第二接触，交替地布置在第一接触之间，且沿第一方向和第二方向以预定距离布置；
多个导线，分别连接至所述多个第二接触之中的沿第二方向布置的第二接触；以及
多个刻蚀阻止图案，分别形成在所述多个导线之上以与导线交叠，且刻蚀阻止图案的线宽等于或大于导线的线宽。
15.如权利要求14所述的半导体器件，其中，刻蚀阻止图案包括线图案。
16.如权利要求14所述的半导体器件，其中，刻蚀阻止图案以具有凹部和凸部的狗骨头型来形成，且刻蚀阻止图案的凸部位于与第一接触相对应的位置处。
17.如权利要求14所述的半导体器件，还包括形成在导线的两个侧表面上的间隔物。
18.如权利要求14所述的半导体器件，还包括以网格型布置以与第一接触交叠的多个第三接触。
19.如权利要求14所述的半导体器件，其中，刻蚀阻止图案包括绝缘材料。
20.如权利要求14所述的半导体器件，其中，刻蚀阻止图案包括氮化物材料。
CN201610533689.3A 2015-11-26 2016-07-07 电子器件及制造其的方法 Active CN106803507B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0166287 2015-11-26
KR1020150166287A KR102471632B1 (ko) 2015-11-26 2015-11-26 전자 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN106803507A true CN106803507A (zh) 2017-06-06
CN106803507B CN106803507B (zh) 2020-12-15

Family

ID=58777739

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610533689.3A Active CN106803507B (zh) 2015-11-26 2016-07-07 电子器件及制造其的方法

Country Status (4)

Country Link
US (2) US9935007B2 (zh)
KR (1) KR102471632B1 (zh)
CN (1) CN106803507B (zh)
TW (1) TWI685083B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102626234B1 (ko) * 2017-02-03 2024-01-19 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR102321807B1 (ko) 2017-08-22 2021-11-08 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US10971684B2 (en) * 2018-10-30 2021-04-06 Taiwan Semiconductor Manufacturing Co., Ltd. Intercalated metal/dielectric structure for nonvolatile memory devices
DE102020122828B4 (de) * 2020-05-27 2022-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtungen, aufweisend rückseitige durchkontaktierungen und verfahren zu deren bildung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1172347A (zh) * 1996-07-29 1998-02-04 三星电子株式会社 具有“金属上的电容器”结构的半导体器件的制造方法
CN1534788A (zh) * 2003-04-02 2004-10-06 ���ǵ�����ʽ���� 可实现大的自对准接触(sac)开口余量的槽晶体管(tr)栅及其形成方法
US20110070716A1 (en) * 2009-09-18 2011-03-24 Hynix Semiconductor Inc. Manufacturing method of capacitor in semiconductor device
US20140061743A1 (en) * 2012-08-30 2014-03-06 Samsung Electronics Co., Ltd. Semiconductor devices and method of fabricating the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100476893B1 (ko) * 2002-05-10 2005-03-17 삼성전자주식회사 상변환 기억 셀들 및 그 제조방법들
US20100059823A1 (en) * 2008-09-10 2010-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive device for high-k metal gate technology and method of making
KR20110001703A (ko) 2009-06-30 2011-01-06 주식회사 하이닉스반도체 비트라인 패터닝 방법
KR20110117988A (ko) * 2010-04-22 2011-10-28 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR101062838B1 (ko) * 2010-05-19 2011-09-07 주식회사 하이닉스반도체 다마신 공정을 이용한 반도체장치 제조 방법
US8841649B2 (en) * 2012-08-31 2014-09-23 Micron Technology, Inc. Three dimensional memory array architecture

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1172347A (zh) * 1996-07-29 1998-02-04 三星电子株式会社 具有“金属上的电容器”结构的半导体器件的制造方法
CN1534788A (zh) * 2003-04-02 2004-10-06 ���ǵ�����ʽ���� 可实现大的自对准接触(sac)开口余量的槽晶体管(tr)栅及其形成方法
US20110070716A1 (en) * 2009-09-18 2011-03-24 Hynix Semiconductor Inc. Manufacturing method of capacitor in semiconductor device
US20140061743A1 (en) * 2012-08-30 2014-03-06 Samsung Electronics Co., Ltd. Semiconductor devices and method of fabricating the same

Also Published As

Publication number Publication date
KR20170061363A (ko) 2017-06-05
TWI685083B (zh) 2020-02-11
US9935007B2 (en) 2018-04-03
US20180218945A1 (en) 2018-08-02
US20170154817A1 (en) 2017-06-01
KR102471632B1 (ko) 2022-11-29
CN106803507B (zh) 2020-12-15
TW201724468A (zh) 2017-07-01
US10199272B2 (en) 2019-02-05

Similar Documents

Publication Publication Date Title
US9805947B2 (en) Electronic devices having semiconductor memory units and method for fabricating the same
CN106611767A (zh) 电子设备及其制造方法
CN105810816B (zh) 包括具有可变电阻特性的存储器单元的电子器件
US9570511B2 (en) Electronic device having buried gate and method for fabricating the same
US9443581B2 (en) Electronic device and method for fabricating the same
CN104241523B (zh) 三维半导体器件及其制造方法
US9196659B2 (en) Method for fabricating an electronic device with anti-oxidation layers
KR20140109032A (ko) 반도체 장치 및 그 제조방법, 상기 반도체 장치를 포함하는 마이크로프로세서, 프로세서, 시스템 데이터 저장 시스템 및 메모리 시스템
CN109473544A (zh) 电子设备
CN104766874B (zh) 电子器件及其制造方法
KR20160006485A (ko) 반도체 메모리를 포함하는 전자 장치 및 그 제조 방법
CN109728159A (zh) 包括线形选择互连的半导体存储器件及包括其的电子系统
CN106803507A (zh) 电子器件及制造其的方法
KR102092772B1 (ko) 반도체 장치 및 그 제조 방법, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
US20170364306A1 (en) Electronic device and method for fabricating the same
KR20150019920A (ko) 전자 장치 및 그 제조 방법
CN106611813A (zh) 电子设备及其制造方法
KR20170055716A (ko) 전자 장치 및 그 제조 방법
CN106935610A (zh) 电子设备及其制造方法
KR20170080801A (ko) 전자 장치 및 그 제조 방법
CN107706304A (zh) 电子设备及其制造方法
KR20160073796A (ko) 전자 장치 및 그 제조 방법
CN106816527A (zh) 电子设备
CN104934422B (zh) 电子器件及其制造方法
CN104518086B (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant