CN106611813A - 电子设备及其制造方法 - Google Patents

电子设备及其制造方法 Download PDF

Info

Publication number
CN106611813A
CN106611813A CN201610452847.2A CN201610452847A CN106611813A CN 106611813 A CN106611813 A CN 106611813A CN 201610452847 A CN201610452847 A CN 201610452847A CN 106611813 A CN106611813 A CN 106611813A
Authority
CN
China
Prior art keywords
data
layer
memory
free layer
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610452847.2A
Other languages
English (en)
Other versions
CN106611813B (zh
Inventor
卢承模
金亮坤
郑求烈
李宝美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN106611813A publication Critical patent/CN106611813A/zh
Application granted granted Critical
Publication of CN106611813B publication Critical patent/CN106611813B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0661—Format or protocol conversion arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

提供了一种电子设备及其制造方法。根据所公开技术的实施方式的电子设备为包括半导体存储器的电子设备，其中，半导体存储器包括磁性隧道结MTJ结构，MTJ结构包括：自由层，具有可改变的磁化方向；钉扎层，具有钉扎的磁化方向；以及隧道阻挡层，夹在自由层与钉扎层之间，其中，自由层包括CoFeAlB合金。

Description

电子设备及其制造方法
相关申请的交叉引用
本申请要求于2015年10月23日提交的申请号为10-2015-0148068、发明名称为“电子设备及其制造方法”的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本专利文件涉及存储电路或者存储器件、以及它们在电子设备或系统中的应用。
背景技术
近来，随着电子装置趋向于小型化、低功耗、高性能、多功能性等，本领域需要能够将信息存储在诸如计算机、便携式通信设备等的各种电子装置中的半导体器件，并且已经对半导体器件进行了研究。这种半导体器件包括如下的半导体器件，所述的半导体器件能够利用其根据施加的电压或电流而在不同的电阻状态之间切换的特性来存储数据，例如，RRAM(电阻式随机存取存储器)、PRAM(相变随机存取存储器)、FRAM(铁电随机存取存储器)、MRAM(磁性随机存取存储器)、电熔丝等。
发明内容
本专利文件中所公开的技术包括：存储电路或者存储器件、存储电路或者存储器件在电子设备或系统中的应用以及可变电阻元件的特性在其内能够被改善的电子设备的各种实施方式。
在一个实施方式中，提供了包括半导体存储器的电子设备，其中，半导体存储器包括磁性隧道结(MTJ)结构，该结构包括：自由层，具有可改变的磁化方向；钉扎层，具有钉扎的磁化方向；以及隧道阻挡层，夹在自由层与钉扎层之间，其中，自由层包括CoFeAlB合金。
以上电子设备的实施方式可以包括以下中的一个或多个。
Al在CoFeAlB合金中的含量小于10％。Al在CoFeAlB合金中的含量为5％或更多。半导体存储器还包括底层，底层设置在MTJ结构之下，并且用于增加位于底层之上的层的垂直磁性晶体各向异性。底层包括AIN。半导体存储器还包括磁校正层，所述磁校正层减少由钉扎层产生的杂散磁场的影响。磁校正层设置在MTJ结构之上。半导体存储器还包括间隔件层，所述间隔件层夹在MTJ结构与磁校正层之间，并且包括贵金属。半导体存储器还包括一个或多个层，所述一个或多个层设置在MTJ结构之上或之下，并且具有与MTJ结构的侧壁对齐的侧壁。底层的侧壁不与MTJ结构的侧壁对齐。底层的上表面的宽度比MTJ结构的下表面的宽度大。
在一个实施方式中，提供了包括半导体存储器的电子设备，其中，半导体存储器包括磁性隧道结(MTJ)结构，该结构包括：自由层，具有可改变的磁化方向；钉扎层，具有钉扎的磁化方向；以及隧道阻挡层，夹在自由层与钉扎层之间，其中，自由层包括CoFeXB合金，其中，CoFeXB合金中的X为金属，该金属具有增加自由层的垂直各向异性场的含量的同时降低自由层的阻尼常数。
在该实施方式中，半导体存储器还包括底层，所述底层设置在MTJ结构之下，并且包括一种X的氮化物。
电子设备还可以包括微处理器，微处理器包括：控制单元，被配置成从微处理器的外部接收包括命令的信号，并且执行命令的提取、解码或者控制微处理器的信号的输入或输出；操作单元，被配置成基于控制单元对命令解码的结果而执行运算；以及存储单元，被配置成存储用于执行运算的数据、与执行运算的结果相对应的数据或者用于执行运算的数据的地址，其中，半导体存储器是微处理器中的存储单元的部件。
电子设备还可以包括处理器，处理器包括：核心单元，被配置成基于从处理器的外部输入的命令，通过使用数据而执行与命令相对应的操作；高速缓冲存储单元，被配置成存储用于执行运算的数据、与执行运算的结果相对应的数据或者用于执行运算的数据的地址；以及总线接口，连接在核心单元与高速缓冲存储单元之间，并且被配置成在核心单元与高速缓冲存储单元之间传送数据，其中，半导体存储器是处理器中的高速缓冲存储单元的部件。
电子设备还可以包括处理系统，处理系统包括：处理器，被配置成将由处理器接收的命令解码，并且基于对命令解码的结果而控制对信息的操作；辅助存储器件，被配置成存储用于将命令和信息解码的程序；主存储器件，被配置成调用和存储来自辅助存储器件的程序和信息，使得处理器在执行程序时能够使用程序和信息而执行操作；以及接口器件，被配置成在处理器、辅助存储器件和主存储器件中的至少一个与外部之间执行通信，其中，半导体存储器是处理系统中的辅助存储器件或者主存储器件的部件。
电子设备还可以包括数据存储系统，数据存储系统包括：存储器件，被配置成存储数据并且无论电源供给与否均保存存储的数据；控制器，被配置成根据从外部输入的命令而控制输入数据至存储器件和从存储器件输出数据；暂时存储器件，被配置成暂时地存储在存储器件与外部之间交换的数据；以及接口，被配置成在存储器件、控制器和暂时存储器件中的至少一个与外部之间执行通信，其中，半导体存储器是数据存储系统中的存储器件或者暂时存储器件的部件。
电子设备还可以包括存储系统，存储系统包括：存储器，被配置成存储数据并且无论电源供给与否均保存存储的数据；存储器控制器，被配置成根据从外部输入的命令而控制输入数据至存储器和从存储器输出数据；缓冲存储器，被配置成缓冲在存储器与外部之间交换的数据；以及接口，被配置成在存储器、存储器控制器和缓冲存储器中的至少一个与外部之间执行通信，其中，半导体存储器是存储系统中的存储器或者缓冲存储器的部件。
在一个实施方式中，一种用于制造包括半导体存储器的电子设备的方法包括在衬底之上形成磁性隧道结(MTJ)结构，该步骤包括：提供衬底；以及在衬底之上形成磁性隧道结(MTJ)结构，所述磁性隧道结结构包括：自由层，具有可改变的磁化方向并且包括CoFeAlB合金；钉扎层，具有钉扎的磁化方向；以及隧道阻挡层，夹在自由层与钉扎层之间。
以上方法的实施方式可以包括以下中的一个或多个。
为了提供包括CoFeAlB合金的自由层，MTJ结构的形成包括：在衬底之上沉积CoFeB层；沉积Al层；以及执行热处理。Al层的厚度与CoFeB层的厚度之比小于1/9。在CoFeB层的沉积之前或之后执行Al层的沉积。该方法还包括重复Al层的沉积和CoFeB层的沉积。MTJ结构的形成包括：使用CoFeAlB合金靶而执行物理沉积，以提供包括CoFeAlB合金的自由层。MTJ结构的形成包括：使用CoFeB靶和Al靶二者而执行物理沉积，以提供包括CoFeAlB合金的自由层。
在附图、说明书和权利要求中更加详细地描述这些和其他的方面、实施方式和相关的优点。
附图说明
图1为图示了根据所公开技术的实施方式的可变电阻元件的截面图。
图2A为示出了根据可比较的示例的包括磁性隧道结(MTJ)结构的可变电阻元件的磁滞回线的示图，而图2B为示出根据所公开技术的实施方式的包括MTJ结构的可变电阻元件的磁滞回线的示图。
图3为示出了根据可比较示例和所公开技术的实施方式的自由层的阻尼常数的曲线图。
图4为示出了根据所公开技术的实施方式的自由层的垂直各向异性场(Hk)和阻尼常数值的曲线图。
图5A为图示了制造图1所示的自由层的方法的一个示例的截面图。
图5B为图示了制造图1所示的自由层的方法的另一个示例的截面图。
图6A为图示了根据所公开技术的实施方式的存储器件及其制造方法的截面图。
图6B为图示了根据所公开技术的实施方式的存储器件及其制造方法的截面图。
图7为实施基于所公开技术的存储电路的微处理器的配置图的示例。
图8为实施基于所公开技术的存储电路的处理器的配置图的示例。
图9为实施基于所公开技术的存储电路的系统的配置图的示例。
图10为实施基于所公开技术的存储电路的数据存储系统的配置图的示例。
图11为实施基于所公开技术的存储电路的存储系统的配置图的示例。
具体实施方式
以下将参照附图来详细地描述所公开技术的各种示例和实施方式。
附图并非必须按比例绘制，并且在某些情况下，为了清楚地示出所描述的示例或者实施方式的某些特征，可能对附图中至少一些结构的比例做夸大处理。在附图或描述中呈现具有两层或多个层的多层结构的特定示例时，所示的这些层的相对位置关系或者排列层的顺序反映了所述或所示示例的特定实施方式，并且不同的相对位置关系或者排列层的顺序也是可能的。另外，多层结构的所述示例或所示示例可以不反映出存在于特定多层结构中的全部层(例如，一个或多个额外的层可以存在于两个所示的层之间)。作为特定的示例，当在所述或所示的多层结构中的第一层被提及在第二层“上”或“之上”或者在衬底“上”或“之上”时，第一层可以直接形成在第二层上或者衬底上，但还可以表示一种结构，其中一个或多个其它的中间层可以存在于第一层与第二层之间或者第一层与衬底之间。
如本文中所利用的，术语“可变电阻元件”涉及一种能够根据施加至其两个端部的电压或电流而在不同的电阻状态之间切换的元件。可变电阻元件可以根据其电阻状态来存储不同的数据。因而，可变电阻元件可以用作存储单元。除了可变电阻元件之外，存储单元还可以包括选择元件，所述选择元件连接至可变电阻元件，并且用于控制对于可变电阻元件的存取。可以采用各种方式来布置这种存储单元，以形成半导体存储器。
作为一个示例，可变电阻元件可以包括磁性隧道结(MTJ)结构，该结构包括：自由层，具有可改变的磁化方向；钉扎层，具有钉扎的磁化方向；以及隧道阻挡层，夹在自由层与钉扎层之间。在这种可变电阻元件中，可以根据施加的电压或电流来改变自由层的磁化方向，使得自由层的磁化方向能够改变至与钉扎层的磁化方向平行或反向平行的方向。因而，可变电阻元件能够在低电阻状态与高电阻状态之间切换。如下所述的实施方式旨在提供改进的可变电阻元件，所述元件能够满足或增强上述可变电阻元件所需的各种特性。
图1为图示了根据所公开技术的实施方式的可变电阻元件的截面图。
参见图1，根据所公开技术的实施方式的可变电阻元件100可以包括磁性隧道结(MTJ)结构，该结构包括：自由层120，具有可改变的磁化方向；钉扎层140，具有钉扎的磁化方向；以及隧道阻挡层130，夹在自由层120与钉扎层140之间。
自由层120具有可改变的磁化方向，因而能够存储不同的数据。该层还可以称为存储层等。自由层120的磁化方向可以与自由层的表面大体上垂直。换言之，自由层120的磁化方向可以与自由层120、隧道阻挡层130以及钉扎层140彼此层叠的方向大体上平行。因而，自由层120的磁化方向在向下方向和向上方向之间变化。可以通过自旋转移力矩引起自由层120的磁化方向的变化。在本实施方式中，自由层可以包括为铁磁材料的CoFeAlB合金。在一些实施方式中，Al在CoFeAlB合金中的含量可以小于10％。通过具有包括CoFeAlB合金的自由层120，可以提供各种优点。
与自由层120的磁化方向相比，钉扎层140具有钉扎的磁化方向，并且可以被称为参考层等。尽管图1图示了钉扎层140具有向下的磁化方向，但是钉扎层140还可以具有向上的磁化方向。钉扎层140可以具有包括铁磁材料的单层或多层的结构。例如，钉扎层140可以包括基于Fe、Ni或Co的合金，例如，Fe-Pt合金、Fe-Pd合金、Co-Pd合金、Co-Pt合金、Fe-Ni-Pt合金、Co-Fe-Pt合金、Co-Ni-Pt合金、Fe-Pd合金、Co-Pd合金、Co-Pt合金、Fe-Ni-Pt合金、Co-Fe-Pt合金、Co-Ni-Pt合金等等，或者钉扎层140可以包括金属的叠层，例如，Co/Pt或者Co/Pd等。
隧道阻挡层130允许在用于存储数据的写入操作中的电子隧穿，使得改变自由层120的磁化方向成为可能。隧道阻挡层130可以包括电介质氧化物，例如，诸如MgO、CaO、SrO、TiO、VO或者NbO等等的氧化物。
如果将电压或电流施加至上述MTJ结构中的可变电阻元件100的上部和下部，则自由层120的磁化方向可以通过自旋转移力矩来改变。如果自由层120的磁化方向与钉扎层140的磁化方向平行，则可变电阻元件100可以处于低电阻状态，并且可以存储例如数据‘1’。相反地，如果自由层120的磁化方向与钉扎层140的磁化方向反向平行，则可变电阻元件100可以处于高电阻状态，并且可以存储例如数据‘0’。另外，自由层120和钉扎层140的位置可以倒转。例如，自由层140可以位于隧道阻挡层130之下，而自由层120可以位于隧道阻挡层130之上。
将参照图2A至图4来进一步详细地描述在本实施方式中把CoFeAlB合金用作自由层120的各种优点。
图2A为示出了根据可比较的示例的包括磁性隧道结(MTJ)结构的可变电阻元件的磁滞回线的曲线图，而图2B为示出了根据本实施方式的包括MTJ结构的可变电阻元件的磁滞回线的曲线图。
根据可比较的示例的MTJ结构包括作为自由层的CoFeB合金，而根据本实施方式的MTJ结构包括作为自由层的具有小于10％的Al含量的CoFeAlB合金。
参见图2A和图2B，可比较示例和本实施方式示出了类似的垂直磁化特性。换言之，当使用CoFeAlB而不是主要用作自由层的CoFeB作为自由层时，自由层的垂直磁化特性不受影响。
图3示出了根据可比较示例和所公开技术的一个实施方式的自由层的阻尼常数的两个曲线图。在图3中，x轴表示归一化的Hk(垂直各向异性场)值，而y轴表示归一化的阻尼常数值。可比较示例的自由层包括CoFeB合金，而本实施方式的自由层包括CoFeAlB合金。
参见图3，在CoFeB合金的情况下，存在的问题在于，阻尼常数值随着HK值的增加(即，垂直磁各向异性增加)而增加。相反地，在CoFeAlB合金的情况下，可以看出：当Hk值增加时，阻尼常数值降低。因而，在等于或大于某一水平的Hk值处，CoFeAlB合金可以具有低于CoFeB合金的阻尼常数值的阻尼常数值。正如以下将讨论的，阻尼常数值与用于在不同的电阻状态之间切换所需的电流密度有关，因而能够通过降低阻尼常数值来改善可变电阻元件的特性。
上述自旋转移力矩所需的电流密度与阻尼常数成比例。因而，如果自由层的阻尼常数低，则即便在低电流下也能容易地改变自由层的磁化方向。换言之，能够获得即便在低驱动电流下也能操作的可变电阻元件。在这种情况下，还存在的优点在于，可以减小与可变电阻元件连接的选择元件等的尺寸，使得能够增加包括可变电阻元件和选择元件的半导体存储器的集成密度。
图4为示出了以本实施方式的自由层的Al含量为根据的自由层的垂直各向异性场(Hk)和阻尼常数值的曲线图。在图4中，左侧的y轴表示归一化的Hk值，而右侧的y轴表示归一化的阻尼常数值。正如以下参照图5A和图5B所述的，根据本实施方式的自由层可以通过以下方式来形成：将CoFeB层和Al层沉积，并且对被沉积的层进行热处理，以形成CoFeAlB合金。在图4中，x轴表示Al层的归一化的厚度，所述厚度在CoFeB层的厚度固定在恒定值的状态下改变。
参见图4，可以看出，如果Al层的厚度与CoFeB层的厚度相比增加，则阻尼常数值改变很小或不改变。然而，随着Al层的厚度增加，Hk值大大地降低。由于Al层的厚度增加意味着Al在CoFeAlB合金中的含量增加，所以可以看出，Al层的厚度与CoFeB层的厚度之比，即Al在CoFeAlB合金中的含量应当降低至某一水平或者更小，以满足期望的Hk值和期望的阻尼常数值二者。
在图4中，两个曲线图中的每个具有四个点。在下文中，点被称为沿着X方向的第一个点至第四个点。在两个曲线图的最左侧的第一个点分别表示当CoFeB层的厚度大约为1.4nm和Al层的厚度大约为0.05nm时的Hk值和阻尼常数值。在这种情况下，Al在CoFeAlB合金中的含量可以大约为3％-4％。
在两个曲线图的第二个点分别表示当CoFeB层的厚度大约为1.4nm和Al层的厚度大约为0.1nm时的Hk值和阻尼常数值。在这种情况下，Al在CoFeAlB合金中的含量可以大约为6％-7％。
在两个曲线图的第三个点分别表示当CoFeB层的厚度大约为1.4nm和Al层的厚度大约为0.15nm时的Hk值和阻尼常数值。在这种情况下，Al在CoFeAlB合金中的含量可以大约为9％-10％。
在两个曲线图的第四个点分别表示当CoFeB层的厚度大约为1.4nm和Al层的厚度大约为0.2nm时的Hk值和阻尼常数值。在这种情况下，Al在CoFeAlB合金中的含量可以大约为12％-13％。
将上述实验示例一起考虑，Al在CoFeAlB合金中的含量可以优选地小于10％，以使阻尼常数值和Hk值二者都保持它们期望的水平或范围。这是因为，如果Al在CoFeAlB合金中的含量大于10％，则Hk值会大大地降低，这是不期望的。在某些实施方式中，Al在CoFeAlB合金中的含量可以大于5％，并且小于10％。这是因为，随着Al的含量增加，尽管阻尼常数值大体上是恒定的，但阻尼常数值也稍微增加。
在本实施方式中，如果将CoFeAlB合金用作自由层，并且将Al在CoFeAlB合金中的含量控制为小于10％，则能够保证高垂直磁各向异性和低阻尼常数二者。因而，可以改善可变电阻元件的存储特性和操作特性。
再次参见图1，可变电阻元件100除了MTJ结构之外，还可以包括用于改善MTJ结构特性的各种层或者用于形成MTJ结构的工艺。例如，可变电阻元件100还可以包括：底层110、间隔件层150、磁校正层160以及覆盖层170。
底层110可以位于MTJ结构之间，并且可以用于改善MTJ结构的特性。例如，底层110可以具有各种晶体结构，使其能够用于改善设置在底层110上的层(例如，自由层120)的垂直磁性晶体各向异性。该底层110可以具有包括金属、金属氮化物或者它们的组合的单层或多层结构。
如果底层110用于改善自由层120的垂直磁各向异性，则当使用包括如本实施方式中所述的CoFeAlB合金的自由层时，底层110的厚度会减小。具体地，在可比较示例中，包括CoFeB合金的自由层形成在底层上，底层应当具有等于或大于某一水平的厚度，使得自由层能够用于改善自由层的垂直磁各向异性。然而，在包括CoFeAlB合金的自由层120形成在底层110上的本实施方式的情况下，即使当底层110的厚度与可比较示例的底层的厚度相比减小时，也能满足类似于可比较示例的垂直磁性晶体各向异性。当包括图2A的CoFeB的自由层行形成在包括AlN的0.8nm厚的底层上时，获得图2A中所示的实验结果。当包括图2B的CoFeAlB的自由层行形成在包括AlN的0.4nm厚的底层上时，获得图2B中所示的实验结果。从图2A和图2B的这些结果中，可以看出：在底层由与可比较示例相同的材料组成时，即使底层的厚度减少至可比较示例的厚度的一半，所公开技术的本实施方式也能够呈现出类似于可比较示例的垂直磁各向异性。
如上所述，如果底层110的厚度减小，则可以减少在用于形成可变电阻元件100的图案化工艺中由将底层110的材料再沉积在可变电阻元件100的侧壁上所引起的不期望的漏电。另外，能够减小在用于形成可变电阻元件100的图案化工艺中的刻蚀时间，因而，能够减少在可变电阻元件100的侧壁中发生的刻蚀缺陷。
磁校正层160能够用于抵消或降低由在自由层120处或者在自由层120上的钉扎层140所产生的杂散磁场的影响。在这种情况下，能够降低自由层120上的钉扎层140的杂散磁场的影响，因而能够降低自由层120内的偏转磁场。磁校正层160可以具有与钉扎层140的磁化方向反向平行的磁化方向。在本实施方式中，如果钉扎层140具有向下的磁化方向，则磁校正层160可以具有向上的磁化方向。相反地，如果钉扎层140具有向上的磁化方向，则磁校正层160可以具有向下的磁化方向。磁校正层160可以具有包括铁磁材料的单层或多层的结构。
尽管在本实施方式中的磁校正层160位于钉扎层140之上，但是可以各种方式来改变磁校正层160的位置。例如，磁校正层160可以位于MTJ结构之下。可替选地，例如，磁校正层160可以位于MTJ结构之上、之下或者旁边，并且可以与MTJ结构分别地被图案化。
间隔件层150可以夹在磁校正层160与钉扎层140之间，使得间隔件层能够用作它们之间的缓冲器，以改善磁校正层160的特性。间隔件层150可以包括贵金属，例如Ru。
覆盖层170在用于形成可变电阻元件100的图案化工艺中用作硬掩模，并且可以包括各种导电材料，例如金属。例如，覆盖层170可以由金属基材料形成，所述金属基材料在层内引起的针孔缺陷更少，并且相对于湿法刻蚀和/或干法刻蚀具有高阻抗。例如，覆盖层170可以包括贵金属，例如Ru。
同时，可以通过各种方法来形成包括CoFeAlB合金的自由层120，并且这些方法将通过参照图5A和图5B的示例来描述。
图5A为图示了用于制造图1所示的自由层的方法的一个示例的截面图，而图5B为图示了用于制造图1所示的自由层的方法的另一个示例的截面图。
参见图5A，具有第一厚度T1的Al层122可以沉积在底层110上。然后，在Al层122上，可以沉积具有大于第一厚度T1的第二厚度T2的CoFeB层124。接着，可以执行热处理工艺，以使Al层122与CoFeB层124反应，由此形成CoFeAlB合金。可以控制第一厚度T1与第二厚度T2之比，以使Al在CoFeAlB中的含量将小于10％。例如，可以将第一厚度T1与第二厚度T2之比控制为小于大约1:9。
作为另一个示例，尽管在附图中未示出，但是CoFeAlB也可以通过以下方式来形成：将CoFeB层124沉积在底层110上，在CoFeB层124上形成Al层122，然后使沉积的层经受热处理工艺。
参见图5B，CoFeAlB合金还可以通过在底层110上顺序地沉积第一CoFeB层124A、Al层122和第二CoFeB层124B，然后使沉积的层经受热处理工艺来形成。在本文中，第一CoFeB层124A的厚度T2A和第二CoFeB层124B的厚度T2B之和可以与图5A所示的第二厚度T2大体上相同。
作为另一个示例，尽管在附图中未示出，但CoFeAlB合金还可以通过将多个CoFeB层和多个Al层交替地沉积，然后使沉积的层经受热处理工艺来形成。
作为又一个示例，尽管在附图中未示出，但CoFeAlB合金还可以通过利用CoFeAlB合金靶的物理气相沉积工艺(例如，溅射工艺)来形成。
作为又一个示例，尽管在附图中未示出，但CoFeAlB合金还可以通过利用CoFeB靶和Al靶的物理气相沉积工艺(例如，共溅射工艺)来形成。
可以布置如上所述的多个可变电阻元件100，以形成半导体存储器。半导体存储器还可以包括各种部件，包括源自每个可变电阻元件100的两个端部的线或元件。将通过参照图6A和图6B示例来描述该半导体存储器件。
图6A为图示了根据所公开技术的实施方式的存储器件及其制造方法的截面图。
参见图6A，根据该实施方式的存储器件可以包括：衬底600，其具有形成于其中的某一所需的元件(未示出)，例如，用于控制对于可变电阻元件100的访问的晶体管；底接触620，其位于衬底600上，并且将多个可变电阻元件100的每个的下端与衬底600的一部分(例如，晶体管的漏极)连接；可变电阻元件100，其位于每个底接触620上；以及顶接触640，其位于多个可变电阻元件100的每个上，并且将多个可变电阻元件100的每个的上端与某一线(未示出)连接，例如位线。
如上所述的存储器件可以通过以下方法来形成。
首先，可以提供具有形成于其中的晶体管等的衬底，然后可以在衬底600上形成第一层间绝缘层610。接着，可以选择性地刻蚀第一层间绝缘层610，以形成暴露出衬底600的一部分的孔，此后可以将导电材料填充在孔内，以形成底接触620。此后，形成可变电阻元件100的材料层可以形成在底接触620和第一层间绝缘层610之上，然后可以选择性地刻蚀这些材料层，由此形成可变电阻元件100。在本文中，用于形成可变电阻元件100的材料层的刻蚀可以利用具有强物理刻蚀属性的工艺来执行，例如，离子束刻蚀(IBE)工艺。接着，可以形成覆盖可变电阻元件的第二层间绝缘层630。其后，可以选择性地刻蚀第二层间绝缘层630，以形成暴露出可变电阻元件100的上表面的孔，然后可以将导电材料填充在该孔内，以形成顶接触640。
在根据该实施方式的存储器件中，形成可变电阻元件100的所有层可以具有彼此对齐的侧壁。这是因为可变电阻元件100通过使用单个掩模的刻蚀工艺而形成。
然而，不同于图6A所示的实施方式，可变电阻元件100的一部分可以与其它部分分别地被图案化。在图6B中图示了该图案化工艺。
图6B为图示了根据所公开技术的另一个实施方式的存储器件及其制造方法的截面图。图6B所示的实施方式的描述将集中于与图6A所示的实施方式的不同之处而进行。
参见图6B，在根据该实施方式的存储器件中，可变电阻元件100的一部分(例如，底层110)可以不具有与其余层的侧壁对齐的侧壁。底层110可以具有与底接触625的侧壁对齐的侧壁。
如图6B所示的存储器件可以通过以下方法来形成。
首先，可以在衬底600上形成第一层间绝缘层610，然后可以选择性地刻蚀第一层间绝缘层610，以形成暴露出衬底600的一部分的孔H。接着，可以形成填充孔H的下部的底接触625。更具体地，底接触625可以通过以下方式来形成：将覆盖其内形成有孔H的结构的导电材料沉积，然后通过回蚀工艺等来去除导电材料的一部分，直到导电材料达到期望的高度为止。接着，可以形成填充其中形成有底接触625的孔H的其余空间的底层110。更具体地，底层110的形成可以通过如下方式来完成：形成用于底层110的材料层，所述材料层覆盖其内形成有底接触625的所产生的结构，然后执行平坦化工艺，例如，CMP(化学机械抛光)工艺，直到暴露出第一层间绝缘层610的上表面为止。接着，用于形成除了可变电阻元件100的底层110之外的其余层的材料层可以形成在底层110和第一层间绝缘层610上，然后可以选择性地刻蚀这些材料层，由此形成可变电阻元件100的其余部分。后续的工艺与以上参照图6A所述的工艺大体上相同。
根据该实施方式，可以减小要通过用于形成可变电阻元件100的刻蚀工艺进行刻蚀的厚度，因而可以降低刻蚀工艺的难度。
另外，尽管该实施方式描述了将底层110填充在孔H内的情况，但是如果需要的话，还可以将另外的层(例如，自由层120)填充在孔H内。
此外，在该实施方式中，底层110的上表面的宽度W1可以等于或大于MTJ结构的下表面的宽度W2。因而，MTJ结构的整体可以存在于底层110之上。如果底层110的上表面的宽度W1小于MTJ结构的下表面的宽度W2，则MTJ结构将位于底层110与层间绝缘层610之间的边界上，因而可能会发生由MTJ结构的一部分的弯曲所引起的故障。例如，如果MTJ结构的隧道阻挡层130弯曲，则MTJ结构的特性可能被奈尔(neel)耦合破坏。然而，在该实施方式中能够避免这种问题，因为MTJ结构形成在高平坦化的表面上。
如上所述，根据包括所公开技术的实施方式的半导体存储器的电子设备及其制造方法，能够改善可变电阻元件的特性。
基于所公开技术的以上和其它的存储电路或者半导体器件可以用于一些设备或系统中。图7至图11提供了能够实施本文中所公开的存储电路的设备或系统的一些示例。
图7为实施基于所公开技术的存储电路的微处理器的配置图的示例。
参见图7，微处理器1000可以执行用于控制和调节一系列处理的任务：从各种外部设备接收数据、处理数据以及将处理结果输出至外部设备。微处理器1000可以包括：存储单元1010、操作单元1020、控制单元1030等等。微处理器1000可以是各种数据处理单元，例如中央处理单元(CPU)、图形处理单元(GPU)、数字信号处理器(DSP)以及应用处理器(AP)。
存储单元1010为将数据存储在微处理器1000内的部件，如处理器寄存器、寄存器等。存储单元1010可以包括：数据寄存器、地址寄存器、浮点寄存器等。此外，存储单元1010可以包括各种寄存器。存储单元1010可以执行暂时地存储要通过操作单元1020执行运算的数据、执行运算的结果数据以及存储有执行运算的数据的地址的功能。
存储单元1010可以包括根据实施方式的上述半导体器件的一个或多个。例如，存储单元1010可以包括磁性隧道结(MTJ)结构，该结构包括：自由层，具有可改变的磁化方向；钉扎层，具有钉扎的磁化方向；以及隧道阻挡层，夹在自由层与钉扎层之间，其中，自由层包括CoFeAlB合金。经由此，可以改善存储单元1010的数据存储特性。因此，可以改善微处理器1000的操作特性。
操作单元1020可以根据控制单元1030将命令解码的结果来执行四项算术运算或者逻辑运算。操作单元1020可以包括至少一个算术逻辑单元(ALU)等。
控制单元1030可以从微处理器1000的存储单元1010、操作单元1020以及外部设备接收信号，执行命令的提取、解码以及控制微处理器1000的信号的输入和输出，以及执行由程序表示的处理。
根据本实施方式的微处理器1000可以额外地包括高速缓冲存储单元1040，高速缓冲存储单元1040能够暂时地存储从外部设备(而不是存储单元1010)输入的数据或者输出至外部设备的数据。在这种情况下，高速缓冲存储单元1040可以经由总线接口1050与存储单元1010、操作单元1020以及控制单元1030交换数据。
图8为实施基于所公开技术的存储电路的处理器的配置图的示例。
参见图8，处理器1100可以通过包括除了微处理器执行的任务之外的各种功能来改善性能并实现多功能性，微处理器执行用于控制和调节一系列处理的任务为：从各种外部设备接收数据，处理数据以及将处理结果输出至外部设备。处理器1100可以包括：核心单元1110，其用作微处理器；高速缓冲存储单元1120，其用于暂时地存储数据；以及总线接口1130，其用于在内部设备与外部设备之间传输数据。处理器1100可以包括各种片上系统(SoC)，例如多核处理器、图形处理单元(GPU)以及应用处理器(AP)。
本实施方式的核心单元1110为对从外部设备输入的数据执行算术逻辑运算的部件，并且可以包括：存储单元1111、操作单元1112以及控制单元1113。
存储单元1111为将数据存储在处理器1100内的部件，如处理器寄存器、寄存器等。存储单元1111可以包括：数据寄存器、地址寄存器、浮点寄存器等。此外，存储单元1111可以包括各种寄存器。存储单元1111可以执行暂时地存储要通过操作单元1112执行运算的数据、执行运算的结果数据以及存储有执行运算的数据的地址的功能。操作单元1112为在处理器1100内执行运算的部件。操作单元1112可以根据控制单元1113将命令解码的结果来执行四项算术运算、逻辑运算等。操作单元1112可以包括至少一个算术逻辑单元(ALU)等。控制单元1113可以从处理器1100的存储单元1111、操作单元1112以及外部设备接收信号，执行命令的提取、解码、控制处理器1100的信号的输入和输出，以及执行由程序表示的处理。
高速缓冲存储单元1120为暂时地存储数据以补偿以高速操作的核心单元1110与以低速操作的外部设备之间的数据处理速度之差的部件。高速缓冲存储单元1120可以包括：主存储部1121、二级存储部1122以及三级存储部1123。通常，高速缓冲存储单元1120包括主存储部1121和二级存储部1122，并且在需要高存储容量的情况下可以包括三级存储部1123。视情况需要，高速缓冲存储单元1120可以包括数目增加的存储部。也就是说，可以根据设计来改变包括在高速缓冲存储单元1120中的存储部的数目。主存储部1121、二级存储部1122和三级存储部1123存储和区分数据的速度可以相同或不同。在各个存储部1121、1122和1123的速度不同的情况下，主存储部1121的速度可以最大。高速缓冲存储单元1120的主存储部1121、二级存储部1122和三级存储部1123中的至少一个存储部可以包括根据实施方式的上述半导体存储器中的一个或多个。例如，高速缓冲存储单元1120可以包括磁性隧道结(MTJ)结构，该结构包括：自由层，具有可改变的磁化方向；钉扎层，具有钉扎的磁化方向；以及隧道阻挡层，夹在自由层与钉扎层之间，其中，自由层包括CoFeAlB合金。经由此，可以改善高速缓冲存储单元1120的数据存储特性。因此，可以改善处理器1100的操作特性。
尽管在图8中示出了全部的主存储部1121、二级存储部1122和三级存储部1123被配置在高速缓冲存储单元1120的内部，但是应当注意的是，高速缓冲存储单元1120的全部的主存储部1121、二级存储部1122和三级存储部1123都可以被配置在核心单元1100的外部，并且可以补偿核心单元1110与外部设备之间的数据处理速度之差。同时，应当注意的是，高速缓冲存储单元1120的主存储部1121可以设置在核心单元1110的内部，而二级存储部1122和三级存储部1123可以配置在核心单元1110的外部，以加强用于补偿数据处理速度之差的功能。在另一个实施方式中，主存储部1121和二级存储部1122可以设置在核心单元1110的内部，而三级存储部1123可以设置在核心单元1110的外部。
总线接口1130为将核心单元1110、高速缓冲存储单元1120与外部设备连接并且允许数据有效地传输的部件。
根据本实施方式的处理器1100可以包括多个核心单元1110，并且多个核心单元1110可以共享高速缓冲存储单元1120。多个核心单元1110和高速缓冲存储单元1120可以直接地连接或者经由总线接口1130来连接。多个核心单元1110可以采用与核心单元1110的上述配置相同的方式来配置。在处理器1100包括多个核心单元1110的情况下，高速缓冲存储单元1120的主存储部1121可以配置在每个核心单元1110内，与多个核心单元1110的数目相对应，而二级存储部1122和三级存储部1123可以配置在多个核心单元1110的外部，以这种方式经由总线接口1130被共享。主存储部1121的处理速度可以比二级存储部1122和三级存储部1123的处理速度快。在另一个实施方式中，主存储部1121和二级存储部1122可以配置在每个核心单元1110内，与多个核心单元1110的数目相对应，而三级存储部1123可以配置在多个核心单元1110的外部，以这种方式经由总线接口1130被共享。
根据本实施方式的处理器1100还可以包括：嵌入式存储单元1140，存储数据；通信模块单元1150，其能够以有线或无线的方式将数据传送至外部设备和从外部设备接收数据；存储器控制单元1160，其驱动外部存储器件；以及媒体处理单元1170，其处理在处理器1100中处理的数据或者从外部输入设备输入的数据，并且将处理的数据输出至外部接口设备等。此外，处理器1100可以包括多个不同的模块和器件。在这种情况下，附加的多个模块可以经由总线接口1130与核心单元1110和高速缓冲存储单元1120交换数据，并且多个模块彼此交换数据。
嵌入式存储单元1140不仅可以包括易失性存储器，还可以包括非易失性存储器。易失性存储器可以包括：DRAM(动态随机存取存储器)、移动DRAM、SRAM(静态随机存取存储器)、以及具有与上述存储器相似功能的存储器等等。非易失性存储器可以包括：ROM(只读存储器)、或非(NOR)快闪存储器、与非(NAND)快闪存储器、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、自旋转移力矩随机存取存储器(STTRAM)、磁性随机存取存储器(MRAM)、具有相似功能的存储器。
通信模块单元1150可以包括：能够与有线网络连接的模块、能够与无线网络连接的模块以及能够与有线网络和无线网络二者连接的模块。有线网络模块可以包括诸如经由传输线来发送和接收数据的各种设备的局域网(LAN)、通用串行总线(USB)、以太网、电力线通信(PLC)等。无线通信模块可以包括诸如在不需要传输线的情况下发送和接收数据的各种设备的红外线数据协会(IrDA)、码分多址(CDMA)、时分多址(TDMA)、频分多址(FDMA)、无线LAN、Zigbee、泛在传感器网络(USN)、蓝牙、射频识别(RFID)、长期演进(LTE)、近场通信(NFC)、无线宽带互联网(Wibro)、高速下行链路分组接入(HSDPA)、宽带CDMA(WCDMA)、超宽带(UWB)等。
存储器控制单元1160管理和处理根据不同的通信标准在处理器1100与外部存储设备之间传送的数据。存储器控制单元1160可以包括各种存储器控制器，例如可以控制如下的设备的器件：IDE(集成设备电路)、SATA(串行高级技术附件)、SCSI(小型计算机系统接口)、RAID(独立磁盘的冗余阵列)、SSD(固态盘)、eSATA(外部SATA)、PCMCIA(个人计算机存储卡国际协会)、USB(通用串行总线)、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(微型SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型快闪(CF)卡等。
媒体处理单元1170可以处理在处理器1100中处理的数据或者从外部输入设备以图像、声音和其它形式输入的数据，并且将数据输出至外部接口设备。媒体处理单元1170可以包括：图形处理单元(GPU)、数字信号处理器(DSP)、高清晰度音频设备(HD音频)、高清晰度多媒体接口(HDMI)控制器等。
图9为实施基于公开技术的存储电路的系统的配置图的示例。
参见图9，系统1200作为用于处理数据的装置可以执行输入、处理、输出、通信、存储等，以进行对数据的一系列操控。系统1200可以包括：处理器1210、主存储器件1220、辅助存储器件1230、接口器件1240等。本实施方式的系统1200可以为使用处理器来操作的各种电子系统，例如，计算机、服务器、PDA(个人数字助理)、便携式计算机、上网本、无线电话、移动电话、智能电话、数字音乐播放器、PMP(便携式多媒体播放器)、照相机、全球定位系统(GPS)、摄像机、录音机、远程信息处理、视听(AV)系统、智能电视等。
处理器1210可以将输入的命令解码，处理针对存储在系统1200中的数据的运算、比较等，以及控制这些操作。处理器1210可以包括：微处理器单元(MPU)、中央处理单元(CPU)、单核/多核处理器、图形处理单元(GPU)、应用处理器(AP)、数字信号处理器(DSP)等。
主存储器件1220为如下的存储器，其在程序被执行时能够暂时地存储、调用和执行来自辅助存储器件1230的程序代码或者数据，并且即使电源被切断也能保持存储的内容。主存储器件1220可以包括根据实施方式的上述半导体器件中的一个或多个。例如，主存储器件1220可以包括磁性隧道结(MTJ)结构，该结构包括：自由层，具有可改变的磁化方向；钉扎层，具有钉扎的磁化方向；以及隧道阻挡层，夹在自由层与钉扎层之间，其中，自由层包括CoFeAlB合金。经由此，可以改善主存储器件1220的数据存储特性。因此，可以改善系统1200的操作特性。
此外，主存储器件1220还可以包括当电源被切断时全部内容被擦除的易失性存储器类型的静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等。与此不同，主存储器件1220可以不包括根据实施方式的半导体器件，而可以包括当电源被切断时全部内容被擦除的易失性存储器类型的静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等。
辅助存储器件1230为用于存储程序代码或者数据的存储器件。尽管辅助存储器件1230的速度比主存储器件1220慢，但是辅助存储器件1230能够存储更大量的数据。辅助存储器件1230可以包括根据实施方式的上述半导体器件中的一个或多个。例如，辅助存储器件1230可以包括磁性隧道结(MTJ)结构，该结构包括：自由层，具有可改变的磁化方向；钉扎层，具有钉扎的磁化方向；以及隧道阻挡层，夹在自由层与钉扎层之间，其中，自由层包括CoFeAlB合金。经由此，可以改善辅助存储器件1230的数据存储特性。因此，可以改善系统1200的操作特性。
此外，辅助存储器件1230还可以包括数据存储系统(参见图10中的附图标记1300)，例如，使用磁性的磁带、磁盘、使用光学的光盘、使用磁性和光学二者的磁光盘、固态盘(SSD)、USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(微型SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型快闪(CF)卡等。与此不同，辅助存储器件1230可以不包括根据实施方式的半导体器件，而可以包括数据存储系统(参见图10中的附图标记1300)，例如，使用磁性的磁带、磁盘、使用光学的光盘、使用磁性和光学二者的磁光盘、固态盘(SSD)、USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(微型SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型快闪(CF)卡等。
接口器件1240可以执行本实施方式的系统1200与外部设备之间的命令和数据的交换。接口器件1240可以为按键、键盘、鼠标、扬声器、麦克风、显示器、各种人机接口设备(HID)、通信设备等。通信设备可以包括：能够与有线网络连接的模块、能够与无线网络连接的模块以及能够与有线网络和无线网络二者连接的模块。有线网络模块可以包括诸如经由传输线来发送和接收数据的各种设备的局域网(LAN)、通用串行总线(USB)、以太网、电力线通信(PLC)等。无线网络模块可以包括诸如在不需要传输线的情况下发送和接收数据的各种设备的红外线数据协会(IrDA)、码分多址(CDMA)、时分多址(TDMA)、频分多址(FDMA)、无线LAN、Zigbee、泛在传感器网络(USN)、蓝牙、射频识别(RFID)、长期演进(LTE)、近场通信(NFC)、无线宽带互联网(Wibro)、高速下行链路分组接入(HSDPA)、宽带CDMA(WCDMA)、超宽带(UWB)等。
图10为实施基于所公开技术的存储电路的数据存储系统的配置图的示例。
参见图10，数据存储系统1300可以包括：具有非易失性特性的存储器1310作为存储数据的部件；控制存储器1310的控制器1320；用于与外部设备连接的接口1330；以及用于暂时地存储数据的暂时存储器件1340。数据存储系统1300可以为盘型，例如硬盘驱动(HDD)、光盘只读存储器(CDROM)、数字多功能光盘(DVD)、固态盘(SSD)等，以及数据存储系统1300可以为卡型，例如USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(微型SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型快闪(CF)卡等。
存储器件1310可以包括半永久地存储数据的非易失性存储器。非易失性存储器可以包括：ROM(只读存储器)、或非快闪存储器、与非快闪存储器、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、磁性随机存取存储器(MRAM)等。
控制器1320可以控制存储器件1310与接口1330之间的数据交换。为此，控制器1320可以包括处理器1321，处理器1321用于执行对从数据存储系统1300的外部经由接口1330输入的命令进行处理的操作等。
接口1330执行在数据存储系统1300与外部设备之间的命令和数据的交换。在数据存储系统1300为卡型的情况下，接口1330可以与在如下设备中使用的接口兼容，所述设备例如USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(微型SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型快闪(CF)卡等，或者与在类似于上述设备的设备中使用的接口兼容。在数据存储系统1300为盘型的情况下，接口1330可以与如下的接口兼容，例如IDE(集成设备电路)、SATA(串行高级技术附件)、SCSI(小型计算机系统接口)、eSATA(外部SATA)、PCMCIA(个人计算机存储卡国际协会)、USB(通用串行总线)等，或者与类似于上述接口的接口兼容。接口1330可以与彼此具有不同类型的一个或多个接口兼容。
暂时存储器件1340可以暂时地存储数据，以用于根据与外部设备、控制器和系统的接口的多样化和高性能而在接口1330与存储器件1310之间高效地传送数据。用于暂时地存储数据的暂时存储器件1340可以包括根据实施方式的上述半导体器件中的一个或多个。暂时存储器件1340可以包括磁性隧道结(MTJ)结构，该结构包括：自由层，具有可改变的磁化方向；钉扎层，具有钉扎的磁化方向；以及隧道阻挡层，夹在自由层与钉扎层之间，其中，自由层包括CoFeAlB合金。经由此，可以改善暂时缓冲存储器1340的数据存储特性。因此，可以改善数据存储系统1300的操作特性和数据存储特性。
图11为实施基于所公开技术的存储电路的存储系统的配置图的示例。
参见图11，存储系统1400可以包括：具有非易失性特性的存储器1410作为存储数据的部件；控制存储器1410的存储器控制器1420；用于与外部设备等连接的接口1430。存储系统1400可以为卡型，例如固态盘(SSD)、USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(微型SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型快闪(CF)卡等。
用于存储数据的存储器1410可以包括根据实施方式的上述半导体器件中的一个或多个。例如，存储器1410可以包括磁性隧道结(MTJ)结构，该结构包括：自由层，具有可改变的磁化方向；钉扎层，具有钉扎的磁化方向；以及隧道阻挡层，夹在自由层与钉扎层之间，其中，自由层包括CoFeAlB合金。经由此，可以改善存储器1410的数据存储特性。因此，可以改善存储系统1400的操作特性和存储特性。
此外，根据本实施方式的存储器1410还可以包括具有非易失性特性的ROM(只读存储器)、或非快闪存储器、与非快闪存储器、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、磁性随机存取存储器(MRAM)等。
存储器控制器1420可以控制在存储器1410与接口1430之间的数据交换。为此，存储器控制器1420可以包括处理器1421，处理器1421用于执行对从存储系统1400的外部经由接口1430输入的命令进行处理的操作。
接口1430执行在存储系统1400与外部设备之间的命令和数据的交换。接口1430可以与在如下设备中使用的接口兼容，所述设备例如，USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(微型SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型快闪(CF)卡等，或者接口1430可以与在类似于上述设备的设备中使用的接口兼容。接口1430可以与彼此具有不同类型的一个或多个接口兼容。
根据本实施方式的存储系统1400还可以包括缓冲存储器1440，缓冲存储器1440用于根据与外部设备、存储器控制器和存储系统的接口的多样化和高性能而在接口1430与存储器1410之间高效地传送数据。例如，用于暂时地存储数据的缓冲存储器1440可以包括根据实施方式的上述半导体器件的一个或多个。缓冲存储器1440可以包括磁性隧道结(MTJ)结构，该结构包括：自由层，具有可改变的磁化方向；钉扎层，具有钉扎的磁化方向；以及隧道阻挡层，夹在自由层与钉扎层之间，其中，自由层包括CoFeAlB合金。经由此，可以改善缓冲存储器1440的数据存储特性。因此，可以改善存储系统1400的操作特性和存储特性。
此外，根据本实施方式的缓冲存储器1440还可以包括：具有易失性特性的SRAM(静态随机存取存储器)、DRAM(动态随机存取存储器)等；以及具有非易失性特性的相变随机存取存储器(RRAM)、电阻式随机存取存储器(RRAM)、自旋转移力矩随机存取存储器(STTRAM)、磁性随机存取存储器(MRAM)等。与此不同，缓冲存储器1440可以不包括根据实施方式的半导体器件，而可以包括：具有易失性特性的SRAM(静态随机存取存储器)、DRAM(动态随机存取存储器)等；以及具有非易失性特性的相变随机存取存储器(RRAM)、电阻式随机存取存储器(RRAM)、自旋转移力矩随机存取存储器(STTRAM)、磁性随机存取存储器(MRAM)等。
本文件中公开的基于存储器件的图7至图11中的电子设备或系统的以上示例的特征可以在各种设备、系统或应用中实施。一些示例包括：移动电话或者其它的便携式通信设备、平板电脑、笔记本或者膝上型计算机、游戏机、智能电视机、TV机顶盒、多媒体服务器、具有或不具有无线通信功能的数字照相机、具有无线通信性能的手表或者其它的可佩戴设备。
尽管本专利文件包括很多细节，但是这些细节不应当解释为是对于任何发明的范围或者要求保护的范围的限制，更确切地说，而应当解释为对可以是特定于具体发明的具体实施例的特征描述。在本专利文件中的各个实施例的上下文中所述的某些特征也可以在单个实施例中结合实施。相反地，在单个实施例的上下文中描述的各种特征也可以单独地实施在多个实施例中或者采用任何适合的子组合来实施。此外，尽管以上特征可能被描述为用作某些组合，且甚至最初这样被要求保护，但是要求保护的组合中的一个或多于一个特征在一些情况下可从该组合中被去除，并且该要求保护的组合可以涉及子组合或者子组合的变体。
类似地，尽管在附图中以特定的次序描绘了操作，但是这不应当理解为需要以所示的特定次序或者顺序次序来执行这种操作或者执行全部所示的操作来实现期望的结果。此外，在本专利文件中所述的实施例中的各种系统部件的分离不应当理解为在所有的实施例中需要这种分离。
仅描述了一些实施方式和示例。基于在该专利文件中所描述和图示的能够作出其它的实施方式、改进和变体。

Claims (18)

1.一种包括半导体存储器的电子设备，
其中，半导体存储器包括磁性隧道结MTJ结构，MTJ结构包括：自由层，具有可改变的磁化方向；钉扎层，具有钉扎的磁化方向；以及隧道阻挡层，夹在自由层与钉扎层之间，
其中，自由层包括CoFeAlB合金。
2.根据权利要求1所述的电子设备，其中，Al在CoFeAlB合金中的含量小于10％。
3.根据权利要求2所述的电子设备，其中，Al在CoFeAlB合金中的含量为5％或者更大。
4.根据权利要求1所述的电子设备，其中，半导体存储器还包括底层，底层设置在MTJ结构之下，并且用于增加位于底层之上的层的垂直磁性晶体各向异性。
5.根据权利要求4所述的电子设备，其中，底层包括AlN。
6.根据权利要求1所述的电子设备，其中，半导体存储器还包括磁校正层，磁校正层减少由钉扎层产生的杂散磁场的影响。
7.根据权利要求6所述的电子设备，其中，磁校正层设置在MTJ结构之上。
8.根据权利要求7所述的电子设备，其中，半导体存储器还包括间隔件层，间隔件层夹在MTJ结构与磁校正层之间，并且包括贵金属。
9.根据权利要求1所述的电子设备，其中，半导体存储器还包括一个或多个层，一个或多个层设置在MTJ结构之上或之下，并且具有与MTJ结构的侧壁对齐的侧壁。
10.根据权利要求4所述的电子设备，其中，底层的侧壁不与MTJ结构的侧壁对齐。
11.根据权利要求10所述的电子设备，其中，底层的上表面的宽度比MTJ结构的下表面的宽度大。
12.一种包括半导体存储器的电子设备，
其中，半导体存储器包括磁性隧道结MTJ结构，MTJ结构包括：自由层，具有可改变的磁化方向；钉扎层，具有钉扎的磁化方向；以及隧道阻挡层，夹在自由层与钉扎层之间，
其中，自由层包括CoFeXB合金，其中，CoFeXB合金中的X为在具有增加自由层的垂直各向异性场的含量的同时降低自由层的阻尼常数的金属。
13.根据权利要求12所述的方法，其中，半导体存储器还包括底层，底层设置在MTJ结构之下，并且包括一种X的氮化物。
14.根据权利要求1所述的电子设备，还包括微处理器，微处理器包括：
控制单元，被配置成从微处理器的外部接收包括命令的信号，并且执行命令的提取、解码、或者控制微处理器的信号的输入或输出；
操作单元，被配置成基于控制单元对命令解码的结果来执行运算；以及
存储单元，被配置成存储用于执行运算的数据、与执行运算的结果相对应的数据、或者用于执行运算的数据的地址，
其中，半导体存储器是微处理器中的存储单元的部件。
15.根据权利要求1所述的电子设备，还包括处理器，处理器包括：
核心单元，被配置成基于从处理器的外部输入的命令，通过使用数据来执行与命令相对应的操作；
高速缓冲存储单元，被配置成存储用于执行运算的数据、与执行运算的结果相对应的数据、或者用于执行运算的数据的地址；以及
总线接口，连接在核心单元与高速缓冲存储单元之间，并且被配置成在核心单元与高速缓冲存储单元之间传送数据，
其中，半导体存储器是处理器中的高速缓冲存储单元的部件。
16.根据权利要求1所述的电子设备，还包括处理系统，处理系统包括：
处理器，被配置成将通过处理器接收的命令解码，并且基于对命令解码的结果而控制对于信息的操作；
辅助存储器件，被配置成存储用于将命令和信息解码的程序；
主存储器件，被配置成调用和存储来自辅助存储器件的程序和信息，使得处理器在执行程序时能够使用程序和信息而执行操作；以及
接口器件，被配置成在处理器、辅助存储器件和主存储器件中的至少一个与外部之间执行通信，
其中，半导体存储器是处理系统中辅助存储器件或者主存储器件的部件。
17.根据权利要求1所述的电子设备，还包括数据存储系统，数据存储系统包括：
存储器件，被配置成存储数据并且无论电源供给与否均保持存储的数据；
控制器，被配置成根据从外部输入的命令而控制数据输入至存储器件和从存储器件输出数据；
暂时存储器件，被配置成暂时地存储在存储器件与外部之间交换的数据；以及
接口，被配置成在存储器件、控制器和暂时存储器件中的至少一个与外部之间执行通信，
其中，半导体存储器是数据存储系统中的存储器件或者暂时存储器件的部件。
18.根据权利要求1所述的电子设备，还包括存储系统，存储系统包括：
存储器，被配置成存储数据并且无论电源供给与否均保持存储的数据；
存储器控制器，被配置成根据从外部输入的命令而控制数据输入至存储器件和从存储器件输出数据；
缓冲存储器，被配置成缓冲在存储器与外部之间交换的数据；以及
接口，被配置成在存储器、存储器控制器和缓冲存储器件中的至少一个与外部之间执行通信，
其中，半导体存储器是存储系统中的存储器或者缓冲存储器的部件。
CN201610452847.2A 2015-10-23 2016-06-21 电子设备及其制造方法 Active CN106611813B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150148068A KR20170047683A (ko) 2015-10-23 2015-10-23 전자 장치 및 그 제조 방법
KR10-2015-0148068 2015-10-23

Publications (2)

Publication Number Publication Date
CN106611813A true CN106611813A (zh) 2017-05-03
CN106611813B CN106611813B (zh) 2020-04-14

Family

ID=58559140

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610452847.2A Active CN106611813B (zh) 2015-10-23 2016-06-21 电子设备及其制造方法

Country Status (4)

Country Link
US (1) US10516099B2 (zh)
KR (1) KR20170047683A (zh)
CN (1) CN106611813B (zh)
TW (1) TWI674578B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109473544A (zh) * 2017-09-07 2019-03-15 爱思开海力士有限公司 电子设备
WO2022110187A1 (zh) * 2020-11-30 2022-06-02 华为技术有限公司 一种存储器及电子设备

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170064054A (ko) 2015-11-30 2017-06-09 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US20180190898A1 (en) * 2016-12-30 2018-07-05 Samsung Electronics Co., Ltd. Method and system for providing a dual magnetic junction having mitigated flowering field effects
KR20180122771A (ko) * 2017-05-04 2018-11-14 에스케이하이닉스 주식회사 전자 장치
US10475987B1 (en) * 2018-05-01 2019-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a magnetic tunneling junction (MTJ) structure

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040259274A1 (en) * 2003-06-20 2004-12-23 Chanro Park Method of patterning a magnetic memory cell bottom electrode before magnetic stack deposition
CN104009154A (zh) * 2013-02-27 2014-08-27 三星电子株式会社 形成磁性器件的自由层的材料成分、自由层和磁性元件
US20140308759A1 (en) * 2013-04-12 2014-10-16 Woo-Jin Kim Method of forming semiconductor device having magnetic tunnel junction and related device
US20150048464A1 (en) * 2013-08-13 2015-02-19 Jeong-Heon Park Semiconductor device having pinned layer with enhanced thermal endurance
US20150129996A1 (en) * 2013-11-12 2015-05-14 Samsung Electronics Co., Ltd. Method and system for providing a top pinned layer perpendicular magnetic anisotropy magnetic junction usable in spin transfer torque magnetic random access memory applications
CN104993046A (zh) * 2015-06-25 2015-10-21 华中科技大学 一种磁隧道结单元及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5077802B2 (ja) 2005-02-16 2012-11-21 日本電気株式会社 積層強磁性構造体、及び、ｍｔｊ素子
JP2007088415A (ja) 2005-08-25 2007-04-05 Fujitsu Ltd 磁気抵抗効果素子、磁気ヘッド、磁気記憶装置、および磁気メモリ装置
US8786039B2 (en) 2012-12-20 2014-07-22 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having engineered perpendicular magnetic anisotropy
KR102099879B1 (ko) 2013-05-03 2020-04-10 삼성전자 주식회사 자기 소자
KR20170064054A (ko) 2015-11-30 2017-06-09 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR20170064018A (ko) * 2015-11-30 2017-06-09 에스케이하이닉스 주식회사 전자 장치
US20170309813A1 (en) * 2016-04-26 2017-10-26 Globalfoundries Singapore Pte. Ltd. Integrated circuits with magnetic tunnel junctions and methods for producing the same
US9972777B1 (en) * 2017-04-05 2018-05-15 Headway Technologies, Inc. MTJ device process/integration method with pre-patterned seed layer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040259274A1 (en) * 2003-06-20 2004-12-23 Chanro Park Method of patterning a magnetic memory cell bottom electrode before magnetic stack deposition
CN104009154A (zh) * 2013-02-27 2014-08-27 三星电子株式会社 形成磁性器件的自由层的材料成分、自由层和磁性元件
US20140308759A1 (en) * 2013-04-12 2014-10-16 Woo-Jin Kim Method of forming semiconductor device having magnetic tunnel junction and related device
US20150048464A1 (en) * 2013-08-13 2015-02-19 Jeong-Heon Park Semiconductor device having pinned layer with enhanced thermal endurance
US20150129996A1 (en) * 2013-11-12 2015-05-14 Samsung Electronics Co., Ltd. Method and system for providing a top pinned layer perpendicular magnetic anisotropy magnetic junction usable in spin transfer torque magnetic random access memory applications
CN104993046A (zh) * 2015-06-25 2015-10-21 华中科技大学 一种磁隧道结单元及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109473544A (zh) * 2017-09-07 2019-03-15 爱思开海力士有限公司 电子设备
WO2022110187A1 (zh) * 2020-11-30 2022-06-02 华为技术有限公司 一种存储器及电子设备

Also Published As

Publication number Publication date
TW201715527A (zh) 2017-05-01
CN106611813B (zh) 2020-04-14
US10516099B2 (en) 2019-12-24
TWI674578B (zh) 2019-10-11
KR20170047683A (ko) 2017-05-08
US20170117457A1 (en) 2017-04-27

Similar Documents

Publication Publication Date Title
US9385312B2 (en) Electronic device and method for fabricating the same
US9159912B2 (en) Electronic device comprising semiconductor memory using metal electrode and metal compound layer surrounding sidewall of the metal electrode
CN106611813A (zh) 电子设备及其制造方法
US9196659B2 (en) Method for fabricating an electronic device with anti-oxidation layers
CN106549101B (zh) 电子设备及其制造方法
KR20150036985A (ko) 전자 장치 및 그 제조 방법
KR20140108918A (ko) 반도체 장치 및 그 제조 방법, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
KR20160073859A (ko) 전자 장치 및 그 제조 방법
CN108336220A (zh) 电子装置及其制造方法
CN108807662B (zh) 电子装置
KR20160122916A (ko) 전자 장치 및 그 제조 방법
KR20180095147A (ko) 전자 장치 및 그 제조 방법
CN109473542A (zh) 电子设备及其制造方法
CN106816527B (zh) 电子设备
US10333060B2 (en) Electronic device and method for fabricating the same
US10042559B2 (en) Electronic devices having semiconductor memory with interface enhancement layer
US9865803B2 (en) Electronic device and method for fabricating the same
KR20170012798A (ko) 전자 장치 및 그 제조 방법
KR102694858B1 (ko) 전자 장치 및 그 제조 방법
KR20180126905A (ko) 전자 장치 및 그 제조 방법
KR102325051B1 (ko) 전자 장치
KR20190020921A (ko) 전자 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant