CN106935610A - 电子设备及其制造方法 - Google Patents

电子设备及其制造方法 Download PDF

Info

Publication number
CN106935610A
CN106935610A CN201610262782.5A CN201610262782A CN106935610A CN 106935610 A CN106935610 A CN 106935610A CN 201610262782 A CN201610262782 A CN 201610262782A CN 106935610 A CN106935610 A CN 106935610A
Authority
CN
China
Prior art keywords
memory
data
storage
contact
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610262782.5A
Other languages
English (en)
Other versions
CN106935610B (zh
Inventor
金治皓
朴基善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN106935610A publication Critical patent/CN106935610A/zh
Application granted granted Critical
Publication of CN106935610B publication Critical patent/CN106935610B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G06F2212/2024—Rewritable memory not requiring erasing, e.g. resistive or ferroelectric RAM
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/601—Reconfiguration of cache memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供一种包括半导体存储器的电子设备。半导体存储器可以包括：形成在衬底之上并具有接触孔的层间电介质层；形成在接触孔的下部内的接触插塞；形成在接触孔的上部内的接触焊盘；插置在接触插塞与接触焊盘之间的非晶缓冲层；以及形成在接触焊盘之上的可变电阻元件。

Description

电子设备及其制造方法
相关申请的交叉引用
本申请要求于2015年12月30日提交的申请号为10-2015-0189269、发明名称为“电子设备及其制造方法”的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本专利文件涉及存储电路或器件以及它们在电子设备或系统中的应用。
背景技术
最近，随着电子设备小型化、低功耗、高性能、多功能化等等的趋势，本领域已经要求能够在诸如计算机、便携式通信设备等的各种电子设备中储存信息的半导体器件，并且已经对半导体器件进行了研究。这种半导体器件包括能够使用它们根据施加的电压或电流而在不同抵抗状态之间切换的特性储存数据的半导体器件，例如，RRAM(阻变随机存取存储器)、PRAM(相变随机存取存储器)、FRAM(铁电随机存取存储器)、MRAM(磁性随机存取存储器)、电熔丝等。
发明内容
本专利文件中公开的技术包括存储电路或器件及它们在电子设备或系统中的应用，以及包括具有提高的可靠性的半导体存储器的电子设备及其制造方法的各种实施例。
在一个实施例中，电子设备包括半导体存储器。半导体存储器可以包括：形成在衬底之上并具有接触孔的层间电介质层；形成在接触孔的下部内的接触插塞；形成在接触孔的上部内的接触焊盘；插置在接触插塞与接触焊盘之间的非晶缓冲层；以及形成在接触焊盘之上的可变电阻元件。
非晶缓冲层可以具有插置在接触插塞与接触焊盘之间的板的形状。非晶缓冲层可以具有插置在接触插塞与接触焊盘之间以及接触焊盘与接触孔之间的内衬的形状。插置在接触焊盘与接触孔之间的非晶缓冲层的端部可以定位在接触焊盘内。非晶缓冲层可以具有包括金属、金属氮化物或金属氧化物的单层或多层结构，所述金属包括钛(Ti)、铪(Hf)、锆(Zr)、锰(Mn)、铬(Cr)、锌(Zn)、镁(Mg)、铝(Al)、钨(W)或钽(Ta)。非晶缓冲层可以包括一种或多种掺杂剂，所述掺杂剂包括掺杂有金属、金属氮化物或金属氧化物的锗(Ge)、氩(Ar)、氙(Xe)、铟(In)、硒(Sb)或砷(As)。非晶缓冲层可以包括含碳层或含硅层。接触插塞和接触焊盘可以包括不同的材料。可变电阻元件可以具有比接触焊盘小的临界尺寸(CD)。可变电阻元件可以包括磁隧道结(MTJ)，所述磁隧道结具有插置在两个磁性物质之间的隧道阻障。可变电阻元件可以包括金属氧化物、相变材料或铁电材料。
电子设备还可以包括微处理器，所述微处理器包括：控制单元，其配置为接收包括来自微处理器外部的命令的信号，并且执行命令的提取、解码或控制微处理器的信号的输入或输出；操作单元，其配置为基于控制单元对命令解码的结果执行操作；以及存储单元，其配置为储存用于执行操作的数据、对应于执行操作的结果的数据、或用于执行操作的数据的地址，其中，半导体存储器是微处理器中的存储单元的部件。
电子设备还可以包括处理器，所述处理器包括：核心单元，其配置为基于从处理器外部输入的命令，通过使用数据来执行对应于所述命令的操作；高速缓冲存储单元，其配置为储存用于执行操作的数据、对应于执行操作的结果的数据、或用于执行操作的数据的地址；以及总线接口，其连接在核心单元与高速缓冲存储单元之间，并且配置为在核心单元与高速缓冲存储单元之间传送数据，其中，半导体存储器是处理器中的高速缓冲存储单元的部件。
电子设备还可以包括处理系统，所述处理系统包括：处理器，其配置为解码通过处理器接收的命令，并基于解码命令的结果而控制信息的操作；辅助存储器件，其配置为储存用于解码命令的程序和信息；主存储器件，其配置为当执行程序时从辅助存储器件调用和储存程序和信息，以便处理器可以使用程序和信息来执行操作；以及接口器件，其配置为在处理器、辅助存储器件和主存储器件中的至少一个与外部之间执行通信，其中，半导体存储器是处理系统中的辅助存储器件或主存储器件的部件。
电子设备还可以包括数据存储系统，所述数据存储系统包括：存储器件，其配置为存储数据，并且无论电源供给与否均保存存储的数据；控制器，其配置为根据从外部输入的命令，控制数据到存储器件的输入和数据从存储器件的输出；暂时存储器件，其配置为暂时存储在存储器件与外部之间交换的数据；以及接口，其配置为在存储器件、控制器和暂时存储器件中的至少一个与外部之间执行通信，其中，半导体存储器是数据存储系统中的存储器件或暂时存储器件的部件。
电子设备可以进一步包括存储系统，所述存储系统包括：存储器，其配置为存储数据，并且无论电源供给与否均保存存储的数据；存储器控制器，其配置为根据从外部输入的命令，控制数据到存储器的输入和数据从存储器的输出；缓冲存储器，其配置为缓冲存储器与外部之间交换的数据；以及接口，其配置为在存储器、存储器控制器和缓冲存储器中的至少一个与外部之间执行通信，其中，半导体存储器是存储系统中的存储器或缓冲存储器的部件。
在一个实施例中，一种制造电子设备的方法可以包括：在衬底之上的层间电介质层中形成接触孔；在接触孔的一部分中形成接触插塞；在接触插塞之上形成非晶缓冲层；在非晶缓冲层之上形成接触焊盘，以填充接触孔的剩余部分，以使接触焊盘通过非晶缓冲层与接触插塞分开；并且在接触焊盘之上形成可变电阻元件。
形成非晶缓冲层可以包括：在接触插塞的整个表面上形成非晶缓冲层；以及执行毯式刻蚀工艺。形成非晶缓冲层可以包括：沿接触插塞的表面和接触孔的侧面形成非晶缓冲层；以及执行平坦化工艺，直到层间电介质层暴露出来为止。形成非晶缓冲层可以包括：沿接触插塞的表面和接触孔的侧面形成非晶缓冲层；在非晶缓冲层之上形成牺牲层；以及使用牺牲层作为刻蚀阻障来执行湿法刻蚀。非晶缓冲层可以具有包括金属、金属氮化物、或金属氧化物的单层或多层结构，所述金属包括Ti、Hf、Zr、Mn、Cr、Zn、Mg、Al、W或Ta。非晶缓冲层可以包括一种或多种掺杂剂，所述掺杂剂包括掺杂有金属、金属氮化物或金属氧化物的Ge、Ar、Xe、In、Sb或As。非晶缓冲层可以包括含碳层或含硅层。接触插塞和接触焊盘可以形成为包括彼此不同的材料。可变电阻元件可以具有比接触焊盘小的CD。
附图说明
图1是示出根据一个实施例的半导体存储器的截面图。
图2和图3是示出根据本实施例的半导体存储器的改进的截面图。
图4A至图4D是示出根据一个实施例的制造半导体存储器的方法的截面图。
图5是基于本公开技术实现存储电路的微处理器的配置图的实例。
图6是基于本公开技术实现存储电路的处理器的配置图的实例。
图7是基于本公开技术实现存储电路的系统的配置图的实例。
图8是基于本公开技术实现存储电路的数据存储系统的配置图的实例。
图9是基于本公开技术实现存储电路的存储系统的配置图的实例。
具体实施方式
以下将参考附图详细地描述本公开技术的各个实例和实施例。
附图可以是不必成比例的，在某些情况下，图中的至少某些结构的比例可以被放大，以清楚地展示所述实例或实施例的某些特征。在多层结构中具有两个或更多个层的图或描述中表达特定实例时，如所示的这些层的相对位置关系或这些层的排列顺序反映了所描述的特定实施例或所示的实例，并且这些层的不同的相对位置关系或排列顺序也是可能的。此外，如所描述的或所展示的，多层结构的实例可以不反映存在于该特定的多层结构中的所有层(例如，一个或多个附加的层可以存在于两个所示的层之间)。作为一个特定的实例，当在所描述的或所展示的多层结构中的第一层被称为在一个第二层“上”或“上方”或在一个衬底“上”或“上方”时，所述第一层可以直接形成在第二层或衬底上，但是也可以表示一个或多个其他中间层可以存在于第一层与第二层或衬底之间的结构。
这些实施例涉及一种包括具有提高的可靠性的半导体存储器的电子设备及其制造方法。在以下的描述中，可变电阻元件用作储存元件的情况将作为用于描述根据一个实施例的半导体存储器的实例。当提高半导体存储器的可靠性时，可以表示形成可变电阻元件的过程的稳定性和可变电阻元件的特性(或性能)提高。
作为参考，可变电阻元件是指可以响应于施加在其上的偏置(例如，电流或电压)而在不同电阻状态之间切换的元件。可变电阻元件可以包括在电阻存储器中使用的可变电阻材料，所述电阻存储器通过电阻特性的改变而储存和擦除信息。可变电阻材料可以包括在RRAM、PRAM、FRAM、MRAM或STTRAM等中使用的各种材料。例如，可变电阻材料可以包括铁磁材料、过渡金属氧化物绝缘体、包含钙钛矿基材料的金属氧化物绝缘体、包含硫族化物基材料的相变绝缘体或铁电绝缘体等。
在下文中，为了方便描述，具有插置在两个磁性物质之间的隧道阻障的磁隧道结(MTJ)将作为可变电阻元件的一个实例。与MTJ不同的可变电阻元件的各个其他实施例也可以用来实现本公开技术。
图1是示出根据一个实施例的半导体存储器的截面图。图2和图3是示出根据本实施例的半导体存储器的修改的截面图。为了方便描述，用相同附图标记表示实施例和改进中的相同组件。
如图1所示，根据该实施例的半导体存储器可以包括层间电介质层103、接触孔105、接触插塞107、接触焊盘111、非晶缓冲层109和可变电阻元件130。层间电介质层103可以形成在衬底101之上，所述衬底具有形成在其中的预定结构。虽然在图1中，已经示出了接触孔105，但其形状不仅限于孔，其他凹陷的结构也是可以的。接触孔105可以形成为穿过层间电介质层103而暴露衬底101。接触插塞107可以形成为占用或间隙填充接触孔105的一部分。接触焊盘111可以形成在接触插塞107之上，以占用或间隙填充接触孔105的另一部分。非晶缓冲层109可以插置在接触插塞107与接触焊盘111之间。可变电阻元件130可以形成在接触焊盘111之上。
可变电阻元件130可以包括MTJ结构，所述MTJ结构包括自由层131、钉扎层133和隧道阻障层132，所述自由层具有可改变的磁化方向，所述钉扎层具有固定的磁化方向，所述隧道阻障层插置在自由层131与钉扎层133之间。
在MTJ结构中，因为磁化方向是可变的，自由层131可以根据磁化方向存储数据。自由层131的可变磁化方向导致MTJ结构的可变电阻值发生改变，因此允许基于自由层131和钉扎层133的磁化方向的不同的相对方向而存储不同的数据或代表不同的数据位。因此，自由层131可以被称为存储层。自由层131的磁化方向可以通过自旋转移距改变。钉扎层133可以被称为参考层，因为其固定的磁化方向不变。钉扎层133的磁化方向可以与自由层131的磁化方向相比较，并且自由层131和钉扎层133的磁化方向的相对方向确定要储存在MTJ结构中的数据或数据值。隧道阻障层132可以通过电子的隧穿效应来改变自由层131的磁化方向。自由层131和钉扎层133中的每一个可以具有垂直于其表面的磁化方向。
根据施加到可变电阻元件130的电压或电流，自由层131的磁化方向可以改变为平行于或反向平行于钉扎层133的磁化方向。因此，可变电阻元件130可以在磁化方向是平行的低电阻状态与磁化方向是反向平行的高电阻状态之间切换，并且通过切换操作存储不同的数据。以此方式，可变电阻元件30可以起存储单元的作用。
自由层131和钉扎层133中的每一个可以具有包括铁磁材料的单层或多层结构。例如，自由层131和钉扎层133中的每一个可以包括Fe、Ni或Co基合金，例如，Co-Fe-B合金、Co-Fe-B-X合金、Fe-Pt合金、Fe-Pd合金、Co-Pd合金、Co-Pt合金、Fe-Ni-Pt合金、Co-Fe-Pt合金、Co-Ni-Pt合金、Fe-Pd合金、Co-Pd合金、Co-Pt合金、Fe-Ni-Pt合金、Co-Fe-Pt合金或Co-Ni-Pt合金，其中，X可以表示Al、Si、Ti、V、Cr、Ni、Ga、Ge、Zr、Nb、Mo、Pd、Ag、Hf、Ta、W或Pt。在某些实施例中，自由层131和钉扎层133中的每一个可以包括诸如Co/Pt或Co/Pd的层叠结构，或磁性物质与非磁性物质交替堆叠的层叠结构。隧道阻障层132可以包括电介质氧化物，如MgO、CaO、SrO、TiO、VO或NbO。
衬底101可以包括半导体衬底。半导体衬底可以具有单晶状态，并包括含硅材料。半导体衬底可以包括含单晶硅的材料。例如，衬底101可以包括体硅衬底或SOI(绝缘体上硅)衬底，其中，支撑衬底、掩埋绝缘体层以及单晶硅层顺序地堆叠。
形成在衬底101中的预定结构可以包括开关元件(未示出)。开关元件可以电耦合到可变电阻元件130的一端以控制是否将偏置提供给可变电阻元件130，并包括晶体管或二极管等。开关元件的一端可以电耦合到接触插塞107，并且开关元件的另一端可以电耦合到导电线(未示出)，例如，源线。
层间电介质层103可以包括包含氧化物、氮化物或氮氧化物的任意单层或两层或更多个层。形成在层间电介质层103中的接触孔105可以具有垂直侧壁或如图所示的倾斜侧壁。具有倾斜侧壁的接触孔105可以形成为这种形状：接触孔105的临界尺寸(CD)随着从层间电介质层103的上表面的深度增加而逐渐减小。当接触孔105具有倾斜的侧壁时，可以降低形成接触插塞107、缓冲层109和接触焊盘111的工艺的难度，并且可以容易确保接触焊盘111与可变电阻元件130之间的接触面积。此外，虽然在图中未示出，但接触孔105可以具有酒杯形状。
接触插塞107的上表面可以定位在比层间电介质层103的上表面低的水平或接触孔105的入口处。即，接触插塞07可以具有占用或间隙填充接触孔105下部区域的形状。通过在接触孔105的下部区域中形成接触插塞107，可以提供用于形成非晶缓冲层109和接触焊盘111的空间。另外，可以去除在形成接触插塞107的过程中出现在接触插塞107内的缺陷，例如，空隙或裂缝。当在本公开的后部分中解释制造方法时，将更详细地描述该结构。接触插塞107可以具有包括各种导电材料的单层结构或多层结构，这些导电材料例如是金属或金属氧化物，其具有优良的掩埋特性和高导电性。例如，接触插塞107可以包括钨(W)或氮化钛(TiN)。
接触焊盘111可以用作可变电阻元件130的电极。此外，接触焊盘111可以用来改进可变电阻元件130的特性。例如，接触焊盘111可以用来改进定位在接触焊盘111之上的层(例如，自由层131)的垂直磁各向异性或结晶性。对于该结构，接触焊盘111可以具有比可变电阻元件130大的CD。在此实施例中，可变电阻元件30可以与接触焊盘111完全重叠，并仅定位在接触焊盘111之上。接触焊盘111可以包括与接触插塞107不同的材料。接触焊盘111可以具有包括诸如金属或金属氮化物的各种导电材料的单层结构或多层结构。
插置在接触插塞107与接触焊盘111之间的非晶缓冲层109可以用来改进可变电阻元件130的特性，同时抑制切换可变电阻元件130所需的驱动电流的增加。当可变电阻元件130的下部接触结构，例如，接触插塞107和接触焊盘111具有非晶的晶体结构时，可变电阻元件130的特性可以改进，但用于切换可变电阻元件130所需的驱动电流会增加。在当前实施例中，当非晶缓冲层109插置在接触插塞107与接触焊盘111之间时，可以改进可变电阻元件130的特性，同时抑制切换可变电阻元件130所需的驱动电流的增加。
具体地，非晶缓冲层109可以用作阻障，其阻挡接触插塞107，因此，由于非晶缓冲层109的存在可以降低接触插塞107的结晶度，使得接触插塞的结晶度不影响接触焊盘111的结晶度或对接触焊盘111的结晶度不产生作用。通过非晶缓冲层109，可以改进接触焊盘111的结晶质量。因此，可以改进形成在接触焊盘111之上的可变电阻元件130的特性。
非晶缓冲层109可以形成在接触插塞107之上，以便间隙填充接触插塞107的缺陷，例如空隙或裂缝。因此，非晶缓冲层109可以防止接触焊盘111的凹陷，并且改进接触焊盘111的表面的粗糙度。这将在本公开的后部分中解释制造方法时更详细地描述。
非晶缓冲层109可以用来缓冲或减轻外形变化和压力，外形变化和压力是由接触插塞107与接触焊盘111的不同材料之间的膨胀系数的不同引起的。
非晶缓冲层109可以用作阻障，其防止外来物质通过接触插塞107扩散入接触焊盘111内。例如，当接触插塞07包括钨(W)时，非晶缓冲层109可以阻挡接触插塞107中遗留的硼(B)或氟(F)扩散入接触焊盘111和可变电阻元件130内。此时，因为缓冲层109具有形成不规则晶粒的非晶状态，所以缓冲层109可以有效地阻挡外来物质的扩散。
非晶缓冲层109可以具有包括金属、金属氮化物、或金属氧化物的单层或多层结构。金属可以包括钛(Ti)、铪(Hf)、锆(Zr)、锰(Mn)、铬(Cr)、锌(Zn)、镁(Mg)、铝(Al)、钨(W)或钽(Ta)。例如，非晶缓冲层109可以包括TaN、TiN或WN等。
非晶缓冲层109可以包括一种或多种掺杂剂，所述掺杂剂包括掺杂有上述金属、金属氮化物或金属氧的锗(Ge)、氩(Ar)、氙(Xe)、铟(In)、硒(Sb)和砷(As)。在工艺过程中，可以嵌入上述掺杂剂，以诱导缓冲层109具有非晶状态或产生非晶状态。例如，非晶缓冲层109可以包括掺杂有Ge的Ta。非晶缓冲层109可以包括含碳层或含硅层。含碳层或含硅层可以掺杂有预定的杂质，以具有导电性。此时，杂质可以包括诸如磷(P)或As的N型杂质或诸如B的P型杂质。
如图1所示，非晶缓冲层109可以板的形式插置在接触焊盘111与接触插塞107之间。关于形成在接触焊盘111与接触插塞107之间的非晶缓冲层109的形状的其他实施例也是可以的。例如，如图2和图3所示，非晶缓冲层109可以以内衬的形式插入接触焊盘111与接触插塞107之间和接触焊盘111与接触孔105之间。例如，非晶缓冲层109可以具有包围接触焊盘111的下表面和接触焊盘111的侧面的至少一部分的形状，例如，符合于接触焊盘111的侧面和下表面。此时，如图2所示，插入接触焊盘111与接触孔105之间的非晶缓冲层109可以具有例如暴露在层间电介质层103上表面处的部分。作为另一实例，如图3所示，插入接触焊盘111与接触孔105之间的非晶缓冲层109可以定位在接触焊盘111中而不具有任何暴露的部分。在图3中，非晶缓冲层109定位在接触焊盘111的下部分中，因此可以容易确保接触焊盘111与可变电阻元件130之间的接触边缘。非晶缓冲层109的形状取决于制造过程的不同，并且可以根据可变电阻元件所需的特性选择非晶缓冲层109的合适形状。例如，当可变电阻元件的特性由于接触插塞107的缺陷(例如，空隙)恶化时，可以板状形状形成非晶缓冲层109。当接触焊盘111的结晶度降低到使可变电阻元件的特性恶化时，可以内衬形状形成非晶缓冲层109。
当根据本实施例的半导体存储器包括非晶缓冲层109时，半导体存储器可以改进形成可变电阻元件130的工艺的稳定性和可变电阻元件的特性。
图4A至图4D是示出根据一个实施例的制造半导体存储器的方法的截面图。
如图4A所示，层间电介质层13可以形成在衬底11之上，所述衬底具有形成在其中的预定结构。预定结构可以包括开关元件(未示出)。层间电介质层13可以包括选自以下组的任意单层或两层或更多个层：仅由氧化物、氮化物或氮氧化物组成的组，或者包含氧化物、氮化物或氮氧化物的组。
然后，掩模图案(未示出)可以形成在层间电介质层13之上。使用掩模图案作为刻蚀阻障，层间电介质层13可以被刻蚀，以形成暴露于衬底11的接触孔15。可以通过干蚀刻形成接触孔15。接触孔15可以具有垂直侧壁或倾斜侧壁。当接触孔15具有如图4A所示的倾斜侧壁时，接触孔15的CD可以随着从层间电介质层13的上表面的深度增加而逐渐减小。此外，接触孔15可以具有酒杯形状。
然后，例如通过间隙填充接触孔15的下部区域，接触插塞17可以形成在接触孔15的下部区域中。因此，接触插塞17的上表面可以定位在比层间电介质层13的上表面低的水平或接触孔15的入口处。接触插塞17可以具有包括各种导电材料的单层结构或多层结构，这些导电材料例如是金属或金属氧化物，其具有优良的掩埋特性和高导电性。例如，接触插塞17可以包括W或TiN。
可以通过一系列的工艺形成接触孔17。例如，通过在生成的结构的整个表面上形成导电材料以间隙填充接触孔15，然后顺序地执行平坦化工艺和毯式刻蚀工艺，从而形成接触插塞17。平坦化工艺可以包括化学机械抛光(CMP)，而毯式刻蚀工艺可以包括回蚀工艺。在某些实施例中，可以省略平坦化工艺。虽然在图4A中未示出，但在间隙填充接触孔15的工艺过程中，可以在接触插塞17中形成空隙或裂缝。因此，可以执行毯式刻蚀工艺，以暴露形成在接触插塞17中的空隙或裂缝。正如将在稍后解释的，可以去除接触插塞17中暴露的缺陷。
如图4B所示，非晶缓冲层19形成在接触插塞17之上。此时，非晶缓冲层19可以板状形状形成，以间隙填充在接触插塞17之上的接触孔15的一部分。对于该结构，可以通过一系列工艺形成缓冲层19，所述一系列工艺包括：在生成的结构的整个表面上形成缓冲层以间隙填充接触孔15，然后顺序地执行平坦化工艺和毯式刻蚀工艺。平坦化工艺可以包括CMP，而毯式刻蚀工艺可以包括回蚀工艺。在某些实施例中，可以省略平坦化工艺。此时，在形成缓冲层19的过程期间，可以去除接触插塞17的暴露的缺陷，例如，空隙或裂缝。即，缓冲层19间隙填充暴露的空隙或裂缝，由此防止由接触插塞17的缺陷引起的特性恶化。
非晶缓冲层19可以具有包括金属、金属氮化物、或金属氧化物的单层或多层结构。金属可以包括Ti、Hf、Zr、Mn、Cr、Zn、Mg、Al、W或Ta或其组合物。
非晶缓冲层19可以包括一种或多种掺杂剂，所述掺杂剂包括掺杂有上述金属、金属氮化物或金属氧化物的Ge、Ar、Xe、In、Sb或As。
非晶缓冲层19可以包括含碳层或含硅层。含碳层或含硅层可以掺杂有预定的杂质，以具有导电性。此时，杂质可以包括诸如P或As的N型杂质或诸如B的P型杂质。
非晶缓冲层19可以在非晶缓冲层19的沉积处具有非晶特性，或者可以在通过预定的工艺沉积之后给出非晶特性。例如，非晶缓冲层19可以包括TaN、TiN或WN，其允许非晶缓冲层19在沉积处具有非晶特性。在某些实施例中，可以通过一系列工艺形成缓冲层19，所述一系列工艺包括：形成晶体Ta层，然后通过将Ge嵌入到Ta层中使Ta层非晶化。
参见图2和图3，可以内衬形状形成非晶缓冲层19。可以通过一系列工艺形成图2中所示的非晶缓冲层19，所述一系列工艺包括：沿包括接触插塞17的结构的表面形成非晶缓冲层，然后执行平坦化工艺，直到层间电介质层13暴露。可以通过一系列工艺形成图3中所示的非晶缓冲层19，所述一系列工艺包括：沿包括接触插塞17的结构的表面形成非晶缓冲层，例如通过间隙填充来间隙填充接触孔15的一部分形成牺牲层，然后使用牺牲层作为刻蚀阻障来执行湿法刻蚀。
如图4C所示，可以在非晶缓冲层19之上在接触孔15的剩余部分中形成接触焊盘21。在某些实施例中，可以通过间隙填充接触孔15的剩余部分来形成接触焊盘21。接触焊盘21可以具有包括诸如金属或金属氮化物的各种导电材料的单层结构或多层结构。可以通过一系列工艺形成接触焊盘21，所述一系列工艺包括：将导电材料沉积在生成的结构的整个表面上以间隙填充至少接触孔15，然后执行毯式刻蚀工艺，直到层间电介质层13暴露为止。平坦化工艺可以包括CMP。当已经通过非晶缓冲层19提前去除接触插塞17中的缺陷时，在形成接触焊盘21的工艺期间，可以防止凹陷的发生。此外，可以改进接触焊盘21的表面粗糙度。
如图4D所示,可变电阻元件30可以形成在接触焊盘21之上。可变电阻元件30可以形成为MTJ结构，所述MTJ结构具有插置在两个磁性物质之间的隧道阻障。在某些实施例中,可以通过一系列工艺形成可变电阻元件30,所述一系列工艺包括：形成自由层31、隧道阻障层32和钉扎层33顺序地堆叠的多层结构，然后使用掩模图案(未示出)作为刻蚀层来刻蚀多层结构。
可变电阻元件30可以具有比接触焊盘21小的CD。因此，整个可变电阻元件30可以形成为与接触焊盘21重叠，并且整个可变电阻元件30定位在接触焊盘21之上。
然后，可以通过使用包括例如公众已知的半导体制造技术的适当的制造技术来完成根据本实施例的半导体存储器。
根据实施例，当非晶缓冲层形成在接触插塞与接触焊盘之间时，可以改进形成可变电阻元件的工艺的稳定性和可变电阻元件的特性。因此，也可以改进包括可变电阻元件的半导体存储器和包括半导体存储器的电子设备的可靠性。
根据本公开的实施例的半导体存储器可以应用到不同的电子设备或系统。图5至图9示出了可以实现在此公开的半导体存储器的电子设备或系统的一些实例。
参见图5，微处理器1000可以执行用于控制和协调一系列处理的任务：从各个外部设备接收数据、处理数据并将处理结果输出到外部设备。微处理器1000可以包括存储单元1010、操作单元1020、控制单元1030等。微处理器1000可以是各种数据处理单元，例如中央处理单元(CPU)、图形处理单元(GPU)、数字信号处理器(DSP)和应用处理器(AP)。
存储单元1010是如处理器寄存器、寄存器等将数据储存在微处理器1000中的部件。存储单元1010可以包括数据寄存器、地址寄存器、浮点寄存器等。除此之外，存储单元1010可以包括各种寄存器。存储单元1010可以执行暂时存储用于要通过操作单元1020执行的运算的数据、执行运算的结果数据和存储用于执行运算的数据的地址的功能。
存储单元1010可以包括根据实施例的一个或多个上述半导体器件。存储单元1010可以包括半导体存储器。半导体存储器可以包括：形成在衬底之上并具有接触孔的层间电介质层；形成在接触孔的下部内的接触插塞；形成在接触孔的上部内的接触焊盘；插置在接触插塞与接触焊盘之间的非晶缓冲层；以及形成在接触焊盘之上的可变电阻元件。当非晶缓冲层形成在接触插塞与接触焊盘之间时，可以改进形成可变电阻元件的工艺的稳定性和可变电阻元件的特性，由此改进包括可变电阻元件的半导体存储器和包括半导体存储器的电子设备的可靠性。通过这样，存储单元1010和微处理器1000可以具有改进的可靠性。
根据控制单元1030解码命令的结果，操作单元1020可以执行四项算术运算或逻辑运算。操作单元1020可以包括至少一个算术逻辑单元(ALU)等。
控制单元1030可以从微处理器1000的存储单元1010、操作单元1020和外部设备接收信号；执行提取、解码命令和控制微处理器1000的信号的输入和输出；并执行通过程序表示的处理过程。
根据本实施例的微处理器1000可以额外地包括高速缓冲存储单元1040，所述高速缓冲存储单元可以暂时存储要从外部设备而不是存储单元1010输入的数据或要输出到外部设备的数据。在此情况下，高速缓冲存储单元1040可以通过总线接口1050与存储单元1010、操作单元1020和控制单元1030交换数据。
图6是基于本公开技术实现存储电路的处理器的配置图的实例。
参见图6，处理器1100可以通过包括除了微处理器执行的工作之外的各种功能，来改善性能并实现多功能，微处理器执行控制和调节一系列处理的工作：从各种外部设备接收数据，处理数据以及将处理结果输出至外部设备。处理器1100可以包括用作微处理器的核心单元1110、用来暂时存储数据的高速缓冲存储单元1120、以及在内部与外部设备之间传送数据的总线接口1130。处理器1100可以包括各种片上系统(SoCs)，例如多核处理器、图形处理单元(GPU)和应用处理器(AP)。
本实施例的核心单元1110是对从外部设备输入的数据执行算术逻辑运算的部件，并且可以包括存储单元1111、操作单元1112和控制单元1113。
存储单元1111是如处理器寄存器、寄存器等将数据存储在处理器1100中的部件。存储单元1111可以包括数据寄存器、地址寄存器、浮点寄存器等。除此之外，存储单元1111可以包括各种寄存器。存储单元1111可以执行暂时存储要通过操作单元1112执行运算的数据、执行运算的结果数据和存储执行运算的数据的地址的功能。操作单元1112是在处理器1100中执行运算的部件。根据控制单元1113解码命令的结果等，操作单元1112可以执行四项算术运算、逻辑运算。操作单元1112可以包括至少一个算术逻辑单元(ALU)等。控制单元1113可以从处理器1100的存储单元1111、操作单元1112和外部设备接收信号；执行提取、解码命令、控制处理器1100的信号的输入和输出；并执行通过程序表示的处理过程。
高速缓冲存储单元1120是暂时存储数据，以补偿以高速操作的核心单元1110与以低速操作的外部设备之间的数据处理速度的差异的部件。高速缓冲存储单元1120可以包括初级存储部1121、二级存储部1122和三级存储部1123。通常，高速缓冲存储单元1120包括初级存储部1121和二级存储部1122，并且在需要高存储容量的情况下可以包括三级存储部1123。视情况需要，高速缓冲存储单元1120可以包括数量增加的存储部。也就是说，可以根据设计改变包括在高速缓冲存储单元1120中的存储部的数量。初级存储部1121、二级存储部1122和三级存储部1123的存储和识别数据的速度可以是相同的或不同的。在相应的存储部1121、1122和1123的速度不同的情况下，初级存储部1121的速度可以是最大的。高速缓冲存储单元1120的初级存储部1121、二级存储部1122和三级存储部1123中的至少一个存储部可以包括一个或多个根据实施例的上述半导体器件。例如，高速缓冲存储单元1120可以包括半导体存储器。半导体存储器可以包括：形成在衬底之上并具有接触孔的层间电介质层；形成在接触孔的下部内的接触插塞；形成在接触孔的上部内的接触焊盘；插置在接触插塞与接触焊盘之间的非晶缓冲层；以及形成在接触焊盘之上的可变电阻元件。当非晶缓冲层形成在接触插塞与接触焊盘之间时，可以改进形成可变电阻元件的工艺的稳定性和可变电阻元件的特性，由此改进包括可变电阻元件的半导体存储器和包括半导体存储器的电子设备的可靠性。通过这样，高速缓冲存储单元1120和处理器1100可以具有改进的可靠性。
虽然在图6中示出了所有的初级存储部1121、二级存储部1122和三级存储部1123被配置在高速缓冲存储单元1120内部，但应该注意的是，高速缓冲存储单元1120的所有的初级存储部1121、二级存储部1122和三级存储部1123可以配置在核心单元1110的外部，并且可以补偿核心单元1110与外部设备之间的数据处理速度的差异。同时，应该注意的是，高速缓冲存储单元1120的初级存储部1121可以设置在核心单元1110的内部，而二级存储部1122和三级存储部1123可以配置在核心单元1110的外部，以增强补偿数据处理速度差异的功能。在另一实施例中，初级存储部1121和二级存储部1122可以设置在核心单元1110的内部，而三级存储部1123可以设置在核心单元1110的外部。
总线接口1130是连接核心单元1110、高速缓冲存储单元1120与外部设备并允许数据有效地传输的部件。
根据本实施例的处理器1100可以包括多个核心单元1110，而多个核心单元1110可以共享高速缓冲存储单元1120。多个核心单元1110和高速缓冲存储单元1120可以直接连接或通过总线接口1130连接。可以与核心单元1110的上述配置相同的方式配置多个核心单元1110。在处理器1100包括多个核心单元1110的情况下，高速缓冲存储单元1120的初级存储部1121可以对应于多个核心单元1110的数量配置在每个核心单元1110中，而二级存储部1122和三级存储部1123可以通过总线接口1130被共享的方式配置在多个核心单元1110的外部。初级存储部1121的处理速度可以大于二级存储部1122和三级存储部1123的处理速度。在另一实施例中，初级存储部1121和二级存储部1122可以对应于多个核心单元1110的数量配置在每个核心单元1110中，而三级存储部1123可以通过总线接口1130被共享的方式配置在多个核心单元1110的外部。
根据本实施例的处理器1100还可以包括存储数据的嵌入式存储单元1140、可以有线或无线方式将数据传送到外部设备和从外部设备接收数据的通信模块单元1150、驱动外部存储器件的存储器控制单元1160、以及媒体处理单元1170，所述媒体处理单元处理在处理器1100中处理的数据或从外部输入设备输入的数据，并将处理的数据输出到外部接口设备等。除此之外，处理器1100可以包括多个不同的模块和器件。在此情况下，附加的多个模块可以通过总线接口1130与核心单元1110和高速缓冲存储单元1120交换数据，并且模块彼此之间交换数据。
嵌入式存储单元1140不仅可以包括易失性存储器，还可以包括非易失性存储器。易失性存储器可以包括DRAM(动态随机存取存储器)、移动DRAM、SRAM(静态随机存取存储器)、以及具有与上述存储器类似功能的存储器等。非易失性存储器可以包括ROM(只读存储器)、NOR型快闪存储器、NAND型快闪存储器、相变随机存取存储器(PRAM)、阻变随机存取存储器(RRAM)、自旋转移矩随机存取存储器(STTRAM)、磁性随机存取存储器(MRAM)、具有类似功能的存储器。
通信模块单元1150可以包括能够与有线网络连接的模块、能够与无线网络以及与它们二者连接的模块。有线网络模块可以包括诸如通过传输线路发送和接收数据的各种设备：局域网(LAN)、通用串行总线(USB)、以太网、电力线通信(PLC)等。无线网络模块可以包括诸如不使用传输线发送和接收数据的各种设备：红外线数据协会(IrDA)、码分多址(CDMA)、时分多址(TDMA)、频分多址(FDMA)、无线LAN、Zigbee、泛在传感器网络(USN)、蓝牙、射频识别(RFID)、长期演进(LTE)、近场通信(NFC)、无线宽带互联网(Wibro)、高速下行链路分组接入(HSDPA)、宽带CDMA(WCDMA)、超宽带(UWB)等。
存储器控制单元1160管理和处理根据不同通信标准操作的在处理器1100与外部存储设备之间传送的数据。存储器控制单元1160可以包括各种存储器控制器，例如，可以控制IDE(集成设备电路)、SATA(串行高级技术附件)、SCSI(小型计算机系统接口)、RAID(独立磁盘冗余阵列)、SSD(固态盘)、eSATA(外部SATA)、PCMCIA(个人计算机存储卡国际协会)、USB(通用串行总线)、安全数字(SD)卡、迷你安全数字(mSD)卡、微安全数字(micro SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型快闪(CF)卡等的设备。
媒体处理单元1170可以处理在处理器1100中处理的数据或以图像、声音和其它形式从外部输入设备输入的数据，并且将数据输出到外部接口设备。媒体处理单元1170可以包括图形处理单元(GPU)、数字信号处理器(DSP)、高清晰度音频设备(HD音频)、高清晰度多媒体接口(HDMI)控制器等。
图7是基于本公开技术实现存储电路的系统的配置图的实例。
参见图7，系统1200作为用于处理数据的装置可以执行输入、处理、输出、通信、存储等，以对数据进行一系列的操作。系统1200可以包括处理器1210、主存储器件1220、辅助存储器件1230、接口器件1240等。本实施例的系统1200可以是使用处理器操作的各种电子系统，例如，计算机、服务器、PDA(个人数字助理)、便携式计算机、网络本、无线电话、移动电话、智能电话、数字音乐播放器、PMP(便携式多媒体播放器)、照相机、全球定位系统(GPS)、摄像机、录音机、远程信息处理、视听(AV)系统、智能电视等。
处理器1210可以解码输入的命令和对存储在系统1200中的数据进行运算、比较等，并控制这些操作。处理器1210可以包括微处理器单元(MPU)、中央处理单元(CPU)、单核/多核处理器、图形处理单元(GPU)、应用处理器(AP)、数字信号处理器(DSP)等。
主存储器件1220是当执行程序时可以暂时存储、调用并执行来自辅助存储器件1230的程序代码或数据，并且即使当切断电源时也可以保存存储的内容的储存器。主存储器件1220可以包括一个或多个根据实施例的上述半导体器件。例如，主存储器件1220可以包括半导体存储器。半导体存储器可以包括：形成在衬底之上并具有接触孔的层间电介质层；形成在接触孔的下部内的接触插塞；形成在接触孔的上部内的接触焊盘；插置在接触插塞与接触焊盘之间的非晶缓冲层；以及形成在接触焊盘之上的可变电阻元件。当非晶缓冲层形成在接触插塞与接触焊盘之间时，可以改进形成可变电阻元件的工艺的稳定性和可变电阻元件的特性，由此改进包括可变电阻元件的半导体存储器和包括半导体存储器的电子设备的可靠性。通过这样，主存储器件1220和系统1200可以具有改进的可靠性。
同样，主存储器件1220还可以包括静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等易失性存储器的类型，其中当切断电源时，所有内容都被擦除。与此不同，主存储器件1220可以不包括根据实施例的半导体器件，而是可以包括静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等易失性存储器的类型，其中当切断电源时，所有内容都被擦除。
辅助存储器件1230是用于储存程序代码或数据的存储器件。虽然辅助存储器件1230的速度低于主存储器件1220，但是辅助存储器件1230可以储存大量的数据。辅助存储器件1230可以包括一个或多个根据实施例的上述半导体器件。例如，辅助存储器件1230可以包括半导体存储器。半导体存储器可以包括：形成在衬底之上并具有接触孔的层间电介质层；形成在接触孔的下部内的接触插塞；形成在接触孔的上部内的接触焊盘；插置在接触插塞与接触焊盘之间的非晶缓冲层；以及形成在接触焊盘之上的可变电阻元件。当非晶缓冲层形成在接触插塞与接触焊盘之间时，可以改进形成可变电阻元件的工艺的稳定性和可变电阻元件的特性，由此改进包括可变电阻元件的半导体存储器和包括半导体存储器的电子设备的可靠性。通过这样，辅助存储器件1230和系统1200可以具有改进的可靠性。
同样，辅助存储器件1230还可以包括数据存储系统(见图8的附图标记1300)，例如，使用磁性的磁带、磁盘、使用光学的光盘、使用磁性和光学二者的磁光盘、固态盘(SSD)、USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(微型SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型快闪(CF)卡等。与此不同，辅助存储器件1230可以不包括根据实施例的半导体器件，而是可以包括数据存储系统(见图8的附图标记1300)，例如，使用磁性的磁带、磁盘、使用光学的光盘、使用磁性和光学二者的磁光盘、固态盘(SSD)、USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(微型SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型快闪(CF)卡等。
接口器件1240可以执行本实施例的系统1200与外部设备之间的命令和数据的交换。接口器件1240可以是按键、键盘、鼠标、扬声器、麦克、显示器、各种人机接口设备(HID)、通信设备等。通信设备可以包括能够与有线网络连接的模块、能够与无线网络以及与它们二者连接的模块。有线网络模块可以包括诸如通过传输线路发送和接收数据的各种设备：局域网(LAN)、通用串行总线(USB)、以太网、电力线通信(PLC)等。无线网络模块可以包括诸如不使用传输线发送和接收数据的各种设备：红外线数据协会(IrDA)、码分多址(CDMA)、时分多址(TDMA)、频分多址(FDMA)、无线LAN、Zigbee、泛在传感器网络(USN)、蓝牙、射频识别(RFID)、长期演进(LTE)、近场通信(NFC)、无线宽带互联网(Wibro)、高速下行链路分组接入(HSDPA)、宽带CDMA(WCDMA)、超宽带(UWB)等。
图8是基于本公开技术实现存储电路的数据存储系统的配置图的实例。
参见图8，数据存储系统1300可以包括作为用于存储数据的部件具有非易失特性的存储器件1310、控制存储器件1310的控制器1320、用于与外部设备连接的接口1330、以及用于暂时存储数据的暂时存储器件1340。数据存储系统1300可以是磁盘类型，例如，硬盘驱动(HDD)、光盘只读存储器(CDROM)、数字多功能光盘(DVD)、固态盘(SSD)等；并且可以是卡类型，例如，USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(微型SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型快闪(CF)卡等。
存储器件1310可以包括半永久性存储数据的非易失性存储器。非易失性存储器可以包括ROM(只读存储器)、NOR型快闪存储器、NAND型快闪存储器、相变随机存取存储器(PRAM)、阻变随机存取存储器(RRAM)、磁性随机存取存储器(MRAM)等。
控制器1320可以控制存储器件1310与接口1330之间的数据交换。为此，控制器1320可以包括处理器1321，所述处理器用于执行处理通过接口1330从数据存储系统1300的外部输入的命令的操作等。
接口1330执行数据存储系统1300与外部设备之间的命令和数据的交换。在数据存储系统1300是卡类型的情况下，接口1330可以与用在以下设备中的接口兼容，这些设备例如是：USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(微型SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型快闪(CF)卡等，或者接口1330可以与用在类似于上述设备中的接口兼容。在数据存储系统1300是磁盘类型的情况下，接口1330可以与接口，例如，IDE(集成设备电路)、SATA(串行高级技术附件)、SCSI(小型计算机系统接口)、eSATA(外部SATA)、PCMCIA(个人计算机存储卡国际协会)、USB(通用串行总线)等兼容，或者与类似于上述接口的接口兼容。接口1330可以与彼此具有不同的类型的一个或多个接口兼容。
根据与外部设备、控制器和系统的接口的多样化和高性能，暂时存储器件1340可以暂时存储数据，在接口1330与存储器件1310之间有效地传送数据。用于暂时存储数据的暂时存储器件1340可以包括一个或多个根据实施例的上述半导体器件。例如，暂时存储器件1340可以包括半导体存储器。半导体存储器可以包括：形成在衬底之上并具有接触孔的层间电介质层；形成在接触孔的下部内的接触插塞；形成在接触孔的上部内的接触焊盘；插置在接触插塞与接触焊盘之间的非晶缓冲层；以及形成在接触焊盘之上的可变电阻元件。当非晶缓冲层形成在接触插塞与接触焊盘之间时，可以改进形成可变电阻元件的工艺的稳定性和可变电阻元件的特性，由此改进包括可变电阻元件的半导体存储器和包括半导体存储器的电子设备的可靠性。通过这样，暂时存储器件1340和数据储存系统1300可以具有改进的可靠性。
图9是基于本公开技术实现存储电路的存储系统的配置图的实例。
参见图9，存储系统1400可以包括作为用于存储数据的部件具有非易失特性的存储器1410、控制存储器1410的存储器控制器1420、用于与外部设备连接的接口1430等。存储系统1400可以是卡类型，例如，固态盘(SSD)、USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(微型SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型快闪(CF)卡等。
用于存储数据的存储器1410可以包括一个或多个根据实施例的上述半导体器件。例如，存储器1410可以包括半导体存储器。半导体存储器可以包括：形成在衬底之上并具有接触孔的层间电介质层；形成在接触孔的下部内的接触插塞；形成在接触孔的上部内的接触焊盘；插置在接触插塞与接触焊盘之间的非晶缓冲层；以及形成在接触焊盘之上的可变电阻元件。当非晶缓冲层形成在接触插塞与接触焊盘之间时，可以改进形成可变电阻元件的工艺的稳定性和可变电阻元件的特性，由此改进包括可变电阻元件的半导体存储器和包括半导体存储器的电子设备的可靠性。通过这样，存储器1410和存储系统1400可以具有改进的可靠性。
同样，根据本实施例的存储器1410还可以包括ROM(只读存储器)、NOR型快闪存储器、NAND型快闪存储器、相变随机存取存储器(PRAM)、阻变随机存取存储器(RRAM)、磁性随机存取存储器(MRAM)等，它们具有非易失特性。
存储器控制器1420可以控制存储器1410与接口1430之间的数据交换。为此，存储器控制器1420可以包括处理器1421，所述处理器用于执行处理通过接口1430从存储系统1400外部输入的命令的操作。
接口1430执行存储系统1400与外部设备之间的命令和数据的交换。接口1430可以与用在以下器件中的接口兼容，这些器件例如是，USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(微型SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型快闪(CF)卡等，或者接口1330可以与用在类似于上述器件的器件中的接口兼容。接口1430可以与彼此具有不同的类型的一个或多个接口兼容。
根据本实施例的存储系统1400还可以包括缓冲存储器1440，所述缓冲存储器用于根据具有外部设备、存储器控制器和存储系统的接口的多样性和高性能，在接口1430与存储器1410之间有效地传送数据。例如，缓冲存储器1440可以包括半导体存储器。半导体存储器可以包括：形成在衬底之上并具有接触孔的层间电介质层；形成在接触孔的下部内的接触插塞；形成在接触孔的上部内的接触焊盘；插置在接触插塞与接触焊盘之间的非晶缓冲层；以及形成在接触焊盘之上的可变电阻元件。当非晶缓冲层形成在接触插塞与接触焊盘之间时，可以改进形成可变电阻元件的工艺的稳定性和可变电阻元件的特性，由此改进包括可变电阻元件的半导体存储器和包括半导体存储器的电子设备的可靠性。通过这样，缓冲存储器1440和存储系统1400可以具有改进的可靠性。
此外，根据本实施例的缓冲存储器1440还可以包括具有易失特性的SRAM(静态随机存取存储器)、DRAM(动态随机存取存储器)等，并且包括具有非易失特性的相变随机存取存储器(PRAM)、阻变随机存取存储器(RRAM)、自旋转移力矩随机存取存储器(STTRAM)、磁性随机存取存储器(MRAM)等。与此不同，缓冲存储器1440可以不包括根据实施例的半导体器件，而是可以包括具有易失特性的SRAM(静态随机存取存储器)、DRAM(动态随机存取存储器)等，并且包括具有非易失特性的相变随机存取存储器(PRAM)、阻变随机存取存储器(RRAM)、自旋转移力矩随机存取存储器(STTRAM)、磁性随机存取存储器(MRAM)等。
基于在本文献中所公开的存储器件的图5至图9中的电子设备或系统的以上实例中的特征可以使用在各种设备、系统或应用中。一些实例包括移动电话或其它便携式通信设备、平板电脑、笔记本电脑或手提电脑、游戏机、智能电视机、电视机顶盒、多媒体服务器、具有或没有无线通信功能的数码相机、有无线通信功能的手表或其他可穿戴设备。
虽然本专利文件包含许多特性，但是这些不应该被认为是对任何发明或权利要求的范围的限制，而是对具体发明的具体实施例的具体特征的描述。在单独的实施例的上下文中在本专利文件中描述的某些特性也可以在单独的实施例中以组合方式实施。相反，在单独的实施例的上下文中描述的各个特征也可以在多个单独实施例中或以任何合适的变形实施。此外，尽管特征可以如上描述的用在某些组合中，并且甚至最初如此要求保护，但来自要求的组合的一个或多个特征在某些情况下可以从组合中分离，并且要求保护的组合可以涉及子组合或子组合的变体。
类似地，虽然在附图中以特定的顺序描绘了操作，这不应该理解为要求这些操作以所示的特定顺序或按顺序执行，或要求执行所有的所示操作来实现希望的结果。此外，在本专利文件中描述的实施例中的各个系统部件的分隔不应该理解为在所有实施例中都要求这种分隔。
仅描述了少数的实施例和实例。可以基于本专利文件中的描述和展示产生其它实施例、改进的实施例和变体。

Claims (16)

1.一种包括半导体存储器的电子设备，
其中，半导体存储器包括：
层间电介质层，其形成在衬底之上并且具有接触孔；
接触插塞，其形成在接触孔的下部内；
接触焊盘，其形成在接触孔的上部内；
非晶缓冲层，其插置在接触插塞与接触焊盘之间；以及
可变电阻元件，其形成在接触焊盘之上。
2.如权利要求1所述的电子设备，其中，非晶缓冲层具有插置在接触插塞与接触焊盘之间的板的形状。
3.如权利要求1所述的电子设备，其中，非晶缓冲层具有插置在接触插塞与接触焊盘之间以及接触焊盘与接触孔之间的内衬的形状。
4.如权利要求3所述的电子设备，其中，插置在接触焊盘与接触孔之间的非晶缓冲层的端部定位在接触焊盘内。
5.如权利要求1所述的电子设备，其中，非晶缓冲层具有包括金属、金属氮化物或金属氧化物的单层或多层结构，金属包括钛Ti、铪Hf、锆Zr、锰Mn、铬Cr、锌Zn、镁Mg、铝Al、钨W或钽Ta。
6.如权利要求5所述的电子设备，其中，非晶缓冲层包括一种或多种掺杂剂，掺杂剂包括掺杂有金属、金属氮化物或金属氧化物的锗Ge、氩Ar、氙Xe、铟In、硒Sb或砷As。
7.如权利要求1所述的电子设备，其中，非晶缓冲层包括含碳层或含硅层。
8.如权利要求1所述的电子设备，其中，接触插塞和接触焊盘包括不同的材料。
9.如权利要求1所述的电子设备，其中，可变电阻元件具有比接触焊盘小的临界尺寸CD。
10.如权利要求1所述的电子设备，其中，可变电阻元件包括磁隧道结MTJ，磁隧道结具有插置在两个磁性物质之间的隧道阻障。
11.如权利要求1所述的电子设备，其中，可变电阻元件包括金属氧化物、相变材料或铁电材料。
12.如权利要求1所述的电子设备，还包括微处理器，微处理器包括：
控制单元，其配置为从微处理器的外部接收包括命令的信号，并执行命令的提取、解码或者控制微处理器的信号的输入或输出；
操作单元，其配置为基于控制单元将命令解码的结果而执行运算；以及
存储单元，其配置为存储用于执行运算的数据、对应于执行运算的结果的数据、或者用于执行运算的数据的地址，
其中，半导体存储器是微处理器中的存储单元的部件。
13.如权利要求1所述的电子设备，还包括处理器，处理器包括：
核心单元，其配置为基于从处理器的外部输入的命令，通过使用数据执行对应于命令的操作；
高速缓冲存储单元，其配置为存储用于执行运算的数据、对应于执行运算的结果的数据、或者用于执行运算的数据的地址；以及
总线接口，其连接在核心单元与高速缓冲存储单元之间，并且配置为在核心单元与高速缓冲存储单元之间传送数据，
其中，半导体存储器是处理器中的高速缓冲存储单元的部件。
14.如权利要求1所述的电子设备，还包括处理系统，处理系统包括：
处理器，其配置为解码通过处理器接收的命令，并且基于解码命令的结果控制对于信息的操作；
辅助存储器件，其配置为存储用于解码命令的程序和信息；
主存储器件，其配置为调用并存储来自辅助存储器件的程序和信息，以便处理器在执行程序时能够使用程序和信息来执行操作；以及
接口器件，其配置为在处理器、辅助存储器件和主存储器件中的至少一个与外部之间执行通信，
其中，半导体存储器是处理系统中的辅助存储器件或主存储器件的部件。
15.如权利要求1所述的电子设备，还包括数据存储系统，数据存储系统包括：
存储器件，其配置为存储数据并且无论电源供给与否均保存存储的数据；
控制器，其配置为根据从外部输入的命令而控制数据到存储器件的输入以及数据从存储器件的输出；
暂时存储器件，其配置为暂时存储在存储器件与外部之间交换的数据；以及
接口，其配置为在存储器件、控制器和暂时存储器件中的至少一个与外部之间执行通信，
其中，半导体存储器是数据储存系统中的存储器件或暂时存储器件的部件。
16.如权利要求1所述的电子设备，还包括存储系统，存储系统包括：
存储器，其配置为存储数据并且无论电源供给与否均保存存储的数据；
存储器控制器，其配置为根据从外部输入的命令而控制数据到存储器的输入以及数据从存储器的输出；
缓冲存储器，其配置为缓冲在存储器与外部之间交换的数据；以及
接口，其配置为在存储器、存储器控制器和缓冲存储器中的至少一个与外部之间执行通信，
其中，半导体存储器是存储系统中的存储器或缓冲存储器的部件。
CN201610262782.5A 2015-12-30 2016-04-25 电子设备及其制造方法 Active CN106935610B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150189269A KR20170079087A (ko) 2015-12-30 2015-12-30 전자장치 및 그 제조방법
KR10-2015-0189269 2015-12-30

Publications (2)

Publication Number Publication Date
CN106935610A true CN106935610A (zh) 2017-07-07
CN106935610B CN106935610B (zh) 2020-12-25

Family

ID=59227235

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610262782.5A Active CN106935610B (zh) 2015-12-30 2016-04-25 电子设备及其制造方法

Country Status (3)

Country Link
US (1) US9910596B2 (zh)
KR (1) KR20170079087A (zh)
CN (1) CN106935610B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109390391A (zh) * 2017-08-10 2019-02-26 新唐科技股份有限公司 半导体基板及其制造方法
CN109755269A (zh) * 2017-11-01 2019-05-14 三星电子株式会社 可变电阻存储器件
CN112635665A (zh) * 2020-12-22 2021-04-09 上海复存信息科技有限公司 一种基于多层掩膜套刻的面内岛状铁电阻变存储器单元结构及其制备方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170074255A (ko) * 2015-12-21 2017-06-30 에스케이하이닉스 주식회사 전자 장치
US10283698B2 (en) * 2017-01-10 2019-05-07 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
KR102512794B1 (ko) * 2018-01-17 2023-03-23 에스케이하이닉스 주식회사 전자 장치
US10475997B1 (en) * 2018-07-17 2019-11-12 International Business Machines Corporation Forming resistive memory crossbar array employing selective barrier layer growth

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101047228A (zh) * 2006-03-30 2007-10-03 富士通株式会社 磁阻效应器件、磁头、磁记录系统及磁随机存取存储器
CN101946321A (zh) * 2008-02-12 2011-01-12 松下电器产业株式会社 非易失性半导体存储装置及其制造方法
CN103545443A (zh) * 2012-07-17 2014-01-29 三星电子株式会社 磁性器件及其制造方法
US20140284733A1 (en) * 2013-03-22 2014-09-25 Daisuke Watanabe Magnetoresistive element
US20150263271A1 (en) * 2014-03-13 2015-09-17 Makoto Nagamine Magnetoresistive element and manufacturing method of the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140142929A (ko) 2013-06-05 2014-12-15 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
KR102124361B1 (ko) 2013-11-18 2020-06-19 삼성전자주식회사 수직 자기터널접합을 포함하는 자기 기억 소자
KR20160061746A (ko) 2014-11-24 2016-06-01 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101047228A (zh) * 2006-03-30 2007-10-03 富士通株式会社 磁阻效应器件、磁头、磁记录系统及磁随机存取存储器
CN101946321A (zh) * 2008-02-12 2011-01-12 松下电器产业株式会社 非易失性半导体存储装置及其制造方法
CN103545443A (zh) * 2012-07-17 2014-01-29 三星电子株式会社 磁性器件及其制造方法
US20140284733A1 (en) * 2013-03-22 2014-09-25 Daisuke Watanabe Magnetoresistive element
US20150263271A1 (en) * 2014-03-13 2015-09-17 Makoto Nagamine Magnetoresistive element and manufacturing method of the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109390391A (zh) * 2017-08-10 2019-02-26 新唐科技股份有限公司 半导体基板及其制造方法
CN109755269A (zh) * 2017-11-01 2019-05-14 三星电子株式会社 可变电阻存储器件
CN112635665A (zh) * 2020-12-22 2021-04-09 上海复存信息科技有限公司 一种基于多层掩膜套刻的面内岛状铁电阻变存储器单元结构及其制备方法
CN112635665B (zh) * 2020-12-22 2024-07-12 上海复存信息科技有限公司 一种基于多层掩膜套刻的面内岛状铁电阻变存储器单元结构及其制备方法

Also Published As

Publication number Publication date
KR20170079087A (ko) 2017-07-10
US20170192678A1 (en) 2017-07-06
CN106935610B (zh) 2020-12-25
US9910596B2 (en) 2018-03-06

Similar Documents

Publication Publication Date Title
US10205089B2 (en) Electronic device and method for fabricating the same
CN106935610A (zh) 电子设备及其制造方法
US20190198753A1 (en) Electronic device and method for fabricating the same
US9502639B2 (en) Electronic device for improving characteristic of variable resistance element and method of fabricating the same
US10367137B2 (en) Electronic device including a semiconductor memory having a variable resistance element including two free layers
KR102259189B1 (ko) 전자장치 및 그 제조방법
US20140258626A1 (en) Electronic devices having semiconductor memory unit
US9722172B2 (en) Electronic device and method for fabricating the same
US10276636B2 (en) Electronic device and method for fabricating the same
CN106549101B (zh) 电子设备及其制造方法
CN105810816A (zh) 包括具有可变电阻特性的存储器单元的电子器件
KR102515035B1 (ko) 전자 장치 및 그 제조 방법
US9564584B2 (en) Electronic device and method for fabricating the same
KR20160006485A (ko) 반도체 메모리를 포함하는 전자 장치 및 그 제조 방법
CN108807662B (zh) 电子装置
CN107706304B (zh) 电子设备及其制造方法
KR20180090914A (ko) 전자 장치 및 그 제조 방법
CN106816527A (zh) 电子设备
US10333060B2 (en) Electronic device and method for fabricating the same
KR102694858B1 (ko) 전자 장치 및 그 제조 방법
KR20180027690A (ko) 전자 장치 및 그 제조 방법
KR20160073781A (ko) 전자 장치 및 그 제조 방법
KR20190020921A (ko) 전자 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant