KR102155783B1 - 전자장치 및 그 제조 방법 - Google Patents

전자장치 및 그 제조 방법 Download PDF

Info

Publication number
KR102155783B1
KR102155783B1 KR1020140006105A KR20140006105A KR102155783B1 KR 102155783 B1 KR102155783 B1 KR 102155783B1 KR 1020140006105 A KR1020140006105 A KR 1020140006105A KR 20140006105 A KR20140006105 A KR 20140006105A KR 102155783 B1 KR102155783 B1 KR 102155783B1
Authority
KR
South Korea
Prior art keywords
memory
electrode
variable resistance
data
resistance layer
Prior art date
Application number
KR1020140006105A
Other languages
English (en)
Other versions
KR20150086017A (ko
Inventor
김효진
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140006105A priority Critical patent/KR102155783B1/ko
Priority to US14/321,719 priority patent/US9412430B2/en
Publication of KR20150086017A publication Critical patent/KR20150086017A/ko
Application granted granted Critical
Publication of KR102155783B1 publication Critical patent/KR102155783B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/22—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/73—Array where access device function, e.g. diode function, being merged with memorizing function of memory element
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

전자장치 및 그 제조 방법이 제공된다. 반도체 메모리를 포함하는 전자장치로서, 본 발명의 일 실시예에 따른 반도체 메모리는, 제 1 전극; 상기 제 1 전극과 교차하는 제 2 전극; 상기 제 1 전극과 상기 제 2 전극의 교차점에 위치하고 상기 제 1 전극에 매립된 가변저항층을 포함하는 반도체 장치 및 제조방법이 제공된다.

Description

전자장치 및 그 제조 방법{ELECTRONIC DEVICE AND METHOD FOR FABRICATING THE SAME}
본 특허 문헌은 메모리 회로 또는 장치와, 전자장치 또는 시스템에서 이들의 응용에 관한 것이다.
최근 전자기기의 소형화, 저전력화, 고성능화, 다양화 등에 따라, 컴퓨터, 휴대용 통신기기 등 다양한 전자기기에서 정보를 저장할 수 있는 반도체 장치가 요구되고 있으며, 이에 대한 연구가 진행되고 있다. 이러한 반도체 장치로는 인가되는 전압 또는 전류에 따라 서로 다른 저항 상태 사이에서 스위칭하는 특성을 이용하여 데이터를 저장할 수 있는 반도체 장치 예컨대, RRAM(Resistive Random Access Memory), PRAM(Phase-change Random Access Memory), FRAM(Ferroelectric Random Access Memory), MRAM(Magnetic Random Access Memory), 이-퓨즈(E-fuse) 등이 있다.
본 발명의 실시예들이 해결하려는 과제는, 가변저항층의 특성 변화를 방지할 수 있는 전자장치 및 그 제조방법을 제공하는 것이다.
상기 과제를 해결하기 위한 본 발명의 실시예에 따른 전자장치는, 반도체 메모리를 포함하는 전자장치로서, 상기 반도체 메모리는, 제 1 전극; 상기 제 1 전극과 교차하는 제 2 전극; 및 상기 제 1 전극과 상기 제 2 전극의 교차점에 위치하고 상기 제 1 전극에 매립된 가변저항층을 포함할 수 있다.
상기 가변저항층과 상기 제 1 전극 사이에 개재되는 배리어막을 더 포함할 수 있다.
상기 배리어막은 선택 소자 물질을 포함할 수 있다.
상기 제 2 전극의 선폭은 상기 가변저항층의 선폭과 동일하거나, 또는 더 작을 수 있다.
상기 가변저항층은 페로브스카이트(perovskite)계 산화물, 전이금속 산화물, 칼코게나이드(chalcogenide)계 화합물 중 어느 하나를 포함하는 단일막 또는 다중막으로 형성될 수 있다.
상기 제 1 전극과 상기 제 2 전극은 수직으로 대향하거나, 또는 수평으로 대향할 수 있다.
상기 전자장치는, 마이크로프로세서를 더 포함하고, 상기 마이크로프로세서는, 상기 마이크로프로세서 외부로부터의 명령을 포함하는 신호를 수신하고, 상기 명령의 추출이나 해독 또는 상기 마이크로프로세서의 신호의 입출력 제어를 수행하는 제어부; 상기 제어부가 명령을 해독한 결과에 따라서 연산을 수행하는 연산부; 및 상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 기억부를 포함하고, 상기 반도체 메모리는, 상기 마이크로프로세서 내에서 상기 기억부의 일부일 수 있다.
상기 전자장치는, 프로세서를 더 포함하고, 상기 프로세서는, 상기 프로세서의 외부로부터 입력된 명령에 따라 데이터를 이용하여 상기 명령에 대응하는 연산을 수행하는 코어부; 상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 캐시 메모리부; 및 상기 코어부와 상기 캐시 메모리부 사이에 연결되고, 상기 코어부와 상기 캐시 메모리부 사이에 데이터를 전송하는 버스 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 프로세서 내에서 상기 캐시 메모리부의 일부일 수 있다.
상기 전자장치는, 프로세싱 시스템을 더 포함하고, 상기 프로세싱 시스템은, 수신된 명령을 해석하고 상기 명령을 해석한 결과에 따라 정보의 연산을 제어하는 프로세서; 상기 명령을 해석하기 위한 프로그램 및 상기 정보를 저장하기 위한 보조기억장치; 상기 프로그램을 실행할 때 상기 프로세서가 상기 프로그램 및 상기 정보를 이용해 상기 연산을 수행할 수 있도록 상기 보조기억장치로부터 상기 프로그램 및 상기 정보를 이동시켜 저장하는 주기억장치; 및 상기 프로세서, 상기 보조기억장치 및 상기 주기억장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스 장치를 포함하고, 상기 반도체 메모리는, 상기 프로세싱 시스템 내에서 상기 보조기억장치 또는 상기 주기억장치의 일부일 수 있다.
상기 전자장치는, 데이터 저장 시스템을 더 포함하고, 상기 데이터 저장 시스템은, 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 저장 장치; 외부로부터 입력된 명령에 따라 상기 저장 장치의 데이터 입출력을 제어하는 컨트롤러; 상기 저장 장치와 외부 사이에 교환되는 데이터를 임시로 저장하는 임시 저장 장치; 및 상기 저장 장치, 상기 컨트롤러 및 상기 임시 저장 장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 데이터 저장 시스템 내에서 상기 저장 장치 또는 상기 임시 저장 장치의 일부일 수 있다.
상기 전자장치는, 메모리 시스템을 더 포함하고, 상기 메모리 시스템은, 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 메모리; 외부로부터 입력된 명령에 따라 상기 메모리의 데이터 입출력을 제어하는 메모리 컨트롤러; 상기 메모리와 외부 사이에 교환되는 데이터를 버퍼링하기 위한 버퍼 메모리; 및 상기 메모리, 상기 메모리 컨트롤러 및 상기 버퍼 메모리 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 메모리 시스템 내에서 상기 메모리 또는 상기 버퍼 메모리의 일부일 수 있다.
제 1 전극을 형성하는 단계; 상기 제 1 전극에 트랜치를 형성하는 단계; 상기 트랜치에 갭필된 가변저항층을 형성하는 단계; 및 상기 가변저항층에 접하도록 제 2 전극을 형성하는 단계를 포함할 수 있다.
상기 가변저항층을 형성하기 이전에 상기 트랜치 표면에 배리어막을 형성하는 단계를 더 포함할 수 있다.
상기 트랜치에 갭필된 가변저항층을 형성하는 단계는 상기 트랜치를 갭필하도록 전면에 가변저항층을 형성하는 단계; 및 상기 제 1 전극이 노출될때까지 상기 가변저항층을 평탄화하는 단계를 포함할 수 있다.
상기 평탄화하는 단계는 화학적기계적연마법(CMP)를 포함할 수 있다.
상기 제 2 전극은 상기 가변저항층과 동일한 선폭을 갖도록 형성하거나, 또는 더 작은 선폭을 갖도록 형성할 수 있다.
상술한 실시예들에 의한 전자장치 및 그 제조 방법에 의하면, 가변저항층을 전극 내에 매립하여 형성함으로써 가변저항층을 형성하기 위한 별도의 에치공정을 필요로하지 않는다. 이에따라, 에치공정에 의한 가변저항층의 특성 변화를 방지할 수 있다. 따라서 가변저항층의 신뢰성 확보가 가능하다.
도 1은 본 발명의 실시예에 따른 반도체 메모리의 사시도.
도 2A 및 도 2B는 도 1의 반도체 메모리를 절단한 단면을 나타낸 단면도.
도 3은 본 발명의 실시예의 변형실시예로써 반도체 메모리의 사시도.
도 4A 및 4B 는 도 3의 반도체 메모리를 절단한 단면을 나타낸 단면도.
도 5A 내지 도 8B는 본 발명의 실시예에 의한 반도체 메모리의 제조 방법을 나타낸 도면.
도 9는 본 발명의 실시예에 따른 마이크로프로세서의 구성도.
도 10은 본 발명의 실시예에 따른 프로세서의 구성도.
도 11은 본 발명의 실시예에 따른 시스템의 구성도.
도 12는 본 발명의 실시예에 따른 데이터 저장 시스템의 구성도.
도 13은 본 발명의 실시예에 따른 메모리 시스템의 구성도.
이하에서는, 첨부된 도면을 참조하여 다양한 실시예들이 상세히 설명된다.
도면은 반드시 일정한 비율로 도시된 것이라 할 수 없으며, 몇몇 예시들에서, 실시예들의 특징을 명확히 보여주기 위하여 도면에 도시된 구조물 중 적어도 일부의 비례는 과장될 수도 있다. 도면 또는 상세한 설명에 둘 이상의 층을 갖는 다층 구조물이 개시된 경우, 도시된 것과 같은 층들의 상대적인 위치 관계나 배열 순서는 특정 실시예를 반영할 뿐이어서 본 발명이 이에 한정되는 것은 아니며, 층들의 상대적인 위치 관계나 배열 순서는 달라질 수도 있다. 또한, 다층 구조물의 도면 또는 상세한 설명은 특정 다층 구조물에 존재하는 모든 층들을 반영하지 않을 수도 있다(예를 들어, 도시된 두 개의 층 사이에 하나 이상의 추가 층이 존재할 수도 있다). 예컨대, 도면 또는 상세한 설명의 다층 구조물에서 제 1 층이 제 2 층 상에 있거나 또는 기판상에 있는 경우, 제 1 층이 제 2 층 상에 직접 형성되거나 또는 기판상에 직접 형성될 수 있음을 나타낼 뿐만 아니라, 하나 이상의 다른 층이 제 1 층과 제 2 층 사이 또는 제 1 층과 기판 사이에 존재하는 경우도 나타낼 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 메모리를 도시한 사시도이다. 도 2A및 도 2B는 각각 도 1 에 도시된 A-A'절취선 및 B-B'절취선 따라 도시한 단면도이다. 그리고, 도 3은 본 발명의 실시예에 따른 반도체 메모리의 변형실시예를 도시한 사시도이다.
도 1 과 도 2A 및 도 2B에 도시된 바와 같이, 본 발명의 실시예에 따른 반도체 메모리는 기판(100) 상에 형성된 제 1 전극(110), 제 1 전극과 교차하는 제 2 전극(150) 및 제 1 전극(110)과 제 2 전극(150)의 교차점에 위치하고 제 1 전극(110)에 매립된 가변저항층(130)을 포함할 수 있다.
기판(100)은 통상적인 반도체 소자에 사용되는 실리콘(Si) 기판을 사용하거나, 이와는 달리 유리, 플라스틱 등의 절연성 기판도 사용될 수 있다.
제 1 전극(110)은 제 1 방향(D1)으로 연장되어 형성될 수 있다. 또한, 제 1 전극(110)은 제 2 방향(D2)으로 소정 간격 이격되어 형성될 수 있다. 제 1 전극(110)은 도전막 예컨대, 금속성막으로 형성할 수 있다. 제 1 전극(110)들이 소정 간격 이격되었을때, 소정 간격 사이에는 1 절연막(140)이 형성될 수 있다. 제 1 절연막(140)은 산화막, 질화막 및 산화질화막으로 이루어진 그룹으로부터 선택된 어느 하나의 단일막 또는 둘 이상이 적층된 적층막으로 형성할 수 있다.
제 2 전극(150)은 제 1 전극(110)과 교차하는 방향인 제 2 방향(D2)으로 연장되어 형성될 수 있다. 제 2 전극(150)은 서로 평행하게 형성될 수 있다. 제 1 전극(110)은 도전막 예컨대, 금속성막으로 형성할 수 있다. 제 2 전극(150)들이 소정 간격 이격되었을때, 소정 간격 사이에는 제 2 절연막(141)이 형성될 수 있다. 제 2 전연막(141)은 산화막, 질화막 및 산화질화막으로 이루어진 그룹으로부터 선택된 어느 하나의 단일막 또는 둘 이상이 적층된 적층막으로 형성할 수 있다.
제 2 전극(150)의 선폭(W2)은 가변저항층(130)의 선폭(W1)과 동일하거나, 또는 더 작을 수 있다. 구체적으로, 가변저항층(130)의 선폭(W1)은 제 2 전극(150)의 선폭(W2)보다 작도록 형성되어 제 1 전극(110)과 접속되지 않는다. 따라서, 제 1 전극(110)과 제 2 전극(150) 사이의 쇼트를 방지할 수 있다.
가변저항층(130)은 제 1 전극(110)과 제 2 전극(150)의 교차점에서 형성될 수 있다. 가변저항층(130)은 제 1 전극(110) 내에 트랜치(T) 안에 매립된 형태로 형성될 수 있다. 구체적으로는 표면 일부를 노출시키도록 형성되며 측면 및 저면이 제 1 전극(110)에 의하여 둘러싸이는 형태를 갖을 수 있다.
트랜치(T)의 형태는 도트형(Dot-Typed)일 수 있다. 예컨대, 깔대기형(Con shape), 실린더형, 피라미드형, 비대칭 다각형 등의 다양한 형태를 가질 수 있다. 또한, 트랜치(T)의 형태는 제 2 방향(D2)으로 연장되는 라인형(Line-Typed)일 수 있다.
라인형 트랜치를 갖는 변형실시예는 이후에 별도로 다시 설명하기로 한다.
가변저항층(130)은 정보의 저장 및 소거가 저항특성의 변화에 의해 이루어지는 저항변화 메모리 소자에 사용되는 저항 변환 물질(Variable resistance material)로 형성될 수 있다. 이러한 저항체로는 예를 들어 RRAM, PRAM, FRAM, MRAM 등에 이용되는 다양한 물질 예컨대, 전이 금속 산화물, 페로브스카이트(perovskite)계 물질 등과 같은 금속 산화물, 칼코게나이드(chalcogenide)계 물질 등과 같은 상변화 물질, 강유전 물질, 강자성 물질 등을 포함할 수 있다. 이러한 가변저항층(130)은 단일막 또는 다중막 구조를 가질 수 있다.
또한, 가변저항층(130)과 제 1 전극(110) 사이에 배리어막(120)이 형성될 수 있다.
배리어막(120)은 가변저항층(130)의 확산을 방지, 또는 보호하여 소자특성의 열화를 방지하는 물질을 포함할 수 있다. 또한, 배리어막(120)은 선택 소자로 작동할 수 있는 선택 소자 물질을 포함할 수 있다. 선택소자는 제 1 전극(110) 또는 제 2 전극(150)에 인가되는 전압에 따라 가변저항층(130)으로의 전류 공급을 제어할 수 있다. 이를 위하여 배리어막(120)은 소정 임계 전압 이하에서는 전류를 거의 흘리지 않으면서, 소정 임계 전압 이상에서는 가변저항층(130)의 스위칭에 요구되는 일정 수준의 전류를 흘릴 수 있다.
따라서, 배리어막(120)은 금속성막을 포함하거나, 또는 다이오드, 터널 배리어(tunnel barrier), MIT(Metal-Insulator Trnasition) 소자등으로 작동할 수 있는 물질을 포함할 수 있다. 예컨대, 티타늄질화막(TiN) 또는 니오븀 산화물(NbO2) 등을 포함할 수 있으며 이들의 조합으로 형성된 다층막일 수도 있다.
본 발명의 실시예에 따른 제 1 및 제 2 전극(110, 150)은 서로 직교하는 방향이 아닐 수 있다.
즉, 제 1 전극(110) 및 제 2 전극(150)이 각각 제 1 방향(D1)과 제 2 방향(D2)으로 연장되어 형성될 시, 제 1 내지 제 2 방향(D1, D2)은 서로 직각으로 교차하는 방향일 수 있으나, 이에 한정되는 것은 아니다.
또한, 이와 유사하게, 제 1 전극(110)은 수직 방향으로도 형성될 수 있다. 예컨대, 제 1 전극(110)은 제 3 방향(D3)으로 연장되어 제 2 방향(D2)으로 소정 간격 이격되어 형성될 수 있다. 이때 제 1 전극(110)과 제 2 전극(150)은 서로 대향할 수 있다. 따라서, 본 발명의 실시예에 따르면 제 1 전극(110)과 제 2 전극(150)은 수직으로 대향하거나, 또는 수평으로 대향 할 수 있다.
이어서, 라인형 트렌치를 갖는 본발명의 변형실시예에 대하여 설명하도록 한다.
도 3은 본 발명의 실시예의 변형실시예로써 반도체 메모리의 사시도이다.
도 4A 및 도 4B 는 각각 도 3에 도시된 C-C'절취선 및 D-D'절취선 따라 도시한 단면도이다.
도 3 과 도 4A 및 도 4B에 도시된 바와 같이, 본 발명의 변형실시예에 따른 반도체 메모리는 기판(300) 상에 형성된 제 1 전극(310), 제 1 전극과 교차하는 제 2 전극(350) 및 제 1 전극(310)과 제 2 전극(350)의 교차점에 위치하고 제 1 전극(310)에 매립된 가변저항층(330)을 포함할 수 있다.
제 1 전극(310), 제 2 전극(350)은 본 발명의 실시예의 구성과 동일할 수 있다.
가변저항층(330)은 제 1 전극(310)과 제 2 전극(350)의 교차점에 위치하되, 제 1 절연층(340) 내에도 형성될 수 있다. 따라서, 가변저항층(330)은 제 2 전극(350) 하부에 위치할 수 있으며 제 2 방향(D2)으로 연장되는 라인형으로 형성될 수 있다.
배리어막(320)은 가변저항층(330) 과 제 1 절연층(340) 및 제 1 전극(310) 사이에 개재되며 제 2 방향(D2)으로 연장되어 형성될 수 있다.
본 발명의 실시예들에 따르면, 가변저항층(130, 230, 330)을 전극 내에 매립하여 형성함으로써 가변저항층(130, 230, 330)을 형성하기 위한 별도의 에치공정이 필요하지 않다. 이에따라, 에치공정에 의한 가변저항층(130, 230, 330)의 특성의 변화를 방지할 수 있다. 따라서 가변저항층(130, 230, 330)의 신뢰성 확보가 가능하다.
또한, 가변저항층(130, 230, 330)이 전극 내에 매립되는 구조를 갖음으로써 접촉면적이 증가하여 가변저항층(130, 230, 330)에 대한 전극의 영향력을 높일 수 있다.
이하, 도면을 참조하여 본 발명의 실시예에 반도체 메모리의 제조 방법에 대하여 설명한다.
도 5A 내지 도 8B는 본 발명의 실시예에 의한 반도체 메모리의 제조 방법을 나타낸 도면이다.
각 번호의 A 는 도 1에 되시된 A-A' 절취선에 따른 단면도를 나타내며, 각 번호의 B는 도 1에 도시된 제 B-B' 절취선에 따른 단면도를 나타낸다.
도 5A 및 도 5B 도시된 바와 같이, 기판(100)상에 제 1 절연막(140)에 의하여 분리된 복수의 제 1 전극(110)을 형성한다. 제 1 전극(110)은 제 1 방향(D1)으로 연장된 라인형(line-typed) 또는 바형(bar-typed)으로 형성할 수 있다. 제 1 전극(110)은 제 1 방향(D1)과 교차하는 제 2 방향(D2)으로 소정 간격 이격되어 배치되도록 형성할 수 있다.
제 1 절연막(140)에 의하여 분리된 복수의 제 1 전극(110)은 기판(100)상에 복수의 제 1 전극(110)을 형성한 이후에 제 1 전극(110) 사이를 갭필하도록 제 1 절연막(140)을 형성하는 일련의 공정과정을 통해 형성할 수 있다. 또한, 제 1 절연막(140)에 의하여 분리된 복수의 제 1 전극(110)은 기판(100)상의 제 1 절연막(140)에 트랜치를 형성한 이후에 트랜치를 도전물질로 갭필하는 일련의 공정과정을 통해 형성할 수도 있다.
제 1 전극(110)은 도전막 예컨대, 금속성막으로 형성할 수 있다. 제 1 절연막(140)은 산화막, 질화막 및 산화질화막으로 이루어진 그룹으로부터 선택된 어느 하나의 단일막 또는 둘 이상이 적층된 적층막으로 형성할 수 있다.
도 6A 및 도 6B에 도시된 바와 같이, 제 1 전극(110)을 선택적으로 식각하여 제 1 전극(110)에 복수의 트랜치(T)를 형성한다. 트랜치(T)를 가변저항층이 형성될 공간을 제공하기 위한 것으로, 식각을 통해 형성할 수 있다. 하나의 제 1 전극(110)에 복수개의 트랜치(T)를 형성할 수 있으며, 각각의 트랜치(T)는 소정 간격 이격되도록 형성할 수 있다.
트랜치(T)의 형태는 도트형(Dot-Typed)일 수 있다. 예컨대, 깔대기형(Con shape), 실린더형, 피라미드형, 비대칭 다각형 등의 다양한 형태를 가질 수 있다. 또한, 트랜치(T)는 제 2 방향(D2)으로 연장되는 라인형(Line-Typed)일 수 있다.
또한, 제 2 방향(D2)에 대한 트랜치의 선폭(W3)은 제 1 전극(110)의 선폭(W4)과 동일하거나, 또는 더 작을 수 있다.
도 7A 및 도 7B에 도시된 바와 같이, 트랜치(T)를 포함한 구조물 표면을 따라 배리어막(120)을 형성한다.
배리어막(120)은 가변저항층(130)의 확산을 방지, 또는 보호하여 소자특성의 열화를 방지하는 물질을 포함할 수 있다. 또한, 배리어막(120)은 선택 소자로 작동할 수 있는 선택 소자 물질을 포함할 수 있다. 선택소자는 제 1 전극(110) 또는 제 2 전극(150)에 인가되는 전압에 따라 가변저항층(130)으로의 전류 공급을 제어할 수 있다. 이를 위하여 배리어막(120)은 소정 임계 전압 이하에서는 전류를 거의 흘리지 않으면서, 소정 임계 전압 이상에서는 가변저항층(130)의 스위칭에 요구되는 일정 수준의 전류를 흘릴 수 있다.
따라서, 배리어막(120)은 금속성막을 포함하거나, 또는 다이오드, 터널 배리어(tunnel barrier), MIT(Metal-Insulator Trnasition) 소자등으로 작동할 수 있는 물질을 포함할 수 있다. 예컨대, 티타늄질화막(TiN) 또는 니오븀 산화물(NbO2) 등을 포함할 수 있으며 이들의 조합으로 형성된 다층막일 수도 있다.
다음으로, 배리어막(120) 상에 트랜치(T)를 갭필하도록 가변저항층(130)을 형성한다.
가변저항층(130)은 RAM, PRAM, FRAM, MRAM 등에 이용되는 다양한 물질 예컨대, 전이 금속 산화물, 페로브스카이트(perovskite)계 물질 등과 같은 금속 산화물, 칼코게나이드(chalcogenide)계 물질 등과 같은 상변화 물질, 강유전 물질, 강자성 물질로 형성할 수 있다. 또한, 이러한 가변저항층(130)은 단일막 또는 다중막 구조를 가질 수 있다.
다음으로, 제 1 전극(110)이 노출될때까지 평탄화공정을 진행하여 인접한 가변저항층을 분리한다.
평탄화공정은 화학적기계적연마법(CMP)을 사용하여 실시할 수 있다. 평탄화공정에 의해 분리된 복수의 가변저항층(130)은 트랜치(T)에 갭필된 형태를 가질 수 있다. 즉, 가변저항층(130)은 제 1 전극(110)에 매립된 형태를 가질 수 있다.
또한, 배리어막(120)은 가변저항층(130)과 같이 평탄화공정을 진행하여 가변저항층(130) 및 제 1 전극(110)과 동일한 상면을 갖을 수 있다.
도 8A 및 도 8B에 도시된 바와 같이, 가변저항층(130)을 포함한 구조물 전면에 도전막을 형성한 후 도전막(150a)을 선택적으로 식각하여 가변저항층(130)과 접하는 복수의 제 2 전극(150)을 형성한다. 제 2 전극(150)은 제 1 방향(D1)과 교차하는 제 2 방향(D2)으로 연장된 라인형 또는 바형으로 형성할 수 있다. 제 2 전극(150)은 제 1 방향(D1)으로 소정 간격 이격되도록 형성할 수 있다. 제 2 전극(150)은 가변저항층(130)의 선폭(또는 트랜치의 선폭, W1)과 동일한 선폭을 갖거나, 또는 더 작은 선폭(W2)록 형성할 수 있다. 따라서, 제 2 전극(150)과 제 1 전극(110)과의 쇼트를 방지할 수 있다.
제 2 전극(150)은 도전물질 예컨대, 금속성막으로 형성할 수 있다.
다음으로, 제 2 전극(150) 사이를 갭필하는 제 2 절연막(141)을 형성한다. 제 2 절연막(141)은 산화막, 질화막 및 산화질화막으로 이루어진 그룹으로부터 선택된 어느 하나의 단일막 또는 둘 이상이 적층된 적층막으로 형성할 수 있다.
이후, 공지된 제조기술을 통해 반도체 메모리를 완성할 수 있다.
본 발명에 따른 반도체 메모리의 제조방법에 따르면, 가변저항층을 패터닝하기 위한 에치 공정을 필요로 하지 않는다. 따라서, 에치 공정에 따른 가변저항층의 데미지가 발생하지 않으며 이에 따라 발생되는 가변저항층의 특성변화를 막을 수 있다.
전술한 실시예들의 메모리 회로 또는 반도체 장치는 다양한 장치 또는 시스템에 이용될 수 있다. 도 9 내지 도 13은 전술한 실시예들의 메모리 회로 또는 반도체 장치를 구현할 수 있는 장치 또는 시스템의 몇몇 예시들을 나타낸다.
도 9는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 마이크로프로세서의 구성도의 일 예이다.
도 9를 참조하면, 마이크로프로세서(1000)는 다양한 외부 장치로부터 데이터를 받아서 처리한 후 그 결과를 외부 장치로 보내는 일련의 과정을 제어하고 조정하는 일을 수행할 수 있으며, 기억부(1010), 연산부(1020), 제어부(1030) 등을 포함할 수 있다. 마이크로프로세서(1000)는 중앙 처리 장치(Central Processing Unit; CPU), 그래픽 처리 장치(Graphic Processing Unit; GPU), 디지털 신호 처리 장치(Digital Signal Processor; DSP), 어플리케이션 프로세서(Application Processor; AP) 등 각종 데이터 처리 장치 일 수 있다.
기억부(1010)는 프로세서 레지스터(Processor register), 레지스터(Register) 등으로, 마이크로프로세서(1000) 내에서 데이터를 저장하는 부분일 수 있고, 데이터 레지스터, 주소 레지스터, 부동 소수점 레지스터 등을 포함할 수 있으며 이외에 다양한 레지스터를 포함할 수 있다. 기억부(1010)는 연산부(1020)에서 연산을 수행하는 데이터나 수행결과 데이터, 수행을 위한 데이터가 저장되어 있는 주소를 일시적으로 저장하는 역할을 수행할 수 있다.
기억부(1010)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예컨대, 기억부(1010)는 제 1 전극, 제 1 전극과 교차하는 제 2 전극 및 제 1 전극과 제 2 전극의 교차점에 위치하고 제 1 전극에 매립된 가변저항층을 포함할 수 있다. 따라서, 가변저항층을 형성을 위해 별도의 에치 공정을 진행하지 않으며 가변저항층의 신뢰성을 증가시킬 수 있다. 이를 통해, 기억부(1010)의 신뢰성을 증가시킬 수 있다. 결과적으로, 마이크로프로세서(1000)의 신뢰성을 증가시킬 수 있다.
연산부(1020)는 제어부(1030)가 명령을 해독한 결과에 따라서 여러 가지 사칙 연산 또는 논리 연산을 수행할 수 있다. 연산부(1020)는 하나 이상의 산술 논리 연산 장치(Arithmetic and Logic Unit; ALU) 등을 포함할 수 있다.
제어부(1030)는 기억부(1010), 연산부(1020), 마이크로프로세서(1000)의 외부 장치 등으로부터 신호를 수신하고, 명령의 추출이나 해독, 마이크로프로세서(1000)의 신호 입출력의 제어 등을 수행하고, 프로그램으로 나타내어진 처리를 실행할 수 있다.
본 실시예에 따른 마이크로프로세서(1000)는 기억부(1010) 이외에 외부 장치로부터 입력되거나 외부 장치로 출력할 데이터를 임시 저장할 수 있는 캐시 메모리부(1040)를 추가로 포함할 수 있다. 이 경우 캐시 메모리부(1040)는 버스 인터페이스(1050)를 통해 기억부(1010), 연산부(1020) 및 제어부(1030)와 데이터를 주고 받을 수 있다.
도 10은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 프로세서의 구성도의 일 예이다.
도 10을 참조하면, 프로세서(1100)는 다양한 외부 장치로부터 데이터를 받아서 처리한 후 그 결과를 외부 장치로 보내는 일련의 과정을 제어하고 조정하는 일을 수행하는 마이크로프로세서의 기능 이외에 다양한 기능을 포함하여 성능 향상 및 다기능을 구현할 수 있다. 프로세서(1100)는 마이크로프로세서의 역할을 하는 코어부(1110), 데이터를 임시 저장하는 역할을 하는 캐시 메모리부(1120) 및 내부와 외부 장치 사이의 데이터 전달을 위한 버스 인터페이스(1430)를 포함할 수 있다. 프로세서(1100)는 멀티 코어 프로세서(Multi Core Processor), 그래픽 처리 장치(Graphic Processing Unit; GPU), 어플리케이션 프로세서(Application Processor; AP) 등과 같은 각종 시스템 온 칩(System on Chip; SoC)을 포함할 수 있다.
본 실시예의 코어부(1110)는 외부 장치로부터 입력된 데이터를 산술 논리 연산하는 부분으로, 기억부(1111), 연산부(1112) 및 제어부(1113)를 포함할 수 있다.
기억부(1111)는 프로세서 레지스터(Processor register), 레지스터(Register) 등으로, 프로세서(1100) 내에서 데이터를 저장하는 부분일 수 있고, 데이터 레지스터, 주소 레지스터, 부동 소수점 레지스터 등를 포함할 수 있으며 이외에 다양한 레지스터를 포함할 수 있다. 기억부(1111)는 연산부(1112)에서 연산을 수행하는 데이터나 수행결과 데이터, 수행을 위한 데이터가 저장되어 있는 주소를 일시적으로 저장하는 역할을 수행할 수 있다. 연산부(1112)는 프로세서(1100)의 내부에서 연산을 수행하는 부분으로, 제어부(1113)가 명령을 해독한 결과에 따라서 여러 가지 사칙 연산, 논리 연산 등을 수행할 수 있다. 연산부(1112)는 하나 이상의 산술 논리 연산 장치(Arithmetic and Logic Unit; ALU) 등을 포함할 수 있다. 제어부(1113)는 기억부(1111), 연산부(1112), 프로세서(1100)의 외부 장치 등으로부터 신호를 수신하고, 명령의 추출이나 해독, 프로세서(1100)의 신호 입출력의 제어 등을 수행하고, 프로그램으로 나타내어진 처리를 실행할 수 있다.
캐시 메모리부(1120)는 고속으로 동작하는 코어부(1110)와 저속으로 동작하는 외부 장치 사이의 데이터 처리 속도 차이를 보완하기 위해 임시로 데이터를 저장하는 부분으로, 1차 저장부(1121), 2차 저장부(1122) 및 3차 저장부(1123)를 포함할 수 있다. 일반적으로 캐시 메모리부(1120)는 1차, 2차 저장부(1121, 1122)를 포함하며 고용량이 필요할 경우 3차 저장부(1123)를 포함할 수 있으며, 필요시 더 많은 저장부를 포함할 수 있다. 즉 캐시 메모리부(1120)가 포함하는 저장부의 개수는 설계에 따라 달라질 수 있다. 여기서, 1차, 2차, 3차 저장부(1121, 1122, 1123)의 데이터 저장 및 판별하는 처리 속도는 같을 수도 있고 다를 수도 있다. 각 저장부의 처리 속도가 다른 경우, 1차 저장부의 속도가 제일 빠를 수 있다. 캐시 메모리부(1120)의 1차 저장부(1121), 2차 저장부(1122) 및 3차 저장부(1123) 중 하나 이상의 저장부는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 캐시 메모리부(1120)는 제 1 전극, 제 1 전극과 교차하는 제 2 전극 및 제 1 전극과 제 2 전극의 교차점에 위치하고 제 1 전극에 매립된 가변저항층을 포함할 수 있다. 따라서, 가변저항층을 형성을 위해 별도의 에치 공정을 진행하지 않으며 가변저항층의 신뢰성을 증가시킬 수 있다. 이를 통해 캐시 메모리부(1120)의 신뢰성을 증가시킬 수 있다. 결과적으로, 프로세서(1100)의 신뢰성을 증가시킬 수 있다.
도 10에는 1차, 2차, 3차 저장부(1121, 1122, 1123)가 모두 캐시 메모리부(1120)의 내부에 구성된 경우를 도시하였으나, 캐시 메모리부(1120)의 1차, 2차, 3차 저장부(1121, 1122, 1123)는 모두 코어부(1110)의 외부에 구성되어 코어부(1110)와 외부 장치간의 처리 속도 차이를 보완할 수 있다. 또는, 캐시 메모리부(1120)의 1차 저장부(1121)는 코어부(1110)의 내부에 위치할 수 있고, 2차 저장부(1122) 및 3차 저장부(1123)는 코어부(1110)의 외부에 구성되어 처리 속도 차이의 보완 기능이 보다 강화될 수 있다. 또는, 1차, 2차 저장부(1121, 1122)는 코어부(1110)의 내부에 위치할 수 있고, 3차 저장부(1123)는 코어부(1110)의 외부에 위치할 수 있다.
버스 인터페이스(1430)는 코어부(1110), 캐시 메모리부(1120) 및 외부 장치를 연결하여 데이터를 효율적으로 전송할 수 있게 해주는 부분이다.
본 실시예에 따른 프로세서(1100)는 다수의 코어부(1110)를 포함할 수 있으며 다수의 코어부(1110)가 캐시 메모리부(1120)를 공유할 수 있다. 다수의 코어부(1110)와 캐시 메모리부(1120)는 직접 연결되거나, 버스 인터페이스(1430)를 통해 연결될 수 있다. 다수의 코어부(1110)는 모두 상술한 코어부의 구성과 동일하게 구성될 수 있다. 프로세서(1100)가 다수의 코어부(1110)를 포함할 경우, 캐시 메모리부(1120)의 1차 저장부(1121)는 다수의 코어부(1110)의 개수에 대응하여 각각의 코어부(1110) 내에 구성되고 2차 저장부(1122)와 3차 저장부(1123)는 다수의 코어부(1110)의 외부에 버스 인터페이스(1130)를 통해 공유되도록 구성될 수 있다. 여기서, 1차 저장부(1121)의 처리 속도가 2차, 3차 저장부(1122, 1123)의 처리 속도보다 빠를 수 있다. 다른 실시예에서, 1차 저장부(1121)와 2차 저장부(1122)는 다수의 코어부(1110)의 개수에 대응하여 각각의 코어부(1110) 내에 구성되고, 3차 저장부(1123)는 다수의 코어부(1110) 외부에 버스 인터페이스(1130)를 통해 공유되도록 구성될 수 있다.
본 실시예에 따른 프로세서(1100)는 데이터를 저장하는 임베디드(Embedded) 메모리부(1140), 외부 장치와 유선 또는 무선으로 데이터를 송수신할 수 있는 통신모듈부(1150), 외부 기억 장치를 구동하는 메모리 컨트롤부(1160), 외부 인터페이스 장치에 프로세서(1100)에서 처리된 데이터나 외부 입력장치에서 입력된 데이터를 가공하고 출력하는 미디어처리부(1170) 등을 추가로 포함할 수 있으며, 이 이외에도 다수의 모듈과 장치를 포함할 수 있다. 이 경우 추가된 다수의 모듈들은 버스 인터페이스(1130)를 통해 코어부(1110), 캐시 메모리부(1120) 및 상호간 데이터를 주고 받을 수 있다.
여기서 임베디드 메모리부(1140)는 휘발성 메모리뿐만 아니라 비휘발성 메모리를 포함할 수 있다. 휘발성 메모리는 DRAM(Dynamic Random Access Memory), Moblie DRAM, SRAM(Static Random Access Memory), 및 이와 유사한 기능을 하는 메모리 등을 포함할 수 있으며, 비휘발성 메모리는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory), 및 이와 유사한 기능을 수행하는 메모리 등을 포함할 수 있다.
통신모듈부(1150)는 유선 네트워크와 연결할 수 있는 모듈, 무선 네트워크와 연결할 수 있는 모듈, 및 이들 전부를 포함할 수 있다. 유선 네트워크 모듈은, 전송 라인을 통하여 데이터를 송수신하는 다양한 장치들과 같이, 유선랜(Local Area Network; LAN), 유에스비(Universal Serial Bus; USB), 이더넷(Ethernet), 전력선통신(Power Line Communication; PLC) 등을 포함할 수 있다. 무선 네트워크 모듈은, 전송 라인 없이 데이터를 송수신하는 다양한 장치들과 같이, 적외선 통신(Infrared Data Association; IrDA), 코드 분할 다중 접속(Code Division Multiple Access; CDMA), 시분할 다중 접속(Time Division Multiple Access; TDMA), 주파수 분할 다중 접속(Frequency Division Multiple Access; FDMA), 무선랜(Wireless LAN), 지그비(Zigbee), 유비쿼터스 센서 네트워크(Ubiquitous Sensor Network; USN), 블루투스(Bluetooth), RFID(Radio Frequency IDentification), 롱텀에볼루션(Long Term Evolution; LTE), 근거리 무선통신(Near Field Communication; NFC), 광대역 무선 인터넷(Wireless Broadband Internet; Wibro), 고속 하향 패킷 접속(High Speed Downlink Packet Access; HSDPA), 광대역 코드 분할 다중 접속(Wideband CDMA; WCDMA), 초광대역 통신(Ultra WideBand; UWB) 등을 포함할 수 있다.
메모리 컨트롤부(1160)는 프로세서(1100)와 서로 다른 통신 규격에 따라 동작하는 외부 저장 장치 사이에 전송되는 데이터를 처리하고 관리하기 위한 것으로 각종 메모리 컨트롤러, 예를 들어, IDE(Integrated Device Electronics), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), RAID(Redundant Array of Independent Disks), SSD(Solid State Disk), eSATA(External SATA), PCMCIA(Personal Computer Memory Card International Association), USB(Universal Serial Bus), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등을 제어하는 컨트롤러를 포함할 수 있다.
미디어처리부(1170)는 프로세서(1100)에서 처리된 데이터나 외부 입력장치로부터 영상, 음성 및 기타 형태로 입력된 데이터를 가공하고, 이 데이터를 외부 인터페이스 장치로 출력할 수 있다. 미디어처리부(1170)는 그래픽 처리 장치(Graphics Processing Unit; GPU), 디지털 신호 처리 장치(Digital Signal Processor; DSP), 고선명 오디오(High Definition Audio; HD Audio), 고선명 멀티미디어 인터페이스(High Definition Multimedia Interface; HDMI) 컨트롤러 등을 포함할 수 있다.
도 11은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 시스템의 구성도의 일 예이다.
도 11을 참조하면, 시스템(1200)은 데이터를 처리하는 장치로, 데이터에 대하여 일련의 조작을 행하기 위해 입력, 처리, 출력, 통신, 저장 등을 수행할 수 있다. 시스템(1200)은 프로세서(1210), 주기억장치(1220), 보조기억장치(1230), 인터페이스 장치(1240) 등을 포함할 수 있다. 본 실시예의 시스템(1200)은 컴퓨터(Computer), 서버(Server), PDA(Personal Digital Assistant), 휴대용 컴퓨터(Portable Computer), 웹 타블렛(Web Tablet), 무선 폰(Wireless Phone), 모바일 폰(Mobile Phone), 스마트 폰(Smart Phone), 디지털 뮤직 플레이어(Digital Music Player), PMP(Portable Multimedia Player), 카메라(Camera), 위성항법장치(Global Positioning System; GPS), 비디오 카메라(Video Camera), 음성 녹음기(Voice Recorder), 텔레매틱스(Telematics), AV시스템(Audio Visual System), 스마트 텔레비전(Smart Television) 등 프로세스를 사용하여 동작하는 각종 전자 시스템일 수 있다.
프로세서(1210)는 입력된 명령어의 해석과 시스템(1200)에 저장된 자료의 연산, 비교 등의 처리를 제어할 수 있고, 마이크로프로세서(Micro Processor Unit; MPU), 중앙 처리 장치(Central Processing Unit; CPU), 싱글/멀티 코어 프로세서(Single/Multi Core Processor), 그래픽 처리 장치(Graphic Processing Unit; GPU), 어플리케이션 프로세서(Application Processor; AP), 디지털 신호 처리 장치(Digital Signal Processor; DSP) 등을 포함할 수 있다.
주기억장치(1220)는 프로그램이 실행될 때 보조기억장치(1230)로부터 프로그램 코드나 자료를 이동시켜 저장, 실행시킬 수 있는 기억장소로, 전원이 끊어져도 기억된 내용이 보존될 수 있다. 주기억장치(1220)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 주기억장치(1220)는 제 1 전극, 제 1 전극과 교차하는 제 2 전극 및 제 1 전극과 제 2 전극의 교차점에 위치하고 제 1 전극에 매립된 가변저항층을 포함할 수 있다. 따라서, 가변저항층을 형성을 위해 별도의 에치 공정을 진행하지 않으며 가변저항층의 신뢰성을 증가시킬 수 있다. 이를 통해, 이를 통해, 주기억장치(1220)의 신뢰성이 증가할 수 있다. 결과적으로, 시스템(1200)의 신뢰성이 증가할 수 있다.
또한, 주기억장치(1220)는 전원이 꺼지면 모든 내용이 지워지는 휘발성 메모리 타입의 에스램(Static Random Access Memory; SRAM), 디램(Dynamic Random Access Memory) 등을 더 포함할 수 있다. 이와는 다르게, 주기억장치(1220)는 전술한 실시예의 반도체 장치를 포함하지 않고, 전원이 꺼지면 모든 내용이 지워지는 휘발성 메모리 타입의 에스램(Static Random Access Memory; SRAM), 디램(Dynamic Random Access Memory) 등을 포함할 수 있다.
보조기억장치(1230)는 프로그램 코드나 데이터를 보관하기 위한 기억장치를 말한다. 주기억장치(1220)보다 속도는 느리지만 많은 자료를 보관할 수 있다. 보조기억장치(1230)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 보조기억장치(1230)는 제 1 전극, 제 1 전극과 교차하는 제 2 전극 및 제 1 전극과 제 2 전극의 교차점에 위치하고 제 1 전극에 매립된 가변저항층을 포함할 수 있다. 따라서, 가변저항층을 형성을 위해 별도의 에치 공정을 진행하지 않으며 가변저항층의 신뢰성을 증가시킬 수 있다. 이를 통해, 보조기억장치(1230)의 신뢰성이 증가할 수 있다. 결과적으로, 시스템(1200)의 신뢰성이 증가할 수 있다.
또한, 보조기억장치(1230)는 자기를 이용한 자기테이프, 자기디스크, 빛을 이용한 레이져 디스크, 이들 둘을 이용한 광자기디스크, 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 데이터 저장 시스템(도 11의 1300 참조)을 더 포함할 수 있다. 이와는 다르게, 보조기억장치(1230)는 전술한 실시예의 반도체 장치를 포함하지 않고 자기를 이용한 자기테이프, 자기디스크, 빛을 이용한 레이져 디스크, 이들 둘을 이용한 광자기디스크, 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 데이터 저장 시스템(도 11의 1300 참조)들을 포함할 수 있다.
인터페이스 장치(1240)는 본 실시예의 시스템(1200)과 외부 장치 사이에서 명령, 데이터 등을 교환하기 위한 것일 수 있으며, 키패드(keypad), 키보드(keyboard), 마우스(Mouse), 스피커(Speaker), 마이크(Mike), 표시장치(Display), 각종 휴먼 인터페이스 장치(Human Interface Device; HID), 통신장치 등일 수 있다. 통신장치는 유선 네트워크와 연결할 수 있는 모듈, 무선 네트워크와 연결할 수 있는 모듈, 및 이들 전부를 포함할 수 있다. 유선 네트워크 모듈은, 전송 라인을 통하여 데이터를 송수신하는 다양한 장치들과 같이, 유선랜(Local Area Network; LAN), 유에스비(Universal Serial Bus; USB), 이더넷(Ethernet), 전력선통신(Power Line Communication; PLC) 등을 포함할 수 있으며, 무선 네트워크 모듈은, 전송 라인 없이 데이터를 송수신하는 다양한 장치들과 같이, 적외선 통신(Infrared Data Association; IrDA), 코드 분할 다중 접속(Code Division Multiple Access; CDMA), 시분할 다중 접속(Time Division Multiple Access; TDMA), 주파수 분할 다중 접속(Frequency Division Multiple Access; FDMA), 무선랜(Wireless LAN), 지그비(Zigbee), 유비쿼터스 센서 네트워크(Ubiquitous Sensor Network; USN), 블루투스(Bluetooth), RFID(Radio Frequency IDentification), 롱텀에볼루션(Long Term Evolution; LTE), 근거리 무선통신(Near Field Communication; NFC), 광대역 무선 인터넷(Wireless Broadband Internet; Wibro), 고속 하향 패킷 접속(High Speed Downlink Packet Access; HSDPA), 광대역 코드 분할 다중 접속(Wideband CDMA; WCDMA), 초광대역 통신(Ultra WideBand; UWB) 등을 포함할 수 있다.
도 12은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 데이터 저장 시스템의 구성도의 일 예이다.
도 12을 참조하면, 데이터 저장 시스템(1300)은 데이터 저장을 위한 구성으로 비휘발성 특성을 가지는 저장 장치(1310), 이를 제어하는 컨트롤러(1320), 외부 장치와의 연결을 위한 인터페이스(1330), 및 데이터를 임시 저장하기 위한 임시 저장 장치(1340)를 포함할 수 있다. 데이터 저장 시스템(1300)은 하드 디스크(Hard Disk Drive; HDD), 광학 드라이브(Compact Disc Read Only Memory; CDROM), DVD(Digital Versatile Disc), 고상 디스크(Solid State Disk; SSD) 등의 디스크 형태와 USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 카드 형태일 수 있다.
저장 장치(1310)는 데이터를 반 영구적으로 저장하는 비휘발성 메모리를 포함할 수 있다. 여기서, 비휘발성 메모리는, ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
컨트롤러(1320)는 저장 장치(1310)와 인터페이스(1330) 사이에서 데이터의 교환을 제어할 수 있다. 이를 위해 컨트롤러(1320)는 데이터 저장 시스템(1300) 외부에서 인터페이스(1330)를 통해 입력된 명령어들을 처리하기 위한 연산 등을 수행하는 프로세서(1321)를 포함할 수 있다.
인터페이스(1330)는 데이터 저장 시스템(1300)과 외부 장치간에 명령 및 데이터 등을 교환하기 위한 것이다. 데이터 저장 시스템(1300)이 카드인 경우, 인터페이스(1330)는, USB(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 장치에서 사용되는 인터페이스들과 호환될 수 있거나, 또는, 이들 장치와 유사한 장치에서 사용되는 인터페이스들과 호환될 수 있다. 데이터 저장 시스템(1300)이 디스크 형태일 경우, 인터페이스(1330)는 IDE(Integrated Device Electronics), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), eSATA(External SATA), PCMCIA(Personal Computer Memory Card International Association), USB(Universal Serial Bus) 등과 같은 인터페이스와 호환될 수 있거나, 또는, 이들 인터페이스와 유사한 인터페이스와 호환될 수 있다. 인터페이스(1330)는 서로 다른 타입을 갖는 하나 이상의 인터페이스와 호환될 수도 있다.
임시 저장 장치(1340)는 외부 장치와의 인터페이스, 컨트롤러, 및 시스템의 다양화, 고성능화에 따라 인터페이스(1330)와 저장 장치(1310)간의 데이터의 전달을 효율적으로 하기 위하여 데이터를 임시로 저장할 수 있다. 임시 저장 장치(1340)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 임시 저장 장치(1340)는 신뢰성이 증가할 수 있다. 이를 통해, 임시 저장 장치(1340)의 신뢰성이 증가할 수 있다.. 결과적으로, 데이터 저장 시스템(1300)의 데이터 저장 특성을 향상시키고 신뢰성을 증가시킬 수 있다.
도 13은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 메모리 시스템의 구성도의 일 예이다.
도 13을 참조하면, 메모리 시스템(1400)은 데이터 저장을 위한 구성으로 비휘발성 특성을 가지는 메모리(1410), 이를 제어하는 메모리 컨트롤러(1420), 외부 장치와의 연결을 위한 인터페이스(1430) 등을 포함할 수 있다. 메모리 시스템(1400)은 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 카드 형태일 수 있다.
데이터를 저장하는 메모리(1410)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 신뢰성이 증가할 수 있다. 이를 통해, 메모리(1410)의 신뢰성을 증가시킬 수 있다. 결과적으로, 메모리 시스템(1400)의 데이터 저장 특성이 향상되고 신뢰성을 증가시킬 수 있다.
더불어, 본 실시예의 메모리는 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
메모리 컨트롤러(1420)는 메모리(1410)와 인터페이스(1430) 사이에서 데이터의 교환을 제어할 수 있다. 이를 위해 메모리 컨트롤러(1420)는 메모리 시스템(1400) 외부에서 인터페이스(1430)를 통해 입력된 명령어들을 처리 연산하기 위한 프로세서(1421)를 포함할 수 있다.
인터페이스(1430)는 메모리 시스템(1400)과 외부 장치간에 명령 및 데이터 등을 교환하기 위한 것으로, USB(Universal Serial Bus), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 장치에서 사용되는 인터페이스와 호환될 수 있거나, 또는, 이들 장치들과 유사한 장치들에서 사용되는 인터페이스와 호환될 수 있다. 인터페이스(1430)는 서로 다른 타입을 갖는 하나 이상의 인터페이스와 호환될 수도 있다.
본 실시예의 메모리 시스템(1400)은 외부 장치와의 인터페이스, 메모리 컨트롤러, 및 메모리 시스템의 다양화, 고성능화에 따라 인터페이스(1430)와 메모리(1410)간의 데이터의 입출력을 효율적으로 전달하기 위한 버퍼 메모리(1440)를 더 포함할 수 있다. 데이터를 임시로 저장하는 버퍼 메모리(1440)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 버퍼 메모리(1440)는 신뢰성이 증가할 수 있다. 이를 통해, 버퍼 메모리(1440)의 신뢰성을 증가시킬 수 있다.. 결과적으로, 메모리 시스템(1400)의 데이터 저장 특성을 향상시킬 수 있고 신뢰성을 증가시킬 수 있다.
더불어, 본 실시예의 버퍼 메모리(1440)는 휘발성인 특성을 가지는 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory), 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 더 포함할 수 있다. 이와는 다르게, 버퍼 메모리(1440)는 전술한 실시예의 반도체 장치를 포함하지 않고 휘발성인 특성을 가지는 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory), 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
도 9 내지 도 13의 전자장치 또는 시스템의 예시들의 특징은, 다양한 장치, 시스템, 또는 어플리케이션(application)에서 구현될 수 있다. 예를 들어, 모바일 폰 또는 다른 휴대용 통신 장치, 태블릿 컴퓨터, 노트북 또는 랩탑 컴퓨너, 게임기, 스마트 TV 셋, TV 셋탑 박스, 멀티미비어 서버, 유무선 통신 기능을 갖는 디지털 카메라, 무선 통신 기능을 갖는 손목 시계 또는 다른 착용 장치 등이 있다.
이상으로 해결하고자 하는 과제를 위한 다양한 실시예들이 기재되었으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자진 자라면 본 발명의 기술사상의 범위 내에서 다양한 변경 및 수정이 이루어질 수 있음은 명백하다.
기판 : 100
제 1 전극 : 110, 210
제 2 전극 : 150, 250
배리어막 : 120, 220
가변저항층: 130, 230
절연막 : 140, 141

Claims (16)

  1. 반도체 메모리를 포함하는 전자장치로서,
    상기 반도체 메모리는,
    내부에 트렌치가 형성된 제 1 전극;
    상기 제 1 전극과 교차하는 제 2 전극; 및
    상기 제 1 전극과 상기 제 2 전극의 교차점에 위치하고 상기 트렌치를 완전히 매립하는 가변저항층을 포함하고,
    상기 가변저항층의 측면 중 적어도 일부와, 상기 가변 저항층의 저면은, 상기 제1 전극과 마주보는
    전자장치.
  2. 제 1 항에 있어서,
    상기 가변저항층과 상기 제 1 전극 사이에 개재되는 배리어막을 더 포함하는전자장치.
  3. 제 2 항에 있어서,
    상기 배리어막은 선택 소자 물질을 포함하는
    전자장치.
  4. 제 1 항에 있어서,
    상기 제 2 전극의 선폭은 상기 가변저항층의 선폭과 동일하거나, 또는 더 작은 전자장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 가변저항층은 페로브스카이트(perovskite)계 산화물, 전이금속 산화물, 칼코게나이드(chalcogenide)계 화합물 중 어느 하나를 포함하는 단일막 또는 다중막으로 형성되는 전자장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 제 1 전극과 상기 제 2 전극은 수직으로 대향하거나, 또는 수평으로 대향하는 전자장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 전자장치는, 마이크로프로세서를 더 포함하고,
    상기 마이크로프로세서는,
    상기 마이크로프로세서 외부로부터의 명령을 포함하는 신호를 수신하고, 상기 명령의 추출이나 해독 또는 상기 마이크로프로세서의 신호의 입출력 제어를 수행하는 제어부;
    상기 제어부가 명령을 해독한 결과에 따라서 연산을 수행하는 연산부; 및
    상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 기억부를 포함하고,
    상기 반도체 메모리는, 상기 마이크로프로세서 내에서 상기 기억부의 일부인
    전자장치.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 전자장치는, 프로세서를 더 포함하고,
    상기 프로세서는,
    상기 프로세서의 외부로부터 입력된 명령에 따라 데이터를 이용하여 상기 명령에 대응하는 연산을 수행하는 코어부;
    상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 캐시 메모리부; 및
    상기 코어부와 상기 캐시 메모리부 사이에 연결되고, 상기 코어부와 상기 캐시 메모리부 사이에 데이터를 전송하는 버스 인터페이스를 포함하고,
    상기 반도체 메모리는, 상기 프로세서 내에서 상기 캐시 메모리부의 일부인
    전자장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 전자장치는, 프로세싱 시스템을 더 포함하고,
    상기 프로세싱 시스템은,
    수신된 명령을 해석하고 상기 명령을 해석한 결과에 따라 정보의 연산을 제어하는 프로세서;
    상기 명령을 해석하기 위한 프로그램 및 상기 정보를 저장하기 위한 보조기억장치;
    상기 프로그램을 실행할 때 상기 프로세서가 상기 프로그램 및 상기 정보를 이용해 상기 연산을 수행할 수 있도록 상기 보조기억장치로부터 상기 프로그램 및 상기 정보를 이동시켜 저장하는 주기억장치; 및
    상기 프로세서, 상기 보조기억장치 및 상기 주기억장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스 장치를 포함하고,
    상기 반도체 메모리는, 상기 프로세싱 시스템 내에서 상기 보조기억장치 또는 상기 주기억장치의 일부인
    전자장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 전자장치는, 데이터 저장 시스템을 더 포함하고,
    상기 데이터 저장 시스템은,
    데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 저장 장치;
    외부로부터 입력된 명령에 따라 상기 저장 장치의 데이터 입출력을 제어하는 컨트롤러;
    상기 저장 장치와 외부 사이에 교환되는 데이터를 임시로 저장하는 임시 저장 장치; 및
    상기 저장 장치, 상기 컨트롤러 및 상기 임시 저장 장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고,
    상기 반도체 메모리는, 상기 데이터 저장 시스템 내에서 상기 저장 장치 또는 상기 임시 저장 장치의 일부인
    전자장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 전자장치는, 메모리 시스템을 더 포함하고,
    상기 메모리 시스템은,
    데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 메모리;
    외부로부터 입력된 명령에 따라 상기 메모리의 데이터 입출력을 제어하는 메모리 컨트롤러;
    상기 메모리와 외부 사이에 교환되는 데이터를 버퍼링하기 위한 버퍼 메모리; 및
    상기 메모리, 상기 메모리 컨트롤러 및 상기 버퍼 메모리 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고,
    상기 반도체 메모리는, 상기 메모리 시스템 내에서 상기 메모리 또는 상기 버퍼 메모리의 일부인
    전자장치.
  12. 제 1 전극을 형성하는 단계;
    상기 제 1 전극 내에 트랜치를 형성하는 단계;
    상기 트랜치를 완전히 매립하는 가변저항층을 형성하는 단계; 및
    상기 가변저항층의 상면과 접하도록 제 2 전극을 형성하는 단계를 포함하고,
    상기 가변저항층의 측면 중 적어도 일부와, 상기 가변 저항층의 저면은, 상기 제1 전극과 마주보는
    전자장치 제조방법.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12 항에 있어서,
    상기 가변저항층을 형성하기 이전에
    상기 트랜치 표면에 배리어막을 형성하는 단계를 더 포함하는 전자장치 제조방법.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12 항에 있어서,
    상기 가변저항층을 형성하는 단계는
    상기 트랜치를 완전히 매립하도록 전면에 가변저항층을 형성하는 단계; 및
    상기 제 1 전극이 노출될때까지 상기 가변저항층을 평탄화하는 단계를 포함하는 전자장치 제조방법.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 14 항에 있어서,
    상기 평탄화하는 단계는 화학적기계적연마법(CMP)을 포함하는 전자장치 제조방법.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12 항에 있어서,
    상기 제 2 전극은 상기 가변저항층과 동일한 선폭을 갖도록 형성하거나, 또는 더 작은 선폭을 갖도록 형성하는 전자장치 제조방법.
KR1020140006105A 2014-01-17 2014-01-17 전자장치 및 그 제조 방법 KR102155783B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140006105A KR102155783B1 (ko) 2014-01-17 2014-01-17 전자장치 및 그 제조 방법
US14/321,719 US9412430B2 (en) 2014-01-17 2014-07-01 Electronic device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140006105A KR102155783B1 (ko) 2014-01-17 2014-01-17 전자장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20150086017A KR20150086017A (ko) 2015-07-27
KR102155783B1 true KR102155783B1 (ko) 2020-09-15

Family

ID=53545370

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140006105A KR102155783B1 (ko) 2014-01-17 2014-01-17 전자장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US9412430B2 (ko)
KR (1) KR102155783B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160003427A (ko) * 2014-07-01 2016-01-11 에스케이하이닉스 주식회사 전자 장치
KR102638295B1 (ko) 2016-08-30 2024-02-20 에스케이하이닉스 주식회사 저항 변화 메모리 장치
US10650621B1 (en) 2016-09-13 2020-05-12 Iocurrents, Inc. Interfacing with a vehicular controller area network
US11158788B2 (en) * 2018-10-30 2021-10-26 International Business Machines Corporation Atomic layer deposition and physical vapor deposition bilayer for additive patterning
US11552265B2 (en) * 2020-10-23 2023-01-10 Applied Materials, Inc. Resistance-switching polymer films and methods of manufacture

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101041742B1 (ko) * 2009-12-30 2011-06-16 광주과학기술원 저항 변화 메모리 소자, 그 제조 방법 및 구동 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101615623B (zh) * 2005-03-25 2012-07-04 株式会社半导体能源研究所 存储器电路
KR20090055874A (ko) * 2007-11-29 2009-06-03 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
JP5364280B2 (ja) * 2008-03-07 2013-12-11 株式会社東芝 不揮発性記憶装置及びその製造方法
JP5198146B2 (ja) * 2008-05-22 2013-05-15 株式会社東芝 不揮発性記憶装置
KR101035181B1 (ko) * 2009-04-03 2011-05-17 주식회사 하이닉스반도체 메모리 소자의 스위칭 소자 및 그 형성방법
KR20120077505A (ko) * 2010-12-30 2012-07-10 삼성전자주식회사 비휘발성 반도체 메모리 장치 및 그 제조 방법
KR101897280B1 (ko) * 2012-01-04 2018-09-11 에스케이하이닉스 주식회사 저항성 메모리 장치, 이를 포함하는 시스템 및 메모리 장치의 제조 방법
US9437266B2 (en) * 2012-11-13 2016-09-06 Macronix International Co., Ltd. Unipolar programmable metallization cell

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101041742B1 (ko) * 2009-12-30 2011-06-16 광주과학기술원 저항 변화 메모리 소자, 그 제조 방법 및 구동 방법

Also Published As

Publication number Publication date
US20150206585A1 (en) 2015-07-23
KR20150086017A (ko) 2015-07-27
US9412430B2 (en) 2016-08-09

Similar Documents

Publication Publication Date Title
US9385312B2 (en) Electronic device and method for fabricating the same
KR102454877B1 (ko) 전자 장치 및 그 제조 방법
US9923026B2 (en) Electronic device including a semiconductor memory having a barrier layer
KR102029905B1 (ko) 전자장치 및 그 제조방법
KR102075032B1 (ko) 전자 장치 및 그 제조 방법
KR102155761B1 (ko) 전자 장치 및 그 제조 방법
US9331267B2 (en) Electronic device having buried gate and method for fabricating the same
KR102155783B1 (ko) 전자장치 및 그 제조 방법
US10199272B2 (en) Electronic device and method for fabricating the same
KR102087744B1 (ko) 전자장치 및 그 제조방법
KR102161610B1 (ko) 전자 장치 및 그 제조 방법
KR20200106681A (ko) 전자 장치 및 그 제조 방법
US9589617B2 (en) MRAM with magnetic material surrounding contact plug
US20160056246A1 (en) Electronic device
KR20170012798A (ko) 전자 장치 및 그 제조 방법
US9831286B2 (en) Electronic device and method for fabricating the same
US10297639B2 (en) Electronic device and method for fabricating the same
US9543358B2 (en) Electronic device and method for fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant