CN110571235A - 一种三维超晶格相变存储阵列及其制备方法与应用 - Google Patents
一种三维超晶格相变存储阵列及其制备方法与应用 Download PDFInfo
- Publication number
- CN110571235A CN110571235A CN201910818229.9A CN201910818229A CN110571235A CN 110571235 A CN110571235 A CN 110571235A CN 201910818229 A CN201910818229 A CN 201910818229A CN 110571235 A CN110571235 A CN 110571235A
- Authority
- CN
- China
- Prior art keywords
- phase change
- layer
- superlattice
- lower electrode
- dimensional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008859 change Effects 0.000 title claims abstract description 139
- 238000003860 storage Methods 0.000 title claims abstract description 22
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 239000000463 material Substances 0.000 claims abstract description 30
- 238000000151 deposition Methods 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 150000001875 compounds Chemical class 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 23
- 239000012782 phase change material Substances 0.000 claims description 17
- 230000008021 deposition Effects 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910002909 Bi-Te Inorganic materials 0.000 claims description 10
- 239000000126 substance Substances 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 229910052709 silver Inorganic materials 0.000 claims description 7
- 238000000231 atomic layer deposition Methods 0.000 claims description 6
- 229910052681 coesite Inorganic materials 0.000 claims description 6
- 229910052906 cristobalite Inorganic materials 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 229910052682 stishovite Inorganic materials 0.000 claims description 6
- 229910052905 tridymite Inorganic materials 0.000 claims description 6
- 229910005900 GeTe Inorganic materials 0.000 claims description 4
- 229910017629 Sb2Te3 Inorganic materials 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 229910002899 Bi2Te3 Inorganic materials 0.000 claims description 3
- 229910005872 GeSb Inorganic materials 0.000 claims description 3
- 229910005936 Ge—Sb Inorganic materials 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 238000005240 physical vapour deposition Methods 0.000 claims description 2
- 238000004549 pulsed laser deposition Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 15
- 238000009776 industrial production Methods 0.000 abstract description 3
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 230000001737 promoting effect Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 115
- 230000008569 process Effects 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 229910002056 binary alloy Inorganic materials 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 239000011232 storage material Substances 0.000 description 4
- 125000004122 cyclic group Chemical group 0.000 description 3
- 239000004744 fabric Substances 0.000 description 3
- 239000002346 layers by function Substances 0.000 description 3
- 230000000737 periodic effect Effects 0.000 description 3
- 229910002058 ternary alloy Inorganic materials 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 235000001674 Agaricus brunnescens Nutrition 0.000 description 1
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910021486 amorphous silicon dioxide Inorganic materials 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910002059 quaternary alloy Inorganic materials 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种三维超晶格相变存储阵列及其制备方法与应用，涉及集成电路技术领域；该三维超晶格相变存储阵列包括下电极单元、超晶格结构和上电极；所述下电极单元沉积于衬底之上，由下电极层和绝缘层交替堆叠形成；该下电极单元内部具有一个沿垂直于堆叠方向上开设的深孔，且所述深孔的底面延伸至衬底；所述超晶格结构形成于所述深孔的侧壁上，由第一相变层和第二相变层在深孔侧壁上交替沉积而成；所述上电极填充在超晶格结构形成的腔体中，且该上电极与超晶格结构的最内层的相变层表面接触；本发明极大地提高了超晶格相变存储器的存储密度，降低生产成本，有利于在工业生产的层面上推动超晶格相变存储材料在相变存储器中的应用。
Description
技术领域
本发明属于集成电路技术领域，更具体地，涉及一种三维超晶格相变存储阵列及其制备方法与应用。
背景技术
相变存储材料由于其可以通过施加电或者光脉冲快速的在低阻态和高阻态之间实现可逆的变换而备受人们关注，由高阻态转变为低阻态的过程称为SET过程，其逆过程称为RESET过程。基于相变材料的存储技术被人们认为是下一代存储技术的有力竞争者之一。
目前所使用的相变存储材料主要以GeTe、Sb2Te3及两者以一定的比例组成的化合物合金材料GexSb2yTex+3y(x及y均为整数)为主。但一系列的研究表明，以超晶格相变材料作为功能材料的界面相变存储器(iPCM)在SET速度、RESET功耗以及循环擦写稳定性等方面均远超过使用传统功能材料的相变存储器(Simpson R E,Fons P,Kolobov A V,etal.Interfacial phase-change memory[J].Nature nanotechnology,2011,6(8):501.)。超晶格材料是两种不同组元以几个纳米到十几个纳米的薄层交替生长并保持严格周期性的多层膜，事实上是特定形式的层状精细复合材料。
虽然以超晶格相变存储材料作为功能层的相变存储器件具有诸多的优异性能，但是超晶格两种薄膜交替生长的结构便已经决定了其制备工艺的复杂性及其制造的高成本性。为了降低超晶格相变存储器件的制造成本，可以从提升存储密度的角度出发来发展新型的三维超晶格相变存储阵列结构。当降低的制造成本足以对冲由超晶格结构中的两种相变薄膜交替生长带来的工艺附加成本时，超晶格相变存储器件便获得了足够的发展推动力。而且其对比常规的三维相变存储器3D-Xpoint，本发明所述三维超晶格相变存储器同样具有较大的优势，理由有二：(1)常规3D-Xpoint的相变功能层采用的是传统的Ge-Sb-Te(GST)三元合金相变存储材料，超晶格相变存储材料与GST相比具有更好的的性能指标，包括更快的SET速度、更低RESET功耗以及更好的循环擦写稳定性等；(2)限制将常规3D-Xpoint中的GST相变材料替换为超晶格相变材料的主要制约因素为超晶格需要的交替生长过程所带来的高成本，且常规3D-Xpoint所采用的堆叠方式，堆叠层数极其有限，堆叠成本高，本发明所述三维超晶格相变存储阵列的新型堆叠方法所带来的成本降低足以对冲超晶格交替生长所带来的附加成本。
因此，发展新型的三维超晶格相变存储单元，以降低超晶格相变存储器平均到每个单元的生产成本，将对推动其产业化的进程产生重要影响。
发明内容
针对现有技术的至少一个缺陷或改进需求，本发明提供了一种三维超晶格相变存储阵列及其制备方法与应用，该方法能够快速地在三维方向上堆叠超晶格薄膜器件，极大地提高超晶格相变存储阵列的存储密度，从而降低超晶格相变存储器件的制造成本。
为实现上述目的，按照本发明的一个方面，提供了一种三维超晶格相变存储阵列，包括下电极单元、超晶格结构和上电极；
所述下电极单元沉积于衬底之上，由下电极层和绝缘层交替堆叠形成；该下电极单元内部具有一个沿垂直于堆叠方向上开设的深孔，且所述深孔的底面延伸至衬底；
所述超晶格结构形成于所述深孔的侧壁上，由第一相变层和第二相变层在所述侧壁上交替沉积而成；
所述上电极填充在超晶格结构形成的腔体中，且该上电极与超晶格结构的最内层的相变层表面接触。
优选的，上述三维超晶格相变存储阵列，所述深孔的底面与最底层的下电极层之间在垂直于衬底方向上的距离大于超晶格结构堆叠的厚度。
优选的，上述三维超晶格相变存储阵列，所述下电极单元的堆叠周期数为2-100，单个堆叠周期内的下电极层和绝缘层的沉积厚度之和为1-10nm。
优选的，上述三维超晶格相变存储阵列，所述超晶格结构的周期数为5-100；
单个超晶格周期内的第一相变层和第二相变层的沉积厚度之比为1:10～10:1，沉积厚度之和为2-10nm；第一相变层和第二相变层的晶格失配率在0.1％至10％之间。
优选的，上述三维超晶格相变存储阵列，所述第一相变层和第二相变层的相变材料为Sb单质、Ge-Te二元化合物、Ge-Sb二元化合物、Sb-Te二元化合物、Bi-Te二元化合物、In-Se二元化合物、Ge-Sb-Te三元化合物、Ge-Bi-Te三元化合物、Ge-Sb-Bi-Te四元化合物或者它们经元素掺杂形成的化合物中化学式不同的任意两种；
掺杂的元素为C、Cu、N、O、Si、Sc、Ti、Ag、In中的至少一种。
优选的，上述三维超晶格相变存储阵列，所述第一相变层和第二相变层的相变材料选自GeTe、GeSb、Sb2Te3、Bi2Te3、Ge2Sb2Te5、Ge1Sb2Te4中任意不同的两种。
优选的，上述三维超晶格相变存储阵列，所述上电极、下电极层的材料选自Al、W、Ag、Cu、Au、Pt、Ti3W7中的任意一种；
所述绝缘层的材料选自SiO2、SiC、(ZnS)x(SiO2)100-x(x为大于0小于100的整数)中的任意一种。
优选的，上述三维超晶格相变存储阵列，所述深孔的直径为25-300nm。
按照本发明的第二个方面，还提供了一种三维超晶格相变存储阵列的制备方法，该方法包括以下步骤：
S1：在衬底上沉积下电极单元，所述下电极单元由下电极层和绝缘层交替堆叠形成；
S2：沿垂直于堆叠方向在下电极单元中刻蚀深孔，所述深孔的底面延伸至衬底；
S3：在深孔的侧壁上交替沉积第一相变层和第二相变层以形成超晶格结构，直至所述超晶格结构的周期数达到预设值；
S4：在所述超晶格结构形成的腔体中填充上电极，且所述上电极与超晶格结构的最内层的相变层表面接触，得到三维超晶格相变存储阵列。
优选的，上述的制备方法，其超晶格结构的沉积方法采用原子层沉积法、磁控溅射法、脉冲激光沉积法、物理气相沉积、化学气相沉积方法中的任意一种。
按照本发明的第三个方面，还提供了一种相变存储器，该相变存储器包括上述任一项所述三维超晶格相变存储阵列。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，能够取得下列有益效果：
(1)本发明提供的三维超晶格相变存储阵列及其制备方法与应用，在间隔分布的多层下电极层上开设深孔并在深孔的侧壁上交替沉积两种相变层以形成超晶格结构，在超晶格结构的内侧腔体中填充上电极；多层下电极层、超晶格结构和上电极形成了横向结构的三维超晶格相变存储阵列结构，该结构极大地提高了超晶格相变存储器的存储密度，存储密度提升带来的成本降低有效对冲了生长超晶格相变薄膜材料所带来的高成本(与生长GST相比)，有利于在工业生产的层面上推动超晶格相变存储材料在相变存储器中的应用。
(2)本发明提供的三维超晶格相变存储阵列及其制备方法与应用，三维堆叠的效率及存储密度更高，与现有的超晶格相变存储器件的制备过程相比其平均到每个存储单元的制造成本更低；同时受超晶格材料本身优异的电学特性所影响，该三维堆叠的超晶格相变存储阵列与普通相变材料制成的三维相变存储阵列相比具有更高的SET速度、更低的RESET功耗以及更好的循环擦写稳定性。
(3)本发明提供的双向生长的超晶格相变单元的制备方法及相变存储器，基于现有的CMOS加工工艺，工艺成熟，过程简便易行。
附图说明
图1是本发明实施例提供的三维超晶格相变存储阵列的结构横截面示意图；
图2是本发明实施例提供的三维超晶格相变存储阵列制备过程的阶段横截面示意图之一；
图3是本发明实施例提供的三维超晶格相变存储阵列制备过程的阶段横截面示意图之二；
图4是本发明实施例提供的三维超晶格相变存储阵列制备过程的阶段横截面示意图之三；
图5是本发明实施例提供的三维超晶格相变存储阵列制备过程的阶段横截面示意图之四；
图6是本发明实施例提供的三维超晶格相变存储阵列制备过程的阶段横截面示意图之五；
在所有附图中，同样的附图标记表示相同的技术特征，具体为：1-下电极单元；2-超晶格结构；3-上电极；4-衬底；5-下电极层；6-绝缘层；7-硅片；8-衬底热生长层；9-深孔；10-相变存储材料的“蘑菇型”有效相变区域；11-第一相变层；12-第二相变层。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
图1是本实施例提供的三维超晶格相变存储阵列的结构示意图；参见图1，该三维超晶格相变存储阵列包括下电极单元1、超晶格结构2和上电极3；
下电极单元1沉积在衬底4上，具有由下电极层5和绝缘层6交替堆叠形成的周期性结构；下电极单元1的堆叠周期数为2-100，单个堆叠周期内的下电极层5和绝缘层6的沉积厚度之和为1-10nm。本实施例中，下电极层的材料为Al，绝缘层的材料为SiO2；在另一些实施例中，下电极层的材料还可以选用W、Ag、Cu、Au、Pt、Ti3W7中的任意一种；绝缘层的材料可以选用SiC、(ZnS)x(SiO2)100-x(x为大于0小于100的整数)或其他适用于存储器的介电材料。
衬底4包括硅片7以及覆盖于该硅片7上的热生长层8，热生长层8的材料一般为无定型态SiO2，其主要作用是隔离单晶硅片7和下电极层5；
该下电极单元1内部具有一个沿垂直于堆叠方向上开设的深孔9，在本实施例中，该深孔9为圆柱形结构；在另一些实施例中，深孔9可以是正方体、长方体或多边体结构；深孔的大小取决于下电极单元的整体尺寸，本实施例不作具体限制，但是过小的尺寸将增加深孔的加工难度；本实施例中深孔9的直径为25-300nm；该深孔9贯穿所有周期性分布的下电极层5和绝缘层6，其底面延伸至衬底4中的热生长层8；
超晶格结构2形成于深孔9的侧壁上，由第一相变层11和第二相变层12沿侧壁交替沉积而成；第一相变层11、第二相变层12所形成的界面平行于深孔的侧壁；上电极3填充在超晶格结构形成的腔体中，且该上电极3与超晶格结构2的最内层的相变层表面接触。本实施例中，上电极柱的材料为Al，在另一些实施例中，上电极柱的材料还可以选用W、Ag、Cu、Au、Pt、Ti3W7中的任意一种。
深孔9的底面与最底层的下电极层5之间在垂直于衬底方向上的距离大于超晶格结构的厚度，该最底层的下电极层5指的是与热生长层8距离最近的下电极层。只有当最底层的下电极层的位置高于处于通孔9底部位置的超晶格结构最内层相变层的高度时，最底层的下电极层与侧壁上的超晶格单元、上电极才能构成有效的超晶格存储单元。
本实施例中，第一相变层11、第二相变层12的沉积方法采用具有极好保形性的原子层沉积法，制得的超晶格结构为[AmBn]z，其中，A代表第一相变层11的相变材料，B代表第二相变层12的相变材料；m、n分别代表第一相变层11、第二相变层12的厚度，单位默认为纳米，z为超晶格的周期数；1/10<m/n<10/1，且2<m+n<10，5<z<100，m、n为实数，z为整数。优选地，两种相变材料A、B之间的晶格常数失配率不宜过大，以保证两种晶格之间较易形成超晶格结构。更优选地，两种材料之间的晶格失配率应该在0.1％至10％之间。
两种相变材料A、B为单质或化合物材料以及该单质、化合物进行元素掺杂后的材料中化学式不同的任意两种；其中，单质材料为Sb单质；化合物材料包括：Ge-Te二元合金，Ge-Sb二元合金，Sb-Te二元合金，Bi-Te二元合金，In-Se二元合金，以及Ge-Sb-Te三元合金，Ge-Bi-Te三元合金，Ge-Sb-Bi-Te四元合金；进一步优选为GeTe、GeSb、Sb2Te3、Bi2Te3、Ge2Sb2Te5、Ge1Sb2Te4中的任意不同的两种。掺杂的元素可以是C、Cu、N、O、Si、Sc、Ti、Ag、In中的至少一种；适量掺杂可以提高超晶格相变单元循环擦写的稳定性、SET速度，降低RESET功耗。
在该三维超晶格相变存储阵列中，间隔分布的多层下电极层5与上电极3之间的位置关系为横向关系，且超晶格结构2的界面平行于深孔侧壁并与衬底4垂直，由此形成了横向结构的三维“U”型超晶格结构。在该三维“U”型超晶格相变存储阵列中，沉积形成的超晶格相变存储材料为沉积态，沉积态为高阻态。参见图1，当在下电极层5与上电极3之间施加SET脉冲时，超晶格相变存储材料会在与施加脉冲的下电极层5相接触的区域内形成半球形的晶态区域，该晶态区域为超晶格相变存储材料的“蘑菇型”有效相变区域10；该晶态低阻值“蘑菇型”有效相变区域联通所施加SET脉冲的下电极层5与上电极3，此时施加电阻读取信号后读出的阻值变为低阻(SET态)。如果在对应的下电极层5与上电极3之间施加RESET脉冲，则相应的“蘑菇型”区域转变为高阻态，下电极层5与上电极3之间的低阻通路被断开，此时施加电阻读取信号后读出的阻值转变为高阻(RESET态)。
因为超晶格相变材料沉积态便为非晶高阻态，其与绝缘层6相接触的部分又一直没有电流流过，所以超晶格与绝缘层6相接触的部分一直保持为非晶高阻态。因此在SET态下，相邻的低阻“蘑菇型”区域被中间沉积态(高阻)的A、B相变材料所隔绝，因此本实施例提供的三维超晶格相变存储阵列中，处于不同高度的相变单元之间的超晶格相变功能层材料虽然在纵向上彼此相连，但并不会在施加电信号进行操作或者读取信息时造成相变单元之间的互相干扰，大大提高了存储密度。
图2-6是本实施例提供的三维超晶格相变存储阵列制备过程的分阶段示意图，结合附图对本实施例提供的三维超晶格相变存储阵列的制备方法进行说明，具体的制备过程如下：
(1)如图1所示，选取500μm厚、(100)取向的硅片7作为衬底，在硅片7表面通过热生长方法形成1μm厚的SiO2薄膜层，即衬底热生长层8。将硅片7切割成1cm×1cm大小放入烧杯中，注入适量丙酮，超声清洗10分钟；清洗完毕后采用无水乙醇清洗10分钟，再使用去离子水清洗十分钟，并用氮气枪吹干；然后用磁控溅射的方法在热生长层8上形成下电极层5和绝缘层6交替分布的周期性结构。
(2)如图2所示，在下电极层5和绝缘层6交替分布的周期性结构中沿着垂直堆叠的方向，通过光刻加刻蚀的工艺形成深孔结构，深孔的直径为130nm；深孔结构贯穿所有周期性分布的下电极层5和绝缘层6直达衬底的热生长层8，并且刻蚀掉热生长层8的一部分；深孔底部超出最下面一层下电极层5的长度应该超过所设计沉积的超晶格结构的厚度。
(3)如图3所示，利用原子层沉积法在深孔内沿着侧壁依次沉积超晶格相变存储单元的第一相变层11和第二相变层12。原子层沉积法中，沉积是沿着结构的形貌逐层沉积的，因此具有较好的保形性，可以用于侧壁的沉积，并且原子层沉积可以通过控制生长脉冲数来控制沉积材料的厚度。沉积第一相变层11、第二相变层12时，先通入沉积第一相变层11所需的气体源，待生长脉冲数达到设定值之后停止通入相应气体源。利用氮气吹扫腔内气体，改为通入沉积第二相变层12所需的气体源，待生长脉冲数达到设定值之后停止通入相应气体源。利用氮气将腔体内吹扫干净，为下次第一相变层11的沉积做准备。
(4)如图4所示，重复进行步骤(3)，直至超晶格相变存储单元的第一相变层11和第二相变层12交替生长的周期数达到预先的设定值z，在本实施例中z为12。超晶格结构的厚度不得超过深孔的半径(65nm)，确保超晶格结构沉积完成后仍然留有可填充上电极的腔体空间；本实施例中超晶格结构的厚度为48nm；超晶格生长完成后将形成“U”型的腔体结构，超晶格结构的第一相变层11和第二相变层12所形成的界面平行于深孔的侧壁。
(5)如图5所示，在“U”型腔体结构内填充上电极柱，并确保上电极柱与超晶格结构最内层的相变层紧密接触；然后利用化学机械抛光法(CMP)将最上层的绝缘层6的上表面所形成的多余上电极层打磨干净。
本实施例还提供了一种相变存储器，包括由上述三维超晶格相变存储阵列，还包括控制电路、地址译码器、字线译码器、位线译码器和其它外围电路；其中，字线译码器分别通过多条沿着存储阵列的行方向排列的多条字线与三维超晶格相变存储阵列中的下电极层电连接；位线译码器通过位线与三维超晶格相变存储阵列中的上电极电连接；地址译码器通过总线与字线译码器、位线译码器相连，将给定的输入地址由总线提供给字线译码器和位线译码器；控制电路可采用通用处理器或本领域常用的逻辑电路实现；其它外围电路包括但不限于电源电路、感测电路等。
本发明提供的本发明提供的三维超晶格相变存储阵列及其制备方法与应用，在间隔分布的多层下电极层上开设深孔并在深孔的侧壁上交替沉积两种相变层以形成超晶格结构，在超晶格结构的内侧腔体中填充上电极；多层下电极层、超晶格结构和上电极形成了横向结构的三维超晶格相变存储阵列结构，该结构极大地提高了超晶格相变存储器的存储密度，存储密度提升带来的成本降低有效对冲了生长超晶格相变薄膜材料所带来的高成本，有利于在工业生产的层面上推动超晶格相变存储材料在相变存储器中的应用。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种三维超晶格相变存储阵列，其特征在于，包括下电极单元、超晶格结构和上电极；
所述下电极单元沉积于衬底之上，由下电极层和绝缘层交替堆叠形成；该下电极单元内部具有一个沿垂直于堆叠方向上开设的深孔且所述深孔的底面延伸至衬底；
所述超晶格结构形成于所述深孔的侧壁上，由第一相变层和第二相变层在所述侧壁上交替沉积而成；
所述上电极填充在超晶格结构形成的腔体中，且该上电极与超晶格结构的最内层的相变层表面接触。
2.如权利要求1所述的三维超晶格相变存储阵列，其特征在于，所述深孔的底面与最底层的下电极层之间在垂直于衬底方向上的距离大于超晶格结构的厚度。
3.如权利要求1或2所述的三维超晶格相变存储阵列，其特征在于，所述下电极单元的堆叠周期数为2-100，单个堆叠周期内的下电极层和绝缘层的沉积厚度之和为1-10nm。
4.如权利要求1或2所述的三维超晶格相变存储阵列，其特征在于，所述超晶格结构的周期数为5-100；
单个超晶格周期内的第一相变层和第二相变层的沉积厚度之比为1:10～10:1，沉积厚度之和为2-10nm；第一相变层和第二相变层的晶格失配率在0.1％至10％之间。
5.如权利要求1或2所述的三维超晶格相变存储阵列，其特征在于，所述第一相变层和第二相变层的相变材料为Sb单质、Ge-Te二元化合物、Ge-Sb二元化合物、Sb-Te二元化合物、Bi-Te二元化合物、In-Se二元化合物、Ge-Sb-Te三元化合物、Ge-Bi-Te三元化合物、Ge-Sb-Bi-Te四元化合物或者它们经元素掺杂形成的化合物中化学式不同的任意两种；
掺杂的元素为C、Cu、N、O、Si、Sc、Ti、Ag、In中的至少一种。
6.如权利要求5所述的三维超晶格相变存储阵列，其特征在于，所述第一相变层和第二相变层的相变材料选自GeTe、GeSb、Sb2Te3、Bi2Te3、Ge2Sb2Te5、Ge1Sb2Te4中任意不同的两种。
7.如权利要求1或2所述的三维超晶格相变存储阵列，其特征在于，所述上电极、下电极层的材料选自Al、W、Ag、Cu、Au、Pt、Ti3W7中的任意一种；
所述绝缘层的材料选自SiO2、SiC、(ZnS)x(SiO2)100-x中的任意一种；其中，x为大于0小于100的整数。
8.一种三维超晶格相变存储阵列的制备方法，其特征在于，包括以下步骤：
S1：在衬底上沉积下电极单元，所述下电极单元由下电极层和绝缘层交替堆叠形成；
S2：沿垂直于堆叠方向上在下电极单元中刻蚀深孔，所述深孔的底面延伸至衬底；
S3：在深孔的侧壁上交替沉积第一相变层和第二相变层以形成超晶格结构，直至所述超晶格结构的周期数达到预设值；
S4：在所述超晶格结构形成的腔体中填充上电极，且所述上电极与超晶格结构的最内层的相变层表面接触，得到三维超晶格相变存储阵列。
9.如权利要求8所述的制备方法，其特征在于，所述超晶格结构的沉积方法采用原子层沉积法、磁控溅射法、脉冲激光沉积法、物理气相沉积、化学气相沉积方法中的任意一种。
10.一种相变存储器，其特征在于，包括权利要求1-7任一项所述三维超晶格相变存储阵列。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910818229.9A CN110571235A (zh) | 2019-08-30 | 2019-08-30 | 一种三维超晶格相变存储阵列及其制备方法与应用 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910818229.9A CN110571235A (zh) | 2019-08-30 | 2019-08-30 | 一种三维超晶格相变存储阵列及其制备方法与应用 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110571235A true CN110571235A (zh) | 2019-12-13 |
Family
ID=68777116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910818229.9A Pending CN110571235A (zh) | 2019-08-30 | 2019-08-30 | 一种三维超晶格相变存储阵列及其制备方法与应用 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110571235A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111969106A (zh) * | 2020-08-17 | 2020-11-20 | 长江存储科技有限责任公司 | 一种相变存储器件及其制造方法 |
| CN112513810A (zh) * | 2018-08-22 | 2021-03-16 | 深圳市欢太科技有限公司 | 一种速记方法、终端及计算机存储介质 |
| CN112585759A (zh) * | 2020-11-24 | 2021-03-30 | 长江先进存储产业创新中心有限责任公司 | 一种用于3d交叉点存储器的具有减少的编程电流和热串扰的新型超晶格单元结构和制造方法 |
| CN113346012A (zh) * | 2021-04-30 | 2021-09-03 | 华中科技大学 | 一种非熔融超晶格相变薄膜材料 |
| US11744167B2 (en) | 2020-11-27 | 2023-08-29 | Samsung Electronics Co., Ltd. | Semiconductor apparatus including a phase change material layer having a first and a second chalcogen layer |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102142517A (zh) * | 2010-12-17 | 2011-08-03 | 华中科技大学 | 一种低热导率的多层相变材料 |
| US20130221310A1 (en) * | 2012-02-24 | 2013-08-29 | National Institute Of Advanced Industrial Science And Technology | Semiconductor memory device and manufacturing method of the same |
| CN104662659A (zh) * | 2012-08-31 | 2015-05-27 | 美光科技公司 | 三维存储器阵列架构 |
| US20160218147A1 (en) * | 2015-01-28 | 2016-07-28 | HGST, Inc. | Method for forming pcm and rram 3-d memory cells |
| WO2016194092A1 (ja) * | 2015-05-29 | 2016-12-08 | 株式会社日立製作所 | 半導体記憶装置及びその製造方法並びに半導体記憶装置の製造装置 |
| CN106941129A (zh) * | 2017-01-17 | 2017-07-11 | 杭州电子科技大学 | 一种用于低功耗相变存储器的GeTe/Bi2Te3超晶格结构存储介质 |
| US20180006216A1 (en) * | 2016-06-30 | 2018-01-04 | Toshiba Memory Corporation | Memory device |
| US20180233512A1 (en) * | 2016-12-27 | 2018-08-16 | Imec Vzw | Three-dimensional non-volatile semiconductor memory device having replacement gate |
| CN109148457A (zh) * | 2017-06-16 | 2019-01-04 | 爱思开海力士有限公司 | 半导体器件及其制造方法 |
| WO2019118931A1 (en) * | 2017-12-16 | 2019-06-20 | Hsu Fu Chang | 3d vertical memory array cell structures with individual selectors and processes |
| CN109935685A (zh) * | 2019-01-31 | 2019-06-25 | 华中科技大学 | 一种调控材料中空位缺陷的方法 |
| CN110047869A (zh) * | 2018-01-17 | 2019-07-23 | 厦门海存艾匹科技有限公司 | 含有多层编程膜的三维纵向多次编程存储器 |
-
2019
- 2019-08-30 CN CN201910818229.9A patent/CN110571235A/zh active Pending
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102142517A (zh) * | 2010-12-17 | 2011-08-03 | 华中科技大学 | 一种低热导率的多层相变材料 |
| US20130221310A1 (en) * | 2012-02-24 | 2013-08-29 | National Institute Of Advanced Industrial Science And Technology | Semiconductor memory device and manufacturing method of the same |
| CN104662659A (zh) * | 2012-08-31 | 2015-05-27 | 美光科技公司 | 三维存储器阵列架构 |
| US20160218147A1 (en) * | 2015-01-28 | 2016-07-28 | HGST, Inc. | Method for forming pcm and rram 3-d memory cells |
| WO2016194092A1 (ja) * | 2015-05-29 | 2016-12-08 | 株式会社日立製作所 | 半導体記憶装置及びその製造方法並びに半導体記憶装置の製造装置 |
| US20180006216A1 (en) * | 2016-06-30 | 2018-01-04 | Toshiba Memory Corporation | Memory device |
| US20180233512A1 (en) * | 2016-12-27 | 2018-08-16 | Imec Vzw | Three-dimensional non-volatile semiconductor memory device having replacement gate |
| CN106941129A (zh) * | 2017-01-17 | 2017-07-11 | 杭州电子科技大学 | 一种用于低功耗相变存储器的GeTe/Bi2Te3超晶格结构存储介质 |
| CN109148457A (zh) * | 2017-06-16 | 2019-01-04 | 爱思开海力士有限公司 | 半导体器件及其制造方法 |
| WO2019118931A1 (en) * | 2017-12-16 | 2019-06-20 | Hsu Fu Chang | 3d vertical memory array cell structures with individual selectors and processes |
| CN110047869A (zh) * | 2018-01-17 | 2019-07-23 | 厦门海存艾匹科技有限公司 | 含有多层编程膜的三维纵向多次编程存储器 |
| CN109935685A (zh) * | 2019-01-31 | 2019-06-25 | 华中科技大学 | 一种调控材料中空位缺陷的方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112513810A (zh) * | 2018-08-22 | 2021-03-16 | 深圳市欢太科技有限公司 | 一种速记方法、终端及计算机存储介质 |
| CN111969106A (zh) * | 2020-08-17 | 2020-11-20 | 长江存储科技有限责任公司 | 一种相变存储器件及其制造方法 |
| CN112585759A (zh) * | 2020-11-24 | 2021-03-30 | 长江先进存储产业创新中心有限责任公司 | 一种用于3d交叉点存储器的具有减少的编程电流和热串扰的新型超晶格单元结构和制造方法 |
| WO2022109773A1 (en) * | 2020-11-24 | 2022-06-02 | Yangtze Advanced Memory Industrial Innovation Center Co., Ltd | New super-lattice cell structure and fabrication method with reduced programming current and thermal cross talk for 3d x-point memory |
| US11744167B2 (en) | 2020-11-27 | 2023-08-29 | Samsung Electronics Co., Ltd. | Semiconductor apparatus including a phase change material layer having a first and a second chalcogen layer |
| CN113346012A (zh) * | 2021-04-30 | 2021-09-03 | 华中科技大学 | 一种非熔融超晶格相变薄膜材料 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110571235A (zh) | 一种三维超晶格相变存储阵列及其制备方法与应用 | |
| US7507674B2 (en) | Memory device including resistance change layer as storage node and method(s) for making the same | |
| US7943926B2 (en) | Nonvolatile memory device and nonvolatile memory array including the same | |
| CN110931635B (zh) | 低密度变化的超晶格相变薄膜、相变存储器及其制备方法 | |
| CN110707209B (zh) | 一种三维堆叠相变存储器及其制备方法 | |
| US8168538B2 (en) | Buried silicide structure and method for making | |
| US7935953B2 (en) | Nonvolatile memory device, array of nonvolatile memory devices, and methods of making the same | |
| TWI385796B (zh) | 具有二極體結構之可程式電阻記憶體 | |
| JP5957375B2 (ja) | 相変化メモリ | |
| TWI426605B (zh) | 具有自對準頂部電極以及可編程阻抗記憶的側壁薄膜電極 | |
| CN110556476A (zh) | 二维材料改良的超晶格相变薄膜、相变存储器及制备方法 | |
| US7579611B2 (en) | Nonvolatile memory cell comprising a chalcogenide and a transition metal oxide | |
| JP2007214565A (ja) | ダイオード兼用抵抗素子を具備する相変化ｒａｍ、その製造及び動作方法 | |
| CN103165607B (zh) | 半导体存储器件及其制造方法 | |
| US20080142984A1 (en) | Multi-Layer Electrode Structure | |
| JP2011082316A (ja) | 半導体記憶装置 | |
| CN113078262B (zh) | 一种具有类超晶格材料功能层的忆阻器及其制备方法 | |
| JP2015072977A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| CN102832340A (zh) | 一种相变存储器单元及其制备方法 | |
| CN112652714B (zh) | 一种相变存储器阵列的制备方法 | |
| JP6270600B2 (ja) | 相変化メモリ | |
| CN110534645B (zh) | 一种阈值电压可调的三端超晶格存算一体器及其制备方法 | |
| KR101331859B1 (ko) | 3차원 비휘발성 메모리 장치 및 이의 제조 방법 | |
| CN110534644B (zh) | 一种双向生长的超晶格相变单元的制备方法及相变存储器 | |
| CN113611798B (zh) | 多层相变薄膜及其相变存储器单元的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20191213 |
|
| RJ01 | Rejection of invention patent application after publication |