CN105359271A - 具有选择装置的三维存储器阵列 - Google Patents

具有选择装置的三维存储器阵列 Download PDF

Info

Publication number
CN105359271A
CN105359271A CN201480037857.9A CN201480037857A CN105359271A CN 105359271 A CN105359271 A CN 105359271A CN 201480037857 A CN201480037857 A CN 201480037857A CN 105359271 A CN105359271 A CN 105359271A
Authority
CN
China
Prior art keywords
conductor wire
conductor
choice device
recess
memory element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480037857.9A
Other languages
English (en)
Other versions
CN105359271B (zh
Inventor
D·V·尼马尔·拉马斯瓦米
斯科特·E·西里斯
古尔特杰·S·桑胡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN105359271A publication Critical patent/CN105359271A/zh
Application granted granted Critical
Publication of CN105359271B publication Critical patent/CN105359271B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/22—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明提供三维存储器阵列及其形成方法。实例三维存储器阵列可包含：堆叠，其包括通过至少绝缘材料彼此分离的多个第一导电线；及至少一个导电延伸部，其经布置以实质上垂直于所述多个第一导电线延伸，使得所述至少一个导电延伸部与所述多个第一导电线中的每一者交叉。存储元件材料经布置成围绕所述至少一个导电延伸部，且选择装置经布置成围绕所述存储元件材料。所述存储元件材料径向邻近于使所述多个第一导电线分离的绝缘材料，且经布置成围绕所述存储元件材料的多个材料径向邻近于所述多个第一导电线中的每一者。

Description

具有选择装置的三维存储器阵列
技术领域
本发明大体上涉及半导体装置，且更特定来说，涉及一种具有选择装置的三维存储器阵列及其形成方法。
背景技术
存储器装置通常提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、电阻可变存储器及快闪存储器等。电阻可变存储器类型包含相变材料(PCM)存储器、可编程导体存储器及电阻式随机存取存储器(RRAM)等。
对于需要高存储器密度、高可靠性及无电力情况下的数据保持的广泛范围的电子应用，利用存储器装置作为非易失性存储器。非易失性存储器可用于(例如)个人计算机、便携式记忆棒、固态驱动器(SSD)、数码相机、蜂窝式电话、便携式音乐播放器(例如MP3播放器)、电影播放器及其它电子装置中。
关于存储器装置制造的挑战包含减小存储器装置的大小、增加存储器装置的存储密度及/或限制存储器装置成本。一些存储器装置包含布置成二维阵列的存储器单元，其中存储器单元全部布置于同一平面中。相比之下，各种存储器装置包含布置成具有多个存储器单元层级的三维(3D)阵列的存储器单元。选择装置可用于选择3D阵列的存储器单元中的特定者。
附图说明
图1说明根据本发明的数个实施例的三维存储器阵列。
图2说明根据本发明的数个实施例的具有选择装置的三维存储器阵列的各种剖面的透视图。
图3说明根据本发明的数个实施例在导电线网格内具有同心选择装置的同心存储器单元的位置。
图4A到F说明根据本发明的数个实施例的用于形成具有同心选择装置的同心存储器单元的三维存储器阵列的简化过程流。
具体实施方式
提供具有选择装置的三维(3D)存储器阵列及其形成方法。实例3D存储器阵列可包含：堆叠，其包括通过至少绝缘材料彼此分离的多个第一导电线；及至少一个导电延伸部，其经布置以实质上垂直于多个第一导电线延伸，使得至少一个导电延伸部与多个第一导电线中的每一者交叉。存储元件材料经布置成围绕至少一个导电延伸部，且选择装置经布置成围绕存储元件材料。存储元件材料径向邻近于使多个第一导电线分离的绝缘材料，且经布置成围绕存储元件材料的多个材料径向邻近于多个第一导电线中的每一者。
本发明的数个实施例实施存储器单元与相关联的选择装置(例如，存取装置)的同心集成。所揭示的三维存储器阵列可比常规二维存储器阵列更密集。此外，与先前方法相比，(例如)通过减少与形成3D阵列相关联的掩模计数，制造工艺可较不复杂且较不昂贵。
根据本发明形成的具有具备选择装置的存储器单元的3D存储器阵列的优点可包含具有圆周存储器单元区域的增加的存储器单元电流。存储器单元的区域可至少部分通过导电线(例如字线)厚度定制，借此最小化裸片大小影响。用于形成3D存储器阵列的本发明的各种方法具有不必在作用存储器单元区域附近蚀刻或化学机械抛光(CMP)的益处。
在本发明的下列详细描述中，参考形成本发明的一部分的附图，且其中通过说明展示如何可实践本发明的一或多个实施例而展示。足够详细地描述这些实施例以使所属领域的技术人员能够实践本发明的实施例，且应理解，在不脱离本发明的范围的情况下，可利用其它实施例且可做出工艺、电气及/或结构改变。
本文中的图遵循编号惯例，其中第一个数字或前几个数字对应于图式编号且剩余数字识别图式中的元件或组件。可通过使用类似数字来识别不同图之间的类似元件或组件。举例来说，102可参考图1中的元件“02”，且类似元件可在图2中参考为202。而且，如本文使用，“数个”特定元件及/或特征可指一或多个此类元件及/或特征。
如本文中使用，术语“实质上”意指经修改的特性不需要是绝对的，但足够接近以实现特性的优点。举例来说，“实质上平行”不限于绝对平行性，且可包含至少比垂直定向更接近于平行定向的定向。类似地，“实质上正交”不限于绝对正交，且可包含至少比平行定向更接近于垂直定向的定向。
图1说明根据本发明的实施例的三维存储器阵列100。可被称为字线(WL)的存取线安置于多个层级上，例如高程、层面、平面。举例来说，字线可安置于N个层级上。绝缘材料(例如，电介质材料)可使字线的层级分离。因而，通过绝缘材料分离的字线的层级形成WL/绝缘材料的堆叠。绝缘材料还可使相同层级上的多个字线(例如，字线的堆叠)分离。
可被称为位线(BL)的数据线可经布置成实质上垂直于字线，且可定位于字线的N个层级上方的层级处，例如，定位在N+1个层级处。每一位线可具有靠近字线的数个导电延伸部(例如，垂直延伸部)，其中具有选择装置的存储器单元108形成于垂直延伸部与字线之间。
存储器阵列100包含多个字线102及位线104。字线102布置成数个层级。字线102在图1中展示为布置成四个层级。然而，字线102可布置成的层级的数量不限于此数量且字线102可布置成更多或更少层级。字线102实质上彼此平行地布置在特定层级内。字线102可在堆叠中垂直对准。即，在多个层级中的每一者中的字线102可定位于每一层级内的相同相对位置处，以便与正上方及/正下方的字线102对准。绝缘材料(在图1中未展示)可定位于形成字线102的层级之间及特定层级处的字线102之间。
如在图1中展示，位线104可实质上彼此平行地布置在不同于字线102所处的层级的层级处(例如，在字线102所处的层级上方)。举例来说，位线104可定位于存储器阵列100的顶部处。位线104可进一步经布置成实质上垂直于字线102，以便具有位线104与字线102之间的重叠(例如，在不同层级处的交叉)。然而，实施例不限于严格平行/垂直配置。
在图1中针对每一字线102展示的索引指示在特定层级内的字线的层级及位置(例如，排序)。举例来说，字线WL2,0展示为定位于层级0(在字线堆叠的底部处的字线)内的位置2处，且字线WL2,3展示为定位于层级3(在字线堆叠的顶部处的字线)内的位置2处。字线102可布置于其中的层级的数量及在每一层级处的字线102的数量可多于或少于在图1中展示的数量。
在位线104与字线102的堆叠的每一重叠处，位线104的导电延伸部106可经定向成实质上垂直于位线104及字线102，以便与字线堆叠中的每一字线102交叉或靠近字线堆叠中的每一字线102通过。根据本发明，存储器单元108包含存储元件及选择装置，其个别地展示在其它图中。为简明起见，图1展示定位于延伸部106与字线102的交叉处的具有选择装置的存储器单元108。即，如在图1中展示，位线104的导电延伸部106可经布置以从位线104垂直延伸以与下方的相应字线102交叉。举例来说，导电延伸部106可穿过字线102以便由字线102完全包围。
根据各种实施例，导电延伸部106可靠近(例如，接近)字线102通过或与字线102的至少一部分交叉。举例来说，导电延伸部106可穿过字线102的一部分以便被字线102部分包围，或导电延伸部106可在字线102附近通过，使得具有选择装置的存储器单元108可形成于导电延伸部106与字线102之间。
具有选择装置的存储器单元108在图1中展示为以交叉点架构布置在位线104的导电延伸部106与定位于不同层级处的字线102的交叉处。因而，具有选择装置的存储器单元108可布置成多个层级，每一层级具有组织成交叉点架构的存储器单元108。存储器单元108的层级可形成于彼此不同的层级处，借此经垂直堆叠。在图1中展示的三维存储器阵列100可包含具有共同位线104但单独字线102的存储器单元108。尽管在图1中展示字线102的四个层级(及存储器单元108的四个对应层级)，但本发明的实施例不限于此且可包含字线102的更多(或更少)层级(及存储器单元108的对应层级)。存储器单元108可形成在与形成字线102实质上相同的层级处。
根据本发明的各种实施例，存储器单元108可包含与相关联的选择装置串联连接的存储元件。存储元件可包括(例如)电阻可变材料，其是可响应于施加的电量(例如，电流、电压)而改变电阻的材料。电阻可变材料可包含各种二元过渡金属氧化物(TMO)、钙钛矿型复合TMO、大带隙高k电介质、氧化石墨烯及例如相变材料(PCM)的非氧化物(例如，硫属化物)等。相关联的选择装置可配置为(例如)非欧姆装置(NOD)堆叠(例如金属-绝缘体-金属(MIM)开关、双向阈值开关(OTS)或金属-半导体-金属(MSM)开关)或其它类型的二端子选择装置(例如，二极管等等)。
在各种实施例中，如下文关于图2到4F更详细解释，存储器单元108可围绕导电延伸部106同心地形成。各种实施例包含相变材料(PCM)存储器单元的三维存储器阵列，其中每个存储器单元包括PCM存储元件及选择装置。此3D存储器阵列可被称为3DPCMS(相变材料及开关)阵列。
图2说明根据本发明的各种实施例的具有选择装置的三维存储器阵列的各种剖面的透视图。下文关于图3展示且描述具有选择装置的3D存储器阵列的俯视图。下文关于图4A到4F进一步展示且描述用于形成图2中展示的各种结构的一种实例方法。
图2说明根据本发明的各种实施例的定位成靠近多个导电线的具有选择装置的同心存储器单元。在本发明内，“同心”是指实质上彼此包围的结构，且不限于圆形占据面积。即，同心几何形状可包含其它占据面积几何形状，例如椭圆形、正方形、矩形及/或其它同心布置的几何形状。同心几何形状不限于图中展示的同心几何形状，且不限于相同几何形状对。举例来说，椭圆形几何形状可围封圆形几何形状且与圆形几何形状同心。
图2展示存储器阵列(例如，在图1中说明的存储器阵列100)的一部分。图2展示堆叠224，其包括在通过导电线202之间的至少绝缘材料228而彼此分离的数个层级处的多个导电线202(例如，字线)。导电延伸部206经布置以垂直于多个导电线202延伸。导电延伸部206在一端处通信地耦合到位线204。
导电线202可由导电材料(例如，金属，例如TiN)形成。在堆叠224内的导电线202之间的绝缘材料228可为电介质材料，例如，SiN。在导电线202及绝缘材料228的堆叠224之间的绝缘材料226可为相同或不同的电介质材料，例如，SiOx。
例如通过(例如)蚀刻在导电线202及绝缘材料228的堆叠224中形成数个通孔230。如结合图3进一步描述，在通孔230附近，导电线202可凹入以使得通过导电线202的通孔的直径232大于通过绝缘材料228的通孔的直径231。举例来说，由TiN形成的导电线202可通过对层级间电介质具有选择性的工艺(例如通过标准清洗1(SC1))凹入。举例来说，通常可在摄氏75度到80度下用NH4OH(氢氧化铵)+H2O2(过氧化氢)+H2O(水)的1:1:5溶液执行SC1达10分钟。如通过图2的区域C处展示的剖面透视图展示，随后可通过通孔230将(若干)材料形成(例如，沉积)到凹口中。
根据本发明的各种实施例，沉积到导电线202的凹口中的(若干)材料可为选择装置材料，例如，(结合导电线202的导电材料)形成与特定存储器单元(下文关于图2的区域A进一步论述的存储器单元的存储元件)相关联的选择装置的材料。因而，沉积到导电线202的凹口中及因此邻近于导电线202的导电材料的(若干)材料可包含构成选择装置的材料。选择装置可配置为(例如)非欧姆装置(NOD)堆叠(例如金属-绝缘体-金属(MIM)开关、双向阈值开关(OTS)或金属-半导体-金属(MSM)开关)或其它类型的二端子选择装置。因此使用导电线202作为选择装置的一个导体来形成选择装置。
图2展示选择装置材料，其包含外同心非金属材料234及内同心导体材料232。在图2的区域B处展示的透视图展示沉积到围绕通孔230的导电线202的凹口中的非金属234及导体材料232的剖视图。因而，非金属材料234夹置于两个导体之间，例如，在导电线202与内同心导体材料232之间。举例来说，外同心非金属材料234可为OTS材料(例如，硫属化物材料)、半导体材料(例如，p掺杂硅(p-Si))、绝缘体材料(例如，电介质)、包括多个半导体及/或多个绝缘体(包含半导体与绝缘体两者的组合)的层状堆叠及/或表现为非欧姆装置(NOD)的任何其它非金属导体。外同心非金属材料234可形成于凹口的外直径处。
内同心导体材料232可形成于凹口的内直径处，且可由(例如)与用于形成导电线202的材料相同的材料(例如，TiN)形成。间隔物蚀刻可用于在层级之间隔离选择装置(例如，外同心非金属材料234及内同心导体材料232)。尽管图2展示包括邻近于导电线202的两个材料(例如，非金属材料234及导体材料232)的选择装置，但选择装置材料可包含与图2及3(下文论述)中展示的材料数量不同的材料数量。如果选择装置形成为OTS，那么OTS可包括硫属化物材料，例如与用于相关联的存储元件的材料相同或不同的硫属化物材料。
图2的区域A是通过形成在通孔230中的材料(包含导电延伸部206及存储元件的材料)的剖视图。图2的区域A还展示形成在堆叠224上方的结构的剖视图。根据各种实施例，如在区域222中展示，选择装置及存储器单元串联布置于MSMCM配置中，其中M可为任何导体，S可为任何NOD材料且C是任何电阻切换存储器单元材料(或材料堆叠)。如在图2的区域A中说明，在MSMCM配置中，导电线202对应于一个M，导体材料232对应于第二M，且位线204对应于第三M。在MSMCM配置中，非金属材料234对应于S，且存储元件材料212对应于C。
举例来说，图2展示穿过导电线202中的每一者且延伸到衬底201的导电延伸部206。存储器单元108形成于靠近导电线202的每一区域222中，导电延伸部206穿过导电线202。每一区域222的存储器单元108可对应于存储器单元，例如在图1中展示的存储器单元108。举例来说，导电延伸部206可耦合到形成于堆叠224上方的层级处的位线204。
位线204及导电延伸部206可各自由导电材料(例如金属，例如钨(W))形成。位线204及导电延伸部206可各自由相同导电材料形成。然而，本发明的实施例并不限于此，且根据一些实施例，位线204及导电延伸部206可彼此耦合且由不同导电材料形成。
图2的区域A展示形成于通孔230中在通孔230的最外直径处且邻近于内同心导体材料232(其形成于导电线202的凹口中)的存储元件材料220(例如，电阻切换材料)。存储元件材料220包括存储器单元的作用区域。图2的区域A还展示形成在通孔230中在存储元件材料220与导电延伸部206之间的缓冲材料218，使得缓冲材料218围绕导电延伸部206同心布置，且存储元件材料220围绕缓冲材料218同心布置。如本文中使用，术语“缓冲材料”可包含多个材料，其可实施离子贮集器、固体电解质离子导体及离子扩散势垒中的至少一者。
根据各种实施例，举例来说，存储元件材料220是相变材料(PCM)，选择装置(例如，内同心导体材料232)是由OTS材料(例如硫属化物)形成，且不存在缓冲材料218。
根据各种实施例，存储元件材料220不同于PCM(例如绝缘金属氧化物)，且缓冲材料218是用于氧阴离子或金属阳离子的离子贮集器。尽管图2展示缓冲材料经布置成邻近于导电延伸部206且存储元件材料220可经布置成与缓冲材料218同心，但本发明的实施例并不限于此。根据各种实施例，存储元件材料220可经布置成靠近导电延伸部206，且缓冲材料218可经布置成与存储元件材料220同心。
举例来说，额外材料可同心地形成于导电延伸部206与相应导电线202之间，例如(若干)材料形成于存储元件材料220/缓冲材料218与(若干)单元选择装置材料之间以分离存储元件材料220/缓冲材料218与(若干)选择装置材料及/或在存储元件材料220/缓冲材料218与(若干)选择装置材料之间提供保护以缓解组合物混合。
其中导电延伸部206、同心缓冲材料218及存储元件材料220靠近相应导电线202、同心存储器单元(包含与相应单元选择装置串联连接的存储元件)通过的例子可形成于导电延伸部206与导电线202之间。同心存储器单元可形成在实质上与形成导电线202相同的层级处，使得同心存储器单元108实质上与导电线202共面。
如在图2的区域A中展示，形成于通孔230中的导电延伸部206可耦合到形成于堆叠224上方的位线204，形成于通孔230中的同心缓冲材料218可耦合到形成于堆叠224上方的缓冲材料210，且形成于通孔230中的存储元件材料220可耦合到形成于堆叠224上方的存储元件材料212。举例来说，存储元件材料212、缓冲材料210及位线204可通过沉积或双金属镶嵌沉积工艺形成在堆叠224上方在形成于堆叠224上方的隔离材料214之间。
存储元件材料220及/或存储元件材料212可为电阻可变存储元件材料，且除其它电阻可变存储元件材料外还可包含(例如)PCM。在其中电阻可变存储元件包括PCM的实施例中，除其它相变材料外，相变材料还可为硫属化物合金，例如铟(In)-锑(Sb)-碲(Te)(IST)材料(例如，In2Sb2Te5、In1Sb2Te4、In1Sb4Te7等等)或锗(Ge)-锑(Sb)-碲(Te)(GST)材料(例如，Ge8Sb5Te8、Ge2Sb2Te5、Ge1Sb2Te4、Ge1Sb4Te7、Ge4Sb4Te7或等等)。如本文中使用的用连字符连接的化学组合物表示法指示包含于特定混合物或化合物中的元素，且旨在表示涉及经指示元素的所有理想配比。举例来说，其它相变材料可包含Ge-Te、In-Se、Sb-Te、Ga-Sb、In-Sb、As-Te、Al-Te、Ge-Sb-Te、Te-Ge-As、In-Sb-Te、Te-Sn-Se、Ge-Se-Ga、Bi-Se-Sb、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、Te-Ge-Sb-S、Te-Ge-Sn-O、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、Ge-Sb-Te-Pd、Ge-Sb-Te-Co、Sb-Te-Bi-Se、Ag-In-Sb-Te、Ge-Sb-Se-Te、Ge-Sn-Sb-Te、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd及Ge-Te-Sn-Pt。电阻可变材料的其它实例包含二元金属氧化物材料或包含两种或更多种金属(例如，过渡金属、碱土金属及/或稀土金属)的混价氧化物。实施例不限于特定电阻可变材料或与存储器单元的存储元件相关联的材料。举例来说，可用于形成存储元件的电阻可变材料的其它实例包含硫属化物材料、庞磁阻材料及/或各种基于聚合物的电阻可变材料等。
包括形成为与相变材料串联的选择装置的存储器单元可被称为相变材料及开关(PCMS)存储器单元。在各种实施例中，经同心形成的存储元件可用作二端子相变存储元件。然而，本发明的实施例不限于PCMS交叉点阵列或特定单元选择开关。举例来说，本发明的方法及设备可应用到其它交叉点阵列，例如利用电阻随机存取存储器(RRAM)单元、导电桥接随机存取存储器(CBRAM)单元及/或自旋力矩转移随机存取存储器(STT-RAM)单元以及其它类型的存储器单元的阵列。
在各种实施例中，电阻可变存储元件材料可包括与选择装置材料相同的(若干)材料中的一或多者。举例来说，选择装置及存储元件的系列可包括互补背对背式存储装置配置。然而，实施例并不限于此。举例来说，电阻可变存储元件材料及(若干)选择装置材料可包括不同材料。
在各种实施例中，经同心布置的选择装置可配置为(例如)二端子OTS。(若干)OTS材料可包含(例如)响应于跨OTS的施加电压的硫属化物材料。对于小于阈值电压的施加电压，OTS保持于“关断”状态(例如，不导电状态)。替代地，响应于大于阈值电压的跨OTS的施加电压，OTS进入“接通”状态(例如，导电状态)。响应于接近阈值电压的施加电压，跨OTS的电压可“折回”到保持电压。
虽然本文描述且说明的材料可形成为层，但材料不限于此且可以其它三维配置形成。关于图4A到4F进一步论述制造技术。
图3说明根据本发明的各种实施例在导电线网格内具有同心选择装置的同心存储器单元308的位置。图3展示存储器阵列300的一部分的俯视图。存储器阵列300包含多个导电线302(例如，字线)及经布置成垂直于导电线302的多个导电线304(例如，位线)。可在图3中展示的字线下方存在导电线302的其它层级(例如，字线的其它层级)。导电线302与导电线304重叠且借此形成导电线网格。
在图3中，具有与关于图1及2展示且描述的结构类似的结构的同心存储器单元308形成于导电线302与304重叠的位置处。即，同心存储器单元308可形成于当从上方观看时导电线302与304看似交叉的地方。然而，导电线302与304形成于不同层级处，因此它们实际上并未彼此交叉。一个同心存储器单元308可形成为靠近每一字线-位线重叠(例如，多个导电线层级的每一层级处)。
图3以横截面展示穿过每一导电线302(例如，穿过相应导电线302的中心线)的导电延伸部316。缓冲材料318围绕导电延伸部316同心布置。存储元件材料320(例如，电阻切换材料)围绕缓冲材料318同心布置。形成选择装置的材料围绕存储元件材料320同心布置。图3展示围绕存储元件材料320同心布置的内同心导体材料332及围绕内同心导体材料332同心布置的外同心半导体材料334。
尽管图3展示穿过导电线302中的每一者的导电延伸部316使得导电延伸部316的横截面被相应导电线302完全包围，但本发明的实施例并不限于此，且导电延伸部316可经布置成与相应导电线302的一部分交叉，使得导电延伸部316未被导电线302完全包围。即，导电延伸部316可经布置成不与相应导电线302及/或304的中心线交叉。替代地，导电延伸部316可经布置以便靠近相应导电线302穿过而非穿过相应导电线302的任何部分。靠近是指足够接近，使得存储器单元308可以可操作方式形成于导电延伸部316与导电线302之间。
同心存储器单元308的结构在图3中展示为具有圆形占据面积。假定存储器单元308具有半径“r”，则圆周(电流沿着圆周在存储器单元308与导电线302之间流动)是2πr。根据各种实施例，具有圆周选择装置的存储器单元配置的优点是选择装置与存储元件之间的增大的界面区域。因此，对于可支持固定电流密度的选择装置，圆周选择装置与存储元件的较大界面区域可将按比例更大的电流提供到存储元件。在圆周选择装置与存储元件之间的增大的界面区域与圆周及导电线302的厚度成比例。即，在圆周选择装置与存储元件之间的界面区域可通过改变导电线302的厚度或改变圆周选择装置的圆周而改变。
归因于存储元件材料320及/或(若干)单元选择装置材料(例如，332及334)的同轴布置及体积，本发明的同心存储器单元(例如，在图3中展示的308)的有效大小与其它存储器单元配置相比可较大。因而，具有选择装置的单一同心存储器单元308可能并非给定技术节点的最小大小。然而，由于无需针对每一额外层级界定导电线302(例如，字线)及导电线304(例如，位线)，所以制造工艺允许在相同区域占据面积内堆叠若干存储器单元层级而不按比例增大阵列掩模计数。
尽管图3展示经布置成邻近于导电延伸部316的缓冲材料318及存储元件材料320以及经布置成与缓冲材料318及存储元件材料320同心的选择装置材料(例如，332及334)，但本发明的实施例并不限于此，且各种材料可(例如)以不同(例如反向)顺序布置。另外，尽管图3描绘圆周材料尺寸对于各种材料近似相等，但本发明的实施例并不限于此，且在绝对测量中或相对于其它材料可不同于所展示者。而且，尽管在图2中将材料厚度描绘为相等，但本发明的实施例并不限于此，且在绝对测量中或相对于其它材料可不同于所展示者。
如在图3中展示，导电延伸部316也可经布置以垂直延伸穿过导电线304的中心线上的位置。然而，实施例并不限于此，且导电延伸部316可耦合到相应导电线304，(例如)通过从图3中展示的定位稍微改变水平定位而从中心线位置偏移同时仍穿过导电线302的中心线。
图4A到F说明根据本发明的各种实施例的用于形成具有(同心)选择装置(例如，切换装置)的同心存储器单元的三维存储器阵列的简化过程流。在图4A到4F中展示的视图类似于在图2中展示的剖面透视图。如先前关于图2及3论述，在图4A到F中展示的过程流产生与离散存储器单元相关联的(若干)选择装置材料沉积于字线中的凹口中，超出形成通孔的径向距离(例如，与存储元件同心)。
图4A展示在蚀刻停止材料(例如衬底401)上方沉积数个交替绝缘材料428(例如，电介质)及导电材料402。通过形成通孔430，可移除导电材料402与绝缘材料428的一部分。通孔430可全部或部分通过导电材料402的占据面积。通孔430可经蚀刻穿过交替绝缘材料428及导电材料402，(例如)在衬底401处停止。在通孔430形成后或在一些实施例中在通孔430形成期间，导电材料402可经凹入以产生在图4A中说明的配置(包含凹口438的形成)。导电材料402中的凹口438(例如)可通过非方向性蚀刻(例如湿式蚀刻，例如，针对TiN导电材料402的SC1清洗)选择性地蚀刻通孔430中的导电材料402的暴露区域而形成。
图4B展示沉积到通孔430中的外选择装置材料434(例如，外同心半导体材料)。举例来说，如展示，外选择装置材料434可例如通过CVD、ALD等等(例如)保形沉积到通孔430的侧壁上，借此还填充对应于导电线的导电材料402中的凹口438。
本文中描述的材料可通过各种薄膜技术形成，包含(但不限于)旋转涂布、毯覆式涂布、化学气相沉积(CVD)(例如低压CVD)、等离子增强型化学气相沉积(PECVD)、原子层沉积(ALD)、等离子增强型ALD、热分解及/或热生长等。如果纵横比不受限制，那么本文中描述的一些材料(例如，提供直接“视线”可达性的堆叠的某些部分)可通过物理气相沉积(PVD)形成。
通孔纵横比约束及用于沉积外选择装置材料434(及沉积到包含凹口438的通孔430中的其它材料)的沉积工艺的类型可基于选择装置(例如，二极管)电流密度，例如通过选择装置电流密度确定。举例来说，PVD可用于对应于纵横比在4:1到6:1的范围中的通孔430(例如，3E6埃/cm2的优点比)的对于1到5个层级(例如，导电材料402(加上中间绝缘材料428)的数目)的在20nm到60nm的范围中的存储器单元直径。ALD可用于对应于纵横比在9:1到大于11:1(且小于11.5:1)的范围中的通孔430(例如，1E6埃/cm2的优点比)的对于14到19个层级(例如，导电材料402(加上中间绝缘材料428)的数目)的在20nm到60nm的范围中的具有选择装置的存储器单元的直径。
图4C展示在从通孔430及凹口438的一部分内移除后的外选择装置材料434(例如，外同心半导体材料)，借此留下具有比图4A中展示的凹口438小的容积的凹口440。可(例如)通过间隔物蚀刻(或替代地湿式回蚀)如图4C中展示般移除外选择装置材料434以在层级之间隔离外选择装置材料434。
图4D展示(例如)通过CVD、ALD等等沉积到通孔430中的内选择装置材料432(例如内同心导体材料)。举例来说，内选择装置材料432可保形地沉积到通孔430的侧壁上，从而还填充图4C中展示的导电材料402中的凹口440。内选择装置材料432可通过各种薄膜技术(例如上文关于沉积外选择装置材料434描述的技术)而形成。
图4E展示在从堆叠(在图2中展示的224)的顶部表面(即，上绝缘材料428上方)及从通孔430内(例如，侧壁及底部)移除后的内选择装置材料432，然而，留下图4C中展示的内选择装置材料432凹口440。例如，可通过间隔物蚀刻(或替代地湿式回蚀)如图4E中展示般移除内选择装置材料432以在层级之间隔离内选择装置材料432。由于可期望使内选择装置材料432保留于凹口440中(在图4C中展示)，所以可在从通孔430移除内选择装置材料432中使用方向性(例如，各向异性干式)蚀刻。
在如图4E中展示般使用内选择装置材料432填充凹口440且从通孔430内移除多余内选择装置材料432后，进一步处理可包含在通孔430中沉积各种材料，如图4F中展示。位线404可连同其它材料一起图案化于堆叠上方。举例来说，如先前关于图2描述，同心存储元件材料、同心缓冲材料及导电延伸部材料可形成于通孔430中，且存储元件材料412、缓冲材料410及位线404可形成于堆叠上方。根据一些实施例，各种材料可在同时沉积于通孔430中且沉积于堆叠的顶部上(例如，以用于位线(例如在图2中展示的204))。根据本发明的一些实施例，各种材料可沉积于通孔430中，其中随后对堆叠抛光，此后图案化形成于堆叠上方的材料。根据一些实施例，各种材料可沉积于通孔430中且双金属镶嵌沉积可用于在堆叠上方形成材料，此后可对堆叠及位线抛光。
尽管本文中已说明且描述特定实施例，但所属领域的一般技术人员将了解，经计算以实现相同结果的布置可取代所展示的特定实施例。本发明旨在涵盖本发明的各种实施例的改编或变动。应理解，上述描述是以说明性方式而非限制性方式做出。所属领域的技术人员在审阅上述描述后应明白上述实施例的组合及本文中未明确描述的其它实施例。本发明的各种实施例的范围包含其中使用上述结构及方法的其它应用。因此，应参考所附权利要求书连同此权利要求书所授权的等效物的整个范围而确定本发明的各种实施例的范围。
在前述实施方式中，出于简化本发明的目的将各种特征一起分组于单个实施例中。本发明的此方法不应被解释为反映本发明的所揭示实施例必须使用比明确陈述于每一权利要求中更多的特征的意图。而是，如所附权利要求书反映，发明性标的物在于少于单一所揭示实施例的全部特征。因此，特此将所附权利要求书并入实施方式中，其中每一权利要求独立地作为单独实施例。

Claims (39)

1.一种三维存储器阵列，其包括：
堆叠，其包括通过至少绝缘材料彼此分离的多个第一导电线；
至少一个导电延伸部，其经布置以实质上垂直于所述多个第一导电线延伸，使得所述至少一个导电延伸部与所述多个第一导电线中的每一者交叉；
存储元件材料，其经布置成围绕所述至少一个导电延伸部；及
选择装置，其经布置成围绕所述存储元件材料，
其中所述存储元件材料径向邻近于使所述多个第一导电线分离的绝缘材料，且经布置成围绕所述存储元件材料的所述选择装置径向邻近于所述多个第一导电线中的每一者。
2.根据权利要求1所述的存储器阵列，其中经布置成围绕所述存储元件材料的所述选择装置包含：
内同心导体材料；及
外同心非金属材料，其经布置成围绕所述内同心导体材料。
3.根据权利要求2所述的存储器阵列，其中所述外同心非金属材料包含半导体材料。
4.根据权利要求2所述的存储器阵列，其中所述外同心非金属材料包含绝缘体材料。
5.根据权利要求2所述的存储器阵列，其中所述外同心非金属材料包含层状堆叠，所述层状堆叠包含交替的半导体材料和绝缘体材料。
6.根据权利要求2所述的存储器阵列，其中所述外同心非金属材料包含表现为非欧姆装置的非金属导体。
7.根据权利要求2所述的存储器阵列，其中所述多个第一导电线和内同心导体材料包含相同金属材料，且所述外同心非金属材料包含硅。
8.根据权利要求2所述的存储器阵列，其中所述多个第一导电线和内同心导体材料包含氮化钛TiN。
9.根据权利要求1到8中任一权利要求所述的存储器阵列，其中所述选择装置为金属-绝缘体-金属选择装置。
10.根据权利要求1到8中任一权利要求所述的存储器阵列，其中所述选择装置为金属-半导体-金属选择装置。
11.根据权利要求1到8中任一权利要求所述的存储器阵列，其中所述选择装置为双向阈值开关。
12.根据权利要求1到8中任一权利要求所述的存储器阵列，其进一步包括经布置成围绕所述存储元件材料的缓冲材料，所述缓冲材料定位在所述选择装置与所述存储元件材料之间。
13.一种三维存储器阵列，其包括：
堆叠，其包括通过至少绝缘材料彼此分离的多个第一导电线；
至少一个导电延伸部，其经布置以实质上垂直于所述多个第一导电线延伸，使得所述至少一个导电延伸部与所述多个第一导电线中的每一者交叉；
缓冲材料、存储元件材料、导体材料及半导体材料，其经布置成围绕所述至少一个导电延伸部，
其中所述导体材料的第一例子邻近于所述半导体材料的第一例子，且所述导体材料及所述半导体材料的所述第一例子与所述导体材料及所述半导体材料的第二例子隔离，且
其中所述至少一个导电延伸部、缓冲材料及存储元件材料在所述导体材料及所述半导体材料的所述第一及第二例子之间是连续的。
14.根据权利要求13所述的存储器阵列，其中所述缓冲材料、存储元件材料、导体材料及半导体材料围绕所述至少一个导电延伸部同心布置。
15.根据权利要求13所述的存储器阵列，其中所述导体材料布置于所述半导体材料与所述至少一个导电延伸部之间。
16.根据权利要求13所述的存储器阵列，其中所述导体材料及所述半导体材料的所述第一例子通过使所述多个第一导电线分离的至少所述绝缘材料而与所述导体材料及所述半导体材料的所述第二例子隔离。
17.根据权利要求13所述的存储器阵列，其中所述缓冲材料布置于所述存储元件材料与所述至少一个导电延伸部之间。
18.根据权利要求13所述的存储器阵列，其进一步包括多个第二导电线，所述多个第二导电线经布置以在与布置所述多个第一导电线的层级不同的层级处实质上垂直于所述多个第一导电线延伸，且经布置以实质上垂直于所述至少一个导电延伸部延伸，
其中所述至少一个导电延伸部耦合到所述多个第二导电线中的至少一者。
19.根据权利要求18所述的存储器阵列，其进一步包括第二缓冲材料，所述第二缓冲材料经布置以在与布置所述多个第一导电线的所述层级不同的层级处实质上垂直于所述多个第一导电线且沿所述多个第一导电线的两个边缘中的每一者延伸，且经布置以实质上垂直于所述至少一个导电延伸部延伸，
其中所述第二缓冲材料耦合到所述缓冲材料。
20.根据权利要求18所述的存储器阵列，其进一步包括第二存储元件材料，所述第二存储元件材料经布置以在与布置所述多个第一导电线的所述层级不同的层级处实质上垂直于所述第二缓冲材料且沿所述第二缓冲材料的两个边缘中的每一者延伸，且经布置以实质上垂直于所述至少一个导电延伸部延伸，
其中所述第二存储元件材料耦合到所述存储元件材料。
21.一种三维存储器阵列，其包括：
交替导电线及绝缘材料层级的堆叠；
导电延伸部，其经布置以实质上垂直于所述导电线延伸，使得所述导电延伸部与所述导电线中的每一者交叉；
存储元件材料，其围绕所述导电延伸部的长度同心布置，所述存储元件材料沿所述导电延伸部的所述长度是连续的；及
多个离散选择装置，所述多个离散选择装置各自具有环形几何形状，所述多个离散选择装置中的相应者经定位成邻近于相应导电线，及所述多个离散选择装置中的每一者，
其中所述多个离散选择装置中的每一者包含所述环形几何形状的外径处的非金属材料及所述环形几何形状的内径处的导体材料。
22.根据权利要求21所述的存储器阵列，其中所述导电线及所述环形几何形状的所述内径处的所述导体材料包括相同金属材料。
23.根据权利要求21到22中任一权利要求所述的存储器阵列，其中所述环形几何形状的所述外径处的所述非金属材料包括半导体材料。
24.根据权利要求21到22中任一权利要求所述的存储器阵列，其中所述环形几何形状的所述外径处的所述非金属材料包括电介质材料。
25.一种形成三维存储器阵列的方法，其包括：
形成包括通过绝缘材料彼此分离的多个第一导电线的堆叠；
形成穿过所述堆叠的通孔，使得所述通孔的至少一部分通过所述多个第一导电线中的每一者；
在所述多个第一导电线的至少一者中形成邻近所述通孔的凹口；
在所述凹口中形成选择装置；
在所述通孔内形成存储元件材料；及
在所述通孔内形成导电延伸部。
26.根据权利要求25所述的方法，其进一步包括在所述通孔中形成邻近所述存储元件材料及所述导电延伸部的缓冲材料。
27.根据权利要求25所述的方法，其中在所述凹口中形成选择装置包含：
在所述凹口中形成非金属材料；及
在所述凹口中形成导体材料。
28.根据权利要求27所述的方法，其中在所述凹口中形成所述导体材料包含：形成具有与所述多个第一导电线相同的材料的所述导体材料。
29.根据权利要求27到28中任一权利要求所述的方法，其中在所述凹口中形成选择装置包含：
首先在所述凹口中形成所述非金属材料；及
随后在所述凹口中形成所述导体材料。
30.根据权利要求27到28中任一权利要求所述的方法，其中在所述凹口中形成所述非金属材料包含：
在所述凹口中沉积半导体材料；及
仅移除所述凹口中的所述半导体材料的一部分以形成第二凹口。
31.根据权利要求30所述的方法，其中在所述凹口中沉积所述半导体材料包含：在所述多个第一导电线包含小于六(6)个第一导电线且所述通孔具有小于六比一(6:1)的纵横比时，通过化学气相沉积CVD方法在所述通孔及凹口中保形地沉积所述半导体材料。
32.根据权利要求30所述的方法，其中在所述凹口中沉积所述半导体材料包含：在所述多个第一导电线包含介于十四(14)个与十九(19)个之间，包括14及19，且所述通孔具有介于九比一(9:1)与十一比一(11:1)之间的纵横比时，通过原子层沉积ALD方法在所述通孔及凹口中保形地沉积所述半导体材料。
33.根据权利要求30到32中任一权利要求所述的方法，其中在所述凹口中形成所述导体材料包含在所述第二凹口中形成所述导体材料。
34.根据权利要求27所述的方法，其中形成所述凹口包含：通过对所述第一导电线比对所述绝缘材料更具选择性的非方向性蚀刻，在所述通孔的壁中在所述第一导电线中的每一者的暴露区域处形成所述凹口；且
其中在所述凹口中形成所述导体材料包含：
在所述凹口内沉积所述导体材料，及
移除不在所述凹口内的所述导体材料。
35.根据权利要求25所述的方法，其进一步包括形成多个第二导电线，所述多个第二导电线经布置以在与布置所述多个第一导电线的数个层级不同的层级处实质上垂直于所述多个第一导电线延伸，且经布置以实质上垂直于所述导电延伸部延伸，
其中所述导电延伸部耦合到所述多个第二导电线中的至少一者。
36.根据权利要求35所述的方法，其中形成所述多个第二导电线包含通过双镶嵌工艺形成所述多个第二导电线。
37.一种形成存储器阵列的方法，其包括：
形成包括通过绝缘材料彼此分离的数个第一导电线的堆叠；
形成穿过所述堆叠的通孔，使得所述通孔的至少一部分通过所述数个第一导电线中的每一者；
在所述数个第一导电线的至少一者中形成邻近所述通孔的凹口；
在所述数个第一导电线中的所述凹口中形成邻近所述通孔的选择装置；
在所述通孔内形成邻近所述选择装置的存储元件材料；及
在所述存储元件材料内同心地形成导电延伸部。
38.根据权利要求37所述的方法，其中在所述凹口中形成所述选择装置包含：使用所述数个第一导电线中的一者形成金属-半导体-金属装置及金属-绝缘体-金属装置中的一者。
39.根据权利要求37到38中任一权利要求所述的方法，其中形成所述通孔包含形成所述通孔以具有特定纵横比，且形成所述选择装置包含在所述凹口中沉积构成所述选择装置的材料，
其中所述通孔的所述特定纵横比及在所述凹口中沉积构成所述选择装置的所述材料所凭借的工艺是基于所述选择装置的电流密度。
CN201480037857.9A 2013-06-11 2014-06-05 具有选择装置的三维存储器阵列 Active CN105359271B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/915,302 US9728584B2 (en) 2013-06-11 2013-06-11 Three dimensional memory array with select device
US13/915,302 2013-06-11
PCT/US2014/041042 WO2014200791A1 (en) 2013-06-11 2014-06-05 Three dimensional memory array with select device

Publications (2)

Publication Number Publication Date
CN105359271A true CN105359271A (zh) 2016-02-24
CN105359271B CN105359271B (zh) 2018-03-30

Family

ID=52004686

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480037857.9A Active CN105359271B (zh) 2013-06-11 2014-06-05 具有选择装置的三维存储器阵列

Country Status (7)

Country Link
US (3) US9728584B2 (zh)
EP (1) EP3008754B1 (zh)
JP (1) JP6159023B2 (zh)
KR (2) KR101960214B1 (zh)
CN (1) CN105359271B (zh)
TW (1) TWI536546B (zh)
WO (1) WO2014200791A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108346446A (zh) * 2017-01-23 2018-07-31 西部数据技术公司 具有双向阈值型选择器的高密度3d垂直reram
CN110391332A (zh) * 2018-04-23 2019-10-29 三星电子株式会社 半导体器件及形成半导体器件的方法
CN112106201A (zh) * 2020-08-13 2020-12-18 长江先进存储产业创新中心有限责任公司 用于以较低成本形成垂直3d x-point存储器的新颖集成方案
CN112185991A (zh) * 2019-07-03 2021-01-05 华邦电子股份有限公司 三维电阻式存储器及其形成方法
CN112567525A (zh) * 2020-11-18 2021-03-26 长江先进存储产业创新中心有限责任公司 新型垂直3d pcm存储单元和编程读取方案
CN113196491A (zh) * 2018-12-21 2021-07-30 美光科技公司 三维存储器阵列
CN114981966A (zh) * 2019-12-18 2022-08-30 美光科技公司 垂直3d存储器装置及其制造方法

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013197396A (ja) * 2012-03-21 2013-09-30 Toshiba Corp 半導体記憶装置及びその製造方法
US9397145B1 (en) 2015-05-14 2016-07-19 Micron Technology, Inc. Memory structures and related cross-point memory arrays, electronic systems, and methods of forming memory structures
US9595669B2 (en) 2015-06-30 2017-03-14 Western Digital Technologies, Inc. Electroplated phase change switch
US9564585B1 (en) 2015-09-03 2017-02-07 HGST Netherlands B.V. Multi-level phase change device
US10134470B2 (en) 2015-11-04 2018-11-20 Micron Technology, Inc. Apparatuses and methods including memory and operation of same
US9978810B2 (en) 2015-11-04 2018-05-22 Micron Technology, Inc. Three-dimensional memory apparatuses and methods of use
US9947721B2 (en) * 2016-04-01 2018-04-17 Micron Technology, Inc. Thermal insulation for three-dimensional memory arrays
US10446226B2 (en) 2016-08-08 2019-10-15 Micron Technology, Inc. Apparatuses including multi-level memory cells and methods of operation of same
US10157670B2 (en) 2016-10-28 2018-12-18 Micron Technology, Inc. Apparatuses including memory cells and methods of operation of same
KR102551799B1 (ko) 2016-12-06 2023-07-05 삼성전자주식회사 반도체 소자
KR101907274B1 (ko) * 2016-12-14 2018-12-07 한양대학교 산학협력단 고밀도 3차원 아키텍처를 갖는 상변화 메모리 및 그 제조 방법
US10374013B2 (en) * 2017-03-30 2019-08-06 Sandisk Technologies Llc Methods and apparatus for three-dimensional nonvolatile memory
US10224372B2 (en) * 2017-05-24 2019-03-05 Sandisk Technologies Llc Three-dimensional memory device with vertical bit lines and replacement word lines and method of making thereof
EP3676878A4 (en) 2017-08-31 2020-11-04 Micron Technology, Inc. SEMICONDUCTOR DEVICES, HYBRID TRANSISTORS AND RELATED PROCESSES
EP3676877A4 (en) 2017-08-31 2021-09-01 Micron Technology, Inc. SEMICONDUCTOR COMPONENTS, TRANSISTORS AND ASSOCIATED METHODS FOR CONTACTING METAL OXIDE SEMICONDUCTOR COMPONENTS
US10490602B2 (en) 2017-09-21 2019-11-26 Micron Technology, Inc. Three dimensional memory arrays
FR3076052B1 (fr) * 2017-12-22 2021-12-31 Commissariat Energie Atomique Memoire resistive en trois dimensions et procede permettant d'obtenir une telle memoire
EP3506360A1 (en) 2017-12-29 2019-07-03 IMEC vzw Three-dimensional semiconductor memory device and method for manufacturing thereof
US10366983B2 (en) 2017-12-29 2019-07-30 Micron Technology, Inc. Semiconductor devices including control logic structures, electronic systems, and related methods
US10340267B1 (en) 2017-12-29 2019-07-02 Micron Technology, Inc. Semiconductor devices including control logic levels, and related memory devices, control logic assemblies, electronic systems, and methods
US10297290B1 (en) 2017-12-29 2019-05-21 Micron Technology, Inc. Semiconductor devices, and related control logic assemblies, control logic devices, electronic systems, and methods
US11147542B2 (en) * 2018-03-04 2021-10-19 Synthes Gmbh Surgical instrument handle with implant sizing feature and method of using
JP2019165052A (ja) 2018-03-19 2019-09-26 東芝メモリ株式会社 半導体記憶装置
US10586795B1 (en) 2018-04-30 2020-03-10 Micron Technology, Inc. Semiconductor devices, and related memory devices and electronic systems
CN112204746B (zh) * 2018-05-24 2024-09-03 三星电子株式会社 集成有选择元件的相变存储器及其制造方法
US11980109B2 (en) 2018-05-24 2024-05-07 Samsung Electronics Co., Ltd. Selection element-integrated phase-change memory and method for producing same
US11011576B2 (en) * 2018-06-28 2021-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory device
KR102546686B1 (ko) 2018-07-17 2023-06-23 삼성전자주식회사 가변 저항 메모리 장치
KR102578801B1 (ko) 2018-08-29 2023-09-18 삼성전자주식회사 가변 저항 메모리 장치
US10763432B2 (en) * 2018-12-13 2020-09-01 Intel Corporation Chalcogenide-based memory architecture
KR102649489B1 (ko) * 2019-01-11 2024-03-21 삼성전자주식회사 가변 저항 메모리 소자
US10840260B2 (en) 2019-01-18 2020-11-17 Sandisk Technologies Llc Through-array conductive via structures for a three-dimensional memory device and methods of making the same
JP2020155630A (ja) 2019-03-20 2020-09-24 キオクシア株式会社 不揮発性記憶装置
US11335730B2 (en) * 2019-12-03 2022-05-17 International Business Machines Corporation Vertical resistive memory device with embedded selectors
US11502128B2 (en) 2020-06-18 2022-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and method of forming the same
US11355508B2 (en) * 2020-08-13 2022-06-07 Micron Technology, Inc. Devices including floating vias and related systems and methods
JP2022052081A (ja) 2020-09-23 2022-04-04 キオクシア株式会社 半導体記憶装置
US11716861B2 (en) * 2020-12-15 2023-08-01 Micron Technology, Inc. Electrically formed memory array using single element materials
KR20220133015A (ko) 2021-03-24 2022-10-04 삼성전자주식회사 저항성 메모리 소자
CN113644087A (zh) * 2021-08-10 2021-11-12 长江先进存储产业创新中心有限责任公司 相变存储器及其制造方法
US11996148B2 (en) * 2022-03-31 2024-05-28 Macronix International Co., Ltd. Switch circuit and memory array having the same
KR102702141B1 (ko) * 2023-07-17 2024-09-04 울산과학기술원 3차원 컨볼루션 신경망(3D Convolutional neural network, 3D CNN) 연산을 수행하는 멤리스터 기반의 어레이 장치 및 이를 통한 3D CNN 연산 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1947252A (zh) * 2004-04-26 2007-04-11 微米技术有限公司 存储器阵列、形成存储器阵列的方法和形成位线接触的方法
US20110140068A1 (en) * 2009-12-16 2011-06-16 Yoshio Ozawa Resistance-change memory cell array
US20120211722A1 (en) * 2009-11-06 2012-08-23 Kellam Mark D Three-dimensional memory array stacking structure

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5359205A (en) * 1991-11-07 1994-10-25 Energy Conversion Devices, Inc. Electrically erasable memory elements characterized by reduced current and improved thermal stability
US6936538B2 (en) * 2001-07-16 2005-08-30 Applied Materials, Inc. Method and apparatus for depositing tungsten after surface treatment to improve film characteristics
US20070015348A1 (en) * 2005-07-18 2007-01-18 Sharp Laboratories Of America, Inc. Crosspoint resistor memory device with back-to-back Schottky diodes
US7303971B2 (en) * 2005-07-18 2007-12-04 Sharp Laboratories Of America, Inc. MSM binary switch memory device
CN101501850B (zh) * 2006-10-16 2011-01-05 松下电器产业株式会社 非易失性存储元件及其制造方法
KR100847309B1 (ko) 2007-02-27 2008-07-21 삼성전자주식회사 비휘발성 메모리 장치의 제조 방법
US8466068B2 (en) * 2007-12-31 2013-06-18 Sandisk 3D Llc Methods and apparatus for forming memory lines and vias in three dimensional memory arrays using dual damascene process and imprint lithography
US8143092B2 (en) * 2008-03-10 2012-03-27 Pragati Kumar Methods for forming resistive switching memory elements by heating deposited layers
JP5086851B2 (ja) 2008-03-14 2012-11-28 株式会社東芝 不揮発性半導体記憶装置
KR20100001260A (ko) 2008-06-26 2010-01-06 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US8148797B2 (en) 2008-06-26 2012-04-03 Taiwan Semiconductor Manufacturing Co., Ltd. Chip pad resistant to antenna effect and method
KR101052921B1 (ko) * 2008-07-07 2011-07-29 주식회사 하이닉스반도체 버티컬 플로팅 게이트를 구비하는 플래시 메모리소자의제조방법
KR101478678B1 (ko) * 2008-08-21 2015-01-02 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US8173987B2 (en) 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
KR101069724B1 (ko) * 2009-12-22 2011-10-04 주식회사 하이닉스반도체 3차원 스택 구조를 갖는 상변화 메모리 장치 및 그 제조방법
JP5072995B2 (ja) * 2010-03-24 2012-11-14 株式会社東芝 不揮発性半導体記憶装置
US8823072B2 (en) * 2010-04-15 2014-09-02 Samsung Electronics Co., Ltd. Floating gate type nonvolatile memory device and related methods of manufacture and operation
US8289763B2 (en) 2010-06-07 2012-10-16 Micron Technology, Inc. Memory arrays
US8193054B2 (en) * 2010-06-30 2012-06-05 SanDisk Technologies, Inc. Ultrahigh density vertical NAND memory device and method of making thereof
US8349681B2 (en) * 2010-06-30 2013-01-08 Sandisk Technologies Inc. Ultrahigh density monolithic, three dimensional vertical NAND memory device
KR20120021539A (ko) 2010-08-06 2012-03-09 삼성전자주식회사 비휘발성 메모리요소 및 이를 포함하는 메모리소자
US8378456B1 (en) * 2010-08-30 2013-02-19 Contour Semiconductor, Inc. Unified switch array for memory devices
US20120119179A1 (en) * 2010-11-05 2012-05-17 Kabushiki Kaisha Toshiba Memory device and method for manufacturing the same
KR20120068392A (ko) * 2010-12-17 2012-06-27 삼성전자주식회사 비휘발성 메모리 소자 및 반도체 소자의 콘택 플러그의 제조 방법
US8759895B2 (en) * 2011-02-25 2014-06-24 Micron Technology, Inc. Semiconductor charge storage apparatus and methods
US10333064B2 (en) 2011-04-13 2019-06-25 Micron Technology, Inc. Vertical memory cell for high-density memory
KR101794017B1 (ko) 2011-05-12 2017-11-06 삼성전자 주식회사 비휘발성 메모리 장치 및 그 제조 방법
KR20120139082A (ko) * 2011-06-16 2012-12-27 삼성전자주식회사 멀티비트 메모리요소, 이를 포함하는 메모리소자 및 이들의 제조방법
KR20130004784A (ko) 2011-07-04 2013-01-14 삼성전자주식회사 저항 변화 체를 갖는 비-휘발성 메모리 소자 및 그 제조방법
US8841649B2 (en) 2012-08-31 2014-09-23 Micron Technology, Inc. Three dimensional memory array architecture
US8729523B2 (en) 2012-08-31 2014-05-20 Micron Technology, Inc. Three dimensional memory array architecture

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1947252A (zh) * 2004-04-26 2007-04-11 微米技术有限公司 存储器阵列、形成存储器阵列的方法和形成位线接触的方法
US20120211722A1 (en) * 2009-11-06 2012-08-23 Kellam Mark D Three-dimensional memory array stacking structure
US20110140068A1 (en) * 2009-12-16 2011-06-16 Yoshio Ozawa Resistance-change memory cell array

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108346446A (zh) * 2017-01-23 2018-07-31 西部数据技术公司 具有双向阈值型选择器的高密度3d垂直reram
CN110391332A (zh) * 2018-04-23 2019-10-29 三星电子株式会社 半导体器件及形成半导体器件的方法
CN113196491A (zh) * 2018-12-21 2021-07-30 美光科技公司 三维存储器阵列
US11925036B2 (en) 2018-12-21 2024-03-05 Micron Technology, Inc. Three-dimensional memory array
CN112185991A (zh) * 2019-07-03 2021-01-05 华邦电子股份有限公司 三维电阻式存储器及其形成方法
CN112185991B (zh) * 2019-07-03 2023-11-10 华邦电子股份有限公司 三维电阻式存储器及其形成方法
CN114981966A (zh) * 2019-12-18 2022-08-30 美光科技公司 垂直3d存储器装置及其制造方法
CN114981966B (zh) * 2019-12-18 2023-09-29 美光科技公司 垂直3d存储器装置及其制造方法
CN112106201A (zh) * 2020-08-13 2020-12-18 长江先进存储产业创新中心有限责任公司 用于以较低成本形成垂直3d x-point存储器的新颖集成方案
CN112106201B (zh) * 2020-08-13 2024-01-16 长江先进存储产业创新中心有限责任公司 用于以较低成本形成垂直3d x-point存储器的新颖集成方案
CN112567525A (zh) * 2020-11-18 2021-03-26 长江先进存储产业创新中心有限责任公司 新型垂直3d pcm存储单元和编程读取方案

Also Published As

Publication number Publication date
US20140361239A1 (en) 2014-12-11
US9728584B2 (en) 2017-08-08
EP3008754A4 (en) 2017-03-22
KR101960214B1 (ko) 2019-03-19
EP3008754A1 (en) 2016-04-20
TWI536546B (zh) 2016-06-01
US20170263683A1 (en) 2017-09-14
TW201515197A (zh) 2015-04-16
JP2016527710A (ja) 2016-09-08
KR20160018761A (ko) 2016-02-17
US10134810B2 (en) 2018-11-20
KR20180001578A (ko) 2018-01-04
WO2014200791A1 (en) 2014-12-18
US10916586B2 (en) 2021-02-09
US20190019842A1 (en) 2019-01-17
EP3008754B1 (en) 2018-08-01
JP6159023B2 (ja) 2017-07-05
CN105359271B (zh) 2018-03-30

Similar Documents

Publication Publication Date Title
CN105359271A (zh) 具有选择装置的三维存储器阵列
TWI520272B (zh) 三維記憶體陣列架構
TWI508091B (zh) 三維記憶體陣列架構
US8283711B2 (en) Non-volatile memory devices having data storage layer
CN107689419A (zh) 非易失性存储器件
CN103855304B (zh) 可变电阻存储器件
CN106992196A (zh) 可变电阻存储器件
US11037992B2 (en) Variable resistance memory device
JP2011029462A (ja) 不揮発性記憶装置およびその製造方法
CN109216350A (zh) 包括在隔离线之间的数据存储图案的半导体器件
KR102549543B1 (ko) 메모리 소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant