CN103855304B - 可变电阻存储器件 - Google Patents

可变电阻存储器件 Download PDF

Info

Publication number
CN103855304B
CN103855304B CN201310170875.1A CN201310170875A CN103855304B CN 103855304 B CN103855304 B CN 103855304B CN 201310170875 A CN201310170875 A CN 201310170875A CN 103855304 B CN103855304 B CN 103855304B
Authority
CN
China
Prior art keywords
layer
electrode
metal
memory device
variable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310170875.1A
Other languages
English (en)
Other versions
CN103855304A (zh
Inventor
金秀吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN103855304A publication Critical patent/CN103855304A/zh
Application granted granted Critical
Publication of CN103855304B publication Critical patent/CN103855304B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H10N70/8616—Thermal insulation means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种可变电阻存储器件及其形成方法。根据本发明的可变电阻存储器件包括：第一电极；第二电极，与第一电极间隔开；电阻可变层和金属绝缘体转变层，提供在第一电极与第二电极之间；以及热阻挡层，提供在（i）第一电极和金属绝缘体转变层之间，（ii）金属绝缘体转变层和电阻可变层之间，或者（iii）第二电极和金属绝缘体转变层之间。本发明利用热边界电阻TBR现象来防止在金属绝缘体转变层中产生的热的耗散，因而可以减小操作可变电阻存储器件的电流和电压。

Description

可变电阻存储器件
相关申请的交叉引用
本申请要求2012年11月29日提交的申请号为10-2012-0137216的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的实施例涉及一种可变电阻存储器件（或电阻可变存储器件）及其形成方法。更具体而言，本发明的实施例涉及一种包括电阻可变层的可变电阻存储器件及其形成方法，所述电阻可变层的电阻根据施加到所述电阻可变层的电压或电流而变化，使得可以在至少两种不同的电阻状态之间进行转换操作。
背景技术
可变电阻存储器件具有至少两种电阻状态，并且根据外部输入信号（诸如施加到可变电阻存储器件的电压）来转换其电阻状态。可变电阻存储器件通过执行转换操作来储存数据。可变电阻存储器件的实例包括：阻变随机存取存储器（ReRAM）、相变RAM（PCRAM）、自旋转移力矩RAM（STT-RAM）等。由于可变电阻存储器件的简单结构以及即使不再施加外部输入也能保留储存的数据的良好性能，已经对可变电阻存储器件进行了许多研究。
在可变电阻存储器件之中，ReRAM可以包括（i）由例如基于钙钛矿的材料或过渡金属氧化物形成的电阻可变层，和（ii）上电极和下电极。在ReRAM中，充当电流路径的细丝根据施加到电极的电压电平而在电阻可变层中重复地形成或断裂。
当细丝形成时，电阻可变层处于低电阻状态。相反，当细丝断裂时，电阻可变层处于高电阻状态。从高电阻状态到低电阻状态和从低电阻状态到高电阻状态的转换操作分别被称作为“设定”和“复位”操作。
发明内容
根据本发明的一个实施例的可变电阻存储器件及其形成方法利用热边界电阻（TBR）效应来减小在金属绝缘体转变（MIT）层中产生的热的耗散，并且与不使用TBR效应相比引起了MIT层在更低电平的操作电流和电压处转变。因此，可以减小用于可变电阻存储器件的操作电流和电压的电平。
根据本发明的一个实施例的可变电阻存储器件可以包括：第一电极；第二电极，所述第二电极与第一电极间隔开；电阻可变层和金属绝缘体转变（MIT）层，所述电阻可变层和所述金属绝缘体转变（MIT）层提供在第一电极与第二电极之间；以及热阻挡层，所述热阻挡层提供在（i）第一电极与MIT层之间，（ii）MIT层与电阻可变层之间，或者（iii）第二电极与MIT层之间。
根据本发明的另一个实施例的可变电阻存储器件可以包括：垂直电极，所述垂直电极从衬底垂直延伸；多个层间绝缘图案和多个水平电极，所述多个层间绝缘图案和所述多个水平电极沿着垂直电极延伸的方向以交替的方式层叠；电阻可变层和金属绝缘体转变（MIT）层，所述电阻可变层和所述金属绝缘体转变（MIT）层中的每个提供在垂直电极与水平电极之间；以及热阻挡层，所述热阻挡层提供在（i）水平电极与MIT层之间，（ii）MIT层与电阻可变层之间，或者（iii）垂直电极与MIT层之间。
根据本发明的实施例，可以利用热边界电阻（TBR）现象来抑制来自金属绝缘体转变（MIT）层的热耗散，因而可以减小用于可变电阻存储器件的操作电流和电压。
附图说明
图1A至图1E示出包括金属绝缘体转变层的可变电阻存储器件的不同方面。
图2A至图2B示出根据本发明的第一实施例的可变电阻存储器件及其形成方法。
图3A至图3D示出根据本发明的第一实施例的可变电阻存储器件的优点。
图4A至图4E分别示出根据本发明的第二实施例至第六实施例的可变电阻存储器件的截面。
图5是根据本发明的一个实施例的可变电阻存储器件的存储器单元阵列（MCA）的立体图。
图6A至图6F示出根据本发明的第七实施例的可变电阻存储器件及其形成方法。
图7示出根据本发明的第八实施例的可变电阻存储器件及其形成方法。
图8示出根据本发明的第九实施例的可变电阻存储器件及其形成方法。
图9示出根据本发明的第十实施例的可变电阻存储器件及其形成方法。
图10A至图10D示出根据本发明的第十一实施例的可变电阻存储器件及其形成方法。
图11示出包括外围器件和根据本发明的一个实施例的可变电阻存储器件的系统。
图12示出使用根据本发明的一个实施例的可变电阻存储器件的信息处理系统。
具体实施方式
下面将参照附图更详细地描述各种实施例。然而，本发明可以用不同的方式实施，而不应解释为局限于本文所列的实施例。确切地说，提供这些实施例是为了使本说明书充分与完整，并向本领域技术人员充分传达本发明的范围。在说明书中，相似的附图标记在本发明的不同附图与实施例中表示相似的部分。
附图并非按比例绘制，在某些情况下，为了清楚地示出实施例的特征可能对比例做夸大处理。当提及第一层在第二层“上”或在衬底“上”时，其不仅涉及第一层直接形成在第二层上或在衬底上的情况，还涉及在第一层与第二层之间或在第一层与衬底之间存在第三层的情况。
图1A至图1E示出包括金属绝缘体转变层的可变电阻存储器件的不同方面。
图1A示出的图说明了材料的金属绝缘体转变（MIT）行为，所述材料的晶体结构在临界温度Tc处变化。结果是，材料经历从金属到绝缘体的转变或从绝缘体到金属的转变，并且材料的电阻相应地在临界温度Tc处突然改变。可变电阻存储器件可以利用由具有这种MIT特性的材料形成的层来作为选择单元。
参见图1B，利用MIT层作为选择单元的可变电阻存储器件可以具有包括下电极10、MIT层20、电阻可变层30以及上电极40的层叠结构。
参见图1C，当电流经过MIT层20时，在MIT层20中产生焦耳热，并且内部产生的热耗散到相邻的层，诸如下电极10和电阻可变层30。由于热耗散到相邻的层，因此与不存在热耗散的情况相比，MIT层20达到临界温度Tc需要更高电平的电流或电压。当MIT层的温度达到临界温度Tc时，产生MIT层20从绝缘体到金属的转变。
参见图1D，当离MIT层20中心的距离增加时，温度减小。温度下降与耗散到相邻的层的热量成比例地增加。在下电极10与金属绝缘体转变层20之间的界面（D）处以及电阻可变层30与金属绝缘体转变层20之间的界面（D）处存在温度分布上的不连续。
参见图1E，在交叉点单元阵列结构下，存储器单元布置在多个位线和多个字线的每个交叉处。在交叉点单元阵列结构下，当将电压Vt施加到位于选中位线和选中字线之间的交叉处的选中单元时，还可将电压量大约为电压Vt的一半的较低电压施加到未选中单元，这引起潜行电流（sneak current）流经未选中单元。
图1E示出不包括金属绝缘体转变（MIT）层的存储器单元在从高电阻状态（HRS）到低电阻状态（LRS）的操作中的电流电压图。如图1E中所示，较高的潜行电流Is可能流经施加有大约为电压Vt的一半的未选中存储器单元。因而，为了减小潜行电流Is，本发明的一个实施例可以利用诸如MIT层的选择单元，这将在下文中更加详细地说明。
图2A和图2B是说明根据本发明的第一实施例的可变电阻存储器件及其形成方法的截面图。图2B是根据本发明的第一实施例的可变电阻存储器件的截面图。图2A示出图2B中所示的可变电阻存储器件的一部分。
参见图2A，第一电极100形成在具有底层结构（未示出）的衬底（未示出）之上。第一电极100可以由导电材料形成。导电材料可以包括诸如TiN、TaN、WN等的金属氮化物，诸如W、Al、Cu、Au、Ag、Pt、Ni、Cr、Co、Ti、Ru、Hf、Zr等的金属，或者掺杂的多晶硅。
虽然在图2A和图2B中未示出，但是衬底可以包括用于驱动可变电阻存储器件的外围电路。
第一热阻挡层110、金属绝缘体转变（MIT）层120、以及第二热阻挡层130顺序地形成在第一电极100之上。MIT层120可以包括晶体结构在临界温度处改变的材料，使得材料从绝缘体转变成金属，或者从金属转变成绝缘体。例如，这种材料可以包括氧化铌（NbOx，2≤x≤2.5）或氧化钒（VOx，2≤x≤2.5）。
具体地，典型地使用诸如NbO2和VO2的二氧化物（即，x=2）作为金属绝缘体转变（MIT）材料。Nb2O5和V2O5（即，x=2.5）通过局部地产生NbO2和VO2通道也展示了金属绝缘体转变特性。
当电流流经MIT层120时，在MIT层120中产生焦耳热以增加MIT层120的温度，这引起在预定的阈值电压处的转换。可以使用MIT层120作为交叉点单元阵列中的选择单元，以有效地减小流经未选中单元的潜行电流。
形成第一阻挡层110和第二阻挡层130以利用热边界电阻（TBR）来减小在MIT层120中产生的热到相邻的层的耗散。在一个实施例中，第一阻挡层110和第二阻挡层130可以包括德拜温度（Debye temperature）与MIT层120不同的材料。例如，第一阻挡层110和第二阻挡层130可以包括：金属、氧化物、氮化物、或者它们的组合。
在一个实施例中，第一阻挡层110和第二阻挡层130可以形成得薄。例如，第一挡层和第二阻挡层可以具有从几埃（）至几十埃（）范围的厚度。在这个厚度范围内，第一阻挡层110和第二阻挡层130不会明显地妨碍电子隧穿和电流流动。
当诸如声子和电子的热能载体散射在具有不同振动特性和电子特性的材料之间的界面处时，产生热边界电阻（TBR）。声子或电子根据界面处的材料的散射是由材料中和界面处的晶格缺陷和的其他缺点引起。TBR充当额外的热电阻，并且减小经由界面的热传递，引起界面处的温度不连续。
德拜温度是材料的固有热属性。在界面处材料之间的热属性差异越大，TBR效应变得越强。当TBR效应变得较强时，来自MIT层120的热耗散减小，如以上所讨论的。因而，第一阻挡层110和第二阻挡层130与MIT层120之间的德拜温度差异越大，从金属绝缘体转变层120中耗散的热越少。
参见图2B，第三电极140、电阻可变层150以及第二电极160顺序地形成在第二热阻挡层130之上。
第三电极140和第二电极160可以包括导电材料，例如（i）诸如TiN、TaN以及WN的金属氮化物，（ii）诸如W、Al、Cu、Au、Ag、Pt、Ni、Cr、Co、Ti、Ru、Hf、Zr等金属，或（iii）掺杂的硅。
电阻可变层150可以包括电阻由于氧空位上的改变、离子迁移、或者材料的相变而变化的材料。
例如，在一个实施例中，电阻值由于氧空位上的改变或离子迁移而改变的材料可以包括：（i）基于钙钛矿的材料，诸如STO（SrTiO3）、BTO（BaTiO3）、PCMO（Pr1-xCaxMnO3）等，或者（ii）包括诸如TiO2、HfO2、ZrO2、Al2O3、Ta2O5、氧化铌（Nb2O5）、Co3O4、NiO、WO3、氧化镧（La2O3）等的过渡金属氧化物（TMO）的氧化物材料。
电阻值由于材料的相变而变化的材料可以包括在结晶结构和非晶结构之间变化的材料，诸如硫族化物材料。例如，可以使用GST（GeSbTe），其中锗、锑、碲以指定比例组合。
根据以上描述，可以获得如图2B中所示的根据本发明的第一实施例的可变电阻存储器件。
参见图2B，根据本发明的第一实施例的可变电阻存储器件的单位存储器单元（MC）可以具有第一电极100、第一热阻挡层110、MIT层120、第二热阻挡层130、第三电极140、电阻可变层150以及第二电极160的层叠结构。
MIT层120可以包括电阻值在临界温度处突然改变的材料，例如，氧化铌（NbOx，2≤x≤2.5）和氧化钒（VOx，2≤x≤2.5）。
电阻可变层150可以包括电阻值根据氧空位上的改变、离子迁移或材料的相变而变化的材料。
第一热阻挡层110和第二热阻挡层130可以包括德拜温度与MIT层120不同的材料。例如，第一阻挡层110和第二阻挡层130可以包括金属、氧化物、氮化物、或者它们的组合，并且可以具有从几埃（）至几十埃（）范围的厚度。
图3A至图3D说明根据本发明的第一实施例的可变电阻存储器件的优点。
参见图3A和图3B，利用热边界电阻（TBR），第一热阻挡层110和第二热阻挡层130可以有效地减小在MIT层120中由焦耳热产生的热耗散到相邻的层。
图3B中所示的图说明根据离MIT层120中心的距离而来的温度分布。温度在MIT层120内连续地改变，但在以下界面处在温度变化上不连续：（i）MIT层120与第一热阻挡层110和第二热阻挡层130之间的界面处（D1），以及（ii）第一热阻挡层110与第一电极100之间的界面处（D2）和第二热阻挡层130与第三电极140之间的界面处（D2）。
参见图3C，根据本发明的一个实施例，图示出了根据施加到三种不同存储器单元的电压而来的电流。图上的三种电流中的每一种分别表示在具有MIT层（S）的存储器单元中的电流变化、在具有电阻可变层（R）的存储器单元中的电流变化、以及在具有MIT层和电阻可变层（1S1R）的存储器单元中的电流变化。具有MIT层（S）的存储器单元在施加的电压达到阈值Vth之前具有高电阻值（即，低斜率，如（S）所示），然后具有低电阻值（即，（S）中的高斜率）。此外，当施加电压Vsw时，具有电阻可变层（R）的存储器单元从高电阻状态变成低电阻状态，或从低电阻状态变成高电阻状态。因此，包括串联耦接的MIT层和电阻可变层（1S1R）的存储器单元在施加的电压达到阈值电压Vth之前具有非常高的电阻值，然后具有中等的电阻值，这是因为其总电阻值与MIT层（S）和电阻可变层（R）的电阻值之和成比例。
如上所述，在交叉点单元阵列结构下，当将电压Vsw施加到选中单元时，可将电压量大约为所述电压的一半（Vsw/2）的较低电压施加到未选中单元。结果，潜行电流可流经未选中的单元。
然而，在根据本发明的一个实施例的电阻可变存储器件中，可变电阻存储器单元（1S1R）中使用的MIT层（S）在特定的阈值电压Vth处执行转换操作，所述特定的阈值电压Vth具有比施加到选中单元的电压的一半（Vsw/2）更高的电平。如上所述，MIT层在阈值电压Vth以下具有高电阻值。因而，存储器单元（1S1R）的与小于阈值电压Vth的电压电平相对应的电流比仅具有电阻可变层（R）的存储器单元小得多。结果，可以显著地减小经过具有MIT层和电阻可变层的存储器单元（1S1R）中的未选中单元的潜行电流Is。
参见图3D，图示出了根据施加到MIT层的电压而来的电流。在图中，①表示包括热阻挡层的本发明的一个实施例，②表示没有热阻挡层的存储器单元。
由于热耗散的缘故，没有热阻挡层的MIT层达到发生MIT层从绝缘体到金属的转变的临界温度与具有热阻挡层的MIT层达到所述临界温度所需的电流和电压（I1，V1）相比需要更高电平的电流I2和电压V2。因此，没有热阻挡层的存储器单元与具有热阻挡层的存储器单元相比需要更高电平的电流I2和电压V2。
图4A至图4E是说明根据本发明的第二实施例至第六实施例的可变电阻存储器件的截面图。在下文中，将省略对已经讨论的元件的详细描述，以避免重复说明。
参见图4A，根据本发明的第二实施例的可变电阻存储器单元的单位存储器单元（MC）可以包括顺序地层叠有第一电极100、电阻可变层150、第三电极140、第一热阻挡层110、金属绝缘体转变层120、第二热阻挡层130以及第二电极160的层叠结构。
即，第一热阻挡层110、MIT层120以及第二热阻挡层130设置在电阻可变层150和第三电极140之上。具体地，在上存储器单元（MC）和下存储器单元（MC）共用导线的交叉点单元阵列结构下，上存储器单元（MC）和下存储器单元中（MC）中的一个可以配置成第一实施例（见图2B）所示的层叠结构。上存储器单元（MC）和下存储器单元（MC）中的另一个可以配置成本发明的第二实施例（见图4A）所示的层叠结构，使得一个层叠结构设置在另一个层叠结构之上，共用的导线插入在它们之间。
参见图4B，根据本发明的第三实施例的可变电阻存储器单元的单位存储器单元（MC）可以包括顺序地层叠有第一电极100、第一热阻挡层110、金属绝缘体转变（MIT）层120、第三电极140、电阻可变层150以及第二电极160的层叠结构。
参见图4C，根据本发明的第四实施例的可变电阻存储器单元的单位存储器单元（MC）可以包括顺序地层叠有第一电极100、金属绝缘体转变（MIT）层120、第二热阻挡层130、第三电极140、电阻可变层150以及第二电极160的层叠结构。
在第三实施例和第四实施例中，可以省略第一实施例所示的第一热阻挡层110和第二热阻挡层130中的一个。此外，在对其的组合中，例如可以如第二实施例所示改变第三实施例和第四实施例中的层的层叠顺序。
参见图4D，根据本发明的第五实施例的可变电阻存储器单元的单位存储器单元（MC）可以包括顺序地层叠有第一电极100、第一热阻挡层110、金属绝缘体转变（MIT）层120、第二热阻挡层130、电阻可变层150、以及第二电极160的层叠结构。
即，在第五实施例中，可以省略第一实施例中的第三电极140。此外，在对其的组合中，可以改变第五实施例中的层的层叠顺序。
参见图4E，根据本发明的第六实施例的可变电阻存储器单元的单位存储器单元（MC）可以包括顺序地层叠有第一电极100、第一热阻挡层110、金属绝缘体转变（MIT）层120、第二热阻挡层130、第三电极140、电阻可变层150以及第二电极160的层叠结构。第一热阻挡层110和第二热阻挡层130中的每个包括多个层。在一个实施例中，所述多个层中的至少一个可以由具有不同德拜温度的不同材料形成，以增强热边界电阻（TBR）效应。另外，可以改变第六实施例的层叠顺序。
图5是根据本发明的一个实施例的可变电阻存储器件的存储器单元阵列（MCA）的立体图。
参见图5，根据本发明的一个实施例的可变电阻存储器单元的存储器单元（MC）布置成交叉点单元阵列配置。在交叉点单元阵列配置下，存储器单元布置在多个平行位线BL和多个平行字线WL的交叉处。每个存储器单元包括电阻可变层，所述电阻可变层响应于施加到存储器单元的电压或电流而经历电阻变化，使得产生在至少两种不同电阻状态之间的转换操作。
图6A至图6F示出说明了根据本发明的第七实施例的可变电阻存储器件及其形成方法的截面图。图6F示出说明了根据本发明的第七实施例的可变电阻存储器件的截面图。图6A至图6E示出用于形成根据本发明的第七实施例的器件的方法。在下文中，将省略对已经说明过的元件的描述。
参见图6A，在衬底200和底层结构（未示出）之上交替地层叠多个层间绝缘层210、和多个牺牲层220。即，提供多个绝缘层210和多个牺牲层220，使得在衬底之上层叠绝缘层210和牺牲层220的交替层。在一个实施例中，衬底200可以是诸如单晶硅的半导体衬底，层间绝缘层210可以由基于氧化物的材料形成。
牺牲层220将在随后的工艺中被去除，以产生用于水平电极290（见图6F）的空间，牺牲层220可以由湿法刻蚀选择性与层间绝缘层210不同的材料形成。例如，牺牲层220可以由基于氮化物的材料形成。
在图6A中，示出了四个牺牲层220，但是本发明的实施例不局限于此。因而，在另一个实施例中，牺牲层220的数目可以不同。
参见图6B，利用沿着指定方向的线延伸的线型掩模（未示出）作为刻蚀掩模，刻蚀层间绝缘层210和牺牲层220，以形成第一缝隙T1。用绝缘层230来填充第一缝隙T1。在一个实施例中，可以形成多个第一缝隙T1。在一个实施例中，所述多个第一缝隙T1可以彼此平行。绝缘层230可以由湿法刻蚀选择性与牺牲层220不同的材料形成。例如，绝缘层230可以由基于氧化物的材料形成。
参见图6C，选择性地刻蚀绝缘层230以形成孔H，所述孔H暴露出衬底200的表面和牺牲层220的侧壁。在一个实施例中，多个孔H可以形成为矩阵图案。当从顶部观察时，孔H可以是正方形、圆形、矩形或椭圆形。
在孔H中顺序地形成第一热阻挡层240、金属绝缘体转变（MIT）层250、第二热阻挡层260以及电阻可变层270。在一个实施例中，在孔H的侧壁和底部之上保形地（conformally）形成第一热阻挡层240、MIT层250、第二热阻挡层260以及电阻可变层270。
MIT层250可以包括在临界温度处从绝缘体转变成金属或从金属转变成绝缘体的材料，因而MIT层250的电阻值在临界温度处突然改变。例如，MIT层250可以由氧化铌（NbOx，2≤x≤2.5）和氧化钒（VOx，2≤x≤2.5）中的任意一种形成。
电阻可变层270可以包括电阻值根据氧空位上的改变、离子迁移、或者材料的相变而变化的材料。
形成第一热阻挡层240和第二热阻挡层260以利用热边界电阻（TBR）效应来减小在MIT层250中由焦耳热产生的热的耗散，第一热阻挡层240和第二热阻挡层260可以包括德拜温度与MIT层250不同的材料。例如，第一热阻挡层240和第二热阻挡层260可以包括：金属、氧化物、氮化物或者它们的组合。
第一热阻挡层240和第二热阻挡层260可以形成得薄。在一个实施例中，第一热阻挡层240和第二热阻挡层260可以具有从几埃（）至十几埃（）范围的厚度。在另一个实施例中，可以不形成第一热阻挡层240和第二热阻挡层260中的一个。
参见图6D，刻蚀第一热阻挡层240、金属绝缘体转变层250、第二热阻挡层260、以及电阻可变层270的在孔H的底部的一部分，以暴露出衬底200。随后，用导电材料来填充孔H以形成垂直电极280。导电材料可以包括：例如（i）诸如TiN、TaN以及WN的金属氮化物，（ii）诸如W、Al、Cu、Au、Ag、Pt、Ni、Cr、Co、Ti、Ru、Hf、Zr等的金属，或者（iii）掺杂的硅。
参见图6E，利用沿着与第一缝隙T1相同方向的线延伸的线型掩模图案作为刻蚀掩模，刻蚀层间绝缘层210和牺牲层220的设置在孔H的侧面的远端的一部分，以形成第二缝隙T2。随后，去除由缝隙T2暴露出的牺牲层220。在一个实施例中，可以形成多个第二缝隙T2。在一个实施例中，可以将所述多个第二缝隙T2布置成彼此平行。可以利用牺牲层220与层间绝缘层210不同的刻蚀选择性通过湿法刻蚀工艺来去除牺牲层220。在下文中，余留的层间绝缘层210将被称作多个层间绝缘图案210A。
参见图6F，在牺牲层220被去除之处形成水平电极290。水平电极290可以由导电材料形成，例如（i）诸如TiN、TaN以及WN的金属氮化物，（ii）诸如W、Al、Cu、Au、Ag、Pt、Ni、Cr、Co、Ti、Ru、Hf、Zr等的金属，或者（iii）掺杂的硅。
可以利用化学气相沉积（CVD）、原子层沉积（ALD）等来形成水平电极290。可以保形地沉积导电材料，使得导电材料可以在牺牲层220被去除的区域中形成水平电极层（未示出）。刻蚀水平电极层直到暴露出层间绝缘图案210A的侧壁，由此形成通过层间绝缘图案210A而彼此分开的水平电极290。
根据以上描述的方法，可以获得如图6F所示的根据本发明的第七实施例的可变电阻存储器件。
参见图6F，根据本发明的第七实施例的可变电阻存储器件可以包括：垂直电极280，所述垂直电极280从衬底200垂直延伸；以及多个层间绝缘图案210A和多个水平电极290，所述多个层间绝缘图案210A和所述多个水平电极290层叠，使得它们沿着垂直电极280延伸的方向交替。根据第七实施例的可变电阻存储器件还包括：电阻可变层270和金属绝缘体转变（MIT）层250，所述电阻可变层270和所述金属绝缘体转变（MIT）层250设置在垂直电极280与水平电极290之间；第一热阻挡层240，所述第一热阻挡层240插入在水平电极290与MIT层250之间；以及第二热阻挡层260，所述第二热阻挡层260插入在MIT层250与电阻可变层270之间。
MIT层250可以包括电阻值在临界温度处突然改变的材料。所述材料例如可以包括氧化铌（NbOx，2≤x≤2.5）和氧化钒（VOx，2≤x≤2.5）中的任意一种。电阻可变层270可以包括电阻值根据氧空位上的改变、离子迁移，或材料的相变而变化的材料。
第一热阻挡层240和第二热阻挡层260可以包括德拜温度与MIT层250不同的材料。例如，第一热阻挡层240和第二热阻挡层260可以包括：金属、氧化物、氮化物或它们的组合。第一热阻挡层240和第二热阻挡层260可以具有从几埃（）至几十埃（）范围的厚度。在一个实施例中，第一热阻挡层240和第二热阻挡层260可以由多个层形成。
垂直电极280和水平电极290可以彼此相交叉。垂直电极280的上端部或下端部中的至少一个可以与导线（未示出）耦接。
图7示出根据本发明的第八实施例的可变电阻存储器件及其形成方法。在下文中，将省略在第七实施例中说明过的元件的描述。
参见图7，根据本发明的第八实施例的可变电阻存储器件可以包括：垂直电极280，所述垂直电极280从衬底200垂直延伸；多个层间绝缘图案210A和多个水平电极290，所述多个层间绝缘图案210A和所述多个水平电极290层叠，使得它们沿着垂直电极280延伸的方向交替；电阻可变层270和金属绝缘体转变（MIT）层250，所述电阻可变层270和所述金属绝缘体转变（MIT）层250设置在垂直电极280与水平电极290之间；第一热阻挡层240，所述第一热阻挡层240插入在垂直电极280与MIT层250之间；以及第二热阻挡层260，所述第二热阻挡层260插入在MIT层250与电阻可变层270之间。
即，在第八实施例中，顺序地形成电阻可变层270、第二热阻挡层260、MIT层250以及第一热阻挡层240。如此，设置用以填充孔H的层的顺序与第七实施例（见图6F）不同。在另一个实施例中，可以不形成第一热阻挡层240和第二热阻挡层260中的一个。
图8示出根据本发明的第九实施例的可变电阻存储器件及其形成方法。在下文中，将省略在第七实施例中说明过的元件的描述。
参见图8，根据本发明的第九实施例的可变电阻存储器件可以包括：垂直电极280，所述垂直电极280相对于衬底200垂直延伸；多个层间绝缘图案210A和多个水平电极290，所述多个层间绝缘图案210A和所述多个水平电极290层叠，使得它们沿着垂直电极280延伸的方向交替地设置；电阻可变层270和金属绝缘体转变（MIT）层250，所述电阻可变层270和所述金属绝缘体转变（MIT）层250设置在垂直电极280与水平电极290之间；第一热阻挡层240，所述第一热阻挡层240插入在水平电极290与金属绝缘体转变层250之间；以及第二热阻挡层260，所述第二热阻挡层260插入在MIT层250与电阻可变层270之间。
在第九实施例中，不刻蚀电阻可变层270、第二热阻挡层260、MIT层250以及第一热阻挡层240的底部。即，电阻可变层270、第二热阻挡层260、MIT层250以及第一热阻挡层240保留在垂直电极280的底表面之下。因而，如在第七实施例中所描述的，在刻蚀最终设置在垂直电极280之下的区域的过程中电阻可变层270不被破坏。在第九实施例中，导线（未示出）布置在垂直电极280的上部。在另一个实施例中，可以省略第一热阻挡层240和第二热阻挡层260中的一个。
图9示出根据本发明的第十实施例的可变电阻存储器件及其形成方法。在下文中，将省略在第七实施例中说明过的元件的描述。
参见图9，根据本发明的第十实施例的可变电阻存储器件可以包括：垂直电极280，所述垂直电极280从衬底200垂直延伸；多个层间绝缘图案210A和多个水平电极290，所述多个层间绝缘图案210A和所述多个水平电极290层叠，使得它们沿着垂直电极280延伸的方向交替；电阻可变层270和金属绝缘体转变（MIT）层250，所述电阻可变层270和所述金属绝缘体转变（MIT）层250设置在垂直电极280与水平电极290之间；中间电极265，所述中间电极265插入在电阻可变层270与MIT层250之间；第一热阻挡层240，所述第一热阻挡层240插入在水平电极290与MIT层250之间；以及第二热阻挡层260，所述第二热阻挡层260插入在MIT层250与电阻可变层270之间。
即，在第十实施例中，中间电极265可以设置在电阻可变层270与MIT转变层250之间。在另一个实施例中，可以省略第一热阻挡层240和第二热阻挡层260中的一个。
图10A至图10D示出根据本发明的第十一实施例的可变电阻存储器件及其形成方法。在下文中，将省略在第七实施例中说明过的元件的描述。在执行图6A中所示的工艺之后，可以执行以下工艺以形成图10A中所示的结构。
参见图10A，选择性地刻蚀多个层间绝缘层210和多个牺牲层220（未示出）以形成孔H，由此暴露出牺牲层220（未示出）的侧壁。然后，利用牺牲层220与层间绝缘层210不同的刻蚀选择性来去除暴露出的牺牲层220。在一个实施例中，可以形成多个孔H。在这种情况下，所述多个孔H可以布置成矩阵图案。当从顶部观察时，孔H可以形成为正方形、圆形、矩形或椭圆形。
参见图10B，在牺牲层220被去除的区域中形成水平电极290。水平电极290可以由导电材料形成，例如（i）诸如TiN、TaN以及WN的金属氮化物，（ii）诸如W、Al、Cu、Au、Ag、Pt、Ni、Cr、Co、Ti、Ru、Hf、Zr等的金属，或者（iii）掺杂的硅。
参见图10C，可以在孔H的内壁上顺序地形成第一热阻挡层240、MIT层250、第二热阻挡层260以及电阻可变层270。
MIT层250可以包括电阻值在临界温度处突然改变的材料，例如，氧化铌（NbOx，2≤x≤2.5）和氧化钒（VOx，2≤x≤2.5）。电阻可变层270可以包括电阻值根据氧空位上的改变、离子迁移，或者材料的相位改变而变化的材料。
第一热阻挡层240和第二热阻挡层260可以包括德拜温度与金属绝缘体转变层250不同的材料。例如，第一热阻挡层240和第二热阻挡层260可以由金属、氧化物、氮化物或它们的组合来形成。在一个实施例中，第一热阻挡层240和第二热阻挡层260可以具有从几埃（）至几十埃（）范围的厚度。在另一个实施例中，可以省略第一热阻挡层240和第二热阻挡层260中的一个。
参见图10D，刻蚀位于包括第一热阻挡层240、MIT层250、第二热阻挡层260以及电阻可变层270的孔H底部的区域，以暴露出衬底200的相对应区域。随后，在孔H中形成垂直电极280。
垂直电极280可以由导电材料形成，例如，（i）诸如TiN、TaN以及WN的金属氮化物，（ii）诸如W、Al、Cu、Au、Ag、Pt、Ni、Cr、Co、Ti、Ru、Hf、Zr等的金属，或者（iii）掺杂的硅。
在第十实施例中，垂直电极280的下端部穿过电阻可变层270、第二热阻挡层260、金属绝缘体转变层250、以及第一热阻挡层240，但是本发明不局限于这种结构。例如，如第九实施例所示，垂直电极280可以不穿过这些层。
在第十一实施例中，不同于第七实施例，水平电极290不被第二缝隙T2（见图6F）分开。因而，水平电极290可以形成为板形，而不是多个线形。
图11示出包括外围器件和根据本发明的一个实施例的可变电阻存储器件的系统。
参见图11，在根据本发明的一个实施例的可变电阻存储器件中，存储器单元阵列300中的存储器单元（MC）布置成矩阵图案。在存储器单元阵列300的外围区域中，可以提供位线译码器310、字线译码器320、控制电路330、电压发生电路340以及读取电路350。
位线译码器310与存储器单元阵列300的多个位线BL中的每个耦接，并且响应于与选中位线BL相对应的地址信号来选择位线BL。同样地，字线译码器320与存储器单元阵列300的多个字线WL中的每个耦接，并且响应于与选中字线WL相对应的地址信号来选择字线WL。即，存储器单元阵列300中的设置在选中位线BL与选中字线WL之间的交叉处的特定存储器单元（MC）可以响应于地址信号而被选中。
控制电路330在写入操作的过程中响应于地址信号、控制输入信号以及数据输入而控制位线译码器310、字线译码器320以及电压发生电路340，由此控制存储器单元阵列300的写入、删除以及读取操作。在一个实施例中，控制电路330也用作一般的地址缓冲器电路、数据输入/输出缓冲器电路、或控制输入缓冲器电路。
电压发生电路340产生在存储器单元阵列300中写入、删除、以及读取数据所需的电压，并且将电压提供给位线BL和字线WL。
读取电路350检测选中的存储器单元（MC）的电阻状态，读取储存在选中的存储器单元（MC）中的数据、以及将读取的数据传送到控制电路330。
图12示出使用根据本发明的一个实施例的可变电阻存储器件的信息处理系统。
参见图12，使用根据本发明的一个实施例的可变电阻存储器件的信息处理系统可以包括通过总线1500彼此通信的存储系统1100、中央处理单元1200、用户接口1300、以及电源单元1400。
存储系统1100可以包括可变电阻存储器件1110和存储器控制器1120。可变电阻存储器件1110可以储存通过中央处理单元1200处理的数据，或者经由用户接口1300从外部传送的数据。
信息处理系统1000可以由用于储存数据的任何电子设备（例如，存储卡，固态盘（SSD））、任何移动通信设备等使用。
如上所述，根据本发明的一个实施例的可变电阻存储器件及其形成方法利用热边界电阻（TBR）现象来减小在金属绝缘体转变（MIT）层中产生的热的耗散，因而可以减小操作可变电阻存储器件的电流和电压。
尽管已经出于说明的目的描述了各种实施例，但是对本领域技术人员显然的是，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种变化和修改。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种可变电阻存储器件，包括：第一电极；第二电极，所述第二电极与所述第一电极间隔开；电阻可变层和金属绝缘体转变层，所述电阻可变层和所述金属绝缘体转变层提供在所述第一电极与所述第二电极之间；以及热阻挡层，所述热阻挡层提供在所述第一电极与所述金属绝缘体转变层之间、在所述金属绝缘体转变层与所述电阻可变层之间、或者在所述第二电极与所述金属绝缘体转变层之间。
技术方案2.如技术方案1所述的可变电阻存储器件，其中，所述热阻挡层包括德拜温度与所述金属绝缘体转变层不同的材料。
技术方案3.如技术方案1所述的可变电阻存储器件，其中，所述热阻挡层包括：金属、氧化物、氮化物、或它们的组合。
技术方案4.如技术方案1所述的可变电阻存储器件，其中，所述热阻挡层包括多个不同的层，所述不同的层中的至少一个由不同的材料形成。
技术方案5.如技术方案1所述的可变电阻存储器件，其中，所述热阻挡层具有从几至几十范围的厚度。
技术方案6.如技术方案1所述的可变电阻存储器件，其中，所述金属绝缘体转变层包括电阻值在临界温度处突然改变的材料。
技术方案7.如技术方案1所述的可变电阻存储器件，其中，所述金属绝缘体转变层包括氧化铌NbOx，2≤x≤2.5和氧化钒VOx，2≤x≤2.5中的至少一种。
技术方案8.如技术方案1所述的可变电阻存储器件，其中，所述电阻可变层包括电阻值根据材料相变、离子迁移、或氧空位的改变而变化的材料。
技术方案9.如技术方案1所述的可变电阻存储器件，其中，所述器件还包括：第三电极，所述第三电极提供在所述金属绝缘体转变层与所述电阻可变层之间。
技术方案10.如技术方案1所述的可变电阻存储器件，其中，所述器件还包括：第一导线，所述第一导线与所述第一电极耦接，并且沿着第一方向延伸，以及第二导线，所述第二导线与所述第二电极耦接，并且沿着第二方向延伸。
技术方案11.如技术方案1所述的可变电阻存储器件，其中，所述热阻挡层被配置成减小在所述金属绝缘体转变层中产生的热的耗散。
技术方案12.一种可变电阻存储器件，包括：垂直电极，所述垂直电极从衬底垂直延伸；多个层间绝缘图案和多个水平电极，所述多个层间绝缘图案和所述多个水平电极中的每个沿着所述垂直电极延伸的方向以交替的方式层叠；电阻可变层和金属绝缘体转变层，所述电阻可变层和所述金属绝缘体转变层提供在所述垂直电极与所述水平电极之间；以及热阻挡层，所述热阻挡层提供在所述水平电极与所述金属绝缘体转变层之间、在所述金属绝缘体转变层与所述电阻可变层之间、或者在所述垂直电极与所述金属绝缘体转变层之间。
技术方案13.如技术方案12所述的可变电阻存储器件，其中，所述热阻挡层包括德拜温度与所述金属绝缘体转变层不同的材料。
技术方案14.如技术方案12所述的可变电阻存储器件，其中，所述热阻挡层包括：金属、氧化物、氮化物、或者它们的组合。
技术方案15.如技术方案12所述的可变电阻存储器件，其中，所述热阻挡层包括多个不同的层，所述不同的层中的至少一个由不同的材料形成。
技术方案16.如技术方案12所述的可变电阻存储器件，其中，所述热阻挡层具有从几至几十范围的厚度。
技术方案17.如技术方案12所述的可变电阻存储器件，其中，所述金属绝缘体转变层包括电阻值在临界温度处突然改变的材料。
技术方案18.如技术方案12所述的可变电阻存储器件，其中，所述金属绝缘体转变层包括氧化铌NbOx，2≤x≤2.5和氧化钒VOx，2≤x≤2.5中的至少一种。
技术方案19.如技术方案12所述的可变电阻存储器件，其中，所述电阻可变层包括电阻值根据材料相变、离子迁移、或氧空位的改变而变化的材料。
技术方案20.如技术方案12所述的可变电阻存储器件，所述器件还包括：中间电极，所述中间电极提供在所述金属绝缘体转变层与所述电阻可变层之间。
技术方案21.如技术方案12所述的可变电阻存储器件，其中，所述垂直电极横跨所述多个水平电极而延伸。
技术方案22.如技术方案12所述的可变电阻存储器件，其中，所述热阻挡层被配置成减小在所述金属绝缘体转变层中产生的热的耗散。

Claims (18)

1.一种可变电阻存储器件，包括：
第一电极；
第二电极，所述第二电极与所述第一电极间隔开；
电阻可变层和金属绝缘体转变层，所述电阻可变层和所述金属绝缘体转变层提供在所述第一电极与所述第二电极之间；以及
热阻挡层，所述热阻挡层提供在所述第一电极与所述金属绝缘体转变层之间、在所述金属绝缘体转变层与所述电阻可变层之间、或者在所述第二电极与所述金属绝缘体转变层之间，
其中所述热阻挡层包括为氧化物、氮化物、或它们的组合的绝缘材料，
其中所述热阻挡层具有从几至几十范围的厚度。
2.如权利要求1所述的可变电阻存储器件，其中，所述热阻挡层具有与所述金属绝缘体转变层不同的德拜温度。
3.如权利要求1所述的可变电阻存储器件，其中，所述热阻挡层包括多个不同的层，所述不同的层中的至少一个由不同的材料形成。
4.如权利要求1所述的可变电阻存储器件，其中，所述金属绝缘体转变层包括电阻值在临界温度处突然改变的材料。
5.如权利要求1所述的可变电阻存储器件，其中，所述金属绝缘体转变层包括氧化铌NbOx，2≤x≤2.5和氧化钒VOx，2≤x≤2.5中的至少一种。
6.如权利要求1所述的可变电阻存储器件，其中，所述电阻可变层包括电阻值根据材料相变、离子迁移、或氧空位的改变而变化的材料。
7.如权利要求1所述的可变电阻存储器件，其中，所述器件还包括：
第三电极，所述第三电极提供在所述金属绝缘体转变层与所述电阻可变层之间。
8.如权利要求1所述的可变电阻存储器件，其中，所述器件还包括：
第一导线，所述第一导线与所述第一电极耦接，并且沿着第一方向延伸，以及
第二导线，所述第二导线与所述第二电极耦接，并且沿着第二方向延伸。
9.如权利要求1所述的可变电阻存储器件，其中，所述热阻挡层被配置成减小在所述金属绝缘体转变层中产生的热的耗散。
10.一种可变电阻存储器件，包括：
垂直电极，所述垂直电极从衬底垂直延伸；
多个层间绝缘图案和多个水平电极，所述多个层间绝缘图案和所述多个水平电极中的每个沿着所述垂直电极延伸的方向以交替的方式层叠；
电阻可变层和金属绝缘体转变层，所述电阻可变层和所述金属绝缘体转变层提供在所述垂直电极与所述水平电极之间；以及
热阻挡层，所述热阻挡层提供在所述水平电极与所述金属绝缘体转变层之间、在所述金属绝缘体转变层与所述电阻可变层之间、或者在所述垂直电极与所述金属绝缘体转变层之间，
其中所述热阻挡层包括为氧化物、氮化物、或者它们的组合的绝缘材料，
其中所述热阻挡层具有从几至几十范围的厚度。
11.如权利要求10所述的可变电阻存储器件，其中，所述热阻挡层具有与所述金属绝缘体转变层不同的德拜温度。
12.如权利要求10所述的可变电阻存储器件，其中，所述热阻挡层包括多个不同的层，所述不同的层中的至少一个由不同的材料形成。
13.如权利要求10所述的可变电阻存储器件，其中，所述金属绝缘体转变层包括电阻值在临界温度处突然改变的材料。
14.如权利要求10所述的可变电阻存储器件，其中，所述金属绝缘体转变层包括氧化铌NbOx，2≤x≤2.5和氧化钒VOx，2≤x≤2.5中的至少一种。
15.如权利要求10所述的可变电阻存储器件，其中，所述电阻可变层包括电阻值根据材料相变、离子迁移、或氧空位的改变而变化的材料。
16.如权利要求10所述的可变电阻存储器件，所述器件还包括：
中间电极，所述中间电极提供在所述金属绝缘体转变层与所述电阻可变层之间。
17.如权利要求10所述的可变电阻存储器件，其中，所述垂直电极横跨所述多个水平电极而延伸。
18.如权利要求10所述的可变电阻存储器件，其中，所述热阻挡层被配置成减小在所述金属绝缘体转变层中产生的热的耗散。
CN201310170875.1A 2012-11-29 2013-05-10 可变电阻存储器件 Active CN103855304B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120137216A KR101925449B1 (ko) 2012-11-29 2012-11-29 가변 저항 메모리 장치 및 그 제조 방법
KR10-2012-0137216 2012-11-29

Publications (2)

Publication Number Publication Date
CN103855304A CN103855304A (zh) 2014-06-11
CN103855304B true CN103855304B (zh) 2018-01-02

Family

ID=50772441

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310170875.1A Active CN103855304B (zh) 2012-11-29 2013-05-10 可变电阻存储器件

Country Status (3)

Country Link
US (1) US9312479B2 (zh)
KR (1) KR101925449B1 (zh)
CN (1) CN103855304B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170078649A (ko) 2014-10-31 2017-07-07 휴렛 팩커드 엔터프라이즈 디벨롭먼트 엘피 메모리 셀에 액세스할 시 누설 전류를 재사용하는 기법
JP6415956B2 (ja) * 2014-12-09 2018-10-31 東芝メモリ株式会社 半導体記憶装置及びその制御方法
US9741930B2 (en) * 2015-03-27 2017-08-22 Intel Corporation Materials and components in phase change memory devices
KR20160122531A (ko) * 2015-04-14 2016-10-24 에스케이하이닉스 주식회사 전자 장치
US20170062714A1 (en) * 2015-08-31 2017-03-02 Intel Corporation Thermally regulated electronic devices, systems, and associated methods
US9887351B1 (en) * 2016-09-30 2018-02-06 International Business Machines Corporation Multivalent oxide cap for analog switching resistive memory
KR102072091B1 (ko) * 2018-04-25 2020-01-31 포항공과대학교 산학협력단 스위치 역할을 하는 선택소자가 포함된 저항변화 메모리
JP7062545B2 (ja) * 2018-07-20 2022-05-06 キオクシア株式会社 記憶素子
CN110783453B (zh) * 2019-09-24 2024-02-09 北京大学 一种双模阻变存储器件及其制备方法
CN110752293A (zh) * 2019-09-27 2020-02-04 北京大学 一种双向阈值开关选择器件及其制备方法
CN113130741B (zh) * 2021-02-26 2022-09-13 华中科技大学 一种具有高热阻绝热层的氧化钒选通管及其制备方法
US11665987B2 (en) * 2021-03-04 2023-05-30 International Business Machines Corporation Integrated switch using stacked phase change materials
JP2022144045A (ja) 2021-03-18 2022-10-03 キオクシア株式会社 セレクタ装置及び半導体記憶装置
KR102581503B1 (ko) * 2022-10-31 2023-09-21 한국과학기술원 상변화 메모리 장치 및 이의 제조 방법
KR102700006B1 (ko) * 2023-08-03 2024-08-27 삼육대학교산학협력단 분산된 금속 나노 입자를 포함하는 mit 선택 소자를 구비한 가변 저항 메모리 소자 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335329A (zh) * 2008-08-05 2008-12-31 中国科学院上海微系统与信息技术研究所 一种提高相变存储器存储单元可靠性的结构及其制作方法
CN101546809A (zh) * 2008-03-25 2009-09-30 旺宏电子股份有限公司 一种存储装置及其制造方法
CN102412309A (zh) * 2010-09-17 2012-04-11 海力士半导体有限公司 开关器件和包括所述开关器件的存储器件
CN102598139A (zh) * 2009-07-13 2012-07-18 希捷科技有限公司 具有非欧姆选择层的非易失性存储单元

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100738116B1 (ko) 2006-07-06 2007-07-12 삼성전자주식회사 가변 저항 물질을 포함하는 비휘발성 메모리 소자
KR101219774B1 (ko) * 2007-07-20 2013-01-18 삼성전자주식회사 전이금속 산화막을 갖는 반도체소자의 제조방법 및 관련된소자
KR20100078808A (ko) 2008-12-30 2010-07-08 삼성전자주식회사 저항성 메모리소자
JP2011199215A (ja) * 2010-03-24 2011-10-06 Hitachi Ltd 半導体記憶装置
KR101096203B1 (ko) * 2010-04-08 2011-12-22 주식회사 하이닉스반도체 반도체 장치 및 그 제조방법
KR20130091146A (ko) * 2012-02-07 2013-08-16 삼성전자주식회사 비휘발성 메모리 셀 및 이를 포함하는 비휘발성 메모리 장치
US9166158B2 (en) * 2013-02-25 2015-10-20 Micron Technology, Inc. Apparatuses including electrodes having a conductive barrier material and methods of forming same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101546809A (zh) * 2008-03-25 2009-09-30 旺宏电子股份有限公司 一种存储装置及其制造方法
CN101335329A (zh) * 2008-08-05 2008-12-31 中国科学院上海微系统与信息技术研究所 一种提高相变存储器存储单元可靠性的结构及其制作方法
CN102598139A (zh) * 2009-07-13 2012-07-18 希捷科技有限公司 具有非欧姆选择层的非易失性存储单元
CN102412309A (zh) * 2010-09-17 2012-04-11 海力士半导体有限公司 开关器件和包括所述开关器件的存储器件

Also Published As

Publication number Publication date
US20140145140A1 (en) 2014-05-29
US9312479B2 (en) 2016-04-12
KR101925449B1 (ko) 2018-12-05
CN103855304A (zh) 2014-06-11
KR20140069663A (ko) 2014-06-10

Similar Documents

Publication Publication Date Title
CN103855304B (zh) 可变电阻存储器件
US10734450B2 (en) Memory device and electronic apparatus including the same
US11587977B2 (en) Memory device and method of manufacturing the same
CN107104183B (zh) 存储器件
CN107104122B (zh) 存储器件
KR101897280B1 (ko) 저항성 메모리 장치, 이를 포함하는 시스템 및 메모리 장치의 제조 방법
EP3178113B1 (en) Fully isolated selector for memory device
JP6230229B2 (ja) 集積トランジスタセレクタを有する積層ｒｒａｍ
US9159919B2 (en) Variable resistance memory device and method for fabricating the same
KR102025290B1 (ko) 반도체 장치 및 이를 포함하는 전자 장치
KR20090055874A (ko) 비휘발성 메모리 소자 및 그 제조 방법
JP2013004976A (ja) ３次元ダブルクロスポイントアレイを有する半導体メモリ素子及びその製造方法
KR20190004163A (ko) 가변 저항 메모리 소자 및 그 제조방법
US20130168628A1 (en) Variable resistance memory device and method for fabricating the same
KR101202199B1 (ko) 3차원 저항 변화 메모리 소자, 이를 포함하는 저항 변화 메모리 소자 어레이 및 전자제품
KR100993052B1 (ko) 3차원 구조를 갖는 저항 변화 메모리 소자, 저항 변화 메모리 소자 어레이, 전자제품 및 상기 소자 제조방법
KR101088487B1 (ko) 선택소자 및 3차원 구조 저항 변화 메모리 소자를 갖는 저항 변화 메모리 소자 어레이, 전자제품 및 소자 어레이 제조방법
KR20110050011A (ko) 히터를 포함하는 저항 변화 메모리 소자, 이의 동작방법, 이의 제조방법 및 이를 포함하는 전자제품
KR20140065942A (ko) 가변 저항 메모리 장치 및 그 제조 방법
CN109768159B (zh) 存储器件
JP2023091744A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant