KR101925449B1 - 가변 저항 메모리 장치 및 그 제조 방법 - Google Patents
가변 저항 메모리 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR101925449B1 KR101925449B1 KR1020120137216A KR20120137216A KR101925449B1 KR 101925449 B1 KR101925449 B1 KR 101925449B1 KR 1020120137216 A KR1020120137216 A KR 1020120137216A KR 20120137216 A KR20120137216 A KR 20120137216A KR 101925449 B1 KR101925449 B1 KR 101925449B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- layer
- electrode
- memory device
- insulator transition
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 230000007704 transition Effects 0.000 claims abstract description 110
- 239000012212 insulator Substances 0.000 claims abstract description 109
- 230000004888 barrier function Effects 0.000 claims abstract description 85
- 239000010410 layer Substances 0.000 claims description 276
- 239000000463 material Substances 0.000 claims description 43
- 239000011229 interlayer Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 17
- 150000004767 nitrides Chemical class 0.000 claims description 16
- 230000008859 change Effects 0.000 claims description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 8
- 229910000484 niobium oxide Inorganic materials 0.000 claims description 8
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- XHCLAFWTIXFWPH-UHFFFAOYSA-N [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] XHCLAFWTIXFWPH-UHFFFAOYSA-N 0.000 claims description 7
- 229910001935 vanadium oxide Inorganic materials 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims 4
- 238000004519 manufacturing process Methods 0.000 abstract description 21
- 230000000694 effects Effects 0.000 abstract description 13
- 229910052751 metal Inorganic materials 0.000 description 22
- 239000002184 metal Substances 0.000 description 22
- 239000004020 conductor Substances 0.000 description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 6
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 229910052697 platinum Inorganic materials 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000010365 information processing Effects 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 229910000314 transition metal oxide Inorganic materials 0.000 description 3
- 229910000618 GeSbTe Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910000480 nickel oxide Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- -1 tungsten (W) Chemical class 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- UBEWDCMIDFGDOO-UHFFFAOYSA-N cobalt(2+);cobalt(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[Co+2].[Co+3].[Co+3] UBEWDCMIDFGDOO-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- ZNOKGRXACCSDPY-UHFFFAOYSA-N tungsten trioxide Chemical compound O=[W](=O)=O ZNOKGRXACCSDPY-UHFFFAOYSA-N 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
- H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
- H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/861—Thermal details
- H10N70/8616—Thermal insulation means
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
본 기술은 가변 저항 메모리 장치 및 그 제조 방법에 관한 것이다. 본 기술에 따른 가변 저항 메모리 장치는, 제1 전극; 상기 제1 전극과 이격된 제2 전극; 상기 제1 전극과 상기 제2 전극 사이에 개재되는 가변 저항층 및 금속-절연체 전이층; 및 상기 제1 전극과 상기 금속-절연체 전이층 사이, 상기 금속-절연체 전이층과 상기 가변 저항층 사이 또는 상기 제2 전극과 상기 금속-절연체 전이층 사이 중 어느 하나 이상에 개재되는 열 장벽층을 포함할 수 있다. 본 기술에 따르면, 열 경계 저항(TBR) 효과를 이용하여 금속-절연체 전이(MIT)층의 열 방산을 억제함으로써 가변 저항 메모리 장치의 동작 전류 및 전압을 감소시킬 수 있다.
Description
본 발명은 가변 저항 메모리 장치 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 인가되는 전압 또는 전류에 따라 저항이 변화하여 적어도 서로 다른 두 저항 상태 사이에서 스위칭할 수 있는 가변 저항층을 포함하는 가변 저항 메모리 장치 및 그 제조 방법에 관한 것이다.
가변 저항 메모리 장치는 외부 자극에 따라 저항이 변화하여 적어도 서로 다른 두 저항 상태 사이에서 스위칭(Switching)하는 특성을 이용하여 데이터를 저장하는 장치로서, ReRAM(Resistive Random Access Memory), PCRAM(Phase Change RAM), STT-RAM(Spin Transfer Torque-RAM) 등이 이에 포함된다. 특히, 가변 저항 메모리 장치는 간단한 구조로 형성할 수 있으면서도 비휘발성 등 여러 특성이 우수하여 이에 관한 연구가 많이 진행되고 있다.
그 중에서 ReRAM은 가변 저항 물질, 예컨대 페로브스카이트(Perovskite) 계열의 물질이나 전이금속 산화물로 이루어진 가변 저항층 및 가변 저항층 상·하부의 전극을 포함하는 구조를 가지는데, 전극에 인가되는 전압에 따라서 가변 저항층 내에 필라멘트(Filament) 형태의 전류 통로가 형성되거나 소멸된다. 이에 따라 가변 저항층은 필라멘트 형태의 전류 통로가 형성된 경우 저항이 낮은 상태가 되고, 필라멘트 형태의 전류 통로가 소멸된 경우 저항이 높은 상태가 된다. 이때, 고저항 상태에서 저저항 상태로 스위칭하는 것을 셋(Set) 동작이라 하고, 반대로 저저항 상태에서 고저항 상태로 스위칭하는 것을 리셋(Reset) 동작이라 한다.
본 발명의 일 실시예는, 열 경계 저항(TBR) 효과를 이용하여 금속-절연체 전이(MIT)층의 열 방산을 억제함으로써 동작 전류 및 전압이 감소된 가변 저항 메모리 장치 및 그 제조 방법을 제공한다.
본 발명의 일 실시예에 따른 가변 저항 메모리 장치는, 제1 전극; 상기 제1 전극과 이격된 제2 전극; 상기 제1 전극과 상기 제2 전극 사이에 개재되는 가변 저항층 및 금속-절연체 전이층; 및 상기 제1 전극과 상기 금속-절연체 전이층 사이, 상기 금속-절연체 전이층과 상기 가변 저항층 사이 또는 상기 제2 전극과 상기 금속-절연체 전이층 사이 중 어느 하나 이상에 개재되는 열 장벽층을 포함할 수 있다.
또한, 본 발명의 다른 실시예에 따른 가변 저항 메모리 장치는, 기판으로부터 수직으로 돌출된 수직 전극; 상기 수직 전극을 따라 교대로 적층된 복수의 층간 절연막 및 복수의 수평 전극; 상기 수직 전극과 상기 수평 전극 사이에 개재되는 가변 저항층 및 금속-절연체 전이층; 및 상기 수평 전극과 상기 금속-절연체 전이층 사이, 상기 금속-절연체 전이층과 상기 가변 저항층 사이 또는 상기 수직 전극과 상기 금속-절연체 전이층 사이 중 어느 하나 이상에 개재되는 열 장벽층을 포함할 수 있다.
본 기술에 따르면, 열 경계 저항(TBR) 효과를 이용하여 금속-절연체 전이(MIT)층의 열 방산을 억제함으로써 가변 저항 메모리 장치의 동작 전류 및 전압을 감소시킬 수 있다.
도 1a 내지 도 1e는 금속-절연체 전이층을 포함하는 가변 저항 메모리 장치를 설명하기 위한 도면이다.
도 2a 및 도 2b는 본 발명의 제1 실시예에 따른 가변 저항 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다.
도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 가변 저항 메모리 장치의 효과를 나타내는 도면이다.
도 4a 내지 도 4e는 본 발명의 제2 내지 제6 실시예에 따른 가변 저항 메모리 장치를 설명하기 위한 단면도이다.
도 5는 본 발명의 일 실시예에 따른 가변 저항 메모리 장치의 메모리 셀 어레이(MCA)를 나타내는 사시도이다.
도 6a 내지 도 6f는 본 발명의 제7 실시예에 따른 가변 저항 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다.
도 7은 본 발명의 제8 실시예에 따른 가변 저항 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다.
도 8은 본 발명의 제9 실시예에 따른 가변 저항 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다.
도 9는 본 발명의 제10 실시예에 따른 가변 저항 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다.
도 10a 내지 도 10d는 본 발명의 제11 실시예에 따른 가변 저항 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다.
도 11은 본 발명의 일 실시예에 따른 가변 저항 메모리 장치의 구성을 나타내는 블록도이다.
도 12는 본 발명의 일 실시예에 따른 가변 저항 메모리 장치를 응용한 정보 처리 시스템을 나타내는 블록도이다.
도 2a 및 도 2b는 본 발명의 제1 실시예에 따른 가변 저항 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다.
도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 가변 저항 메모리 장치의 효과를 나타내는 도면이다.
도 4a 내지 도 4e는 본 발명의 제2 내지 제6 실시예에 따른 가변 저항 메모리 장치를 설명하기 위한 단면도이다.
도 5는 본 발명의 일 실시예에 따른 가변 저항 메모리 장치의 메모리 셀 어레이(MCA)를 나타내는 사시도이다.
도 6a 내지 도 6f는 본 발명의 제7 실시예에 따른 가변 저항 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다.
도 7은 본 발명의 제8 실시예에 따른 가변 저항 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다.
도 8은 본 발명의 제9 실시예에 따른 가변 저항 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다.
도 9는 본 발명의 제10 실시예에 따른 가변 저항 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다.
도 10a 내지 도 10d는 본 발명의 제11 실시예에 따른 가변 저항 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다.
도 11은 본 발명의 일 실시예에 따른 가변 저항 메모리 장치의 구성을 나타내는 블록도이다.
도 12는 본 발명의 일 실시예에 따른 가변 저항 메모리 장치를 응용한 정보 처리 시스템을 나타내는 블록도이다.
이하에서는, 본 발명의 가장 바람직한 실시예가 설명된다. 도면에 있어서, 두께와 간격은 설명의 편의를 위하여 표현된 것이며, 실제 물리적 두께에 비해 과장되어 도시될 수 있다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
도 1a 내지 도 1e는 금속-절연체 전이층을 포함하는 가변 저항 메모리 장치를 설명하기 위한 도면이다.
도 1a를 참조하면, 도시된 그래프는 특정한 임계 온도(Tc)에서 결정 구조의 변화 등에 의해 절연체에서 금속으로 혹은 금속에서 절연체로 전이됨으로써 전기저항이 급격히 변하는 금속-절연체 전이(Metal-Insulator Transition; MIT) 현상을 나타낸 것이다. 이러한 금속-절연체 전이(MIT) 현상을 일으키는 물질로 가변 저항 메모리 장치의 선택 소자를 형성할 수 있다.
도 1b를 참조하면, 금속-절연체 전이(MIT)층을 선택 소자로 사용하는 가변 저항 메모리 장치는, 하부 전극(10), 금속-절연체 전이층(20), 가변 저항층(30) 및 상부 전극(40)이 순차로 적층된 형태의 메모리 셀을 가질 수 있다.
도 1c 및 도 1d를 참조하면, 금속-절연체 전이층(20)에 전류가 흐름으로써 발생된 줄 열(Joule Heat)이 외부로 방산되어 금속-절연체 전이층(20)이 절연체에서 금속으로 전이되는 임계 온도에 도달하기까지 상당한 전류 및 전압이 소요된다. 도 1d에 도시된 그래프는 금속-절연체 전이층(20)의 중심으로부터의 거리에 따른 온도 분포를 나타낸 것으로서, 하부 전극(10) 또는 가변 저항층(30)과 금속-절연체 전이층(20)의 계면(D)에서 열의 흐름이 다소 방해를 받지만, 금속-절연체 전이층(20)의 외부로 방출되는 열량이 상당한 것을 확인할 수 있다.
도 1e를 참조하면, 복수의 비트라인 및 이와 교차하는 복수의 워드라인 사이의 교차점마다 메모리 셀이 배치되는 크로스 포인트 셀 어레이 구조에서는 선택되지 않은 셀에도 선택된 셀에 인가되는 전압(Vt)의 절반에 해당하는 전압(Vt/2)이 인가될 수 있으며, 이에 따라 선택되지 않은 셀을 통해 미주 전류(Is)가 흐를 수 있다. 특히, 도시된 그래프는 금속-절연체 전이(MIT)층이 삽입되지 않은 메모리 셀에 인가되는 전압에 따른 전류를 나타낸 것으로서, 금속-절연체 전이(MIT)층과 같은 선택 소자가 없는 경우에는 높은 미주 전류(Is)가 흐르게 됨을 보여준다.
도 2a 및 도 2b는 본 발명의 제1 실시예에 따른 가변 저항 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다. 특히, 도 2b는 본 발명의 제1 실시예에 따른 가변 저항 메모리 장치를 나타내는 단면도이고, 도 2a는 도 2b의 장치를 제조하기 위한 공정 중간 단계의 일례를 나타내는 단면도이다.
도 2a를 참조하면, 소정의 하부 구조물을 갖는 기판(미도시됨) 상에 제1 전극(100)을 형성한다. 제1 전극(100)은 도전 물질, 예컨대 티타늄 질화물(TiN), 탄탈륨 질화물(TaN), 텅스텐 질화물(WN) 등의 금속 질화물이나 텅스텐(W), 알루미늄(Al), 구리(Cu), 금(Au), 은(Ag), 백금(Pt), 니켈(Ni), 크롬(Cr), 코발트(Co), 티타늄(Ti), 루테늄(Ru), 하프늄(Hf), 지르코늄(Zr) 등의 금속 또는 도핑된 폴리실리콘 등으로 형성할 수 있다. 한편, 본 단면도에는 도시되지 않았으나 상기 기판은 가변 저항 메모리 장치를 구동하기 위한 주변 회로를 포함할 수 있다.
이어서, 제1 전극(100) 상에 제1 열 장벽층(110), 금속-절연체 전이층(120) 및 제2 열 장벽층(130)을 순차적으로 형성한다. 금속-절연체 전이층(120)은 특정한 임계 온도에서 결정 구조(Crystal Structure)의 변화 등에 의해 절연체에서 금속으로 혹은 금속에서 절연체로 전이됨으로써 전기저항이 급격히 변하는 물질, 예컨대 니오븀 산화물(NbOx, 2≤x≤2.5) 또는 바나듐 산화물(VOx, 2≤x≤2.5) 중 어느 하나 이상으로 형성할 수 있다. 구체적으로 NbO2, VO2 등과 같은 이산화물이 대표적인 금속-절연체 전이(MIT) 물질에 해당하며, Nb2O5, V2O5 등에서도 국부적으로 NbO2, VO2 채널(Channel)이 생성되어 금속-절연체 전이(MIT) 현상이 나타날 수 있다. 이러한 금속-절연체 전이층(120)에 전류가 흐르면 줄 열(Joule Heat)이 발생하며, 이에 따라 특정한 문턱 전압에서 스위칭이 가능하다. 특히, 금속-절연체 전이층(120)은 크로스 포인트 셀 어레이(Cross Point Cell Array) 구조에서 선택 소자로 사용될 수 있으며, 이러한 경우 선택되지 않은 셀을 통해 흐르는 미주 전류(Sneak Current)를 효과적으로 억제할 수 있다.
한편, 제1 및 제2 열 장벽층(110, 130)은 열 경계 저항(Thermal Boundary Resistance; TBR) 효과를 이용하여 금속-절연체 전이층(120)에서 발생하는 열의 방산(Dissipation)을 억제하기 위해 형성하는 것으로서, 금속-절연체 전이층(120)과 다른 데바이(Debye) 온도를 갖는 물질로 형성하되, 금속, 산화막 또는 질화막 계열의 물질 중 어느 하나 이상으로 형성할 수 있다. 특히, 제1 및 제2 열 장벽층(110, 130)은 수 Å 내지 수십 Å의 얇은 두께로 증착하여 형성할 수 있으며, 이에 따라 제1 및 제2 열 장벽층(110, 130)을 절연 물질로 형성하더라도 전자 터널링(Tunneling)이 가능하여 전류의 흐름에는 큰 영향을 주지 않게 된다.
여기서, 열 경계 저항(TBR) 효과는 열적 특성이 다른 이종의 물질이 접합되는 경우 그 계면에서 열의 흐름이 방해를 받게 되는 것으로서, 격자 결함(Lattice Imperfection), 불순물 또는 불완전한 접합 등과 같이 접합 계면에서 발생하는 결함, 및 접합 계면 또는 전자 등과의 충돌에 의한 포논(Phonon)의 산란(Scattering)에 기인한다. 특히, 데바이 온도는 물질의 고유한 열적 특성으로 접합되는 물질 간의 데바이 온도 차가 클수록 열 경계 저항(TBR) 효과가 강화되므로 제1 및 제2 열 장벽층(110, 130)과 금속-절연체 전이층(120) 간의 데바이 온도 차가 클수록 금속-절연체 전이층(120)의 열 방산은 더욱 감소하게 된다.
도 2b를 참조하면, 제2 열 장벽층(130) 상에 제3 전극(140), 가변 저항층(150) 및 제2 전극(160)을 순차적으로 형성한다. 제3 및 제2 전극(140, 160)은 도전 물질, 예컨대 티타늄 질화물(TiN), 탄탈륨 질화물(TaN), 텅스텐 질화물(WN) 등의 금속 질화물이나 텅스텐(W), 알루미늄(Al), 구리(Cu), 금(Au), 은(Ag), 백금(Pt), 니켈(Ni), 크롬(Cr), 코발트(Co), 티타늄(Ti), 루테늄(Ru), 하프늄(Hf), 지르코늄(Zr) 등의 금속 또는 도핑된 폴리실리콘 등으로 형성할 수 있다. 한편, 가변 저항층(150)은 산소 공공(Vacancy)이나 이온의 이동(Migration) 또는 물질의 상변화(Phase Change)에 의해 전기저항이 변하는 물질로 형성할 수 있다.
여기서, 산소 공공이나 이온의 이동에 의해 전기저항이 변하는 물질로는 STO(SrTiO3), BTO(BaTiO3), PCMO(Pr1 - xCaxMnO3) 등의 페로브스카이트(Perovskite) 계열의 물질 및 티타늄 산화물(TiO2, Ti4O7), 하프늄 산화물(HfO2), 지르코늄 산화물(ZrO2), 알루미늄 산화물(Al2O3), 탄탈륨 산화물(Ta2O5), 니오븀 산화물(Nb2O5), 코발트 산화물(Co3O4), 니켈 산화물(NiO), 텅스텐 산화물(WO3), 란탄 산화물(La2O3) 등의 전이금속 산화물(Transition Metal Oxide, TMO)을 포함하는 이원산화물 등이 있다. 또한, 상변화에 의해 전기저항이 변하는 물질로는 열에 의해 결정질 또는 비정질 상태로 변화되는 물질, 예컨대 게르마늄, 안티몬 및 텔루륨이 소정 비율로 결합된 GST(GeSbTe)와 같은 칼코게나이드(Chalcogenide) 계열의 물질 등이 있다.
이상에서 설명한 제조 방법에 의하여, 도 2b에 도시된 것과 같은 본 발명의 제1 실시예에 따른 가변 저항 메모리 장치가 제조될 수 있다.
도 2b를 참조하면, 본 발명의 제1 실시예에 따른 가변 저항 메모리 장치의 단위 메모리 셀(MC)은, 제1 전극(100), 제1 열 장벽층(110), 금속-절연체 전이층(120), 제2 열 장벽층(130), 제3 전극(140), 가변 저항층(150) 및 제2 전극(160)이 순차로 적층된 형태를 가질 수 있다.
여기서, 금속-절연체 전이층(120)은 특정한 임계 온도에서 전기저항이 급격히 변하는 물질, 예컨대 니오븀 산화물(NbOx, 2≤x≤2.5) 또는 바나듐 산화물(VOx, 2≤x≤2.5) 중 어느 하나 이상을 포함할 수 있으며, 가변 저항층(150)은 산소 공공이나 이온의 이동 또는 상변화에 의해 전기저항이 변하는 물질을 포함할 수 있다. 또한, 제1 및 제2 열 장벽층(110, 130)은 금속-절연체 전이층(120)과 다른 데바이 온도를 갖는 물질, 예컨대 금속, 산화막 또는 질화막 계열의 물질 중 어느 하나 이상을 포함할 수 있으며, 수 Å 내지 수십 Å의 두께를 가질 수 있다.
도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 가변 저항 메모리 장치의 효과를 나타내는 도면이다.
도 3a 및 도 3b를 참조하면, 제1 및 제2 열 장벽층(110, 130)에 의해 열 경계 저항(TBR) 효과가 발생하여 금속-절연체 전이층(120)에 전류가 흐름으로써 발생된 줄 열이 금속-절연체 전이층(120)의 외부로 방산되는 것을 효과적으로 방지할 수 있다. 특히, 도 3b에 도시된 그래프는 금속-절연체 전이층(120)의 중심으로부터의 거리에 따른 온도 분포를 나타낸 것으로서, 금속-절연체 전이층(120)과 제1 또는 제2 열 장벽층(110, 130)의 계면(D1)까지는 온도가 크게 변하지 않고, 금속-절연체 전이층(120)과 제1 또는 제2 열 장벽층(110, 130)의 계면(D1) 및 제1 열 장벽층(110)과 제1 전극(100) 또는 제2 열 장벽층(130)과 제3 전극(140)의 계면(D2)을 경계로 온도 변화가 크게 나타나는 것을 확인할 수 있다.
도 3c를 참조하면, 도시된 그래프는 가변 저항층(R), 금속-절연체 전이층(S) 및 가변 저항층(R)과 금속-절연체 전이층(S)으로 이루어진 메모리 셀(1S1R)에 인가되는 전압에 따른 전류를 각각 나타낸 것이다. 전술한 바와 같이 크로스 포인트 셀 어레이 구조에서는 선택되지 않은 셀에도 선택된 셀에 인가되는 전압(Vsw)의 절반에 해당하는 전압(Vsw/2)이 인가될 수 있으며, 이에 따라 선택되지 않은 셀을 통해 미주 전류가 흐를 수 있다. 하지만 본 발명의 일 실시예에 따른 가변 저항 메모리 장치의 메모리 셀(1S1R)에는 특정한 문턱 전압(Vth)에서 스위칭이 가능한 금속-절연체 전이층(S)이 삽입되어 전류-전압 간에 요구되는 비선형성을 충분히 확보할 수 있으며, 이로써 가변 저항층(R)으로만 메모리 셀을 구성하는 경우에 비해 미주 전류가 크게 감소하게 된다.
도 3d를 참조하면, 도시된 그래프는 전술한 금속-절연체 전이(MIT)층에 인가되는 전압에 따른 전류를 나타낸 것으로서, ①은 본 발명의 일 실시예에 대한 것이고, ②는 열 장벽층이 삽입되지 않은 구조에 대한 것이다. 열 장벽층이 삽입되지 않은 경우에는 열 방산으로 인해 금속-절연체 전이(MIT)층이 절연체에서 금속으로 전이되는 임계 온도에 도달하기까지 높은 전류 및 전압(I2, V2)이 소요된다. 하지만 본 발명의 일 실시예에 따른 가변 저항 메모리 장치의 메모리 셀(MC)에는 열 장벽층이 삽입되어 비교적 낮은 전류 및 전압(I1, V1)에서도 금속-절연체 전이(MIT)층이 임계 온도에 도달할 수 있게 된다.
도 4a 내지 도 4e는 본 발명의 제2 내지 제6 실시예에 따른 가변 저항 메모리 장치를 설명하기 위한 단면도이다. 본 실시예들을 설명함에 있어서, 전술한 제1 실시예와 실질적으로 동일한 부분에 대하여는 상세한 설명을 생략하기로 한다.
도 4a를 참조하면, 본 발명의 제2 실시예에 따른 가변 저항 메모리 장치의 단위 메모리 셀(MC)은, 제1 전극(100), 가변 저항층(150), 제3 전극(140), 제1 열 장벽층(110), 금속-절연체 전이층(120), 제2 열 장벽층(130) 및 제2 전극(160)이 순차로 적층된 형태를 가질 수 있다. 즉, 제1 열 장벽층(110), 금속-절연체 전이층(120) 및 제2 열 장벽층(130)이 가변 저항층(150)보다 상부에 배치될 수 있다. 특히, 상·하부의 메모리 셀(MC)들이 그들 사이의 배선을 공유하는 크로스 포인트 셀 어레이 구조에서 상·하부의 메모리 셀(MC)들 중 어느 하나를 본 발명의 제1 실시예와 같이 형성하고, 다른 하나를 본 발명의 제2 실시예와 같이 형성하여 상·하부의 메모리 셀(MC)들이 상기 배선을 사이에 두고 대칭되도록 구성할 수 있다.
도 4b 및 도 4c를 참조하면, 본 발명의 제3 실시예에 따른 가변 저항 메모리 장치의 단위 메모리 셀(MC)은, 제1 전극(100), 제1 열 장벽층(110), 금속-절연체 전이층(120), 제3 전극(140), 가변 저항층(150) 및 제2 전극(160)이 순차로 적층된 형태를 가질 수 있다. 또한, 본 발명의 제4 실시예에 따른 가변 저항 메모리 장치의 단위 메모리 셀(MC)은, 제1 전극(100), 금속-절연체 전이층(120), 제2 열 장벽층(130), 제3 전극(140), 가변 저항층(150) 및 제2 전극(160)이 순차로 적층된 형태를 가질 수 있다. 즉, 제1 열 장벽층(110) 또는 제2 열 장벽층(130) 중 어느 하나는 생략될 수 있으며, 이와 더불어 본 발명의 제2 실시예와 같이 적층 순서를 달리하여 상·하 뒤집힌 형태로 구성할 수도 있다.
도 4d를 참조하면, 본 발명의 제5 실시예에 따른 가변 저항 메모리 장치의 단위 메모리 셀(MC)은, 제1 전극(100), 제1 열 장벽층(110), 금속-절연체 전이층(120), 제2 열 장벽층(130), 가변 저항층(150) 및 제2 전극(160)이 순차로 적층된 형태를 가질 수 있다. 즉, 제3 전극(140)은 경우에 따라 생략될 수 있으며, 이와 더불어 본 발명의 제2 실시예와 같이 적층 순서를 달리하여 상·하 뒤집힌 형태로 구성할 수도 있다.
도 4e를 참조하면, 본 발명의 제6 실시예에 따른 가변 저항 메모리 장치의 단위 메모리 셀(MC)은, 제1 전극(100), 제1 열 장벽층(110), 금속-절연체 전이층(120), 제2 열 장벽층(130), 제3 전극(140), 가변 저항층(150) 및 제2 전극(160)이 순차로 적층된 형태를 가지되, 제1 및 제2 열 장벽층(110, 130)은 서로 다른 물질이 적층된 다층막으로 이루어질 수 있다. 즉, 열 경계 저항(TBR) 효과를 강화하기 위해 제1 및 제2 열 장벽층(110, 130) 각각은 데바이 온도가 다른 복수의 물질로 형성될 수 있으며, 이와 더불어 본 발명의 제2 실시예와 같이 적층 순서를 달리하여 상·하 뒤집힌 형태로 구성할 수도 있다.
도 5는 본 발명의 일 실시예에 따른 가변 저항 메모리 장치의 메모리 셀 어레이(MCA)를 나타내는 사시도이다.
도 5를 참조하면, 본 발명의 일 실시예에 따른 가변 저항 메모리 장치의 메모리 셀(MC)은 크로스 포인트 셀 어레이 구조를 형성할 수 있다. 크로스 포인트 셀 어레이 구조는 서로 평행한 복수의 비트라인(BL) 및 비트라인(BL)과 교차하면서 서로 평행한 복수의 워드라인(WL) 사이의 교차점에 메모리 셀(MC)이 배열되는 구조로서, 각 메모리 셀(MC)은 인가되는 전압 또는 전류에 따라 저항이 변화하여 적어도 서로 다른 두 저항 상태 사이에서 스위칭할 수 있는 가변 저항층을 포함한다.
도 6a 내지 도 6f는 본 발명의 제7 실시예에 따른 가변 저항 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다. 특히, 도 6f는 본 발명의 제7 실시예에 따른 가변 저항 메모리 장치를 나타내는 단면도이고, 도 6a 내지 도 6e는 도 6f의 장치를 제조하기 위한 공정 중간 단계의 일례를 나타내는 단면도이다. 본 실시예를 설명함에 있어서, 전술한 제1 실시예와 실질적으로 동일한 부분에 대하여는 상세한 설명을 생략하기로 한다.
도 6a를 참조하면, 소정의 하부 구조물(미도시됨)을 갖는 기판(200) 상에 복수의 층간 절연막(210) 및 복수의 희생층(220)을 교대로 적층한다. 기판(200)은 단결정 실리콘과 같은 반도체 기판일 수 있으며, 층간 절연막(210)은 산화막 계열의 물질로 형성할 수 있다.
여기서, 희생층(220)은 후속 공정에서 제거되어 후술하는 수평 전극이 형성될 공간을 제공하는 층으로서, 층간 절연막(210)과 습식 식각률이 다른 물질, 예컨대 질화막 계열의 물질로 형성할 수 있다. 한편, 본 단면도에는 4개의 희생층(220)이 도시되어 있으나, 이는 예시에 불과하며 그 이상 또는 그 이하로도 형성할 수 있다.
도 6b를 참조하면, 일 방향으로 연장되는 라인 형태의 마스크 패턴(미도시됨)을 식각마스크로 층간 절연막(210) 및 희생층(220)을 식각하여 제1 슬릿(T1)을 형성한 후, 제1 슬릿(T1)을 절연막(230)으로 매립한다. 제1 슬릿(T1)은 2개 이상이 평행하게 배열될 수 있으며, 절연막(230)은 희생층(220)과 습식 식각률이 다른 물질, 예컨대 산화막 계열의 물질로 형성할 수 있다.
도 6c를 참조하면, 절연막(230)을 선택적으로 식각하여 희생층(220)의 측면 및 기판(200)의 상면을 노출시키는 홀(H)을 형성한다. 홀(H)은 2개 이상이 매트릭스(Matrix) 형태로 배열될 수 있으며, 홀(H)의 기판(200)에 수평한 방향의 단면은 정사각형 또는 원 형태뿐만 아니라 직사각형 또는 타원 형태를 가질 수 있다.
이어서, 홀(H)의 내벽에 제1 열 장벽층(240), 금속-절연체 전이층(250), 제2 열 장벽층(260) 및 가변 저항층(270)을 순차적으로 형성한다. 금속-절연체 전이층(250)은 특정한 임계 온도에서 절연체에서 금속으로 혹은 금속에서 절연체로 전이됨으로써 전기저항이 급격히 변하는 물질, 예컨대 니오븀 산화물(NbOx, 2≤x≤2.5) 또는 바나듐 산화물(VOx, 2≤x≤2.5) 중 어느 하나 이상으로 형성할 수 있다. 한편, 가변 저항층(270)은 산소 공공이나 이온의 이동 또는 물질의 상변화에 의해 전기저항이 변하는 물질로 형성할 수 있다.
여기서, 제1 및 제2 열 장벽층(240, 260)은 열 경계 저항(TBR) 효과를 이용하여 금속-절연체 전이층(250)에서 발생하는 열의 방산을 억제하기 위해 형성하는 것으로서, 금속-절연체 전이층(250)과 다른 데바이 온도를 갖는 물질로 형성하되, 금속, 산화막 또는 질화막 계열의 물질 중 어느 하나 이상으로 형성할 수 있다. 특히, 제1 및 제2 열 장벽층(240, 260)은 수 Å 내지 수십 Å의 얇은 두께로 증착하여 형성할 수 있으며, 경우에 따라 제1 열 장벽층(240) 또는 제2 열 장벽층(260) 중 어느 하나는 형성하지 않을 수도 있다.
도 6d를 참조하면, 홀(H)의 하면에 형성된 제1 열 장벽층(240), 금속-절연체 전이층(250), 제2 열 장벽층(260) 및 가변 저항층(270)을 일부 식각하여 기판(200)을 노출시킨 후, 홀(H) 내에 수직 전극(280)을 형성한다. 수직 전극(280)은 도전 물질, 예컨대 티타늄 질화물(TiN), 탄탈륨 질화물(TaN), 텅스텐 질화물(WN) 등의 금속 질화물이나 텅스텐(W), 알루미늄(Al), 구리(Cu), 금(Au), 은(Ag), 백금(Pt), 니켈(Ni), 크롬(Cr), 코발트(Co), 티타늄(Ti), 루테늄(Ru), 하프늄(Hf), 지르코늄(Zr) 등의 금속 또는 도핑된 폴리실리콘 등으로 형성할 수 있다.
도 6e를 참조하면, 제1 슬릿(T1)과 같은 방향으로 연장되는 라인 형태의 마스크 패턴(미도시됨)을 식각마스크로 홀(H) 양측의 층간 절연막(210) 및 희생층(220)을 식각하여 제2 슬릿(T2)을 형성한 후, 제2 슬릿(T2)에 의해 노출된 희생층(220)을 제거한다. 제2 슬릿(T2)은 2개 이상이 평행하게 배열될 수 있으며, 희생층(220)을 제거하기 위해 층간 절연막(210)과의 식각 선택비를 이용한 습식 식각 공정을 수행할 수 있다. 한편, 본 공정 후에도 잔류하는 층간 절연막(210)을 층간 절연막 패턴(210A)이라 한다.
도 6f를 참조하면, 희생층(220)이 제거된 공간에 수평 전극(290)을 형성한다. 수평 전극(290)은 도전 물질, 예컨대 티타늄 질화물(TiN), 탄탈륨 질화물(TaN), 텅스텐 질화물(WN) 등의 금속 질화물이나 텅스텐(W), 알루미늄(Al), 구리(Cu), 금(Au), 은(Ag), 백금(Pt), 니켈(Ni), 크롬(Cr), 코발트(Co), 티타늄(Ti), 루테늄(Ru), 하프늄(Hf), 지르코늄(Zr) 등의 금속 또는 도핑된 폴리실리콘 등으로 형성하되, 구체적으로 다음과 같은 과정에 의해 형성될 수 있다.
우선, 화학적 기상 증착(Chemical Vapor Deposition; CVD) 또는 원자층 증착(Atomic Layer Deposition; ALD) 등의 방식으로 도전 물질을 컨포멀(Conformal)하게 증착하여 희생층(220)이 제거된 공간을 매립하는 두께로 수평 전극용 도전막(미도시됨)을 형성한다. 그 후에, 상기 수평 전극용 도전막을 층간 절연막 패턴(210A)의 측면이 드러날 때까지 식각하여 층별로 분리시키면 층간 절연막 패턴(210A)들 사이에 수평 전극(290)이 형성된다.
이상에서 설명한 제조 방법에 의하여, 도 6f에 도시된 것과 같은 본 발명의 제7 실시예에 따른 가변 저항 메모리 장치가 제조될 수 있다.
도 6f를 참조하면, 본 발명의 제7 실시예에 따른 가변 저항 메모리 장치는, 기판(200)으로부터 수직으로 돌출된 수직 전극(280), 수직 전극(280)을 따라 교대로 적층된 복수의 층간 절연막 패턴(210A) 및 복수의 수평 전극(290), 수직 전극(280)과 수평 전극(290) 사이에 개재되는 가변 저항층(270) 및 금속-절연체 전이층(250), 수평 전극(290)과 금속-절연체 전이층(250) 사이에 개재되는 제1 열 장벽층(240), 및 금속-절연체 전이층(250)과 가변 저항층(270) 사이에 개재되는 제2 열 장벽층(260)을 포함할 수 있다.
여기서, 금속-절연체 전이층(250)은 특정한 임계 온도에서 전기저항이 급격히 변하는 물질, 예컨대 니오븀 산화물(NbOx, 2≤x≤2.5) 또는 바나듐 산화물(VOx, 2≤x≤2.5) 중 어느 하나 이상을 포함할 수 있으며, 가변 저항층(270)은 산소 공공이나 이온의 이동 또는 상변화에 의해 전기저항이 변하는 물질을 포함할 수 있다. 또한, 제1 및 제2 열 장벽층(240, 260)은 금속-절연체 전이층(250)과 다른 데바이 온도를 갖는 물질, 예컨대 금속, 산화막 또는 질화막 계열의 물질 중 어느 하나 이상을 포함할 수 있고, 수 Å 내지 수십 Å의 두께를 가질 수 있으며, 서로 다른 물질이 적층된 다층막으로 이루어질 수도 있다. 한편, 수직 전극(280)과 수평 전극(290)은 서로 교차하는 방향으로 연장될 수 있으며, 수직 전극(280)의 상단 또는 하단 중 어느 하나 이상에 배선(미도시됨)이 연결될 수 있다.
도 7은 본 발명의 제8 실시예에 따른 가변 저항 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다. 본 실시예를 설명함에 있어서, 전술한 제7 실시예와 실질적으로 동일한 부분에 대하여는 상세한 설명을 생략하기로 한다.
도 7을 참조하면, 본 발명의 제8 실시예에 따른 가변 저항 메모리 장치는, 기판(200)으로부터 수직으로 돌출된 수직 전극(280), 수직 전극(280)을 따라 교대로 적층된 복수의 층간 절연막 패턴(210A) 및 복수의 수평 전극(290), 수직 전극(280)과 수평 전극(290) 사이에 개재되는 가변 저항층(270) 및 금속-절연체 전이층(250), 수직 전극(280)과 금속-절연체 전이층(250) 사이에 개재되는 제1 열 장벽층(240), 및 금속-절연체 전이층(250)과 가변 저항층(270) 사이에 개재되는 제2 열 장벽층(260)을 포함할 수 있다. 즉, 제1 열 장벽층(240), 금속-절연체 전이층(250), 제2 열 장벽층(260) 및 가변 저항층(270)을 형성하는 순서는 바뀔 수도 있으며, 경우에 따라 제1 열 장벽층(240) 또는 제2 열 장벽층(260) 중 어느 하나는 형성하지 않을 수도 있다.
도 8은 본 발명의 제9 실시예에 따른 가변 저항 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다. 본 실시예를 설명함에 있어서, 전술한 제7 실시예와 실질적으로 동일한 부분에 대하여는 상세한 설명을 생략하기로 한다.
도 8을 참조하면, 본 발명의 제9 실시예에 따른 가변 저항 메모리 장치는, 기판(200)으로부터 수직으로 돌출된 수직 전극(280), 수직 전극(280)을 따라 교대로 적층된 복수의 층간 절연막 패턴(210A) 및 복수의 수평 전극(290), 수직 전극(280)과 수평 전극(290) 사이에 개재되는 가변 저항층(270) 및 금속-절연체 전이층(250), 수평 전극(290)과 금속-절연체 전이층(250) 사이에 개재되는 제1 열 장벽층(240), 및 금속-절연체 전이층(250)과 가변 저항층(270) 사이에 개재되는 제2 열 장벽층(260)을 포함할 수 있다.
이상의 제9 실시예에서는 수직 전극(280)의 하단이 가변 저항층(270), 제2 열 장벽층(260), 금속-절연체 전이층(250) 및 제1 열 장벽층(240)을 관통하지 않으며, 이에 따라 가변 저항층(270)의 식각 손상을 방지할 수 있게 된다. 한편, 이러한 구조에서는 수직 전극(280)의 상단에 배선(미도시됨)이 연결되며, 경우에 따라 제1 열 장벽층(240) 또는 제2 열 장벽층(260) 중 어느 하나는 형성하지 않을 수도 있다.
도 9는 본 발명의 제10 실시예에 따른 가변 저항 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다. 본 실시예를 설명함에 있어서, 전술한 제7 실시예와 실질적으로 동일한 부분에 대하여는 상세한 설명을 생략하기로 한다.
도 9를 참조하면, 본 발명의 제10 실시예에 따른 가변 저항 메모리 장치는, 기판(200)으로부터 수직으로 돌출된 수직 전극(280), 수직 전극(280)을 따라 교대로 적층된 복수의 층간 절연막 패턴(210A) 및 복수의 수평 전극(290), 수직 전극(280)과 수평 전극(290) 사이에 개재되는 가변 저항층(270) 및 금속-절연체 전이층(250), 가변 저항층(270)과 금속-절연체 전이층(250) 사이에 개재되는 중간 전극(265), 수평 전극(290)과 금속-절연체 전이층(250) 사이에 개재되는 제1 열 장벽층(240), 및 금속-절연체 전이층(250)과 가변 저항층(270) 사이에 개재되는 제2 열 장벽층(260)을 포함할 수 있다. 즉, 가변 저항층(270)과 금속-절연체 전이층(250) 사이에 중간 전극(265)이 개재될 수 있으며, 경우에 따라 제1 열 장벽층(240) 또는 제2 열 장벽층(260) 중 어느 하나는 형성하지 않을 수도 있다.
도 10a 내지 도 10d는 본 발명의 제11 실시예에 따른 가변 저항 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다. 본 실시예를 설명함에 있어서, 전술한 제7 실시예와 실질적으로 동일한 부분에 대하여는 상세한 설명을 생략하기로 한다. 먼저, 제7 실시예와 동일하게 도 6a의 공정을 수행한 후, 도 10a의 공정을 수행한다.
도 10a를 참조하면, 층간 절연막(210) 및 희생층(220)을 선택적으로 식각하여 희생층(220)의 측면을 노출시키는 홀(H)을 형성한 후, 홀(H)에 의해 노출된 희생층(220)을 제거한다. 홀(H)은 2개 이상이 매트릭스 형태로 배열될 수 있으며, 홀(H)의 기판(200)에 수평한 방향의 단면은 정사각형 또는 원 형태뿐만 아니라 직사각형 또는 타원 형태를 가질 수 있다. 한편, 희생층(220)을 제거하기 위해 층간 절연막(210)과의 식각 선택비를 이용한 습식 식각 공정을 수행할 수 있다.
도 10b를 참조하면, 희생층(220)이 제거된 공간에 수평 전극(290)을 형성한다. 수평 전극(290)은 도전 물질, 예컨대 티타늄 질화물(TiN), 탄탈륨 질화물(TaN), 텅스텐 질화물(WN) 등의 금속 질화물이나 텅스텐(W), 알루미늄(Al), 구리(Cu), 금(Au), 은(Ag), 백금(Pt), 니켈(Ni), 크롬(Cr), 코발트(Co), 티타늄(Ti), 루테늄(Ru), 하프늄(Hf), 지르코늄(Zr) 등의 금속 또는 도핑된 폴리실리콘 등으로 형성할 수 있다.
도 10c를 참조하면, 홀(H)의 내벽에 제1 열 장벽층(240), 금속-절연체 전이층(250), 제2 열 장벽층(260) 및 가변 저항층(270)을 순차적으로 형성한다. 금속-절연체 전이층(250)은 특정한 임계 온도에서 전기저항이 급격히 변하는 물질, 예컨대 니오븀 산화물(NbOx, 2≤x≤2.5) 또는 바나듐 산화물(VOx, 2≤x≤2.5) 중 어느 하나 이상으로 형성할 수 있다. 한편, 가변 저항층(270)은 산소 공공이나 이온의 이동 또는 물질의 상변화에 의해 전기저항이 변하는 물질로 형성할 수 있다.
여기서, 제1 및 제2 열 장벽층(240, 260)은 열 경계 저항(TBR) 효과를 이용하여 금속-절연체 전이층(250)에서 발생하는 열의 방산을 억제하기 위해 형성하는 것으로서, 금속-절연체 전이층(250)과 다른 데바이 온도를 갖는 물질로 형성하되, 금속, 산화막 또는 질화막 계열의 물질 중 어느 하나 이상으로 형성할 수 있다. 특히, 제1 및 제2 열 장벽층(240, 260)은 수 Å 내지 수십 Å의 얇은 두께로 증착하여 형성할 수 있으며, 경우에 따라 제1 열 장벽층(240) 또는 제2 열 장벽층(260) 중 어느 하나는 형성하지 않을 수도 있다.
도 10d를 참조하면, 홀(H)의 하면에 형성된 제1 열 장벽층(240), 금속-절연체 전이층(250), 제2 열 장벽층(260) 및 가변 저항층(270)을 일부 식각하여 기판(200)을 노출시킨 후, 홀(H) 내에 수직 전극(280)을 형성한다. 수직 전극(280)은 도전 물질, 예컨대 티타늄 질화물(TiN), 탄탈륨 질화물(TaN), 텅스텐 질화물(WN) 등의 금속 질화물이나 텅스텐(W), 알루미늄(Al), 구리(Cu), 금(Au), 은(Ag), 백금(Pt), 니켈(Ni), 크롬(Cr), 코발트(Co), 티타늄(Ti), 루테늄(Ru), 하프늄(Hf), 지르코늄(Zr) 등의 금속 또는 도핑된 폴리실리콘 등으로 형성할 수 있다. 한편, 본 실시예에서는 수직 전극(280)의 하단이 가변 저항층(270), 제2 열 장벽층(260), 금속-절연체 전이층(250) 및 제1 열 장벽층(240)을 관통하지만 본 발명이 이에 한정되지 않으며, 제9 실시예와 같이 수직 전극(280)이 이들을 관통하지 않도록 형성할 수도 있다.
이상의 제11 실시예에서는 수평 전극(290)이 슬릿에 의해 분리되지 않으며, 이에 따라 수평 전극(290)이 라인 형태가 아닌 플레이트(Plate) 형태로 형성된다는 점에서 제7 실시예와 차이가 있다.
도 11은 본 발명의 일 실시예에 따른 가변 저항 메모리 장치의 구성을 나타내는 블록도이다.
도 11을 참조하면, 메모리 셀 어레이(300)는 본 발명의 일 실시예에 따른 가변 저항 메모리 장치의 메모리 셀(MC)들이 매트릭스 형태로 배열된 것으로서, 비트라인 디코더(310), 워드라인 디코더(320), 제어 회로(330), 전압 생성 회로(340) 및 판독 회로(350)가 메모리 셀 어레이(300)의 주변에 배치될 수 있다.
비트라인 디코더(310)는 메모리 셀 어레이(300)의 각 비트라인(BL)에 연결되며, 어드레스 신호에 대응하는 비트라인(BL)을 선택한다. 이와 마찬가지로 워드라인 디코더(320)는 메모리 셀 어레이(300)의 각 워드라인(WL)에 연결되며, 어드레스 신호에 대응하는 워드라인(WL)을 선택한다. 즉, 비트라인 디코더(310) 및 워드라인 디코더(320)를 통해 메모리 셀 어레이(300) 내에서 특정 메모리 셀(MC)을 선택할 수 있다.
제어 회로(330)는 어드레스 신호, 제어 입력 신호 및 기입 시의 데이터 입력 등에 기초하여 비트라인 디코더(310), 워드라인 디코더(320) 및 전압 생성 회로(340)를 제어하며, 특히 메모리 셀 어레이(300)의 기입, 소거 및 판독 동작을 제어한다. 또한, 제어 회로(330)는 일반적인 어드레스 버퍼 회로, 데이터 입출력 버퍼 회로 및 제어 입력 버퍼 회로의 기능도 수행할 수 있다.
전압 생성 회로(340)는 메모리 셀 어레이(300)의 기입, 소거 및 판독 시에 필요한 각각의 전압을 생성하여 비트라인(BL) 및 워드라인(WL)에 공급한다. 한편, 판독 회로(350)는 선택된 메모리 셀(MC)의 저항 상태를 감지하여 그에 저장된 데이터를 판별하며, 최종적으로 판별 결과를 제어 회로(330)에 전달한다.
도 12는 본 발명의 일 실시예에 따른 가변 저항 메모리 장치를 응용한 정보 처리 시스템을 나타내는 블록도이다.
도 12를 참조하면, 본 발명의 일 실시예에 따른 가변 저항 메모리 장치를 응용한 정보 처리 시스템(1000)은 메모리 시스템(1100), 중앙 처리 장치(1200), 사용자 인터페이스(1300) 및 전원 공급 장치(1400)를 포함할 수 있고, 이들은 버스(1500)를 통해 서로 데이터 통신을 할 수 있다.
메모리 시스템(1100)은 가변 저항 메모리 장치(1110) 및 메모리 컨트롤러(1120)로 구성될 수 있으며, 가변 저항 메모리 장치(1110)에는 중앙 처리 장치(1200)에 의해서 처리된 데이터 또는 사용자 인터페이스(1300)를 통해 외부에서 입력된 데이터가 저장될 수 있다.
이러한 정보 처리 시스템(1000)은 데이터 저장을 필요로 하는 모든 전자 기기를 구성할 수 있으며, 예컨대 메모리 카드(Memory Card), 반도체 디스크(Solid State Disk; SSD) 또는 스마트폰(Smart Phone) 등의 각종 모바일 기기(Mobile Device) 등에 적용될 수 있다.
이상에서 설명한 본 발명의 실시예들에 따른 가변 저항 메모리 장치 및 그 제조 방법에 의하면, 열 경계 저항(TBR) 효과를 이용하여 금속-절연체 전이(MIT)층의 열 방산을 억제함으로써 가변 저항 메모리 소자의 동작 전류 및 전압을 감소시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
100 : 제1 전극 110 : 제1 열 장벽층
120 : 금속-절연체 전이층 130 : 제2 열 장벽층
140 : 제3 전극 150 : 가변 저항층
160 : 제2 전극 200 : 기판
210 : 층간 절연막 220 : 희생층
230 : 절연막 240 : 제1 열 장벽층
250 : 금속-절연체 전이층 260 : 제2 열 장벽층
270 : 가변 저항층 280 : 수직 전극
290 : 수평 전극 H : 홀
T1 : 제1 슬릿 T2 : 제2 슬릿
120 : 금속-절연체 전이층 130 : 제2 열 장벽층
140 : 제3 전극 150 : 가변 저항층
160 : 제2 전극 200 : 기판
210 : 층간 절연막 220 : 희생층
230 : 절연막 240 : 제1 열 장벽층
250 : 금속-절연체 전이층 260 : 제2 열 장벽층
270 : 가변 저항층 280 : 수직 전극
290 : 수평 전극 H : 홀
T1 : 제1 슬릿 T2 : 제2 슬릿
Claims (20)
- 제1 전극;
상기 제1 전극과 이격된 제2 전극;
상기 제1 전극과 상기 제2 전극 사이에 개재되는 가변 저항층 및 금속-절연체 전이층; 및
상기 제1 전극과 상기 금속-절연체 전이층 사이, 상기 금속-절연체 전이층과 상기 가변 저항층 사이 또는 상기 제2 전극과 상기 금속-절연체 전이층 사이 중 어느 하나 이상에 개재되는 열 장벽층을 포함하고,
상기 열 장벽층은 절연물을 포함하는
가변 저항 메모리 장치.
- 제1 항에 있어서,
상기 열 장벽층은, 상기 금속-절연체 전이층과 다른 데바이 온도를 갖는 물질로 이루어지는
가변 저항 메모리 장치.
- 제1 항에 있어서,
상기 열 장벽층은, 상기 금속-절연체 전이층과 반응하지 않는 산화막 또는 질화막 계열의 절연성 물질들 중 어느 하나 이상을 포함하는
가변 저항 메모리 장치.
- 제1 항에 있어서,
상기 열 장벽층은, 서로 다른 물질이 적층된 다층막으로 이루어지는
가변 저항 메모리 장치.
- 삭제
- 제1 항에 있어서,
상기 금속-절연체 전이층은, 임계 온도에서 전기저항이 급격히 변하는
가변 저항 메모리 장치.
- 제1 항에 있어서,
상기 금속-절연체 전이층은, 니오븀 산화물(NbOx, 2≤x≤2.5) 또는 바나듐 산화물(VOx, 2≤x≤2.5) 중 어느 하나 이상을 포함하는
가변 저항 메모리 장치.
- 제1 항에 있어서,
상기 가변 저항층은, 산소 공공이나 이온의 이동 또는 상변화에 의해 전기저항이 변하는 물질을 포함하는
가변 저항 메모리 장치.
- 제1 항에 있어서,
상기 금속-절연체 전이층과 상기 가변 저항층 사이에 개재되는 제3 전극을 더 포함하는
가변 저항 메모리 장치.
- 제1 항에 있어서,
상기 제1 전극과 접속되며, 일 방향으로 연장되는 제1 배선; 및
상기 제2 전극과 접속되며, 상기 제1 배선과 교차하는 방향으로 연장되는 제2 배선을 더 포함하는
가변 저항 메모리 장치.
- 기판으로부터 수직으로 돌출된 수직 전극;
상기 수직 전극을 따라 교대로 적층된 복수의 층간 절연막 및 복수의 수평 전극;
상기 수직 전극과 상기 수평 전극 사이에 개재되는 가변 저항층 및 금속-절연체 전이층; 및
상기 수평 전극과 상기 금속-절연체 전이층 사이, 상기 금속-절연체 전이층과 상기 가변 저항층 사이 또는 상기 수직 전극과 상기 금속-절연체 전이층 사이 중 어느 하나 이상에 개재되는 열 장벽층을 포함하고,
상기 열 장벽층은 절연물을 포함하는
가변 저항 메모리 장치.
- 제11 항에 있어서,
상기 열 장벽층은, 상기 금속-절연체 전이층과 다른 데바이 온도를 갖는 물질로 이루어지는
가변 저항 메모리 장치.
- 제11 항에 있어서,
상기 열 장벽층은, 상기 금속-절연체 전이층과 반응하지 않는 산화막 또는 질화막 계열의 절연성 물질들 어느 하나 이상을 포함하는
가변 저항 메모리 장치.
- 제11 항에 있어서,
상기 열 장벽층은, 서로 다른 물질이 적층된 다층막으로 이루어지는
가변 저항 메모리 장치.
- 삭제
- 제11 항에 있어서,
상기 금속-절연체 전이층은, 임계 온도에서 전기저항이 급격히 변하는
가변 저항 메모리 장치. - 제11 항에 있어서,
상기 금속-절연체 전이층은, 니오븀 산화물(NbOx, 2≤x≤2.5) 또는 바나듐 산화물(VOx, 2≤x≤2.5) 중 어느 하나 이상을 포함하는
가변 저항 메모리 장치.
- 제11 항에 있어서,
상기 가변 저항층은, 산소 공공이나 이온의 이동 또는 상변화에 의해 전기저항이 변하는 물질을 포함하는
가변 저항 메모리 장치.
- 제11 항에 있어서,
상기 금속-절연체 전이층과 상기 가변 저항층 사이에 개재되는 중간 전극을 더 포함하는
가변 저항 메모리 장치.
- 제11 항에 있어서,
상기 수직 전극과 상기 수평 전극은 서로 교차하는 방향으로 연장되는
가변 저항 메모리 장치.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120137216A KR101925449B1 (ko) | 2012-11-29 | 2012-11-29 | 가변 저항 메모리 장치 및 그 제조 방법 |
| US13/843,180 US9312479B2 (en) | 2012-11-29 | 2013-03-15 | Variable resistance memory device |
| CN201310170875.1A CN103855304B (zh) | 2012-11-29 | 2013-05-10 | 可变电阻存储器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120137216A KR101925449B1 (ko) | 2012-11-29 | 2012-11-29 | 가변 저항 메모리 장치 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140069663A KR20140069663A (ko) | 2014-06-10 |
| KR101925449B1 true KR101925449B1 (ko) | 2018-12-05 |
Family
ID=50772441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120137216A KR101925449B1 (ko) | 2012-11-29 | 2012-11-29 | 가변 저항 메모리 장치 및 그 제조 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9312479B2 (ko) |
| KR (1) | KR101925449B1 (ko) |
| CN (1) | CN103855304B (ko) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016068992A1 (en) * | 2014-10-31 | 2016-05-06 | Hewlett Packard Enterprise Development Lp | Reusing sneak current in accessing memory cells |
| JP6415956B2 (ja) * | 2014-12-09 | 2018-10-31 | 東芝メモリ株式会社 | 半導体記憶装置及びその制御方法 |
| US9741930B2 (en) * | 2015-03-27 | 2017-08-22 | Intel Corporation | Materials and components in phase change memory devices |
| KR20160122531A (ko) * | 2015-04-14 | 2016-10-24 | 에스케이하이닉스 주식회사 | 전자 장치 |
| US20170062714A1 (en) * | 2015-08-31 | 2017-03-02 | Intel Corporation | Thermally regulated electronic devices, systems, and associated methods |
| US9887351B1 (en) | 2016-09-30 | 2018-02-06 | International Business Machines Corporation | Multivalent oxide cap for analog switching resistive memory |
| KR102072091B1 (ko) * | 2018-04-25 | 2020-01-31 | 포항공과대학교 산학협력단 | 스위치 역할을 하는 선택소자가 포함된 저항변화 메모리 |
| JP7062545B2 (ja) * | 2018-07-20 | 2022-05-06 | キオクシア株式会社 | 記憶素子 |
| CN110783453B (zh) * | 2019-09-24 | 2024-02-09 | 北京大学 | 一种双模阻变存储器件及其制备方法 |
| CN110752293A (zh) * | 2019-09-27 | 2020-02-04 | 北京大学 | 一种双向阈值开关选择器件及其制备方法 |
| CN113130741B (zh) * | 2021-02-26 | 2022-09-13 | 华中科技大学 | 一种具有高热阻绝热层的氧化钒选通管及其制备方法 |
| US11665987B2 (en) * | 2021-03-04 | 2023-05-30 | International Business Machines Corporation | Integrated switch using stacked phase change materials |
| KR102581503B1 (ko) * | 2022-10-31 | 2023-09-21 | 한국과학기술원 | 상변화 메모리 장치 및 이의 제조 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110248236A1 (en) * | 2010-04-08 | 2011-10-13 | Sook-Joo Kim | Semiconductor device and method for fabricating the same |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100738116B1 (ko) | 2006-07-06 | 2007-07-12 | 삼성전자주식회사 | 가변 저항 물질을 포함하는 비휘발성 메모리 소자 |
| KR101219774B1 (ko) * | 2007-07-20 | 2013-01-18 | 삼성전자주식회사 | 전이금속 산화막을 갖는 반도체소자의 제조방법 및 관련된소자 |
| US8084842B2 (en) * | 2008-03-25 | 2011-12-27 | Macronix International Co., Ltd. | Thermally stabilized electrode structure |
| CN100555700C (zh) * | 2008-08-05 | 2009-10-28 | 中国科学院上海微系统与信息技术研究所 | 一种提高相变存储器存储单元可靠性的结构及其制作方法 |
| KR20100078808A (ko) | 2008-12-30 | 2010-07-08 | 삼성전자주식회사 | 저항성 메모리소자 |
| US7936585B2 (en) * | 2009-07-13 | 2011-05-03 | Seagate Technology Llc | Non-volatile memory cell with non-ohmic selection layer |
| JP2011199215A (ja) * | 2010-03-24 | 2011-10-06 | Hitachi Ltd | 半導体記憶装置 |
| KR101145332B1 (ko) * | 2010-09-17 | 2012-05-14 | 에스케이하이닉스 주식회사 | 스위칭 장치 및 이를 구비한 메모리 장치 |
| KR20130091146A (ko) * | 2012-02-07 | 2013-08-16 | 삼성전자주식회사 | 비휘발성 메모리 셀 및 이를 포함하는 비휘발성 메모리 장치 |
| US9166158B2 (en) * | 2013-02-25 | 2015-10-20 | Micron Technology, Inc. | Apparatuses including electrodes having a conductive barrier material and methods of forming same |
-
2012
- 2012-11-29 KR KR1020120137216A patent/KR101925449B1/ko active IP Right Grant
-
2013
- 2013-03-15 US US13/843,180 patent/US9312479B2/en active Active
- 2013-05-10 CN CN201310170875.1A patent/CN103855304B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110248236A1 (en) * | 2010-04-08 | 2011-10-13 | Sook-Joo Kim | Semiconductor device and method for fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140145140A1 (en) | 2014-05-29 |
| KR20140069663A (ko) | 2014-06-10 |
| CN103855304A (zh) | 2014-06-11 |
| CN103855304B (zh) | 2018-01-02 |
| US9312479B2 (en) | 2016-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101925449B1 (ko) | 가변 저항 메모리 장치 및 그 제조 방법 | |
| EP3178113B1 (en) | Fully isolated selector for memory device | |
| US9812505B2 (en) | Non-volatile memory device containing oxygen-scavenging material portions and method of making thereof | |
| JP6230229B2 (ja) | 集積トランジスタセレクタを有する積層ｒｒａｍ | |
| US9159919B2 (en) | Variable resistance memory device and method for fabricating the same | |
| US9159768B2 (en) | Semiconductor device and electronic device including the same | |
| US9236567B2 (en) | Resistive random access memory device | |
| KR101424138B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| US20160013406A1 (en) | Variable resistive memory device | |
| KR20100053205A (ko) | 비휘발성 메모리 소자 | |
| US20130168628A1 (en) | Variable resistance memory device and method for fabricating the same | |
| KR20200073716A (ko) | 내 산화성 전극을 가진 가변 저항성 반도체 소자 | |
| CN105556670A (zh) | 用于电阻式存储器装置的纳米线的纳米通道阵列 | |
| KR101481920B1 (ko) | 금속-절연체 전이현상을 이용한 선택 소자, 및 이를 포함하는 비휘발성 메모리 셀 | |
| KR100993052B1 (ko) | 3차원 구조를 갖는 저항 변화 메모리 소자, 저항 변화 메모리 소자 어레이, 전자제품 및 상기 소자 제조방법 | |
| KR101088487B1 (ko) | 선택소자 및 3차원 구조 저항 변화 메모리 소자를 갖는 저항 변화 메모리 소자 어레이, 전자제품 및 소자 어레이 제조방법 | |
| KR20140065942A (ko) | 가변 저항 메모리 장치 및 그 제조 방법 | |
| KR101025656B1 (ko) | 메모리 소자 및 그 제조방법 | |
| KR20150087063A (ko) | 비휘발성 메모리 소자 및 제조 방법 | |
| US20170372958A1 (en) | Film-edge top electrode | |
| KR20240074414A (ko) | 반도체 장치 및 그 제조방법 | |
| EP2608209A1 (en) | Resistive memory array |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |