KR20100053205A - 비휘발성 메모리 소자 - Google Patents
비휘발성 메모리 소자 Download PDFInfo
- Publication number
- KR20100053205A KR20100053205A KR1020080112221A KR20080112221A KR20100053205A KR 20100053205 A KR20100053205 A KR 20100053205A KR 1020080112221 A KR1020080112221 A KR 1020080112221A KR 20080112221 A KR20080112221 A KR 20080112221A KR 20100053205 A KR20100053205 A KR 20100053205A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- oxide
- data storage
- horizontal
- layer
- Prior art date
Links
- 238000013500 data storage Methods 0.000 claims abstract description 86
- 238000006243 chemical reaction Methods 0.000 claims abstract description 76
- 230000002265 prevention Effects 0.000 claims description 49
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 22
- 229910000480 nickel oxide Inorganic materials 0.000 claims description 22
- 230000008859 change Effects 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 13
- UQSXHKLRYXJYBZ-UHFFFAOYSA-N Iron oxide Chemical compound [Fe]=O UQSXHKLRYXJYBZ-UHFFFAOYSA-N 0.000 claims description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 12
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 12
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910021332 silicide Inorganic materials 0.000 claims description 10
- 239000010949 copper Substances 0.000 claims description 9
- 239000010936 titanium Substances 0.000 claims description 9
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 8
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 8
- 239000010931 gold Substances 0.000 claims description 8
- 239000011572 manganese Substances 0.000 claims description 8
- 229910052750 molybdenum Inorganic materials 0.000 claims description 8
- 239000011733 molybdenum Substances 0.000 claims description 8
- 150000004767 nitrides Chemical class 0.000 claims description 8
- 229910052697 platinum Inorganic materials 0.000 claims description 8
- 239000010948 rhodium Substances 0.000 claims description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052799 carbon Inorganic materials 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 229910017052 cobalt Inorganic materials 0.000 claims description 5
- 239000010941 cobalt Substances 0.000 claims description 5
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 claims description 4
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 4
- XHCLAFWTIXFWPH-UHFFFAOYSA-N [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] XHCLAFWTIXFWPH-UHFFFAOYSA-N 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052790 beryllium Inorganic materials 0.000 claims description 4
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052797 bismuth Inorganic materials 0.000 claims description 4
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 4
- 229910000416 bismuth oxide Inorganic materials 0.000 claims description 4
- LBJNMUFDOHXDFG-UHFFFAOYSA-N copper;hydrate Chemical compound O.[Cu].[Cu] LBJNMUFDOHXDFG-UHFFFAOYSA-N 0.000 claims description 4
- TYIXMATWDRGMPF-UHFFFAOYSA-N dibismuth;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Bi+3].[Bi+3] TYIXMATWDRGMPF-UHFFFAOYSA-N 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 229910052735 hafnium Inorganic materials 0.000 claims description 4
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 4
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 4
- 229910052741 iridium Inorganic materials 0.000 claims description 4
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052748 manganese Inorganic materials 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910000484 niobium oxide Inorganic materials 0.000 claims description 4
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 claims description 4
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 4
- 229910052763 palladium Inorganic materials 0.000 claims description 4
- 229910052702 rhenium Inorganic materials 0.000 claims description 4
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 claims description 4
- 229910052703 rhodium Inorganic materials 0.000 claims description 4
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052707 ruthenium Inorganic materials 0.000 claims description 4
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 4
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052714 tellurium Inorganic materials 0.000 claims description 4
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 claims description 4
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 claims description 4
- 229910001887 tin oxide Inorganic materials 0.000 claims description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 229910001935 vanadium oxide Inorganic materials 0.000 claims description 4
- 239000011787 zinc oxide Substances 0.000 claims description 4
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 4
- 229910000428 cobalt oxide Inorganic materials 0.000 claims description 3
- IVMYJDGYRUAWML-UHFFFAOYSA-N cobalt(ii) oxide Chemical compound [Co]=O IVMYJDGYRUAWML-UHFFFAOYSA-N 0.000 claims description 3
- 230000003449 preventive effect Effects 0.000 abstract 7
- 239000010410 layer Substances 0.000 description 230
- 238000004519 manufacturing process Methods 0.000 description 18
- 239000000463 material Substances 0.000 description 15
- 230000008569 process Effects 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 238000005530 etching Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- 238000005520 cutting process Methods 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- 239000002356 single layer Substances 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- KBLQERBHKPBBRJ-UHFFFAOYSA-N [O].[Si].[Ni] Chemical compound [O].[Si].[Ni] KBLQERBHKPBBRJ-UHFFFAOYSA-N 0.000 description 2
- VWUQHKHOYGKMQK-UHFFFAOYSA-N [O].[Si].[Ti] Chemical compound [O].[Si].[Ti] VWUQHKHOYGKMQK-UHFFFAOYSA-N 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- -1 or for example Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910005872 GeSb Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- PGMOXNFVYWQBSR-UHFFFAOYSA-N [O].[O].[Co] Chemical compound [O].[O].[Co] PGMOXNFVYWQBSR-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
- H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/32—Material having simple binary metal oxide structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/34—Material includes an oxide or a nitride
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/71—Three dimensional array
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은, 저항 변화를 저장할 수 있는 데이터 저장층을 이용하는 비휘발성 메모리 소자 및 그 제조 방법을 제공한다. 본 발명의 일실시예에 따른 비휘발성 메모리 소자는, 적어도 하나의 수평 전극; 적어도 하나의 수평 전극과 교차되도록 배치된 적어도 하나의 수직 전극; 적어도 하나의 수평 전극 및 적어도 하나의 수직 전극의 교차 영역에 개재되고 저항 변화를 저장할 수 있는 적어도 하나의 데이터 저장층; 및 적어도 하나의 수평 전극 및 적어도 하나의 수직 전극의 교차 영역에 개재된 적어도 하나의 반응 방지층;을 포함한다.
비휘발성 메모리, 저항 변화, 반응 방지층, 실리사이드 반응
Description
본 발명은 반도체 소자에 관한 것으로서, 특히 저항 변화를 저장할 수 있는 데이터 저장층을 이용하는 비휘발성 메모리 소자에 관한 것이다.
반도체 제품은 그 부피가 점점 작아지면서도 고용량의 데이터 처리를 요하고 있다. 이에 따라, 이러한 반도체 제품에 사용되는 비휘발성 메모리 소자의 동작 속도를 높이고 집적도를 높일 필요가 있다. 다층 구조의 비휘발성 메모리 소자는 종래의 단층 구조보다 고집적화될 수 있다.
다층 구조를 이용하면, 단층 구조와 동일한 영역 상에 메모리셀들을 수직으로 적층할 수 있다. 하지만, 다층 구조의 비휘발성 메모리 소자에서 각층의 메모리셀들을 연결하고 각층의 메모리셀들을 선택하는 방법이 쉽지 않다.
이에 따라, 본 발명이 이루고자 하는 기술적 과제는 적층 구조로 확장되어 고집적화가 용이한 비휘발성 메모리 소자를 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 비휘발성 메모리 소자는, 적어도 하나의 수평 전극; 상기 적어도 하나의 수평 전극과 교차되도록 배치된 적어도 하나의 수직 전극; 상기 적어도 하나의 수평 전극 및 상기 적어도 하나의 수직 전극의 교차 영역에 개재되고 저항 변화를 저장할 수 있는 적어도 하나의 데이터 저장층; 및 상기 적어도 하나의 수평 전극 및 상기 적어도 하나의 수직 전극의 교차 영역에 개재된 적어도 하나의 반응 방지층;을 포함한다.
본 발명의 일부 실시예들에 있어서, 상기 적어도 하나의 반응 방지층은 상기 적어도 하나의 수평 전극과 상기 적어도 하나의 데이터 저장층 사이에 개재된 제1 반응 방지층, 상기 적어도 하나의 수직 전극과 상기 적어도 하나의 데이터 저장층 사이에 개재된 제2 반응 방지층, 또는 이들 모두를 포함할 수 있다. 또한, 상기 적어도 하나의 반응 방지층은 산화층, 질화층, 산질화층, 또는 이들의 조합을 포함할 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 적어도 하나의 데이터 저장층은 알루미늄 산화물(aluminum oxide), 비스무트 산화물(bismuth oxide), 티타늄 산화물(titanium oxide), 바나듐 산화물(vanadium oxide), 니오븀 산화물(niobium oxide), 니켈 산화물(nickel oxide), 구리 산화물(cupper oxide), 아연 산화물(zinc oxide), 주석 산화물(tin oxide), 지르코늄 산화물(zirconium oxide), 실리콘 산화물(silicon oxide), 하프늄 산화물(hafnium oxide), 코발트 산화물(cobalt oxide), 철 산화물(iron oxide), 탄소(carbon), 및 a-실리콘(a-silicon) 중에 적어도 어느 하나를 포함할 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 적어도 하나의 데이터 저장층은 퓨즈 또는 안티-퓨즈를 포함할 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 적어도 하나의 수평 전극 및 상기 적어도 하나의 수직 전극은 서로 직각을 이루도록 교차하여 배치될 수 있다. 또한, 상기 적어도 하나의 제1 및 수직 전극은 폴리실리콘 또는 또는 텅스텐(W), 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta), 루테늄(Ru), 백금(Pt), 팔라듐(Pd), 니켈(Ni), 금(Au), 은(Ag), 베릴륨(Be), 비스무트(Bi), 하프늄(Hf), 인듐(In), 망간(Mn), 몰리브덴(Mo), 납(Pb), 로듐(Rh), 레늄(Re), 텔륨(Te), 아연(Zn), 지르코늄(Zr), 코발트(Co), 이리듐(Ir), 백금(Pt), 이들의 합금, 이들의 산화막, 이들의 질화막, 또는 이들의 실리사이드를 포함할 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 비휘발성 메모리 소자는, 제1 도전형의 반도체를 포함하는 적어도 하나의 수평 전극; 상기 적어도 하나의 수 평 전극과 교차되도록 배치되고 상기 제1 도전형과 반대인 제2 도전형의 반도체를 포함하는 적어도 하나의 수직 전극; 상기 적어도 하나의 수평 전극 및 상기 적어도 하나의 수직 전극의 교차 영역에 개재되고 저항 변화를 저장할 수 있는 적어도 하나의 데이터 저장층; 상기 적어도 하나의 수평 전극 및 상기 적어도 하나의 수직 전극의 교차 영역에 개재된 적어도 하나의 반응 방지층;을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 비휘발성 메모리 소자는, 복수의 층들로 적층된 복수의 수평 전극들; 상기 복수의 수평 전극들과 교차되도록 복수의 열로 배치된 복수의 수직 전극들; 상기 복수의 수평 전극들 및 상기 복수의 수직 전극들의 교차 영역에 개재되고 저항 변화를 저장할 수 있는 적어도 하나의 데이터 저장층; 및 상기 복수의 수평 전극들과 상기 적어도 하나의 데이터 저장층 사이의 영역 또는 상기 복수의 수직 전극들과 상기 적어도 하나의 데이터 저장층 사이의 영역 중 적어도 어느 하나에 개재된 적어도 하나의 반응 방지층;을 포함한다.
본 발명의 일부 실시예들에 있어서, 상기 적어도 하나의 데이터 저장층은 상기 복수의 층들로 적층된 상기 복수의 수평 전극들을 가로질러 연장될 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 비휘발성 메모리 소자의 제조 방법은, 적어도 하나의 제1 전극층 및 적어도 하나의 절연층이 적층된 복수의 층을 마련하는 단계; 상기 제1 전극층들 및 상기 절연층들 내에 복수의 트렌치들을 형성하는 단계; 상기 트렌치들 내부에 제1 반응 방지층들을 형성하는 단계; 상기 트렌치들 내부에 상기 제1 반응 방지층들 상에 데이터 저장층들을 형성하는 단계; 상기 트렌치들 내부에 상기 데이터 저장층들 상에 제2 반응 방지층들을 형성하는 단계; 상기 트렌치들을 매립하도록 상기 제2 반응 방지층들 상에 제2 전극층들을 형성하는 단계; 상기 제2 전극층을 패터닝하여 복수의 수직 전극들을 형성하는 단계; 및 상기 제1 전극층들 각각을 적절하게 분리하여, 제1 및 제2 수평 전극들과 제1 및 제2 워드 라인들을 형성하는 단계;를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 비휘발성 메모리 소자의 제조 방법은, 적어도 하나의 제1 전극층 및 적어도 하나의 절연층이 적층된 복수의 층을 마련하는 단계; 상기 제1 전극층들 및 상기 절연층들 내에 복수의 트렌치들을 형성하는 단계; 상기 트렌치들 내부에 제1 반응 방지층들을 형성하는 단계; 상기 제1 반응 방지층들 상에 상기 트렌치들을 매립하는 데이터 저장층들을 형성하는 단계; 상기 데이터 저장층들을 패터닝하여 상기 데이터 저장층들 내에 복수의 홀을 형성하는 단계; 상기 트렌치들을 매립하도록 상기 제2 반응 방지층들 상에 제2 전극층들을 형성하는 단계; 상기 홀들 내에 제2 반응 방지층들을 형성하는 단계; 상기 제2 반응 방지층들 상에 수직 전극들을 형성하는 단계; 및 상기 제1 전극층들 각각을 적절하게 분리하여, 제1 및 제2 수평 전극들과 제1 및 제2 워드 라인들을 형성하는 단계;를 포함한다.
본 발명의 비휘발성 메모리 소자는, 데이터 저장층과 전극 사이에 반응 방지층을 형성하여 실리사이드 반응을 방지할 수 있으므로, 데이터 저장층의 안정성을 증가시킬 수 있으며, 이에 따라 소자의 신뢰성을 증가시킬 수 있다.
또한, 본 발명에 따른 비휘발성 메모리 소자는 적층 구조로 용이하게 확장될 수 있다. 따라서, 비휘발성 메모리 소자는 메모리셀들의 적층 수, 즉 수평 전극들의 적층 수를 늘림으로써 고용량화되고 고집적화될 수 있다. 따라서, 비휘발성 메모리 소자는 고용량화 및 고집적화 제품에 적합할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다.
명세서 전체에 걸쳐서 막, 영역, 또는 기판등과 같은 하나의 구성요소가 다른 구성요소 "상에", "연결되어", 또는 "커플링되어" 위치한다고 언급할 때는, 상기 하나의 구성요소가 직접적으로 다른 구성요소 "상에", "연결되어", 또는 "커플링되어" 접촉하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다. 반면에, 하나의 구성요소가 다른 구성요소 "직접적으로 상에", "직접 연결되어", 또는 "직접 커플링되어" 위치한다고 언급할 때는, 그 사이에 개재되는 다른 구성요소들이 존재하지 않는다고 해석된다. 동일한 부호는 동일한 요소 를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1 부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제2 부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
또한, "상의" 또는 "위의" 및 "하의" 또는 "아래의"와 같은 상대적인 용어들은 도면들에서 도해되는 것처럼 다른 요소들에 대한 어떤 요소들의 관계를 기술하기 위해 여기에서 사용될 수 있다. 상대적 용어들은 도면들에서 묘사되는 방향에 추가하여 소자의 다른 방향들을 포함하는 것을 의도한다고 이해될 수 있다. 예를 들어, 도면들에서 소자가 뒤집어 진다면(turned over), 다른 요소들의 상부의 면 상에 존재하는 것으로 묘사되는 요소들은 상기 다른 요소들의 하부의 면 상에 방향을 가지게 된다. 그러므로, 예로써 든 "상의"라는 용어는, 도면의 특정한 방향에 의존하여 "하의" 및 "상의" 방향 모두를 포함할 수 있다. 소자가 다른 방향으로 향한다면(다른 방향에 대하여 90도 회전), 본 명세서에 사용되는 상대적인 설명들은 이에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다.
도 1 은 본 발명의 일부 실시예들에 따른 비휘발성 메모리 소자(1)를 보여주는 사시도이다.
도 1을 참조하면, 비휘발성 메모리 소자(1)는 적어도 하나의 수평 전극(10), 적어도 하나의 수직 전극(20), 적어도 하나의 데이터 저장층(30), 및 적어도 하나의 반응 방지층(40)을 포함한다.
수평 전극(10) 및 수직 전극(20)은 서로 교차하도록 배치될 수 있다. 예를 들어, 제 2 전극(20)은 한 쌍의 수평 전극들(10) 사이에 서로 직교하도록 배치될 수 있다. 하지만, 본 발명의 범위가 이러한 직교 배치에 제한되는 것은 아니다. 예를 들어, 수평 전극들(10)과 수직 전극(20)은 소정의 각을 가지고 교차하도록 배 치될 수 있다. 수평 전극들(10)의 수는 예시적으로 도시되었고, 수직 전극들은 수평 전극들(10)의 수 및 길이에 따라서 적절하게 선택될 수 있다. 따라서, 수평 전극(10) 및 수직 전극(20)의 수는 도 1에 예시적으로 도시되었고, 본 발명의 범위를 제한하지 않는다. 또한, 수직 전극들(20)은 사각 기둥의 형상으로 도시되었지만, 이 실시예에 따른 본 발명의 범위는 이러한 형상에 제한되지 않는다. 예를 들어, 수직 전극들(20)은 다양한 다각 기둥, 또는 원기둥의 형상을 가질 수 있다. 수평 전극(10) 및 수직 전극(20)은 각각 예를 들어 에피택셜층 또는 폴리실리콘층과 같은 반도체층으로 형성되거나, 또는 예를 들어 텅스텐(W), 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta), 루테늄(Ru), 백금(Pt), 팔라듐(Pd), 니켈(Ni), 금(Au), 은(Ag), 베릴륨(Be), 비스무트(Bi), 하프늄(Hf), 인듐(In), 망간(Mn), 몰리브덴(Mo), 납(Pb), 로듐(Rh), 레늄(Re), 텔륨(Te), 아연(Zn), 지르코늄(Zr), 코발트(Co), 이리듐(Ir), 백금(Pt), 이들의 합금, 이들의 산화막, 이들의 질화막, 또는 이들의 실리사이드를 포함하는 금속으로 형성될 수 있다. 또한, 수평 전극(10) 및 수직 전극(20)은 각각 단일층으로 형성되거나 적층구조를 가지는 다중층으로 형성될 수 있다. 그러나, 개시된 바와 같은 수평 전극(10) 및 수직 전극(20)을 형성하는 물질은 예시적이며, 본 발명은 이에 한정되는 것은 아니다.
데이터 저장층(30)은 수평 전극들(10)과 수직 전극들(20)의 교차 영역에 개재될 수 있다. 예를 들어, 데이터 저장층(30)은 수평 전극들(10)의 측벽을 따라서 연장되도록 배치될 수 있다. 데이터 저장층(30)의 모양은 예시적으로 도시되었고, 다양하게 변형될 수 있다. 예를 들어, 데이터 저장층(30)은 교차 영역에만 한정되 어 배치되도록 패턴 형상을 가질 수도 있다.
데이터 저장층(30)은 저항 변화를 저장할 수 있고, 수평 전극(10) 및 수직 전극(20)의 사이에서 전류의 흐름을 제어할 수 있다. 예를 들어, 데이터 저장층(30)은 인가된 전압에 따라서 고저항, 저저항 또는 절연체의 특성을 가질 수 있다. 이러한 데이터 저장층(30)의 가변적인 저항 특성을 이용하여 비휘발성 메모리 소자의 데이터 저장을 구현할 수 있다.
데이터 저장층(30)은 상전이 저항체 또는 가변 저항체와 같은 안티-퓨즈(anti-fuse)를 포함할 수 있다. 이러한 경우에는, 비휘발성 메모리 소자는 PRAM(phase-change random access memory) 또는 RRAM(resistance random access memory)으로 동작할 수 있다. 예를 들어, 상전이 저항체는 칼코게나이드 화합물, 예를 들어 GST(GeSbxTey)를 포함할 수 있으며, 그 결정 상태에 따라서 고저항 상태와 저저항 상태를 가질 수 있다. 다른 예로서, 가변 저항체는 그 물질 상태 변화 없이 그 저항 값이 변화될 수 있다는 점에서 상전이 저항체와 구분될 수 있다. 하지만, 가변 저항체가 상전이 저항체를 포함하는 넓은 개념으로 사용될 수도 있다.
다른 예로, 데이터 저장층(30)은 절연 파괴 물질과 같은 퓨즈(fuse)를 포함할 수 있다. 예를 들어, 데이터 저장층(30)은 인가된 전압에 따라서 절연 파괴가 가능한 절연물, 예를 들어 산화물을 포함할 수 있다. 이러한 절연 파괴 물질은 다시 절연 특성을 회복할 수 없기 때문에, 이러한 비휘발성 메모리 소자는 일회성 프로그램(one-time program; OTP) 메모리로 이용될 수 있다. 이러한 OTP 메모리는 그 단점에도 불구하고 매우 높은 메모리 용량을 요구하는 제품에서 이용될 수 있다.
데이터 저장층(30)은 알루미늄 산화물(aluminum oxide), 비스무트 산화물(bismuth oxide), 티타늄 산화물(titanium oxide), 바나듐 산화물(vanadium oxide), 니오븀 산화물(niobium oxide), 니켈 산화물(nickel oxide), 구리 산화물(cupper oxide), 아연 산화물(zinc oxide), 주석 산화물(tin oxide), 지르코늄 산화물(zirconium oxide), 실리콘 산화물(silicon oxide), 하프늄 산화물(hafnium oxide), 코발트 산화물(cobalt oxide), 철 산화물(iron oxide), 탄소(carbon), 및 a-실리콘(a-silicon) 중에 적어도 어느 하나를 포함할 수 있다. 그러나, 개시된 바와 같은 데이터 저장층(30)을 형성하는 물질은 예시적이며, 본 발명은 이에 한정되는 것은 아니다.
한편, 데이터 저장층들(30)이 도전성을 갖는 경우, 수평 전극(10) 및 수직 전극(20)은 그들 사이에 정류 특성을 갖도록 다이오드 결합을 형성할 수 있다. 예를 들어, 수평 전극(10)은 제 1 도전형의 반도체를 포함하고, 수직 전극(20)은 제 1 도전형의 반대인 제 2 도전형의 반도체를 포함할 수 있다. 예를 들어, 상기 제 1 도전형 및 상기 제 2 도전형은 n-형 및 p-형에서 각각 선택될 수 있다.
반응 방지층(40)은 수평 전극(10)과 수직 전극(20)의 교차 영역에 개재된다. 다시 말하면, 반응 방지층(40)은 수평 전극(10)과 데이터 저장층(30) 사이에 개재된 제1 반응 방지층(40a), 수직 전극(20)과 데이터 저장층(30) 사이에 개재된 제2 반응 방지층(40b), 또는 이들 모두를 포함할 수 있다. 또한, 적어도 하나의 반응 방지층(40), 즉 제1 반응 방지층(40a) 및 제2 반응 방지층(40b)은 산화층, 질화층, 산질화층, 또는 이들의 조합을 포함할 수 있다. 예를 들어, 제1 반응 방지층(40a) 및 제2 반응 방지층(40b)은 실리콘 산화층, 실리콘 질화층, 또는 실리콘 산질화층일 수 있다. 또한 제1 반응 방지층(40a) 및 제2 반응 방지층(40b)은 상술한 물질들 중 어느 하나를 포함하는 단일층이거나 또는, 이러한 단일층들이 적층되어 형성된 다중층이거나, 상술한 물질들 중 둘 이상을 포함하는 복합층일 수 있다. 반응 방지층(40)은 폴리 실리콘으로 형성되는 수평 전극(10) 및/또는 수직 전극(20)과 데이터 저장층(30)이 서로 자발적으로 반응하여 실리사이드를 형성하는 것을 방지하는 기능을 한다. 이에 대하여는 하기에 상세하게 설명하기로 한다.
본 실시예에 따른 비휘발성 메모리 소자(1)는 메모리셀을 구성할 수 있다. 예를 들어, 수평 전극(10)은 워드 라인으로 기능하고, 수직 전극(20)은 비트 라인으로 기능할 수 있고, 또는 서로 그 반대의 기능을 할 수 있다.
이하에서는, 수평 전극(10)이 워드 라인으로 기능하는 경우의 비휘발성 메모리 소자(1)의 구성 및 동작을 예시적으로 설명하기로 한다. 수평 전극(10)은 제1 수평 전극(10a)과 제2 수평 전극(10b)을 포함한다. 제1 수평 전극(10a)은 제1 워드 라인(50a)에 의하여 전기적으로 연결되고, 제2 수평 전극(10b)은 제2 워드 라인(50b)에 의하여 전기적으로 연결된다. 제1 워드 라인(50a) 및 제2 워드 라인(50b)은 제1 수평 전극(10a) 및 제2 수평 전극(10b)을 사이에 두고 서로 반대쪽에 배치될 수 있다. 예를 들어, 제1 워드 라인(50a)은 제1 수평 전극들(10a)의 일단에 연결되고, 제2 워드 라인(50b)은 제2 수평 전극들(10b)의 타단에 연결될 수 있다.
본 실시예의 비휘발성 메모리 소자(1)에서, 제1 수평 전극(10a) 및 제2 수평 전극(10b) 중의 하나, 수직 전극(20) 및 그들 사이의 데이터 저장층(30)이 하나의 메모리셀을 형성할 수 있다. 제1 수평 전극(10a) 및 제2 수평 전극(10b)에 대한 접근은 각각 제1 워드 라인(50a) 또는 제 2 워드 라인(50b)을 통해서 수행할 수 있다. 따라서, 제1 워드 라인(50a) 및 제2 워드 라인들(50b) 중에 하나를 선택하고, 수직 전극(20)을 선택하면 하나의 메모리셀에 접근할 수 있다.
메모리셀의 프로그램은 제1 워드 라인(50a) 또는 제 2 워드 라인(50b) 중의 하나 및 수직 전극(20) 사이에 프로그램 전압을 인가하여 수행할 수 있다. 이 경우, 수직 전극(20)과 선택된 제1 수평 전극(10a) 또는 제2 수평 전극(10b) 사이의 최단 거리에 배치된 데이터 저장층(30)에서 전류 집중에 의해서 국부적으로 저항 변화가 일어날 수 있다. 따라서, 데이터 저장층(30)에서, 프로그램은 국부적으로 수행될 수 있다. 메모리셀의 독취(reading)은 제1 워드 라인(50a) 또는 제 2 워드 라인(50b) 중의 하나 및 수직 전극(20) 사이에 읽기 전압을 인가하여 수행할 수 있다. 이 경우, 데이터 저장층(30)의 국부적인 저항 변화를 전류의 양으로 측정할 수 있다.
도 2는 본 발명의 일부 실시예들에 따른 적층 구조의 비휘발성 메모리 소자(2)를 보여주는 사시도이다. 도 3은 도 2의 비휘발성 메모리 소자(2)의 A-A'선에서 절취한 단면도이다. 본 실시예에 따른 비휘발성 메모리 소자(2)는 도 1의 비휘발성 메모리 소자(1)를 이용할 수 있으며, 이에 따라 중복된 설명은 생략하기로 한다.
도 2 및 도 3을 참조하면, 비휘발성 메모리 소자(2)는 복수의 층들로 적층된 복수의 수평 전극들(10), 복수의 수평 전극들(10)과 교차되도록 복수의 열로 배치된 복수의 수직 전극들(20), 복수의 수평 전극들(10) 및 복수의 수직 전극(20)의 교차 영역에 개재되고 저항 변화를 저장할 수 있는 적어도 하나의 데이터 저장층(30), 및 복수의 수평 전극들(10) 및 복수의 수직 전극들(20)과 적어도 하나의 데이터 저장층(30) 사이의 영역들 중 적어도 어느 하나에 개재된 적어도 하나의 반응 방지층(40)을 포함한다.
본 실시예의 비휘발성 메모리 소자(2)는 도 1의 비휘발성 메모리 소자(1)가 복수의 층들로 적층되어 구현될 수 있다. 예를 들어, 복수의 수평 전극들(10), 예를 들어 제1 수평 전극들(10a) 및 제2 수평 전극들(10b)은 절연층들(12)을 개재하여 복수의 층들로 적층될 수 있다. 또한, 제1 워드 라인들(50a) 및 제2 워드 라인들(50b)은 이와 유사하게 절연층들(12)을 개재하여 복수의 층들로 적층될 수 있다. 이에 따라, 제1 수평 전극(10a) 및 제2 수평 전극(10b)은 층별로 분리되고, 이와 유사하게 제1 워드 라인들(50a) 및 제2 워드 라인들(50b)은 층별로 분리될 수 있다.
수직 전극들(20)은 제1 수평 전극들(10a) 및 제2 수평 전극들(10b)의 적층된 구조를 가로질러 수직으로 연장될 수 있다. 따라서, 수직 전극들(20)은 서로 다른 층에 배치된 제1 수평 전극들(10a) 및 제2 수평 전극들(10b) 사이에서 공유될 수 있다.
데이터 저장층들(30)은 제1 수평 전극들(10a) 및 제2 수평 전극들(10b)의 적 층된 구조를 가로질러 수직으로 연장될 수 있다. 또한, 데이터 저장층들(30)은 제1 워드 라인들(50a) 및 제2 워드 라인들(50b)의 측벽 상으로 더 연장되어, 각 열에 배치된 수직 전극들(20)의 외곽을 둘러싸는 통 형태를 가질 수 있다. 전술한 바와 같이, 데이터 저장층들(30)은 국부적으로 저항을 저장할 수 있기 때문에, 메모리셀들에서 여러 형태로 공유될 수 있다.
제1 및 제2 반응 방지층들(40a, 40b)은 각각 제1 수평 전극들(10a) 및 제2 수평 전극들(10b)의 적층된 구조를 가로질러 수직으로 연장될 수 있다. 또한, 제1 및 제2 반응 방지층들(40a, 40b)은 제1 워드 라인들(50a) 및 제2 워드 라인들(50b)의 측벽 상으로 더 연장되어, 데이터 저장층들(30)의 내측 및/또는 외측을 둘러싸도록 형성될 수 있으며, 이에 따라 각 열에 배치된 수직 전극들(20)의 외곽을 둘러싸는 통 형태를 가질 수 있다.
이 실시예에 따른 비휘발성 메모리 소자의 동작은 도 1의 비휘발성 메모리 소자(1)의 동작을 참조할 수 있다. 비휘발성 메모리 소자는 메모리셀들의 수, 예를 들어 제1 수평 전극들(10a) 및 제2 수평 전극들(10b)의 수 또는 적층 수를 늘림으로써 용이하게 고용량화될 수 있다. 따라서, 비휘발성 메모리 소자는 동일 평면 상에서 매우 높은 집적도를 가질 수 있고, 고용량화 및 고집적화 제품에 적합할 수 있다.
도 4는 본 발명의 다른 실시예에 따른 적층 구조의 비휘발성 메모리 소자(3)를 보여주는 사시도이다. 이 실시예에 따른 비휘발성 메모리 소자는 도 2의 비휘발성 메모리 소자의 변형된 예에 해당할 수 있고, 따라서 두 실시예들에서 중복된 설 명은 생략된다.
도 4를 참조하면, 수직 전극들(120)은 원 기둥 형태를 가질 수 있고, 데이터 저장층들(130)은 수직 전극들(120)을 둘러싸도록 배치될 수 있다. 따라서, 데이터 저장층들(130)은 제 1 및 제 2 수평 전극들(10a, 10b) 사이를 매립하는 형태를 가질 수 있고, 수직 전극들(120)은 데이터 저장층(130)들의 내부에서 리세스 된 형태를 가질 수 있다. 또한, 상술한 바와 같이 제1 및 제2 반응 방지층들(140a, 140b)은 데이터 저장층들(130)의 내측 및 외측을 각각 둘러싸도록 형성될 수 있다.
본 실시예의 비휘발성 메모리 소자에서 데이터 저장층들(130)의 저항 변화는 제 1 및 제 2 수평 전극들(10a, 10b)과 수직 전극들(120)의 최단 거리 부근에서 국부적으로 일어날 수 있다. 따라서, 이 실시예에 따른 비휘발성 메모리 소자의 동작은 도 2의 비휘발성 메모리 소자의 동작과 거의 같다.
도 5a 및 도 5b는 각각 니켈-실리콘-산소의 3원 상태도 및 티타늄-실리콘-산소의 3원 상태도이다.
도 5a를 참조하면, 니켈 산화물(NiO)은 실리콘(Si)과는 열역학적으로 불안정하다. 이에 따라 데이터 저장층(30)을 니켈 산화물(NiO)로 형성하고 제1 수평 전극(10a), 제2 수평 전극(10b) 및 수직 전극(20)을 폴리 실리콘으로 형성하는 경우에 있어서, 상기 니켈 산화물(NiO)과 상기 폴리 실리콘의 계면에는 자발적으로 실리사이드 반응이 일어나게 된다. 이와 같이 자발적으로 형성된 실리사이드는 일반적으로 균일한 계면을 형성하지 못할 우려가 있고, 또한 원하지 않는 반응에 의하여 반도체 소자의 특성이 저하될 우려가 있다. 반면, 니켈 산화물(NiO)과 실리콘 산화물(SiO2)과는 열역학적으로 안정되고, 실리콘 산화물(SiO2)과 실리콘(Si)은 안정된다. 이러한 안정성에 대하여는 도 5a에 도시된 굵은 실선을 참조하여 이해할 수 있다. 따라서, 데이터 저장층(30)을 니켈 산화물(NiO)로 형성하고, 제1 수평 전극(10a), 제2 수평 전극(10b) 및 수직 전극(20)을 폴리 실리콘으로 형성하는 경우에 있어서, 그 사이에 실리콘 산화물로 형성한 제1 및 2 반응 방지층(40a, 40b)을 개재하고, 이에 따라 니켈 산화물(NiO)과 폴리 실리콘의 반응을 억제할 수 있고, 결과적으로 안정된 구조를 구현할 수 있다. 만일, 제1 수평 전극(10a), 제2 수평 전극(10b) 및 수직 전극(20) 중에 적어도 어느 하나를 금속으로 형성하는 경우에는, 금속으로 형성된 상기 전극과 니켈 산화물(NiO)로 형성된 데이터 저장층(30)의 계면은 열역학적으로 안정되므로, 반응 방지층(40)을 형성하지 않을 수 있다.
도 5b를 참조하면, 니켈 산화물(NiO)의 경우와 유사하게, 티타늄 산화물(TiO2)은 실리콘(Si)과는 열역학적으로 불안정하다. 이에 따라 데이터 저장층(30)을 티타늄 산화물(TiO2)로 형성하고 제1 수평 전극(10a), 제2 수평 전극(10b) 및 수직 전극(20)을 폴리 실리콘으로 형성하는 경우에 있어서, 상기 티타늄 산화물(TiO2)과 상기 폴리 실리콘의 계면에는 자발적으로 실리사이드 반응이 일어나게 된다. 이와 같이 자발적으로 형성된 실리사이드는 일반적으로 균일한 계면을 형성하지 못할 우려가 있고, 또한 원하지 않는 반응에 의하여 반도체 소자의 특성이 저하될 우려가 있다. 반면, 티타늄 산화물(TiO2)과 실리콘 산화물(SiO2)과는 열역학적으로 안정되고, 실리콘 산화물(SiO2)과 실리콘(Si)은 안정된다. 이러한 안정성에 대하여는 도 5b에 도시된 굵은 실선을 참조하여 이해할 수 있다. 따라서, 데이터 저장층(30)을 티타늄 산화물(TiO2)로 형성하고, 제1 수평 전극(10a), 제2 수평 전극(10b) 및 수직 전극(20)을 폴리 실리콘으로 형성하는 경우에 있어서, 그 사이에 실리콘 산화물로 형성한 제1 및 2 반응 방지층(40a, 40b)을 개재하고, 이에 따라 티타늄 산화물(TiO2)과 폴리 실리콘의 반응을 억제할 수 있고, 결과적으로 안정된 구조를 구현할 수 있다. 만일, 제1 수평 전극(10a), 제2 수평 전극(10b) 및 수직 전극(20) 중에 적어도 어느 하나를 금속으로 형성하는 경우에는, 금속으로 형성된 상기 전극과 티타늄 산화물(TiO2)로 형성된 데이터 저장층(30)의 계면은 열역학적으로 안정되므로, 반응 방지층(40)을 형성하지 않을 수 있다.
도 5a, 및 도 5b에 도시된 니켈 산화물(NiO) 및 티타늄 산화물(TiO2)은 예시적이며, 상술한 바와 같은 데이터 저장층(30)을 형성하는 다른 물질들의 일부들도 또한 실리콘과 반응하여 각각의 실리사이드를 형성할 수 있다. 따라서, 이러한 물질들을 이용하여 데이터 저장층(30)을 형성하는 경우에도, 예를 들어 실리콘 산화물로 형성한 제1 및 2 반응 방지층(40a, 40b)을 개재하여 결과적으로 안정된 구조를 구현할 수 있다.
도 6a 내지 도 6j는 본 발명의 일부 실시예들에 따른 비휘발성 메모리 소자(1)의 제조 방법을 보여주는 사시도들이다.
도 6a를 참조하면, 적어도 하나의 제1 전극층 및 적어도 하나의 절연층을 적 층할 수 있다. 예를 들어, 복수의 제 1 전극층들(11) 및 복수의 절연층들(12)을 교대로 적층할 수 있다. 제1 전극층들(11)은, 예를 들어 에피택셜층 또는 폴리실리콘층과 같은 반도체층으로 형성되거나 또는 금속으로 형성될 수 있다. 상기 금속은, 예를 들어 텅스텐(W), 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta), 루테늄(Ru), 백금(Pt), 팔라듐(Pd), 니켈(Ni), 금(Au), 은(Ag), 베릴륨(Be), 비스무트(Bi), 하프늄(Hf), 인듐(In), 망간(Mn), 몰리브덴(Mo), 납(Pb), 로듐(Rh), 레늄(Re), 텔륨(Te), 아연(Zn), 지르코늄(Zr), 코발트(Co), 이리듐(Ir), 백금(Pt), 이들의 합금, 이들의 산화막, 이들의 질화막, 또는 이들의 실리사이드를 포함할 수 있다. 또한, 제 1 전극층들(11)은 제 1 도전형의 불순물로 도핑될 수 있다.
도 6b를 참조하면, 제1 전극층들(11) 및 절연층들(12) 내에 복수의 트렌치들(13)을 형성할 수 있다. 이러한 트렌치들(13)은 통상적인 포토리소그래피 및 식각 공정을 이용하여 형성할 수 있다. 트렌치들(13)의 측벽을 따라서 복수의 열로 배치된 제1 전극층들(11)의 일부분들은 이후의 공정에서 제1 및 제2 수평 전극들(도 6h의 40a, 40b)로 한정될 수 있다. 또한, 트렌치들(13)의 단부를 따라서 배치된 제1 전극층들(11)의 일부분들은 이후의 공정에서 제 1 및 제 2 워드 라인들(도 6h의 50a, 50b)로 한정될 수 있다. 따라서, 트렌치들(13)은 제1 및 제2 수평 전극들(40a, 40b)과, 제1 및 제2 워드 라인들(50a, 50b)의 폭 및 갯수에 따라서 적절한 형상과 갯수를 가지도록 형성될 수 있다.
도 6c를 참조하면, 트렌치들(13) 내부에 제1 반응 방지층들(40a)을 형성할 수 있다. 제1 반응 방지층들(40a)은 제1 전극층들(11)의 측벽을 가로질러 수직으로 신장되고, 트렌치들(13)을 채우지 않도록 일정한 두께로 형성될 수 있다. 제1 반응 방지층들(40a)은 산화층, 질화층, 산질화층, 또는 이들의 조합을 포함할 수 있으며, 예를 들어 실리콘 산화층, 실리콘 질화층, 또는 실리콘 산질화층일 수 있다. 또한, 제1 전극층들(11)을 상술한 바와 같은 금속으로 형성한 경우에는, 제1 반응 방지층들(40a)을 형성하지 않을 수 있다.
도 6d를 참조하면, 트렌치들(13) 내부에 제1 반응 방지층들(40a) 상에 데이터 저장층들(30)을 형성할 수 있다. 데이터 저장층들(13)은 제1 전극층들(11)의 측벽을 가로질러 수직으로 신장되고, 트렌치들(13)을 채우지 않도록 일정한 두께로 형성될 수 있다. 예를 들어, 데이터 저장층들(13)은 상술한 바와 같이 퓨즈 또는 안티-퓨즈를 형성하는 물질일 수 있다. 데이터 저장층들(13)은, 예를 들어 알루미늄 산화물(aluminum oxide), 비스무트 산화물(bismuth oxide), 티타늄 산화물(titanium oxide), 바나듐 산화물(vanadium oxide), 니오븀 산화물(niobium oxide), 니켈 산화물(nickel oxide), 구리 산화물(cupper oxide), 아연 산화물(zinc oxide), 주석 산화물(tin oxide), 지르코늄 산화물(zirconium oxide), 실리콘 산화물(silicon oxide), 하프늄 산화물(hafnium oxide), 코발트 산화물(cobalt oxide), 철 산화물(iron oxide), 탄소(carbon), 및 a-실리콘(a-silicon) 중에 적어도 어느 하나를 포함할 수 있다.
도 6e를 참조하면, 트렌치들(13) 내부에 데이터 저장층들(13) 상에 제2 반응 방지층들(40b)을 형성할 수 있다. 제2 반응 방지층들(40b)은 제1 전극층들(11)의 측벽을 가로질러 수직으로 신장되고, 트렌치들(13)을 채우지 않도록 일정한 두께로 형성될 수 있다. 제2 반응 방지층들(40b)은 제1 반응 방지층들(40a)과 동일한 물질로 형성되거나 또는 다른 물질로 형성될 수 있다. 또한, 이후에 공정에서 제2 전극층들(11)을 상술한 바와 같은 금속으로 형성한 경우에는, 제2 반응 방지층들(40b)을 형성하지 않을 수 있다.
도 6f를 참조하면, 트렌치들(13)을 매립하도록 데이터 저장층들(30) 상에 또는 제2 반응 방지층들(40b) 상에 제2 전극층들(14)을 형성할 수 있다. 제2 전극층들(14)은 이후의 공정에서 수직 전극(도 6h의 20)을 형성한다. 제2 전극층들(14)은, 제1 전극층들(11)에 대하여 상술한 바와 같이, 예를 들어 에피택셜층 또는 폴리실리콘층과 같은 반도체층으로 형성되거나, 또는 금속으로 형성될 수 있다. 또한, 제2 전극층들(14)은 제1 전극층들(11)과 동일한 물질로 형성되거나, 또는 다른 물질로 형성될 수 있다. 또한, 제 1 전극층들(14)은 상기 제1 도전형의 불순물과는 반대인 제2 도전형의 불순물로 도핑될 수 있다. 제2 전극층(14)은, 예를 들어 화학기상증착법을 이용하여 반도체층 또는 금속층을 형성하고 이를 평탄화하여 형성할 수 있다. 이러한 평탄화는 통상적인 에치백(etch back) 또는 화학적 기계적 연마(CMP)를 이용하여 구현할 수 있다.
도 6g를 참조하면, 제2 전극층(14)을 패터닝하여 복수의 수직 전극들(20)을 형성할 수 있다. 이러한 패터닝은 통상적인 포토리소그래피 및 식각 공정을 이용할 수 있다. 복수의 수직 전극들(20)은 서로 전기적으로 연결되지 않도록 패터닝될 수 있다.
도 6h를 참조하면, 제1 전극층들(11) 각각을 적절하게 분리하여, 제1 및 제2 수평 전극들(10a, 10b)과 제1 및 제2 워드 라인들(50a, 50b)을 한정할 수 있다. 제1 워드 라인(50a)은 제1 수평 전극들(10a)에 연결되고 제2 수평 전극들(10b)과는 분리될 수 있다. 반면, 제2 워드 라인(50b)은 제2 수평 전극들(10b)에 연결되고, 제1 수평 전극들(10a)과는 분리될 수 있다. 예를 들어, 도 6g의 구조물에서, 제1 수평 전극들(10a)과 제 2 워드 라인(50b) 사이를 절단하고, 제2 수평 전극들(10b)과 제1 워드 라인(50a) 사이를 절단함으로써, 도 6h의 구조가 형성될 수 있다. 이러한 절단 단계는 통상적인 포토리소그래피 및 식각 공정을 이용하여 수행될 수 있다.
도 6i를 참조하면, 제1 전극층들(11)과 절연층들(12)을 단차 구조를 형성하도록 패터닝한다. 이러한 패터닝 단계는 통상적인 포토리소그래피 및 식각 공정을 여러 차례 이용하여 수행될 수 있다. 상술한 바와 같이 단차 구조를 형성하는 단계의 순서는 예시적이며, 본 발명은 이에 한정되는 것은 아니다. 예를 들어, 이러한 단차 구조를 형성하는 단계는 도 6b의 제1 전극층들(11) 및 절연층들(12) 내에 복수의 트렌치들(13)을 형성하는 단계 이전에 수행되거나 또는 그 직후에 수행될 수 있다.
도 6j를 참조하면, 각각의 단차에서 제1 전극층들(11)은 노출되며, 제1 전극층들(11)과 전기적으로 연결되는 콘택(60)을 형성한다. 콘택(60)에 의하여 제1 및 제2 워드 라인들(50a, 50b) 및 제1 및 제2 수평 전극들(10a, 10b)은 외부와 전기적으로 연결된다.
본 실시예에 따른 제조 방법에 따르면, 적층 구조의 메모리셀들이 동시에 형성될 수 있다. 따라서, 전술한 제조 방법은 공정 단계를 단순화하여 제조 비용을 감소시킬 수 있다.
도 7a 내지 도 7g는 본 발명의 일부 실시예들에 따른 비휘발성 메모리 소자의 제조 방법을 보여주는 사시도들이다. 본 실시예에 따른 제조 방법은 도 6a 내지 도 6i의 제조 방법에서 일부 공정을 변형한 것에 해당할 수 있고, 따라서 중복된 설명은 생략된다. 예를 들어, 도 7a의 제조 단계는 도 6a 내지 도 6c의 제조 단계에 이어서 수행될 수 있다.
도 7a를 참조하면, 트렌치들(13)을 매립하도록 제1 반응 방지층들(140a) 상에 데이터 저장층들(130)을 형성할 수 있다. 데이터 저장층들(130)은, 예를 들어 화학기상증착법을 이용하여 퓨즈 또는 안티-퓨즈를 구성하는 물질을 형성하고 이를 평탄화하여 형성할 수 있다. 예를 들어, 평탄화는 통상적인 에치백(etch back) 또는 화학적 기계적 연마(CMP)를 이용할 수 있다.
도 7b를 참조하면, 데이터 저장층들(130)을 패터닝하여 데이터 저장층들(130) 내에 복수의 홀들(135)을 형성할 수 있다. 예를 들어, 홀들(135)은 통상적인 포토리소그래피 및 식각 공정을 이용하여 형성할 수 있다.
도 7c를 참조하면, 홀들(135) 내에 제2 반응 방지층들(140b)을 형성할 수 있다. 제2 반응 방지층들(140b)은 홀들(135)의 표면 상에 일정한 두께를 가지도록 형성되거나, 홀들(135)을, 예를 들어 화학기상증착법을 이용하여 매립한 후, 통상적인 평탄화 공정, 포토리소그래피 및 식각 공정을 수행하여 형성될 수 있다.
도 7d를 참조하면, 제2 반응 방지층들(140b) 상에 수직 전극들(120)을 형성한다. 즉, 홀들(135) 내에 수직 전극들(120)을 매립할 수 있다. 수직 전극들(120)은, 예를 들어 화학기상증착법을 이용하여 제 2 전극층을 형성하고, 이를 평탄화하여 형성할 수 있다. 수직 전극들(120)은 제2 도전형의 반도체로 형성할 수 있다.
도 7e를 참조하면, 이어서, 제1 전극층들(11) 각각을 적절하게 분리하여, 제1 및 제2 수평 전극들(10a, 10b)과 제1 및 제2 워드 라인들(50a, 50b)을 한정할 수 있다. 제1 워드 라인(50a)은 제1 수평 전극들(10a)에 연결되고, 제2 수평 전극들(10b)과는 분리될 수 있다. 또한, 제2 워드 라인(50b)은 제2 수평 전극들(10b)에 연결되고, 제1 수평 전극들(10a)과는 분리될 수 있다. 예를 들어, 도 7d의 구조물에서, 제1 수평 전극들(10a)과 제 2 워드 라인(50b) 사이를 절단하고, 제2 수평 전극들(10b)과 제1 워드 라인(50a) 사이를 절단함으로써, 도 7e의 구조가 형성될 수 있다. 이러한 절단 단계는 통상적인 포토리소그래피 및 식각 공정을 이용하여 수행될 수 있다.
도 7f를 참조하면, 제1 전극층들(11)과 절연층들(12)을 단차 구조를 형성하도록 패터닝한다. 이러한 패터닝 단계는 통상적인 포토리소그래피 및 식각 공정을 여러 차례 이용하여 수행될 수 있다. 상술한 바와 같이 단차 구조를 형성하는 단계의 순서는 예시적이며, 본 발명은 이에 한정되는 것은 아니다. 예를 들어, 이러한 단차 구조를 형성하는 단계는 도 6b의 제1 전극층들(11) 및 절연층들(12) 내에 복수의 트렌치들(13)을 형성하는 단계 이전에 수행되거나 또는 그 직후에 수행될 수 있다.
도 7g를 참조하면, 각각의 단차에서 제1 전극층들(11)은 노출되며, 제1 전극층들(11)과 전기적으로 연결되는 콘택(60)을 형성한다. 콘택(60)에 의하여 제1 및 제2 워드 라인들(50a, 50b) 및 제1 및 제2 수평 전극들(10a, 10b)은 외부와 전기적으로 연결된다.
본 실시예에 따른 제조 방법에 따르면, 적층 구조의 메모리셀들이 동시에 형성될 수 있다. 따라서, 전술한 제조 방법은 공정 단계를 단순화하여 제조 비용을 감소시킬 수 있다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1 은 본 발명의 일부 실시예들에 따른 비휘발성 메모리 소자를 보여주는 사시도이다.
도 2는 본 발명의 일부 실시예들에 따른 적층 구조의 비휘발성 메모리 소자를 보여주는 사시도이다.
도 3은 도 2의 비휘발성 메모리 소자의 A-A'선에서 절취한 단면도이다.
도 4는 본 발명의 일부 실시예들에 따른 적층 구조의 비휘발성 메모리 소자를 보여주는 사시도이다.
도 5a 및 도 5b는 각각 니켈-실리콘-산소의 3원 상태도 및 티타늄-실리콘-산소의 3원 상태도이다.
도 6a 내지 도 6j는 본 발명의 일부 실시예들에 따른 비휘발성 메모리 소자의 제조 방법을 보여주는 사시도들이다.
도 7a 내지 도 7g는 본 발명의 일부 실시예들에 따른 비휘발성 메모리 소자의 제조 방법을 보여주는 사시도들이다.
* 도면의 주요부분에 대한 부호의 설명 *
1, 2, 3: 비휘발성 메모리 소자; 10, 10a, 10b: 수평 전극; 11: 제1 전극층;
12: 절연층; 13: 트렌치; 14: 제2 전극층; 20, 120: 수직 전극;
30, 130: 데이터 저장층; 40, 40a, 40b, 140, 140a, 140b: 반응 방지층;
50a, 50b: 워드라인, 60: 콘택; 135: 홀
Claims (10)
- 적어도 하나의 수평 전극;상기 적어도 하나의 수평 전극과 교차되도록 배치된 적어도 하나의 수직 전극;상기 적어도 하나의 수평 전극 및 상기 적어도 하나의 수직 전극의 교차 영역에 개재되고 저항 변화를 저장할 수 있는 적어도 하나의 데이터 저장층; 및상기 적어도 하나의 수평 전극 및 상기 적어도 하나의 수직 전극의 교차 영역에 개재된 적어도 하나의 반응 방지층;을 포함하는 비휘발성 메모리 소자.
- 제 1 항에 있어서, 상기 적어도 하나의 반응 방지층은 상기 적어도 하나의 수평 전극과 상기 적어도 하나의 데이터 저장층 사이에 개재된 제1 반응 방지층, 상기 적어도 하나의 수직 전극과 상기 적어도 하나의 데이터 저장층 사이에 개재된 제2 반응 방지층, 또는 이들 모두를 포함하는 것을 특징으로 하는 비휘발성 메모리 소자.
- 제 1 항에 있어서, 상기 적어도 하나의 반응 방지층은 산화층, 질화층, 산질화층, 또는 이들의 조합을 포함하는 것을 특징으로 하는 비휘발성 메모리 소자.
- 제 1 항에 있어서, 상기 적어도 하나의 데이터 저장층은 알루미늄 산화 물(aluminum oxide), 비스무트 산화물(bismuth oxide), 티타늄 산화물(titanium oxide), 바나듐 산화물(vanadium oxide), 니오븀 산화물(niobium oxide), 니켈 산화물(nickel oxide), 구리 산화물(cupper oxide), 아연 산화물(zinc oxide), 주석 산화물(tin oxide), 지르코늄 산화물(zirconium oxide), 실리콘 산화물(silicon oxide), 하프늄 산화물(hafnium oxide), 코발트 산화물(cobalt oxide), 철 산화물(iron oxide), 탄소(carbon), 및 a-실리콘(a-silicon) 중에 적어도 어느 하나를 포함하는 것을 특징으로 하는 비휘발성 메모리 소자.
- 제 1 항에 있어서, 상기 적어도 하나의 데이터 저장층은 퓨즈 또는 안티-퓨즈를 포함하는 것을 특징으로 하는 비휘발성 메모리 소자.
- 제 1 항에 있어서, 상기 적어도 하나의 수평 전극 및 상기 적어도 하나의 수직 전극은 서로 직각을 이루도록 교차하여 배치된 것을 특징으로 하는 비휘발성 메모리 소자.
- 제 1 항에 있어서, 상기 적어도 하나의 수평 전극 및 상기 적어도 하나의 수직 전극은 폴리실리콘 또는 텅스텐(W), 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta), 루테늄(Ru), 백금(Pt), 팔라듐(Pd), 니켈(Ni), 금(Au), 은(Ag), 베릴륨(Be), 비스무트(Bi), 하프늄(Hf), 인듐(In), 망간(Mn), 몰리브덴(Mo), 납(Pb), 로듐(Rh), 레늄(Re), 텔륨(Te), 아연(Zn), 지르코늄(Zr), 코발 트(Co), 이리듐(Ir), 백금(Pt), 이들의 합금, 이들의 산화막, 이들의 질화막, 또는 이들의 실리사이드를 포함하는 것을 특징으로 하는 비휘발성 메모리 소자.
- 제1 도전형의 반도체를 포함하는 적어도 하나의 수평 전극;상기 적어도 하나의 수평 전극과 교차되도록 배치되고 상기 제1 도전형과 반대인 제2 도전형의 반도체를 포함하는 적어도 하나의 수직 전극;상기 적어도 하나의 수평 전극 및 상기 적어도 하나의 수직 전극의 교차 영역에 개재되고 저항 변화를 저장할 수 있는 적어도 하나의 데이터 저장층;상기 적어도 하나의 수평 전극 및 상기 적어도 하나의 수직 전극의 교차 영역에 개재된 적어도 하나의 반응 방지층;을 포함하는 비휘발성 메모리 소자.
- 복수의 층들로 적층된 복수의 수평 전극들;상기 복수의 수평 전극들과 교차되도록 복수의 열로 배치된 복수의 수직 전극들;상기 복수의 수평 전극들 및 상기 복수의 수직 전극들의 교차 영역에 개재되고 저항 변화를 저장할 수 있는 적어도 하나의 데이터 저장층; 및상기 복수의 수평 전극들과 상기 적어도 하나의 데이터 저장층 사이의 영역 또는 상기 복수의 수직 전극들과 상기 적어도 하나의 데이터 저장층 사이의 영역 중 적어도 어느 하나에 개재된 적어도 하나의 반응 방지층;을 포함하는 비휘발성 메모리 소자.
- 제 9 항에 있어서, 상기 적어도 하나의 데이터 저장층은 상기 복수의 층들로 적층된 상기 복수의 수평 전극들을 가로질러 연장된 것을 특징으로 하는 비휘발성 메모리 소자.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20080112221A KR101493874B1 (ko) | 2008-11-12 | 2008-11-12 | 비휘발성 메모리 소자 |
| US12/557,580 US8319291B2 (en) | 2008-11-12 | 2009-09-11 | Non-volatile memory device with data storage layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20080112221A KR101493874B1 (ko) | 2008-11-12 | 2008-11-12 | 비휘발성 메모리 소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100053205A true KR20100053205A (ko) | 2010-05-20 |
| KR101493874B1 KR101493874B1 (ko) | 2015-02-16 |
Family
ID=42164357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR20080112221A KR101493874B1 (ko) | 2008-11-12 | 2008-11-12 | 비휘발성 메모리 소자 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8319291B2 (ko) |
| KR (1) | KR101493874B1 (ko) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130120696A (ko) * | 2012-04-26 | 2013-11-05 | 에스케이하이닉스 주식회사 | 가변 저항 메모리 장치 및 그 제조 방법 |
| KR101328506B1 (ko) * | 2012-06-28 | 2013-11-13 | 인텔렉추얼디스커버리 주식회사 | 하이브리드 스위칭 막을 갖는 수직형 저항 변화 메모리 소자 및 그 제조방법 |
| US8687425B2 (en) | 2011-12-28 | 2014-04-01 | SK Hynix Inc. | Nonvolatile memory device, method for operating the same, and method for fabricating the same |
| KR101418051B1 (ko) * | 2012-06-28 | 2014-07-10 | 인텔렉추얼디스커버리 주식회사 | 공통 선택소자를 갖는 수직형 저항 변화 메모리 소자 및 그 제조방법 |
| US9893074B2 (en) | 2014-06-24 | 2018-02-13 | Samsung Electronics Co., Ltd. | Semiconductor device |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130094273A1 (en) * | 2010-04-06 | 2013-04-18 | Wei-Chih Chien | 3d memory and decoding technologies |
| CN102544049B (zh) * | 2010-12-22 | 2014-04-16 | 中国科学院微电子研究所 | 三维半导体存储器件及其制备方法 |
| CN102522501A (zh) * | 2011-12-29 | 2012-06-27 | 北京大学 | 具有交叉阵列结构的阻变存储器及制备方法 |
| US9018613B2 (en) * | 2012-08-14 | 2015-04-28 | Kabushiki Kaisha Toshiba | Semiconductor memory device with a memory cell block including a block film |
| CN104241521B (zh) * | 2013-06-18 | 2017-05-17 | 北京大学 | 存储阵列及其操作方法和制造方法 |
| CN104576602B (zh) * | 2013-10-15 | 2017-10-20 | 中芯国际集成电路制造(上海)有限公司 | 一种反熔丝结构 |
| US9236124B2 (en) | 2014-03-07 | 2016-01-12 | Kabushiki Kaisha Toshiba | Nonvolatile memory device |
| US10424728B2 (en) * | 2017-08-25 | 2019-09-24 | Micron Technology, Inc. | Self-selecting memory cell with dielectric barrier |
| US10461125B2 (en) * | 2017-08-29 | 2019-10-29 | Micron Technology, Inc. | Three dimensional memory arrays |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4881114A (en) * | 1986-05-16 | 1989-11-14 | Actel Corporation | Selectively formable vertical diode circuit element |
| JPH0294468A (ja) * | 1988-09-30 | 1990-04-05 | Toshiba Corp | 半導体メモリ |
| KR960010736B1 (ko) * | 1991-02-19 | 1996-08-07 | 미쓰비시뎅끼 가부시끼가이샤 | 마스크 rom 및 그 제조방법 |
| US5416343A (en) * | 1992-11-20 | 1995-05-16 | U.S. Philips Corporation | Semiconductor device provided with a number of programmable elements |
| US6331944B1 (en) * | 2000-04-13 | 2001-12-18 | International Business Machines Corporation | Magnetic random access memory using a series tunnel element select mechanism |
| US6624011B1 (en) * | 2000-08-14 | 2003-09-23 | Matrix Semiconductor, Inc. | Thermal processing for three dimensional circuits |
| US6627530B2 (en) * | 2000-12-22 | 2003-09-30 | Matrix Semiconductor, Inc. | Patterning three dimensional structures |
| US6599796B2 (en) * | 2001-06-29 | 2003-07-29 | Hewlett-Packard Development Company, L.P. | Apparatus and fabrication process to reduce crosstalk in pirm memory array |
| US6624485B2 (en) * | 2001-11-05 | 2003-09-23 | Matrix Semiconductor, Inc. | Three-dimensional, mask-programmed read only memory |
| US6737675B2 (en) * | 2002-06-27 | 2004-05-18 | Matrix Semiconductor, Inc. | High density 3D rail stack arrays |
| US6831854B2 (en) * | 2002-08-02 | 2004-12-14 | Unity Semiconductor Corporation | Cross point memory array using distinct voltages |
| US7598512B2 (en) * | 2005-06-17 | 2009-10-06 | Macronix International Co., Ltd. | Thin film fuse phase change cell with thermal isolation layer and manufacturing method |
| US7816659B2 (en) * | 2005-11-23 | 2010-10-19 | Sandisk 3D Llc | Devices having reversible resistivity-switching metal oxide or nitride layer with added metal |
| US20070132049A1 (en) * | 2005-12-12 | 2007-06-14 | Stipe Barry C | Unipolar resistance random access memory (RRAM) device and vertically stacked architecture |
| US7808810B2 (en) * | 2006-03-31 | 2010-10-05 | Sandisk 3D Llc | Multilevel nonvolatile memory cell comprising a resistivity-switching oxide or nitride and an antifuse |
| JP2008078404A (ja) | 2006-09-21 | 2008-04-03 | Toshiba Corp | 半導体メモリ及びその製造方法 |
| KR100881181B1 (ko) | 2006-11-13 | 2009-02-05 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조 방법 |
| US8058636B2 (en) * | 2007-03-29 | 2011-11-15 | Panasonic Corporation | Variable resistance nonvolatile memory apparatus |
| WO2008149493A1 (ja) * | 2007-06-01 | 2008-12-11 | Panasonic Corporation | 抵抗変化型記憶装置 |
-
2008
- 2008-11-12 KR KR20080112221A patent/KR101493874B1/ko active IP Right Grant
-
2009
- 2009-09-11 US US12/557,580 patent/US8319291B2/en active Active
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8687425B2 (en) | 2011-12-28 | 2014-04-01 | SK Hynix Inc. | Nonvolatile memory device, method for operating the same, and method for fabricating the same |
| KR20130120696A (ko) * | 2012-04-26 | 2013-11-05 | 에스케이하이닉스 주식회사 | 가변 저항 메모리 장치 및 그 제조 방법 |
| KR101328506B1 (ko) * | 2012-06-28 | 2013-11-13 | 인텔렉추얼디스커버리 주식회사 | 하이브리드 스위칭 막을 갖는 수직형 저항 변화 메모리 소자 및 그 제조방법 |
| KR101418051B1 (ko) * | 2012-06-28 | 2014-07-10 | 인텔렉추얼디스커버리 주식회사 | 공통 선택소자를 갖는 수직형 저항 변화 메모리 소자 및 그 제조방법 |
| US9893074B2 (en) | 2014-06-24 | 2018-02-13 | Samsung Electronics Co., Ltd. | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100117054A1 (en) | 2010-05-13 |
| US8319291B2 (en) | 2012-11-27 |
| KR101493874B1 (ko) | 2015-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101493874B1 (ko) | 비휘발성 메모리 소자 | |
| US10128312B2 (en) | Non-volatile memory device | |
| EP3178113B1 (en) | Fully isolated selector for memory device | |
| JP5044042B2 (ja) | 側壁構造化スイッチャブル抵抗器セル | |
| KR101925449B1 (ko) | 가변 저항 메모리 장치 및 그 제조 방법 | |
| US9236567B2 (en) | Resistive random access memory device | |
| US10748966B2 (en) | Three-dimensional memory device containing cobalt capped copper lines and method of making the same | |
| US9018611B2 (en) | Semiconductor storage device and manufacturing method the same | |
| US9431458B2 (en) | Semiconductor devices and methods of manufacturing the same | |
| JP6230229B2 (ja) | 集積トランジスタセレクタを有する積層ｒｒａｍ | |
| US20090141547A1 (en) | Non-volatile memory devices and methods of fabricating and using the same | |
| US8916847B2 (en) | Variable resistance memory device and method for fabricating the same | |
| US11223012B2 (en) | Variable resistance semiconductor device having oxidation-resistant electrode | |
| KR20110054088A (ko) | 비휘발성 메모리 소자 | |
| JP2011040483A (ja) | 抵抗変化メモリ | |
| US20110233502A1 (en) | Nonvolatile memory device | |
| KR20160084095A (ko) | 가변 저항 메모리 소자 및 이의 제조 방법 | |
| CN110176471B (zh) | 交叉点阵列器件及其制造方法 | |
| WO2020251637A1 (en) | Three-dimensional memory device including constricted current paths, and methods of manufacturing the same | |
| US20140021432A1 (en) | Variable resistance memory device and method for fabricating the same | |
| CN113130533A (zh) | 半导体器件及其形成方法 | |
| US11024671B2 (en) | Resistive random access memory device | |
| US20230180641A1 (en) | Variable resistance memory device | |
| JP2023129379A (ja) | 超薄バリア層を有する抵抗型メモリ装置及びその形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| FPAY | Annual fee payment |
Payment date: 20200131 Year of fee payment: 6 |