KR101328506B1 - 하이브리드 스위칭 막을 갖는 수직형 저항 변화 메모리 소자 및 그 제조방법 - Google Patents

하이브리드 스위칭 막을 갖는 수직형 저항 변화 메모리 소자 및 그 제조방법 Download PDF

Info

Publication number
KR101328506B1
KR101328506B1 KR1020120069608A KR20120069608A KR101328506B1 KR 101328506 B1 KR101328506 B1 KR 101328506B1 KR 1020120069608 A KR1020120069608 A KR 1020120069608A KR 20120069608 A KR20120069608 A KR 20120069608A KR 101328506 B1 KR101328506 B1 KR 101328506B1
Authority
KR
South Korea
Prior art keywords
film
vertical
metal oxide
electrode
oxide film
Prior art date
Application number
KR1020120069608A
Other languages
English (en)
Inventor
황현상
Original Assignee
인텔렉추얼디스커버리 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔렉추얼디스커버리 주식회사 filed Critical 인텔렉추얼디스커버리 주식회사
Priority to KR1020120069608A priority Critical patent/KR101328506B1/ko
Priority to US14/396,203 priority patent/US20150162383A1/en
Priority to PCT/KR2013/005570 priority patent/WO2014003396A1/ko
Application granted granted Critical
Publication of KR101328506B1 publication Critical patent/KR101328506B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 수평 방향으로 연장되고 절연층을 사이에 두고 적층된 복수의 수평 전극과 수직 방향으로 연장된 수직 전극이 만나는 교차점에 문턱 스위칭 특성과 메모리 스위칭 특성을 함께 갖는 금속 산화물막을 형성하여 집적도를 향상시킨 저항 변화 메모리 소자 및 그 제조방법에 관한 것으로, 서로 일정 간격을 두고 적층되고 수평 방향으로 연장된 복수의 수평 전극; 상기 복수의 수평 전극들 사이에 각각 형성된 층간 절연막; 상기 적층된 복수의 수평 전극들과 층간 절연막들을 수직 방향에서 관통하여 상기 수평 전극과 교차점을 갖도록 형성되는 복수의 수직 전극; 및 상기 층간 절연막과 상기 수평 전극 사이에서 상기 수평 전극을 감싸는 형태로 그 단면이 U형을 갖도록 형성되고, 상기 수직 전극과 접하는 면이 산소 처리되어 상기 수직 전극과 접하는 면의 산소 조성비가 상기 수평 전극과 접하는 면의 산소 조성비보다 높도록 형성되어 문턱 스위칭 특성과 메모리 스위칭 특성을 갖도록 형성된 금속 산화물막을 포함한다.

Description

하이브리드 스위칭 막을 갖는 수직형 저항 변화 메모리 소자 및 그 제조방법{Vertically stacked ReRAM device with hybrid memory and manufacturing of the same}
본 발명은 하이브리드 스위칭 막을 갖는 수직형 저항 변화 메모리(ReRAM: Resistance change RAM)에 관한 것으로, 더욱 자세하게는 수평 방향으로 연장되고 절연층을 사이에 두고 적층된 복수의 수평 전극과 수직 방향으로 연장된 수직 전극이 만나는 교차점에 문턱 스위칭 특성과 메모리 스위칭 특성을 함께 갖는 금속 산화물막을 형성하여 집적도를 향상시킨 저항 변화 메모리 소자 및 그 제조방법에 관한 것이다.
정보화 산업시대의 발달과 함께 전자 산업, 특히 그 중에서도 PC 산업과 통신 산업의 발달로 모바일(Mobile) 기기들이 발전하게 되었다. 즉 PC 산업과 통신 산업이 팽창되면서 기존의 기술 개발 속도를 능가하는 급속한 고기능화와 다기능화가 요구되고 있다. 전통적인 관점에서 보면 반도체 소자는 고성능화 다기능화를 위해서 주어진 면적 내에 다양한 회로를 구성하는 방법이 주된 발전의 방향이 되어 왔다. 이를 위해서 제조 공정 기술의 미세화가 가장 중점적으로 추진되어 왔으며, 지금까지는 무어의 법칙을 만족시키면서 지속되어 왔다. 특히 최근 각광받고 있는 비휘발성 메모리인 플레시(FLASH) 메모리 소자의 경우 스케일링(Scaling)의 어려움이 있어서, 차세대 테라비트급 비휘발성 메모리를 개발하기 위해서는 새로운 반도체 소자용 특성 물질에 기반을 둔 메모리 소자의 개발이 시급한 실정이다.
이러한 측면에서, 저항 변화 메모리(ReRAM)는 간단한 공정과 우수한 온/오프(On/Off) 특성으로 인해서 가장 유망한 차세대 비휘발성 메모리 소자로 부상하게 되었다. 저항 변화 메모리에 대한 연구는 아직 기술 개발의 초기 단계로 세계적인 수준의 기술과 우리나라의 기술 격차가 그다지 크지 않은 상태이므로 진입 장벽이 낮은 편이어서 핵심기술을 확보하기 위한 연구가 활발하게 진행되고 있다.
저항 변화 메모리는 일반적으로, 금속 산화물을 이용하여 금속/금속 산화물/금속(MIM)의 구조를 갖고 있으며, 적당한 전기적 신호를 금속 산화물에 인가하면 금속 산화물의 저항이 큰 상태(High Resistance State, HRS 또는 OFF state)에서 저항이 작은 상태(Low Resistance State, LRS 또는 ON state), 또는 그 반대의 상태로 바뀌게 되어 메모리 소자로서의 특성이 나타나게 된다. ON/OFF 스위칭 메모리 특성을 구현하는 전기적 방식에 따라 전류 제어 부성 미분 저항(Current Controlled Negative Differential Resistance, CCNR) 또는 전압 제어 부성 미분 저항(Voltage Controlled Negative Differential Resistance, VCNR)으로 분류될 수 있으며, VCNR의 경우 전압이 증가함에 따라 전류가 큰 상태에서 작아지는 상태로 변화하는 특징을 보이는데 이때 나타나는 큰 저항 차이를 이용하여 메모리 특성을 구현할 수 있다.
인가되는 전압에 따라 저항 상태가 바뀌게 되는 금속 산화물의 스위칭 특성에 대하여 많은 연구가 오랫동안 진행되어 왔으며 그 결과 크게 2가지 스위칭 모델이 제시되었다.
첫째는 금속 산화물 내부에 어떤 구조적인 변화가 야기되어 본래의 금속 산화물과 저항 상태가 다른 전도성이 큰 통로(path)가 형성되는데, 이것이 전도성 필라멘트(conducting filament) 모델이다. 이 모델에 따르면 전기적 스트레스 (일반적으로 forming process라고 함)에 의해 박막 내부로 전극 금속 물질이 확산 또는 주입되거나 박막 내 결함 구조의 재배열에 의해 전도성이 매우 높은 전도성 필라멘트가 형성된다는 것이다. 이 전도성 필라멘트는 국부적 영역에서의 줄 히팅(joule heating)에 의해 전도성 필라멘트의 파괴가 발생하며 박막 내 온도, 박막 외부 온도, 인가된 전기장, 공간 전하(space charge) 현상 등과 같은 요인에 의해 전도성 필라멘트가 재형성되는 현상이 반복적으로 발생함에 따라 스위칭 특성이 나타난다는 것이다.
둘째는 금속 산화물 내부에 존재하는 많은 트랩(trap)들에 의한 스위칭 모델이다. 일반적으로 금속 산화물에는 금속 입자나 산소 입자와 관련된 많은 트랩이 존재하게 되며 이 트랩에 전하가 충전 및 방전(charging or discharging)되면 전극과 박막 계면에서 밴드 벤딩(band bending)이 발생하거나 공간 전하에 의해 내부 전기장의 변화를 일으키게 되어 스위칭 특성이 나타난다고 한다.
이러한 메커니즘들을 통해 저항 변화 메모리(ReRAM) 소자는 기존의 플래시 메모리보다 매우 빠른 동작 속도 (수십 nsec)를 나타내며 DRAM과 같이 낮은 전압 (2~5 V 이하)에서도 동작이 가능하다. 또한 SRAM과 같은 빠른 읽기-쓰기가 가능하고, 메모리 소자가 간단한 구조를 가지기 때문에 공정상 발생할 수 있는 결함을 감소시킬 수 있을 뿐 아니라 동시에 공정비용을 줄일 수 있어 값싼 메모리 소자 제작이 가능하다는 장점이 있다. 더구나 우주복사선이나 전자파 등에 영향을 받지 않아 우주공간에서도 제 기능을 발휘할 수 있으며 1010회 이상의 쓰기와 지우기를 반복하여도 메모리 성능에 저하가 없다.
이러한 장점으로 인해 저장 매체가 필요한 모든 기기에 적용이 가능하며 특히, 내장형 집적회로(embedded IC)와 같이 시스템 온 어 칩(system-on-a chip;SoC)화 되어가는 메모리 소자의 용도에 적합한 특성을 가지고 있다.
이와 같은 장점에도 불구하고 아직까지 저항변화 메모리는 정확한 스위칭 메커니즘이 알려져 있지 않아 재현성에 상당한 약점을 지니고 있으며, 이 밖에도 각 소자 간 동작 전압, 전류, 내구력 등 약간의 편차가 존재한다. 따라서 저항 변화 메모리(ReRAM)가 실제 제품화하기 위해서는 위에서 언급한 문제들을 해결하기 위한 신재료 개발, 스위칭 메카니즘 규명, 공정개발, 공정 장비, 회로 설계 등에 있어서 종합적인 연구개발이 필요한 상황이다.
한편, 최근에는 저항 변화 메모리(ReRAM) 소자의 집적도를 향상시키기 위해 수평 방향으로 연장되는 복수의 수평 전극과 수직방향으로 연장되는 복수의 수직 전극이 크로스 포인트 구조에 배치되고, 상기 크로스 포인트에 저항변화물질층을 형성한 메모리 소자가 제안되었다.
일본 공개특허공보2011-129639호에 제안된 저항변화 메모리 소자는 수평 방향으로 연장되는 복수의 수평 전극과 수직 방향으로 연장되는 복수의 수직 전극이 크로스 포인트 구조에 배치되는 저항 변화 메모리 소자로, 각 전극의 대향 영역에 정류 절연막, 도전층 및 저항 가변막이 설치되고, 정류 절연막은 수평 전극 및 수직 전극의 일측면에 접하여 설치되고, 저항 가변막은 수평 전극 및 수직 전극의 다른 방향의 측면에 접하여 설치되며, 도전층은 정류 절연막과 저항 가변막 사이에 설치되고, 수평 전극 방향 또는 수직 전극 방향의 단면에 있어서 인접하는 전극 간의 영역에서 분단되어 있다. 이와 같은 종래 기술은 수직형 전극과 수평 전극의 크로스 포인트에 저항 변화 메모리 셀을 형성하여 집적도를 향상시킬 수는 있지만, 여전히 제조 시 공정이 복잡하다는 단점이 있다.
한편, 저항 변화 메모리 소자를 어레이로서 구현하기 위해서는, 메모리 특성을 나타내는 저항 변화 소자와 더불어서 이 저항 변화 소자에 전기적으로 연결된 선택 소자를 구비하는 것이 일반적이다. 상기 선택 소자는 트랜지스터 또는 다이오드일 수 있다. 그러나, 트랜지스터는 펀치 스루(punch through)와 같은 단채널 효과(short channel effect)로 인해 소자 사이즈 감소에 한계가 있다. 또한, 다이오드는 한 방향으로만 전류를 흐르게 하므로, 저항 변화 소자와 같이 양 극성에서 저항 변화 특성을 나타내는 바이폴라 소자에는 적절하지 않은 단점이 있다.
[문헌1] JP 2011-124563
따라서 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 수평 방향으로 연장되고 절연층을 사이에 두고 적층된 복수의 수평 전극과 수직 방향으로 연장된 수직 전극이 만나는 교차점에 문턱 스위칭 특성과 메모리 스위칭 특성을 함께 갖는 금속 산화물막을 형성하여 집적도를 향상시킴과 더불어 제조 공정을 매우 단순화시켜 제조 비용을 절감할 수 있는 하이브리드 스위칭 막을 갖는 수직형 저항 변화 메모리 소자 및 그 제조방법을 제공하는데 그 목적이 있다.
본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시예에 의해 보다 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
상기 목적을 달성하기 위한 본 발명은, 서로 일정 간격을 두고 적층되고 수평 방향으로 연장된 복수의 수평 전극; 상기 복수의 수평 전극들 사이에 각각 형성된 층간 절연막; 상기 적층된 복수의 수평 전극들과 층간 절연막들을 수직 방향에서 관통하여 상기 수평 전극과 교차점을 갖도록 형성되는 복수의 수직 전극; 및 상기 층간 절연막과 상기 수평 전극 사이에서 상기 수평 전극을 감싸는 형태로 그 단면이 U형을 갖도록 형성되고, 상기 수직 전극과 접하는 면이 산소 처리되어 상기 수직 전극과 접하는 면의 산소 조성비가 상기 수평 전극과 접하는 면의 산소 조성비보다 높도록 형성되어 문턱 스위칭 특성과 메모리 스위칭 특성을 갖도록 형성된 금속 산화물막을 포함한다.
또한 상기 목적을 달성하기 위한 본 발명은 수직형 저항 변화 메모리 소자의 제조 방법에 있어서, (a) 기판 상에 층간 절연막과 희생막을 교대로 적층하는 단계; (b) 상기 층간 절연막과 희생막을 수직 방향으로 관통하면서 서로 일정 간격 이격되는 제1 개구부를 형성하고, 상기 제1 개구부 내에 제거 가능한 물질로 채워 기둥부를 형성하는 단계; (c) 상기 기둥부들 사이에 복수의 제2 개구부를 형성한 후, 상기 희생막을 제거하여 상기 층간 절연막들 사이에 요부를 형성하는 단계; (d) 상기 요부에 의해 노출된 상기 기둥부 및 상기 층간 절연막 상에 금속 산화물막을 형성하는 단계; (e) 상기 요부 내에 형성된 상기 금속 산화물막 상에 도전물질을 매립하여 수평 전극을 형성하는 단계; (f) 상기 금속 산화물막의 일부가 노출되도록 상기 기둥부를 제거하여 제3 개구부를 형성하는 단계; (g) 메모리 스위칭 특성과 문턱 스위칭 특성을 갖도록 상기 제3 개구부에서 노출된 금속 산화물막을 산소 처리하는 단계; 및 (h) 상기 제3 개구부 내에 도전물질을 매립하여 수직 전극을 형성하는 단계를 포함한다.
바람직하게는 상기 금속 산화물막은, 동일한 금속 산화물로 구성되고, 상기 수직 전극과 접하는 면인 산소 조성비가 높은 부분이 상기 메모리 스위칭 특성을 가지며, 상기 수평 전극과 접하는 면이 문턱 스위칭 특성을 갖는다.
바람직하게는 상기 금속 산화물막은, FeOx, VOx, TiOx, 또는 NbOx 중 어느 하나로 구성될 수 있다.
바람직하게는 상기 수평 전극 및 상기 수직 전극은, 금속 도전체로 구성될 수 있다.
바람직하게는 상기 층간 절연막은, 실리콘 질화물일 수 있고, 상기 희생막은 실리콘 산화물일 수 있다.
상기와 같은 본 발명은, 수평 방향으로 연장되고 절연층을 사이에 두고 적층된 복수의 수평 전극과 수직 방향으로 연장된 수직 전극이 만나는 교차점에 문턱 스위칭 특성과 메모리 스위칭 특성을 함께 갖는 금속 산화물막을 형성하는 것만으로 별도의 선택소자 없이 저항 변화 메모리를 구현할 수 있어 제조 비용을 최소화 할 수 있는 효과가 있다. 또한, 본 발명은 복수의 수평 전극들이 적층되고 수평 전극 사이를 수직방향으로 관통하는 수직 전극들 사이에 문턱 스위칭 특성과 메모리 스위칭 특성을 함께 갖는 금속 산화물막을 위치시킴으로써 집적도를 매우 높일 수 있는 효과가 있다.
도 1은 본 발명의 실시예에 따른 수직형 저항 변화 메모리 소자의 단면도.
도 2a 내지 도 2j는 본 발명의 실시예에 따른 수직형 저항 변화 메모리 소자의 제조 방법을 설명하기 위한 공정 단면도.
도 3a 내지 도 3h는 본 발명의 실시예에 따른 저항 변화 메모리 단위 셀의 전류-전압 특성을 설명하기 위한 단면도.
도 4는 본 발명의 실시예에 따른 저항 변화 메모리 단위 셀의 전류-전압 그래프.
상술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되어 있는 상세한 설명을 통하여 보다 명확해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 수직형 저항 변화 메모리 소자의 단면도를 나타낸다.
도 1을 참조하면 기판(100) 상에 절연층(102)들과 수평 전극(104)들이 교대로 적층되고, 상기 절연층(102)들과 수평 전극(104)들을 수직으로 관통하도록 복수의 수직 전극(106)들이 형성된다. 여기서 수평 전극(104) 및 수직 전극(106)은 금속 도전체로 예를 들어, Pt, Ti, TiN, TaN, W일 수 있다. 그리고 상기 절연층(102)은 실리콘 산화막, 실리콘 질화막, 또는 실리콘 산화질화막으로 형성될 수 있다. 복수의 수직 전극(106)들은 그 상부에 형성된 비트라인(110)을 통해 서로 전기적으로 연결된다.
그리고, 금속 산화물막(108)은 절연층과 절연층 사이에서 수평 전극(104)을 감싸면서 일단이 수직 전극(106)과 접하도록 그 단면이 U형태로 형성된다. 여기서, 상기 금속 산화물막(108)은 금속이 상대적으로 풍부한 비화학양론막으로서, 문턱 스위칭 특성을 나타내는 막일 수 있다. 일 예로서, 상기 금속 산화물막(108)은 금속-절연체 전이를 나타내는 막일 수 있으며, FeOx, VOx, TiOx, 또는 NbOx일 수 있다.
상기 금속 산화물막(108)은 수직 전극(106)과 접하는 부분을 산소 처리하여 메모리 스위칭 특성과 문턱 스위칭 특성을 갖도록 한 것이다. 상기 금속 산화물막(108)의 수직 전극(106)과 접하는 부분을 산소 처리하는 것은 일 예로서, 수직 전극(106)을 형성하기 이전 수직 전극이 형성되는 부분의 금속 산화물막(108)이 노출된 상태에서 증착 장비 내에서 산소 기체를 공급하거나 공기 중에 놓아둘 수 있다.
구체적으로, 금속 산화물막(108) 중 노출되지 않은 영역은 금속 산화물막과 거의 동일한 조성을 갖는 막으로서, 문턱 스위칭 특성을 갖는 문턱 스위칭막(108a)일 수 있다. 또한, 금속 산화물막(108) 중 노출된 영역은 상기 산소 처리에 의해, 상기 문턱 스위칭막(108a)에 비해 금속과 산소의 원자비가 화학양론비에 가까워진 막으로서, 메모리 스위칭 특성을 갖는 메모리 스위칭막(108b)일 수 있다. 여기서 상기 메모리 스위칭막(108b)은 상기 문턱 스위칭막(108a)과 동일한 금속의 산화물막이되, 상기 메모리 스위칭막(108b)의 산소의 조성비는 상기 문턱 스위칭막(108a)의 산소의 조성비에 비해 클 수 있다.
상기 문턱 스위칭막(108a)은 금속-절연체 전이(Metal-Insulator Transition) 특성을 나타내는 막일 수 있다. 이러한 문턱 스위칭막(108a)은 특정한 온도(문턱 온도) 또는 전압(문턱 전압) 이상에서, 전기 저항이 약 104 내지 105 배 정도로 급격하게 감소할 수 있어, 절연체에서 금속으로 전이될 수 있다.
이와 같은 문턱 스위칭막(108a)과 메모리 스위칭막(108b)을 갖는 금속 산화물막(108)을 이용해 저항 변화 메모리로 동작하는 구체적인 방법에 대해서는 도 3a 내지 도4를 참조하여 후술한다.
도 2a 내지 도 2j는 본 발명의 실시예에 따른 수직형 저항 변화 메모리 소자의 제조 방법을 설명하기 위한 공정 단면도이다.
본 발명에 따른 수직형 저항 변화 메모리 소자를 제조하기 위해 먼저, 도 2a에 도시되 바와 같이 기판(100) 상에 층간 절연막(102) 및 희생막(103)을 수직 방향으로 반복하여 적층한다. 상기 층간 절연막(102) 및 희생막(103)들은 화학기상 증착 공정을 통해 형성될 수 있다.
본 실시예에서, 상기 반복 적층되는 구조물의 최하부에는 층간 절연막(102a)이 구비되고, 최상부에는 희생막(103e)이 구비되는 것으로, 설명되고 있지만, 최상부에 층간 절연막(102e)이 구비되는 것도 가능하다.
상기 희생막(103)들은 후속 공정에서 제거되어 금속 산화물막을 형성과 수평 전극이 형성될 부위를 정의한다. 상기 희생막(103)들은 상기 층간 절연막(102)들과 식각 선택비를 갖는 물질로 형성되어야 한다. 또한, 상기 희생막(103)들은 습식 식각 공정을 통해 용이하게 제거될 수 있는 물질로 형성되어야 한다. 바람직하게는 상기 희생막(103)들은 실리콘 산화물로 이루어지고, 상기 층간 절연막(102)들은 실리콘 질화물로 이루어질 수 있다. 이하에서는, 상기 희생막(103)을 실리콘 산화막으로, 상기 층간 절연막(102)을 실리콘 질화막으로 각각 설명한다.
도 2b를 참조하면, 최상부에 위치하는 실리콘 산화막(103e) 상에 제1 포토레지스트 패턴(도시안됨)을 형성하고, 상기 제1 포토레지스트 패턴을 식각 마스크로 사용하여 상기 실리콘 산화막(103)들 및 실리콘 질화막(102)들을 순차적으로 식각함으로써 제1 개구부(112)들을 형성한다. 이때, 상기 제1 개구부(112)의 저면에는 상기 기판(100) 표면이 노출되도록 한다.
도 2c를 참조하면, 상기 제1 개구부(112)들의 내부를 절연물질로 채워 절연물질 패턴(114)을 형성한다. 상기 절연물질 패턴(114)은 희생막(103)을 제거하여 생성된 개구부내에 금속 산화물막을 형성한 후 수직 전극을 형성하기 위해 제거될 것이다. 따라서 절연물질 패턴(114)은 반드시 절연물질로 채울 필요는 없으며 추후 식각을 통해 제거가 용이한 어떠한 물질도 무방하다.
도 2d를 참조하면, 제1 개구부(112) 내에 절연물질 패턴(114)을 형성한 후, 실리콘 질화막(102e)이 노출되도록 실리콘 산화막(103e)을 연마 공정을 통해 제거한다. 그리고 적층 구조물 상에, 상기 절연물질 패턴(114)들 사이의 적층 구조물 일부분을 선택적으로 노출하는 제2 포토레지스트 패턴(도시안됨)을 형성한다. 그리고 상기 제2 포토레지스트 패턴을 식각 마스크로 사용하여 상기 적층 구조물을 식각함으로써 제2 개구부(120)들을 형성한다. 상기 각각의 제2 개구부(120)들의 저면에는 상기 적층 구조물의 최하부막인 제1 실리콘 질화막(102a)의 상부면이 노출되도록 한다. 여기서, 상기 제2 개구부(120)들은 상기 실리콘 산화막 패턴(103a 내지 103d)들을 제거하기 위하여 각 층 실리콘 산화막에 습식 식각액이 침투되는 공간을 마련하기 위하여 제공된다.
도 2e를 참조하면, 상기 제2 개구부(120)들의 측벽에 노출되어 있는 상기 제1 내지 제4 실리콘 산화막 패턴(103a ~ 103d)을 선택적으로 제거한다. 상기 제1 내지 제4 실리콘 산화막 패턴(103a ~ 103d)은 습식 식각 공정을 통해 제거한다. 구체적으로, 상기 제1 내지 제4 실리콘 산화막 패턴(103a ~ 103d)은 불산 수용액을 사용하여 제거할 수 있다. 상기 공정을 수행하면, 상기 절연물질 패턴(114)의 측벽에는 일정 간격을 두고 제1 내지 제5 실리콘 질화막 패턴(102a ~ 102e)이 남아있게 된다. 또한, 상기 제2 개구부(120)의 측벽에서 제1 내지 제4 실리콘 산화막 패턴(103a ~ 103d)이 제거된 부위에는 요부(122)가 생성된다. 이때, 상기 각 층의 요부(122)들은 서로 통하게 되며, 상기 요부(122)에 의해서 상기 절연물질 패턴(114)의 일 측벽이 노출된다. 상기 요부(122)에 의해 노출되는 절연물질 패턴(114) 부위는 금속 산화물막과 수평 전극이 형성될 부위이다.
도 2f를 참조하면, 상기 요부(122)에 의해 노출된 절연물질 패턴(114) 및 제1 내지 제5 실리콘 질화막 패턴(102a ~ 102e) 상에 금속 산화물막(108)을 형성한다. 상기 금속 산화물막(108)은 금속이 상대적으로 풍부한 비화학양론막으로서, 문턱 스위칭 특성을 나타내는 막일 수 있다. 일 예로서, 상기 금속 산화물막(108)은 금속-절연체 전이를 나타내는 막일 수 있으며, FeOx, VOx, TiOx, 또는 NbOx일 수 있다. 상기 금속 산화물막(108)을 형성하는 것은 물리 기상 증착법, 또는 화학 기상 증착법을 사용하여 수행할 수 있다. 일 예로서, 상기 금속 산화물막(108)을 형성하는 것은 스퍼터링법 구체적으로, 반응성 스퍼터링법을 사용하여 수행할 수 있다.
도 2g를 참조하면, 상기 금속 산화물막(108) 상에, 상기 제2 개구부(120) 및 요부(122) 내부를 완전히 채우도록 도전막(124)을 증착한다. 상기 도전막(124)은 후속 공정을 통해 수평 전극 패턴으로 제공된다. 상기 제2 개구부(120) 및 요부(122) 내부에 도전 물질을 보이드 없이 채우기 위해서는 스텝 커버러지 특성이 양호한 물질을 사용하여 증착하는 것이 바람직하다. 예를 들어, 도전막(124)은 Pt, Ti, TiN, TaN, W 등일 수 있다.
도 2h를 참조하면, 적층 구조물의 상부 표면에, 상기 제2 개구부(120) 내부에 형성되어 있는 도전막(124) 상부면 및 절연물질 패턴(114)을 선택적으로 노출하는 제3 포토레지스트 패턴(도시안됨)을 형성한다. 즉, 상기 제3 포토레지스트 패턴은 상기 제2 개구부(120)와 동일한 부위 또는 상기 제2 개구부(120)보다 더 넓은 부위를 노출시키는 형상을 갖는다. 그리고 상기 제3 포토레지스트 패턴을 식각 마스크로 사용하여 상기 노출된 도전막(124) 및 절연물질 패턴(114)을 이방성 식각함으로써, 상기 각 층의 도전막 패턴(104a 내지 104d)들이 수직 방향으로 서로 분리되도록 하는 제3 개구부(126)를 형성함과 동시에 절연물질 패턴(114)을 제거하여 금속 산화물막(108)의 일부면이 노출되도록 하는 제4 개구부(128)를 형성한다. 상기 제3 개구부(126)의 저면에는 제1 실리콘 질화막 패턴(102a)이 노출될 수 있으며, 제4 개구부(128)의 저면에는 기판(100)이 노출될 수 있다.
이와 같은 식각 공정에 의해, 상기 제1 내지 제5 실리콘 질화막 패턴(102a ~ 102e) 사이에는 제1 내지 제4층 수평 전극 패턴(104a ~ 104e)과 금속 산화물막(108) 패턴이 형성된다. 이때, 동일한 층에 형성된 수평 전극 패턴(102a ~ 102e)들은 서로 전기적으로 연결된다. 그러나, 서로 다른 층에 형성된 수평 전극 패턴(102a ~ 102e)들 간에는 서로 절연된다.
도 2i를 참조하면, 제4 개구부(128)에 의해 노출된 상기 금속 산화물막(108)의 표면을 산소 처리한다. 상기 금속 산화물막(108)의 표면을 산소 처리하는 것은 일 예로서, 금속 산화물막(108)을 증착 장비 내에서 산소 기체를 공급할 수 있다. 다른 예로서, 상기 금속 산화물막(108)이 형성된 적층 구조물을 공기 중에 놓아둘 수 있다. 그 결과, 문턱 스위칭 특성과 메모리 스위칭 특성을 함께 갖는 하이브리드 스위칭막이 형성될 수 있다.
구체적으로, 금속 산화물막(108) 중 노출되지 않은 영역은 금속 산화물막과 거의 동일한 조성을 갖는 막으로서, 문턱 스위칭 특성을 갖는 문턱 스위칭막(108a)일 수 있다. 또한, 금속 산화물막(108) 중 노출된 영역은 상기 산소 처리에 의해, 상기 문턱 스위칭막(108a)에 비해 금속과 산소의 원자비가 화학양론비에 가까워진 막으로서, 메모리 스위칭 특성을 갖는 메모리 스위칭막(108b)일 수 있다. 여기서 상기 메모리 스위칭막(108b)은 상기 문턱 스위칭막(108a)과 동일한 금속의 산화물막이되, 상기 메모리 스위칭막(108b)의 산소의 조성비는 상기 문턱 스위칭막(108a)의 산소의 조성비에 비해 클 수 있다.
상기 문턱 스위칭막(108a)은 금속-절연체 전이(Metal-Insulator Transition) 특성을 나타내는 막일 수 있다. 이러한 문턱 스위칭막(108a)은 특정한 온도(문턱 온도) 또는 전압(문턱 전압) 이상에서, 전기 저항이 약 104 내지 105 배 정도로 급격하게 감소할 수 있어, 절연체에서 금속으로 전이될 수 있다.
도 2j를 참조하면, 금속 산화물막을 산화시킨 후, 상기 제4 개구부 내에 수직 전극을 위한 도전막을 채워 수직 전극(106)을 형성한다. 여기서 도전막은 Pt, Ti, TiN, TaN, W 등일 수 있다. 그리고 상기 제3 개구부(126) 내부를 매립하도록 절연막(130)을 형성한다. 상기 절연막(130)은 실리콘 산화물을 화학기상 증착법으로 증착시켜 형성할 수 있다. 그리고 상기 수직 전극 패턴(106)들 및 제5 실리콘 질화막 패턴(102e) 상에 도전막(도시안됨)을 형성한다. 이 후, 상기 도전막을 사진 식각 공정을 통해 패터닝함으로써, 상기 수직 전극 패턴(106)들의 상부를 서로 연결시키는 비트 라인(110)들을 형성한다.
도 3a 내지 도 3h는 본 발명의 실시예에 따른 저항 변화 메모리 단위 셀의 전류-전압 특성을 설명하기 위한 단면도이고, 도 4는 본 발명의 실시예에 따른 저항 변화 메모리 단위 셀의 전류-전압 그래프를 나타낸다.
도 3a 및 도 4를 참조하면, 수평 전극(104)에 기준전압 예를 들어, 그라운드 전압(V0)을 인가한 상태에서, 수직 전극(106)에 OV에서 제1 문턱 전압(Vth(+)) 미만까지의 양의 스윕 전압(Vp)을 인가한다(P1). 이때, 수평 및 수직 전극들(104, 106) 사이에 걸린 양의 전계로 인해 메모리 스위칭막(108b) 내의 산소이온은 수직 전극(106) 내로 이동하여, 상기 수직 전극(106)의 하부 영역을 산화시킴에 따라 전도성 산화물 영역(302)의 두께를 증가시킬 수 있다. 이와 동시에 상기 메모리 스위칭막(108b) 내에 유입된 산소 공공은 산소공공 필라멘트(Fa)를 성장시킬 수 있다. 그러나, 상기 산소공공 필라멘트(Fa)는 상기 수직 전극(106)에 접촉할 수 있을 정도로 성장하지는 못한다. 그 결과, 상기 메모리 스위칭막(108b)은 고저항 상태(HRS)를 유지한다. 한편, 문턱 스위칭막(108a)에는 유효한 양의 전계가 인가되지 못하여, 오프(off) 상태를 유지한다(P1 상태: HRS/OFF).
도 3b 및 도 4를 참조하면, 상기 수직 전극(106)에 제1 문턱 전압(Vth(+))에서 셋 전압(Vset) 미만까지의 양의 스윕 전압(Vp)을 인가한다(P2). 상기 수직 전극(106)에 제1 문턱 전압(Vth(+))이 인가될 때, 상기 문턱 스위칭막(108a)은 저항이 크게 감소하여 온(on) 상태로 변화된다. 도면에서 전도성 필라멘트(C)를 도시하였으나, 이는 실제로 생성되는 것은 아니며 온(on) 상태로 변화됨을 암시하는 것에 불과하다. 이때, 상기 메모리 스위칭막(108b) 내의 산소이온은 상기 수직 전극(106) 방향으로 이동하여, 전도성 산화물 영역(302)의 두께를 증가시킬 수 있다. 이와 동시에 상기 메모리 스위칭막(108b) 내에 유입된 산소공공은 산소공공 필라멘트(Fa)를 성장시킬 수 있으나, 상기 산소공공 필라멘트(Fa)는 상기 수직 전극(106)에 접촉할 수 있을 정도로 성장하지는 못한다. 따라서, 상기 메모리 스위칭막(108b)은 고저항 상태(HRS)를 유지한다(P2 상태: HRS/ON).
도 3c 및 도 4를 참조하면, 상기 수직 전극(106)에 셋 전압(Vset)에서 제1 유지 전압(Vhold(+)) 미만까지의 양의 스윕 전압(Vp)을 인가한다(P3). 상기 메모리 스위칭막(108b) 내에는 계속적으로 축적된 산소공공으로 인해 상기 산소공공 필라멘트(Fa)가 상기 수직 전극(106)에 접촉하게 되고, 이에 따라 상기 메모리 스위칭막(108b)은 저저항 상태(LRS)로 스위칭된다. 그 후에도 이러한 저저항 상태(LRS)가 유지된다. 한편, 문턱 스위칭막(108a)은 온(on) 상태를 유지한다(P3 상태: LRS/ON).
도 3d 및 도 4를 참조하면, 상기 수직 전극(106)에 제1 유지 전압(Vhold(+))에서 OV까지의 양의 스윕 전압(Vp)을 인가한다(P4). 상기 문턱 스위칭막(108a)은 상기 수직 전극(106)에 제1 유지 전압(Vhold(+))이 인가될 때, 저항이 크게 증가하여 오프(off) 상태로 변화된다. 한편, 상기 메모리 스위칭막(108b) 내에는 축적된 산소공공으로 인해 상기 산소공공 필라멘트(Fa)가 상기 수직 전극(106)에 접촉한 저저항 상태(LRS)가 유지된다(P4 상태: LRS/OFF).
도 3e 및 도 4를 참조하면, 상기 수직 전극(106)에 OV에서 제2 문턱 전압(Vth(-)) 미만(절대값 기준)까지의 음의 스윕 전압(Vm)을 인가한다(P5). 이때, 수평 전극 및 수직 전극들(104, 106) 사이에 걸린 음의 전계로 인해 상기 수직 전극(106)으로부터 상기 메모리 스위칭막(108b)으로 산소 이온이 유입되나, 유효한 음의 전계가 인가되지 못하여 상기 산소공공 필라멘트(Fa)는 상기 수직 전극(106)으로부터 떨어지지 않고 유지될 수 있다. 그 결과, 상기 메모리 스위칭막(108b)은 저저항 상태(LRS)를 유지한다. 한편, 문턱 스위칭막(108a)에는 유효한 음의 전계가 인가되지 못하여, 오프(off) 상태를 유지한다(P5 상태: LRS/OFF)
도 3f 및 도 4를 참조하면, 상기 수직 전극(106)에 제2 문턱 전압(Vth(-))에서 리셋 전압(Vreset) 미만(절대값 기준)까지의 음의 스윕 전압(Vm)을 인가한다(P6). 상기 수직 전극(106)에 제2 문턱 전압(Vth(-))이 인가될 때, 상기 문턱 스위칭막(108a)은 저항이 크게 감소하여 온(on) 상태로 변화된다. 도면에서 전도성 필라멘트(C)를 도시하였으나, 이는 실제로 생성되는 것은 아니며 온(on) 상태로 변화됨을 암시하는 것에 불과하다. 한편, 수평 및 수직 전극들(104, 106) 사이에 걸린 음의 전계로 인해 상기 수직 전극(106)으로부터 상기 메모리 스위칭막(108b)으로 산소 이온이 계속 유입되나, 유효한 음의 전계가 인가되지 못하여 상기 산소공공 필라멘트(Fa)는 상기 수직 전극(106)으로부터 떨어지지 않고 유지될 수 있다. 그 결과, 상기 메모리 스위칭막(108b)은 저저항 상태(LRS)를 유지한다(P6 상태: LRS/ON).
도 3g 및 도 4를 참조하면, 상기 수직 전극(106)에 리셋 전압(Vreset)에서 제2 유지 전압(Vhold(-)) 미만(절대값 기준)까지의 음의 스윕 전압(Vm)을 인가한다(P7). 상기 수직 전극(106)에 리셋 전압(Vreset)이 인가될 때, 상기 메모리 스위칭막(108b) 내의 산소공공 필라멘트(Fa)의 끝단은 완전히 산화되어 상기 수직 전극 (106)으로부터 이탈된다. 이에 따라, 상기 메모리 스위칭막(108b)은 고저항 상태(HRS)로 스위칭되고, 그 후에도 이러한 고저항 상태(HRS)가 유지된다. 한편, 문턱 스위칭막(108a)은 온(on) 상태를 유지한다(P7 상태: HRS/ON).
도 3h 및 도 4를 참조하면, 상기 수직 전극(106)에 제2 유지 전압(Vhold(-))에서 OV까지의 음의 스윕 전압(Vm)을 인가한다(P8). 상기 수직 전극(106)에 제2 유지 전압(Vhold(-))이 인가될 때, 상기 문턱 스위칭막(108a)은 저항이 크게 증가하여 오프(off) 상태로 변화된다. 한편, 상기 메모리 스위칭막(108b) 내로 산소 이온이 계속적으로 유입되므로, 상기 메모리 스위칭막(108b) 내의 산소공공 필라멘트(Fa)의 산화가 계속된다. 그 결과, 상기 메모리 스위칭막(108b)은 고저항 상태(HRS)를 유지한다(P8 상태: HRS/OFF).
따라서 본 발명의 청구범위는 특정 실시예에 한정되는 것은 아니며, 본 발명과 관련하여 통상의 지식을 가진자에게 자명한 범위내에서 여러 가지의 대안, 수정 및 변경하여 실시할 수 있다. 따라서, 본 발명에 개시된 실시예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 기판 102: 절연층
104: 수평 전극 106: 수직 전극
108: 금속 산화물막 108a: 문턱 스위칭막
108b: 메모리 스위칭막 110: 비트라인

Claims (11)

  1. 서로 일정 간격을 두고 적층되고 수평 방향으로 연장된 복수의 수평 전극;
    상기 복수의 수평 전극들 사이에 각각 형성된 층간 절연막;
    상기 적층된 복수의 수평 전극들과 층간 절연막들을 수직 방향에서 관통하여 상기 수평 전극과 교차점을 갖도록 형성되는 복수의 수직 전극; 및
    상기 층간 절연막과 상기 수평 전극 사이에서 상기 수평 전극을 감싸는 형태로 그 단면이 U형을 갖도록 형성되고, 상기 수직 전극과 접하는 면이 산소 처리되어 상기 수직 전극과 접하는 면의 산소 조성비가 상기 수평 전극과 접하는 면의 산소 조성비보다 높도록 형성되어 상기 수직 전극과 접하는 면인 산소 조성비가 높은 부분이 메모리 스위칭 특성을 가지며, 상기 수평 전극과 접하는 면이 문턱 스위칭 특성을 갖도록 형성된 금속 산화물막
    을 포함하는 수직형 저항 변화 메모리 소자.
  2. 제 1 항에 있어서,
    상기 금속 산화물막은,
    동일한 금속 산화물로 구성되는 수직형 저항 변화 메모리 소자.
  3. 제 2 항에 있어서,
    상기 금속 산화물막은,
    FeOx, VOx, TiOx, 또는 NbOx 중 어느 하나인 수직형 저항 변화 메모리 소자.
  4. 제 1 항에 있어서,
    상기 수평 전극 및 상기 수직 전극은,
    금속 도전체인 것을 특징으로 하는 수직형 저항 변화 메모리 소자.
  5. 제 1 항에 있어서,
    상기 층간 절연막은,
    실리콘 질화물인 것을 특징으로 하는 수직형 저항 변화 메모리 소자.
  6. 수직형 저항 변화 메모리 소자의 제조 방법에 있어서,
    (a) 기판 상에 층간 절연막과 희생막을 교대로 적층하는 단계;
    (b) 상기 층간 절연막과 희생막을 수직 방향으로 관통하면서 서로 일정 간격 이격되는 제1 개구부를 형성하고, 상기 제1 개구부 내에 제거 가능한 물질로 채워 기둥부를 형성하는 단계;
    (c) 상기 기둥부들 사이에 복수의 제2 개구부를 형성한 후, 상기 희생막을 제거하여 상기 층간 절연막들 사이에 요부를 형성하는 단계;
    (d) 상기 요부에 의해 노출된 상기 기둥부 및 상기 층간 절연막 상에 금속 산화물막을 형성하는 단계;
    (e) 상기 요부 내에 형성된 상기 금속 산화물막 상에 도전물질을 매립하여 수평 전극을 형성하는 단계;
    (f) 상기 금속 산화물막의 일부가 노출되도록 상기 기둥부를 제거하여 제3 개구부를 형성하는 단계;
    (g) 메모리 스위칭 특성과 문턱 스위칭 특성을 갖도록 상기 제3 개구부에서 노출된 금속 산화물막을 산소 처리하는 단계; 및
    (h) 상기 제3 개구부 내에 도전물질을 매립하여 수직 전극을 형성하는 단계
    를 포함하되,
    상기 수직 전극과 접하는 면이 산소 조성비가 높아 메모리 스위칭 특성을 가지며, 상기 수평 전극과 접하는 면이 문턱 스위칭 특성을 가지는 하이브리드 스위칭 막을 갖는 수직형 저항 변화 메모리 소자의 제조방법.
  7. 제 6 항에 있어서,
    상기 (g) 단계에서 금속 산화물막은,
    동일한 금속의 산화물막인 하이브리드 스위칭 막을 갖는 수직형 저항 변화 메모리 소자의 제조방법.
  8. 제 7 항에 있어서,
    상기 금속 산화물막은,
    FeOx, VOx, TiOx, 또는 NbOx 중 어느 하나인 하이브리드 스위칭 막을 갖는 수직형 저항 변화 메모리 소자의 제조방법.
  9. 제 7 항에 있어서,
    상기 층간 절연막은 실리콘 질화물인 하이브리드 스위칭 막을 갖는 수직형 저항 변화 메모리 소자의 제조방법.
  10. 제 7 항에 있어서,
    상기 희생막은 실리콘 산화물인 하이브리드 스위칭 막을 갖는 수직형 저항 변화 메모리 소자의 제조방법.
  11. 제 7 항에 있어서,
    상기 수직 전극을 형성한 후, 상기 층간 절연막 상에 도전층을 형성하고, 패터닝을 통해 비트 라인을 형성하는 단계를 더 포함하는 하이브리드 스위칭 막을 갖는 수직형 저항 변화 메모리 소자의 제조방법.
KR1020120069608A 2012-06-28 2012-06-28 하이브리드 스위칭 막을 갖는 수직형 저항 변화 메모리 소자 및 그 제조방법 KR101328506B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120069608A KR101328506B1 (ko) 2012-06-28 2012-06-28 하이브리드 스위칭 막을 갖는 수직형 저항 변화 메모리 소자 및 그 제조방법
US14/396,203 US20150162383A1 (en) 2012-06-28 2013-06-25 Vertical resistive random access memory device, and method for manufacturing same
PCT/KR2013/005570 WO2014003396A1 (ko) 2012-06-28 2013-06-25 수직형 저항 변화 메모리 소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120069608A KR101328506B1 (ko) 2012-06-28 2012-06-28 하이브리드 스위칭 막을 갖는 수직형 저항 변화 메모리 소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR101328506B1 true KR101328506B1 (ko) 2013-11-13

Family

ID=49857557

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120069608A KR101328506B1 (ko) 2012-06-28 2012-06-28 하이브리드 스위칭 막을 갖는 수직형 저항 변화 메모리 소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101328506B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160020255A1 (en) * 2014-05-20 2016-01-21 Sandisk 3D Llc Memory hole bit line structures
CN106030801A (zh) * 2014-03-25 2016-10-12 英特尔公司 用于形成非平面电阻式存储器单元的技术

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100682908B1 (ko) 2004-12-21 2007-02-15 삼성전자주식회사 두개의 저항체를 지닌 비휘발성 메모리 소자
KR20100053205A (ko) * 2008-11-12 2010-05-20 삼성전자주식회사 비휘발성 메모리 소자
KR20110093309A (ko) * 2010-02-12 2011-08-18 주식회사 하이닉스반도체 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
KR101088487B1 (ko) 2009-04-23 2011-11-30 광주과학기술원 선택소자 및 3차원 구조 저항 변화 메모리 소자를 갖는 저항 변화 메모리 소자 어레이, 전자제품 및 소자 어레이 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100682908B1 (ko) 2004-12-21 2007-02-15 삼성전자주식회사 두개의 저항체를 지닌 비휘발성 메모리 소자
KR20100053205A (ko) * 2008-11-12 2010-05-20 삼성전자주식회사 비휘발성 메모리 소자
KR101088487B1 (ko) 2009-04-23 2011-11-30 광주과학기술원 선택소자 및 3차원 구조 저항 변화 메모리 소자를 갖는 저항 변화 메모리 소자 어레이, 전자제품 및 소자 어레이 제조방법
KR20110093309A (ko) * 2010-02-12 2011-08-18 주식회사 하이닉스반도체 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106030801A (zh) * 2014-03-25 2016-10-12 英特尔公司 用于形成非平面电阻式存储器单元的技术
US10439134B2 (en) 2014-03-25 2019-10-08 Intel Corporation Techniques for forming non-planar resistive memory cells
US20160020255A1 (en) * 2014-05-20 2016-01-21 Sandisk 3D Llc Memory hole bit line structures
US9922709B2 (en) * 2014-05-20 2018-03-20 Sandisk Technologies Llc Memory hole bit line structures

Similar Documents

Publication Publication Date Title
WO2014003396A1 (ko) 수직형 저항 변화 메모리 소자 및 그 제조방법
US10424732B2 (en) Fin selector with gated RRAM
US9461245B1 (en) Bottom electrode for RRAM structure
JP6180700B2 (ja) 不揮発性半導体記憶装置及びその製造方法
US20180287057A1 (en) Resistive Memory Cell With Sloped Bottom Electrode
US10467524B1 (en) Three-terminal neuromorphic vertical sensing
US9412942B2 (en) Resistive memory cell with bottom electrode having a sloped side wall
US20190131523A1 (en) Resistive random access memory device for 3d stack and memory array using the same and fabrication method thereof
CN105940516A (zh) 具有减少的传导路径区域的电阻式存储器单元
JP2010251529A (ja) 半導体記憶装置およびその製造方法
TWI817327B (zh) 記憶體陣列、記憶體裝置及其形成方法
KR20130117380A (ko) 문턱 스위칭과 메모리 스위칭 특성을 동시에 갖는 저항 변화 메모리 소자, 이의 제조방법, 및 이를 포함하는 저항 변화 메모리 소자 어레이
US8501574B2 (en) Resistive memory device and manufacturing method thereof and operating method thereof
US8779405B2 (en) Field focusing features in a ReRAM cell
CN105280811B (zh) 电阻式非易失性存储器装置及其制造方法
US9257486B2 (en) RRAM array having lateral RRAM cells and vertical conducting structures
Mahalanabis et al. Impedance measurement and characterization of Ag-Ge 30 Se 70-based programmable metallization cells
KR20210056443A (ko) 디바이스를 형성하는 방법, 및 관련 디바이스 및 전자 시스템
US9114980B2 (en) Field focusing features in a ReRAM cell
CN102708919B (zh) 阻变存储器及其制造方法
KR101328506B1 (ko) 하이브리드 스위칭 막을 갖는 수직형 저항 변화 메모리 소자 및 그 제조방법
US9466792B2 (en) Memory device and method for fabricating the same
KR101418051B1 (ko) 공통 선택소자를 갖는 수직형 저항 변화 메모리 소자 및 그 제조방법
KR101355623B1 (ko) 수평 전극 구조가 개선된 수직형 저항 변화 메모리 소자 및 그 제조방법
KR101375773B1 (ko) 선택 소자가 필요없는 수직형 저항 변화 메모리 소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee