KR101418051B1 - 공통 선택소자를 갖는 수직형 저항 변화 메모리 소자 및 그 제조방법 - Google Patents
공통 선택소자를 갖는 수직형 저항 변화 메모리 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR101418051B1 KR101418051B1 KR1020120069609A KR20120069609A KR101418051B1 KR 101418051 B1 KR101418051 B1 KR 101418051B1 KR 1020120069609 A KR1020120069609 A KR 1020120069609A KR 20120069609 A KR20120069609 A KR 20120069609A KR 101418051 B1 KR101418051 B1 KR 101418051B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- vertical
- selection element
- horizontal
- electrode
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000010410 layer Substances 0.000 claims abstract description 136
- 230000008859 change Effects 0.000 claims abstract description 57
- 239000000463 material Substances 0.000 claims abstract description 47
- 230000015654 memory Effects 0.000 claims abstract description 37
- 239000011229 interlayer Substances 0.000 claims abstract description 35
- 239000002346 layers by function Substances 0.000 claims abstract description 33
- 230000000149 penetrating effect Effects 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 31
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 17
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- 239000004020 conductor Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 230000006870 function Effects 0.000 claims description 6
- 239000007769 metal material Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 42
- 230000008569 process Effects 0.000 description 13
- 229910044991 metal oxide Inorganic materials 0.000 description 10
- 150000004706 metal oxides Chemical class 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000011161 development Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 229910003070 TaOx Inorganic materials 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- -1 for example Substances 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910003087 TiOx Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910021645 metal ion Inorganic materials 0.000 description 2
- 239000012782 phase change material Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- HLLICFJUWSZHRJ-UHFFFAOYSA-N tioxidazole Chemical compound CCCOC1=CC=C2N=C(NC(=O)OC)SC2=C1 HLLICFJUWSZHRJ-UHFFFAOYSA-N 0.000 description 2
- 229910000314 transition metal oxide Inorganic materials 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- JJWKPURADFRFRB-UHFFFAOYSA-N carbonyl sulfide Chemical compound O=C=S JJWKPURADFRFRB-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010291 electrical method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000007334 memory performance Effects 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
- H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 수평 방향으로 연장되고 절연층을 사이에 두고 적층된 복수의 수평 전극과 수직 방향으로 연장된 수직 전극이 만나는 교차점에 저항변화 물질층을 형성한 수직형 저항변화 메모리에서 선택소자의 면적을 넓게 하여 전류 밀도를 높일 수 있는 수직형 저항 변화 메모리 소자 및 그 제조방법에 관한 것으로, 서로 일정 간격을 두고 적층되고 수평 방향으로 연장된 복수의 수평 전극; 상기 복수의 수평 전극들 사이에 각각 형성된 층간 절연층; 상기 적층된 복수의 수평 전극들과 층간 절연층들을 수직 방향에서 관통하여 상기 수평 전극과 교차점을 갖도록 형성되는 복수의 수직 전극; 상기 수직 전극의 측벽을 따라 길이 방향으로 연장되게 형성되어 인가되는 전압의 크기 또는 극성에 따라 통과 전류량을 제어하는 선택소자 기능층; 상기 층간 절연층과 상기 수평 전극 사이에서 상기 층간 절연층 상 및 상기 선택소자 기능층 상에 형성된 도전층; 및 상기 도전층과 상기 수평 전극 사이에 형성되는 인가되는 전압에 따라 저항치가 가변되는 저항변화 물질층을 포함한다.
Description
본 발명은 공통 선택소자를 갖는 수직형 저항 변화 메모리(ReRAM: Resistance change RAM)에 관한 것으로, 더욱 자세하게는 수평 방향으로 연장되고 절연층을 사이에 두고 적층된 복수의 수평 전극과 수직 방향으로 연장된 수직 전극이 만나는 교차점에 저항변화 물질층을 형성한 수직형 저항변화 메모리에서 선택소자의 면적을 넓게 하여 전류 밀도를 높일 수 있는 수직형 저항 변화 메모리 소자 및 그 제조방법에 관한 것이다.
정보화 산업시대의 발달과 함께 전자 산업, 특히 그 중에서도 PC 산업과 통신 산업의 발달로 모바일(Mobile) 기기들이 발전하게 되었다. 즉 PC 산업과 통신 산업이 팽창되면서 기존의 기술 개발 속도를 능가하는 급속한 고기능화와 다기능화가 요구되고 있다. 전통적인 관점에서 보면 반도체 소자는 고성능화 다기능화를 위해서 주어진 면적 내에 다양한 회로를 구성하는 방법이 주된 발전의 방향이 되어 왔다. 이를 위해서 제조 공정 기술의 미세화가 가장 중점적으로 추진되어 왔으며, 지금까지는 무어의 법칙을 만족시키면서 지속되어 왔다. 특히 최근 각광받고 있는 비휘발성 메모리인 플레시(FLASH) 메모리 소자의 경우 스케일링(Scaling)의 어려움이 있어서, 차세대 테라비트급 비휘발성 메모리를 개발하기 위해서는 새로운 반도체 소자용 특성 물질에 기반을 둔 메모리 소자의 개발이 시급한 실정이다.
이러한 측면에서, 저항 변화 메모리(ReRAM)는 간단한 공정과 우수한 온/오프(On/Off) 특성으로 인해서 가장 유망한 차세대 비휘발성 메모리 소자로 부상하게 되었다. 저항 변화 메모리에 대한 연구는 아직 기술 개발의 초기 단계로 세계적인 수준의 기술과 우리나라의 기술 격차가 그다지 크지 않은 상태이므로 진입 장벽이 낮은 편이어서 핵심기술을 확보하기 위한 연구가 활발하게 진행되고 있다.
저항 변화 메모리는 일반적으로, 금속 산화물을 이용하여 금속/금속 산화물/금속(MIM)의 구조를 갖고 있으며, 적당한 전기적 신호를 금속 산화물에 인가하면 금속 산화물의 저항이 큰 상태(High Resistance State, HRS 또는 OFF state)에서 저항이 작은 상태(Low Resistance State, LRS 또는 ON state), 또는 그 반대의 상태로 바뀌게 되어 메모리 소자로서의 특성이 나타나게 된다. ON/OFF 스위칭 메모리 특성을 구현하는 전기적 방식에 따라 전류 제어 부성 미분 저항(Current Controlled Negative Differential Resistance, CCNR) 또는 전압 제어 부성 미분 저항(Voltage Controlled Negative Differential Resistance, VCNR)으로 분류될 수 있으며, VCNR의 경우 전압이 증가함에 따라 전류가 큰 상태에서 작아지는 상태로 변화하는 특징을 보이는데 이때 나타나는 큰 저항 차이를 이용하여 메모리 특성을 구현할 수 있다.
인가되는 전압에 따라 저항 상태가 바뀌게 되는 금속 산화물의 스위칭 특성에 대하여 많은 연구가 오랫동안 진행되어 왔으며 그 결과 크게 2가지 스위칭 모델이 제시되었다.
첫째는 금속 산화물 내부에 어떤 구조적인 변화가 야기되어 본래의 금속 산화물과 저항 상태가 다른 전도성이 큰 통로(path)가 형성되는데, 이것이 전도성 필라멘트(conducting filament) 모델이다. 이 모델에 따르면 전기적 스트레스 (일반적으로 forming process라고 함)에 의해 박막 내부로 전극 금속 물질이 확산 또는 주입되거나 박막 내 결함 구조의 재배열에 의해 전도성이 매우 높은 전도성 필라멘트가 형성된다는 것이다. 이 전도성 필라멘트는 국부적 영역에서의 줄 히팅(joule heating)에 의해 전도성 필라멘트의 파괴가 발생하며 박막 내 온도, 박막 외부 온도, 인가된 전기장, 공간 전하(space charge) 현상 등과 같은 요인에 의해 전도성 필라멘트가 재형성되는 현상이 반복적으로 발생함에 따라 스위칭 특성이 나타난다는 것이다.
둘째는 금속 산화물 내부에 존재하는 많은 트랩(trap)들에 의한 스위칭 모델이다. 일반적으로 금속 산화물에는 금속 입자나 산소 입자와 관련된 많은 트랩이 존재하게 되며 이 트랩에 전하가 충전 및 방전(charging or discharging)되면 전극과 박막 계면에서 밴드 벤딩(band bending)이 발생하거나 공간 전하에 의해 내부 전기장의 변화를 일으키게 되어 스위칭 특성이 나타난다고 한다.
이러한 메커니즘들을 통해 저항 변화 메모리(ReRAM) 소자는 기존의 플래시 메모리보다 매우 빠른 동작 속도 (수십 nsec)를 나타내며 DRAM과 같이 낮은 전압 (2~5 V 이하)에서도 동작이 가능하다. 또한 SRAM과 같은 빠른 읽기-쓰기가 가능하고, 메모리 소자가 간단한 구조를 가지기 때문에 공정상 발생할 수 있는 결함을 감소시킬 수 있을 뿐 아니라 동시에 공정비용을 줄일 수 있어 값싼 메모리 소자 제작이 가능하다는 장점이 있다. 더구나 우주복사선이나 전자파 등에 영향을 받지 않아 우주공간에서도 제 기능을 발휘할 수 있으며 1010회 이상의 쓰기와 지우기를 반복하여도 메모리 성능에 저하가 없다.
이러한 장점으로 인해 저장 매체가 필요한 모든 기기에 적용이 가능하며 특히, 내장형 집적회로(embedded IC)와 같이 시스템 온 어 칩(system-on-a chip;SoC)화 되어가는 메모리 소자의 용도에 적합한 특성을 가지고 있다.
이와 같은 장점에도 불구하고 아직까지 저항변화 메모리는 정확한 스위칭 메커니즘이 알려져 있지 않아 재현성에 상당한 약점을 지니고 있으며, 이 밖에도 각 소자 간 동작 전압, 전류, 내구력 등 약간의 편차가 존재한다. 따라서 저항 변화 메모리(ReRAM)가 실제 제품화하기 위해서는 위에서 언급한 문제들을 해결하기 위한 신재료 개발, 스위칭 메카니즘 규명, 공정개발, 공정 장비, 회로 설계 등에 있어서 종합적인 연구개발이 필요한 상황이다.
한편, 최근에는 저항 변화 메모리(ReRAM) 소자의 집적도를 향상시키기 위해 수평 방향으로 연장되는 복수의 수평 전극과 수직방향으로 연장되는 복수의 수직 전극이 크로스 포인트 구조에 배치되고, 상기 크로스 포인트에 저항변화 물질층을 형성한 메모리 소자가 제안되었다.
일본 공개특허공보2011-129639호에 제안된 저항변화 메모리 소자는 수평 방향으로 연장되는 복수의 수평 전극과 수직 방향으로 연장되는 복수의 수직 전극이 크로스 포인트 구조에 배치되는 저항 변화 메모리 소자로, 각 전극의 대향 영역에 정류 절연막, 도전층 및 저항 가변막이 설치되고, 정류 절연막은 수평 전극 및 수직 전극의 일측면에 접하여 설치되고, 저항 가변막은 수평 전극 및 수직 전극의 다른 방향의 측면에 접하여 설치되며, 도전층은 정류 절연막과 저항 가변막 사이에 설치되고, 수평 전극 방향 또는 수직 전극 방향의 단면에 있어서 인접하는 전극 간의 영역에서 분단되어 있다. 이와 같은 종래 기술은 수직형 전극과 수평 전극의 크로스 포인트에 저항 변화 메모리 셀을 형성하여 집적도를 향상시킬 수는 있다.
한편, 저항 변화 메모리 소자를 어레이로서 구현하기 위해서는, 메모리 특성을 나타내는 저항 변화 소자와 더불어서 이 저항 변화 소자에 전기적으로 연결된 선택 소자를 구비하는 것이 일반적이다. 일본 공개특허2011-129639호는 선택소자로 정류 절연막을 이용한다. 상기 선택 소자는 트랜지스터 또는 다이오드일 수 있다. 하지만, 현재까지 제안된 선택 소자들은 전류 밀도가 작아 저항변화 물질층을 동작시키기에는 충분한 전류를 제공하지 못한다는 문제점이 있다. 이와 같은 문제점을 극복하기 위해서는 선택소자의 면적을 저항변화 물질층의 면적보다 충분히 크게 해야 한다.
따라서 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 수평 방향으로 연장되고 절연층을 사이에 두고 적층된 복수의 수평 전극과 수직 방향으로 연장된 수직 전극이 만나는 교차점에 저항변화 물질층을 형성한 수직형 저항변화 메모리에서 선택소자 기능층을 수직 전극을 따라 연장하여 각 메모리 셀들이 공통으로 사용할 수 있도록 함으로써, 선택소자의 면적을 저항변화 물질층보다 충분히 넓게 하여 안정적인 동작이 가능한 수직형 저항 변화 메모리 소자 및 그 제조방법을 제공하는데 그 목적이 있다.
본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시예에 의해 보다 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
상기 목적을 달성하기 위한 본 발명에 따른 저항변화 메모리 소자는, 서로 일정 간격을 두고 적층되고 수평 방향으로 연장된 복수의 수평 전극; 상기 복수의 수평 전극들 사이에 각각 형성된 층간 절연층; 상기 적층된 복수의 수평 전극들과 층간 절연층들을 수직 방향에서 관통하여 상기 수평 전극과 교차점을 갖도록 형성되는 복수의 수직 전극; 상기 수직 전극의 측벽을 따라 길이 방향으로 연장되게 형성되어 인가되는 전압의 크기 또는 극성에 따라 통과 전류량을 제어하는 선택소자 기능층; 상기 층간 절연층과 상기 수평 전극 사이에서 상기 층간 절연층 상 및 상기 선택소자 기능층 상에 형성된 도전층; 및 상기 도전층과 상기 수평 전극 사이에 형성되는 인가되는 전압에 따라 저항치가 가변되는 저항변화 물질층을 포함한다.
또한 상기 목적을 달성하기 위한 본 발명에 따른 저항변화 메모리 소자의 제조방법은, 수직형 저항 변화 메모리 소자의 제조 방법에 있어서, (a) 기판 상에 층간 절연층과 희생층을 교대로 적층하는 단계; (b) 상기 층간 절연층과 희생층을 수직 방향으로 관통하면서 서로 일정 간격 이격되는 제1 개구부를 형성하는 단계; (c) 상기 제1 개구부 내벽에 선택소자 기능층을 증착하고, 상기 제1 개구부 내부를 도전막으로 채워 수직 전극을 형성하는 단계; (d) 상기 수직 전극들 사이에 복수의 제2 개구부를 형성한 후, 상기 희생층을 제거하여 상기 층간 절연층들 사이에 요부를 형성하는 단계; (e) 상기 요부에 의해 노출된 상기 선택소자 기능층 및 상기 층간 절연층 상에 도전층을 형성하는 단계; (f) 상기 도전층 상에 저항변화 물질층을 형성하는 단계; 및 (g) 상기 요부 내에 형성된 상기 저항변화 물질층 상에 도전물질을 매립하여 수평 전극을 형성하는 단계를 포함한다.
상기와 같은 본 발명은, 수평 방향으로 연장되고 절연층을 사이에 두고 적층된 복수의 수평 전극과 수직 방향으로 연장된 수직 전극이 만나는 교차점에 저항변화 물질층을 형성한 수직형 저항변화 메모리에서 선택소자 기능층을 수직 전극을 따라 연장하여 각 메모리 셀들이 공통으로 사용하도록 하는 셀 구조를 제공한다. 이와 같은 본 발명은 선택소자의 면적을 저항변화 물질층보다 충분히 넓게 하여 저항변화 물질층의 저항 상태 변화를 위한 충분한 전류 밀도를 제공함으로써 저항변화 메모리의 안정적인 동작이 가능한 효과가 있다.
도 1은 본 발명의 실시예에 따른 공통 선택소자를 갖는 수직형 저항 변화 메모리 소자의 단면도.
도 2a 내지 도 2j는 본 발명의 실시예에 따른 공통 선택 소자를 갖는 수직형 저항 변화 메모리 소자의 제조 방법을 설명하기 위한 공정 단면도.
도 2a 내지 도 2j는 본 발명의 실시예에 따른 공통 선택 소자를 갖는 수직형 저항 변화 메모리 소자의 제조 방법을 설명하기 위한 공정 단면도.
상술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되어 있는 상세한 설명을 통하여 보다 명확해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 공통 선택소자를 갖는 수직형 저항 변화 메모리 소자의 단면도를 나타낸다.
도 1을 참조하면, 기판(100) 상에 층간 절연층(102a 내지 102e)들과 수평 전극(104a 내지 104d)들이 교대로 적층되고, 상기 층간 절연층(102a 내지 102e)들과 수평 전극(104a 내지 104d)들을 수직으로 관통하도록 복수의 수직 전극(106)들이 형성된다. 여기서 수평 전극(104a 내지 104d)들 및 수직 전극(106)들은 금속 도전체로, 예를 들어, Pt, Ti, TiN, TaN, W일 수 있다. 그리고 상기 층간 절연층(102)은 실리콘 산화막, 실리콘 질화막, 또는 실리콘 산화질화막으로 형성될 수 있다.
선택소자 기능층(107)은 수직 전극(106)이 형성되는 개구부의 내벽을 따라 상기 수직 전극(106)과 접하도록 컵 형상으로 형성된다. 이에 따라 수평 전극과 접해 형성된 저항변화 물질층으로 구성된 메모리 셀들은 수직 전극(106)의 길이 방향을 따라 연장된 선택소자 기능층(107)을 공통으로 사용하게 된다. 상기 선택소자 기능층(107)은 공급되는 전압의 크기나 극성에 따라 통과 전류량을 제어하는 절연 재료로 이루어지면, 예를 들어, 실리콘 질화막이나 알루미나 등의 고유전체 절연막 또는 TaOx, TiOx와 같은 금속 산화막일 수 있다. 특히 선택소자 기능층(107)을 TaOx/TiOx/TaOx와 같이 서로 다른 물질의 산화막을 이용해 복층으로 구성하는 경우 큰 기울기를 갖는 전류 제어 그래프를 얻을 수 있다. 여기서 본 발명의 실시예에서는 제조 공정 중에 실리콘 산화막을 희생층으로 사용하기 때문에 실리콘 산화막은 선택소자 기능층(107)으로 사용하지 않는 것이 바람직하다. 또한 선택소자 기능층(107)은 유전율차가 큰 절연막 재료를 복층으로 적층하는 경우 보다 큰 효과를 얻을 수 있다.
층간 절연막(102a 내지 102e)들 사이의 수평 전극(104a 내지 104d)들이 형성된 부분에는 각각 층간 절연막 및 상기 선택소자 기능층(107) 상에 U자 형태로 도전층(108)이 형성된다. 상기 도전층(108)은 도전성을 갖는 재료로, 금속, 실리사이드, 산화물, 질화물, 또는 불순물이 도핑된 실리콘 등일 수 있으며, 본 발명의 실시예에서는 바람직하게 금속 물질을 도전층으로 사용한다.
상기 도전층(108) 상에는 저항 변화 물질층(109)이 상기 도전층(108) 형상과 같이 U자 형태로 형성된다. 상기 저항 변화 물질층(109)은 인가되는 전압에 따라 저저항 상태와 고저항 상태를 반복적으로 변화할 수 있는 물질로, 전이금속 산화물, 상변화 물질, 페로브스카이트 물질 등이 있을 수 있다. 본 발명의 실시예에서는 바람직하게 낮은 스위칭 전압으로 동작하는 산소 이온 이동형 또는 금속 이온 이동형이 바람직하다.
복수의 수직 전극(106)들은 그 상부에 형성된 비트 라인(110)을 통해 서로 전기적으로 연결된다. 또한 도면에서 부호 130은 제조 공정 중에서 희생층을 제거하기 위해 형성된 개구부를 절연물질로 채워 넣은 것으로 분리용 절연막이다.
도 2a 내지 도 2j는 본 발명의 실시예에 따른 공통 선택소자를 갖는 수직형 저항 변화 메모리 소자의 제조 방법을 설명하기 위한 공정 단면도이다.
본 발명에 따른 수직형 저항 변화 메모리 소자를 제조하기 위해 먼저, 도 2a에 도시되 바와 같이 기판(100) 상에 층간 절연막(102) 및 희생층(103)을 수직 방향으로 반복하여 적층한다. 상기 층간 절연층(102) 및 희생층(103)들은 화학기상 증착 공정을 통해 형성될 수 있다.
본 실시예에서, 상기 반복 적층되는 구조물의 최하부에는 층간 절연층(102a)이 구비되고, 최상부에는 희생층(103e)이 구비되는 것으로 설명되고 있다.
상기 희생층(103)들은 후속 공정에서 제거되어 도전층(108)과 저항변화 물질층(109) 및 수평 전극(104)이 형성될 부위를 정의한다. 상기 희생층(103)들은 상기 층간 절연층(102)들과 식각 선택비를 갖는 물질로 형성되어야 한다. 또한, 상기 희생층(103)들은 습식 식각 공정을 통해 용이하게 제거될 수 있는 물질로 형성되어야 한다. 바람직하게는 상기 희생층(103)들은 실리콘 산화물로 이루어지고, 상기 층간 절연층(102)들은 실리콘 질화물로 이루어질 수 있다. 이하에서는, 상기 희생층(103)을 실리콘 산화막으로, 상기 층간 절연층(102)을 실리콘 질화막으로 각각 설명한다.
도 2b를 참조하면, 최상부에 위치하는 실리콘 산화막(103e) 상에 제1 포토레지스트 패턴(도시되지 않음)을 형성하고, 상기 제1 포토레지스트 패턴을 식각 마스크로 사용하여 상기 실리콘 산화막(103)들 및 실리콘 질화막(102)들을 순차적으로 식각함으로써 제1 개구부(112)들을 형성한다. 이때, 상기 제1 개구부(112)의 저면에는 상기 기판(100) 표면이 노출되도록 한다.
도 2c를 참조하면, 상기 최상부에 위치하는 실리콘 산화막(103e) 상및 제1 개구부(112)들의 내벽을 따라 선택소자 기능층(107)이 증착된다. 상기 선택소자 기능층(107)은 고 유전율의 절연 물질로 화학 기상 증착법을 통해 형성될 수 있다.
도 2d를 참조하면, 상기 제1 개구부(112) 내에 수직 전극을 위한 도전 물질을 채워 넣는다. 상기 제1 개구부(112) 내에 도전 물질을 보이드 없이 채우기 위해서는 스텝 커버러지 특성이 양호한 물질을 사용하여 증착하는 것이 바람직하다. 예를 들어, 도전 물질은 Pt, Ti, TiN, TaN, W 등일 수 있다.
도 2e를 참조하면, 상기 제1 개구부(112) 내에 도전 물질을 채워 수직 전극(106)을 형성한 후, 실리콘 질화막(102e)이 노출되도록 실리콘 산화막(103e)을 연마 공정을 통해 제거한다. 그리고 적층 구조물 상에, 상기 수직 전극(106)들 사이의 적층 구조물 일부분을 선택적으로 노출하는 제2 포토레지스트 패턴(도시되지 않음)을 형성한다. 그리고 상기 제2 포토레지스트 패턴을 식각 마스크로 사용하여 상기 적층 구조물을 식각함으로써 제2 개구부(120)들을 형성한다. 상기 각각의 제2 개구부(120)들의 저면에는 상기 적층 구조물의 최하부막인 제1 실리콘 질화막(102a)의 상부면이 노출되도록 한다. 여기서, 상기 제2 개구부(120)들은 상기 실리콘 산화막 패턴(103a 내지 103d)들을 제거하기 위하여 각 층 실리콘 산화막에 습식 식각액이 침투되는 공간을 마련하기 위하여 제공된다.
도 2f를 참조하면, 상기 제2 개구부(120)들의 측벽에 노출되어 있는 상기 제1 내지 제4 실리콘 산화막 패턴(103a ~ 103d)을 선택적으로 제거한다. 상기 제1 내지 제4 실리콘 산화막 패턴(103a ~ 103d)은 습식 식각 공정을 통해 제거한다. 구체적으로, 상기 제1 내지 제4 실리콘 산화막 패턴(103a ~ 103d)은 불산 수용액을 사용하여 제거할 수 있다. 상기 공정을 수행하면, 상기 수직 전극(106)을 따라 수직 방향으로 연장된 선택소자 기능층(107)의 측벽에는 일정 간격을 두고 제1 내지 제5 실리콘 질화막 패턴(102a ~ 102e)이 남아있게 된다. 또한, 상기 제2 개구부(120)의 측벽에서 제1 내지 제4 실리콘 산화막 패턴(103a ~ 103d)이 제거된 부위에는 요부(122)가 생성된다. 이때, 상기 각 층의 요부(122)들은 서로 통하게 되며, 상기 요부(122)에 의해서 상기 선택소자 기능층(107)의 일 측벽이 노출된다. 상기 요부(122)에 의해 노출되는 상기 선택소자 기능층(107) 부위는 도전층(108)과 저항변화 물질층(109) 및 수평 전극(104)이 순서적으로 형성될 부위이다.
도 2g를 참조하면, 상기 요부(122)에 의해 노출된 선택소자 기능층(107) 및 제1 내지 제5 실리콘 질화막 패턴(102a ~ 102e) 상에 도전층(108)을 형성한다. 상기 도전층(108)은 도전성 물질로 이루어지면, 바람직하게는 금속으로 이루어지는 것이 좋다. 상기 도전층(108)을 형성하는 것은 물리 기상 증착법, 또는 화학 기상 증착법을 사용하여 수행할 수 있다. 일 예로서, 상기 도전층(108)을 형성하는 것은 스퍼터링법 구체적으로, 반응성 스퍼터링법을 사용하여 수행할 수 있다.
또한 도 2g를 참조하면, 상기 도전층(108) 상에 저항변화 물질층(109)을 형성한다. 상기 저항 변화 물질층(109)은 인가되는 전압에 따라 저저항 상태와 고저항 상태를 반복적으로 변화할 수 있는 물질로, 전이금속 산화물, 상변화 물질, 페로브스카이트 물질 등이 있을 수 있다. 본 발명의 실시예에서는 바람직하게 낮은 스위칭 전압으로 동작하는 산소 이온 이동형 또는 금속 이온 이동형이 바람직하다. 상기 저항변화 물질층(109)은 물리 기상 증착법 또는 화학 기상 증착법을 사용하여 증착될 수 있다. 예를 들어, 상기 저항변화 물질층(109)은 스퍼터링법 구체적으로, 반응성 스퍼터링법을 사용하여 증착될 수 있다.
도 2h를 참조하면, 상기 저항변화 물질층(109) 상에, 상기 제2 개구부(120) 및 요부(122) 내부를 완전히 채우도록 도전막(124)을 증착한다. 상기 도전막(124)은 후속 공정을 통해 수평 전극 패턴으로 제공된다. 상기 제2 개구부(120) 및 요부(122) 내부에 도전 물질을 보이드 없이 채우기 위해서는 스텝 커버러지 특성이 양호한 물질을 사용하여 증착하는 것이 바람직하다. 예를 들어, 도전막(124)은 Pt, Ti, TiN, TaN, W 등일 수 있다.
도 2i를 참조하면, 적층 구조물의 상부 표면에, 상기 제2 개구부(120) 내부에 형성되어 있는 도전막(124) 상부면을 선택적으로 노출하는 제3 포토레지스트 패턴(도시되지 않음)을 형성한다. 즉, 상기 제3 포토레지스트 패턴은 상기 제2 개구부(120)와 동일한 부위 또는 상기 제2 개구부(120)보다 더 넓은 부위를 노출시키는 형상을 갖는다. 그리고 상기 제3 포토레지스트 패턴을 식각 마스크로 사용하여 상기 노출된 도전막(124)을 이방성 식각함으로써, 상기 각 층의 도전막 패턴(104a 내지 104d)들이 수직 방향으로 서로 분리되도록 하는 제3 개구부(126)를 형성한다. 상기 제3 개구부(126)의 저면에는 제1 실리콘 질화막 패턴(102a)이 노출될 수 있다.
이와 같은 식각 공정에 의해, 상기 제1 내지 제5 실리콘 질화막 패턴(102a ~ 102e) 사이에는 제1 내지 제4층 수평 전극 패턴(104a ~ 104e)과 저항변화 물질층(109) 및 도전층(108) 패턴이 형성된다. 이때, 동일한 층에 형성된 수평 전극 패턴(102a ~ 102e)들은 서로 전기적으로 연결된다. 그러나, 서로 다른 층에 형성된 수평 전극 패턴(102a ~ 102e)들 간에는 서로 절연된다.
도 2j를 참조하면, 상기 제3 개구부(126) 내부를 매립하도록 절연막(130)을 형성한다. 상기 절연막(130)은 실리콘 산화물을 화학기상 증착법으로 증착시켜 형성할 수 있다. 그리고 상기 수직 전극 패턴(106)들 및 제5 실리콘 질화막 패턴(102e) 상에 도전막(도시되지 않음)을 형성한다. 이 후, 상기 도전막을 사진 식각 공정을 통해 패터닝함으로써, 상기 수직 전극 패턴(106)들의 상부를 서로 연결시키는 비트 라인(110)들을 형성한다.
이상에서 설명한 바와 같이 본 발명은, 수평 방향으로 연장되고 절연층을 사이에 두고 적층된 복수의 수평 전극과 수직 방향으로 연장된 수직 전극이 만나는 교차점에 저항변화 물질층을 형성한 수직형 저항변화 메모리에서 선택소자 기능층을 수직 전극을 따라 연장하여 각 메모리 셀들이 공통으로 사용하도록 하는 셀 구조를 제공한다. 이와 같은 본 발명은 선택소자의 면적을 저항변화 물질층보다 충분히 넓게 하여 저항변화 물질층의 저항 상태 변화를 위한 충분한 전류 밀도를 제공함으로써 저항변화 메모리의 안정적인 동작이 가능하다.
이상에 설명한 본 발명의 실시예는 하나의 실시예에 불가하며, 본 발명과 관련하여 통상의 지식을 가진자에게 자명한 범위내에서 여러 가지의 대안, 수정 및 변경하여 실시할 수 있다. 따라서, 본 발명에 개시된 실시예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 기판 102: 층간 절연층
104: 수평 전극 106: 수직 전극
107: 선택소자 기능층 108: 도전층
109: 저항변화 물질층 110: 비트라인
104: 수평 전극 106: 수직 전극
107: 선택소자 기능층 108: 도전층
109: 저항변화 물질층 110: 비트라인
Claims (14)
- 서로 일정 간격을 두고 적층되고 수평 방향으로 연장된 복수의 수평 전극;
상기 복수의 수평 전극들 사이에 각각 형성된 층간 절연층;
상기 층간 절연층들을 수직 방향에서 관통하여 상기 수평 전극과 교차점을 갖도록 형성되는 복수의 수직 전극;
상기 수직 전극의 측벽을 따라 길이 방향으로 연장되게 형성되어 인가되는 전압의 크기 또는 극성에 따라 통과 전류량을 제어하는 선택소자 기능층;
상기 층간 절연층과 상기 수평 전극 사이에서 상기 층간 절연층 상 및 상기 선택소자 기능층 상에 형성된 도전층; 및
상기 도전층과 상기 수평 전극 사이에 형성되는 인가되는 전압에 따라 저항치가 가변되는 저항변화 물질층을 포함하되,
상기 교차점에 있는 상기 수평전극, 상기 수평전극을 감싸는 저항변화 물질층 및 도전층, 상기 선택소자 기능층 및 상기 수직전극은 각각 하나의 메모리 셀을 정의하고,
상기 선택소자 기능층은 다수의 메모리 셀에 공통으로 연결된 공통 선택소자 기능층인 공통 선택소자를 갖는 수직형 저항 변화 메모리 소자.
- 제 1 항에 있어서,
상기 선택소자 기능층은, 산화막을 포함하는 공통 선택소자를 갖는 수직형 저항 변화 메모리 소자.
- 제 2 항에 있어서,
상기 선택소자 기능층은, 서로 다른 물질의 산화막을 복층으로 구성하는 공통 선택소자를 갖는 수직형 저항 변화 메모리 소자.
- 제 1 항에 있어서,
상기 도전층은, 금속 물질을 포함하는 공통 선택소자를 갖는 수직형 저항 변화 메모리 소자.
- 제 1 항에 있어서,
상기 수평 전극 및 상기 수직 전극은,
금속 도전체를 포함하는 공통 선택소자를 갖는 수직형 저항 변화 메모리 소자.
- 제 1 항에 있어서,
상기 층간 절연층은,
실리콘 질화물을 포함하는 공통 선택소자를 갖는 수직형 저항 변화 메모리 소자. - 수직형 저항 변화 메모리 소자의 제조 방법에 있어서,
(a) 기판 상에 층간 절연층과 희생층을 교대로 적층하는 단계;
(b) 상기 층간 절연층과 희생층을 수직 방향으로 관통하면서 서로 일정 간격 이격되는 제1 개구부를 형성하는 단계;
(c) 상기 제1 개구부 내벽에 선택소자 기능층을 증착하고, 상기 제1 개구부 내부를 도전막으로 채워 수직 전극을 형성하는 단계;
(d) 상기 수직 전극들 사이에 복수의 제2 개구부를 형성한 후, 상기 희생층을 제거하여 상기 층간 절연층들 사이에 요부를 형성하는 단계;
(e) 상기 요부에 의해 노출된 상기 선택소자 기능층 및 상기 층간 절연층 상에 도전층을 형성하는 단계;
(f) 상기 도전층 상에 저항변화 물질층을 형성하는 단계; 및
(g) 상기 요부 내에 형성된 상기 저항변화 물질층 상에 도전물질을 매립하여 수평 전극을 형성하는 단계
를 포함하되,
상기 수직 전극과 상기 수평 전극은 교차점을 갖도록 형성되고,
상기 교차점에 있는 상기 수평전극, 상기 수평 전극을 감싸는 저항변화 물질층 및 도전층, 상기 선택소자 기능층 및 상기 수직전극은 각각 하나의 메모리 셀을 정의하고,
상기 선택소자 기능층은 다수의 메모리 셀에 공통으로 연결된 공통 선택소자 기능층인 수직형 저항 변화 메모리 소자의 제조방법.
- 제 7 항에 있어서,
상기 (g) 단계 후, 최상층에 위치한 상기 층간 절연층 상에 도전층을 형성하고, 패터닝을 통해 비트 라인을 형성하는 단계를 더 포함하는 수직형 저항 변화 메모리 소자의 제조방법.
- 제 8 항에 있어서,
상기 선택소자 기능층은, 산화막인 수직형 저항 변화 메모리 소자의 제조방법.
- 제 9 항에 있어서,
상기 선택소자 기능층은, 서로 다른 물질의 산화막을 복층으로 구성하는 수직형 저항 변화 메모리 소자의 제조방법.
- 제 8 항에 있어서,
상기 층간 절연층은 실리콘 질화물을 포함하는 수직형 저항 변화 메모리 소자의 제조방법.
- 제 8 항에 있어서,
상기 희생층은 실리콘 산화물을 포함하는 수직형 저항 변화 메모리 소자의 제조방법.
- 제 8 항에 있어서,
상기 도전층은, 금속 물질을 포함하는 수직형 저항 변화 메모리 소자의 제조방법.
- 제 8 항에 있어서,
상기 수평 전극 및 상기 수직 전극은,
금속 도전체를 포함하는 수직형 저항 변화 메모리 소자의 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120069609A KR101418051B1 (ko) | 2012-06-28 | 2012-06-28 | 공통 선택소자를 갖는 수직형 저항 변화 메모리 소자 및 그 제조방법 |
| US14/396,203 US20150162383A1 (en) | 2012-06-28 | 2013-06-25 | Vertical resistive random access memory device, and method for manufacturing same |
| PCT/KR2013/005570 WO2014003396A1 (ko) | 2012-06-28 | 2013-06-25 | 수직형 저항 변화 메모리 소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120069609A KR101418051B1 (ko) | 2012-06-28 | 2012-06-28 | 공통 선택소자를 갖는 수직형 저항 변화 메모리 소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140001601A KR20140001601A (ko) | 2014-01-07 |
| KR101418051B1 true KR101418051B1 (ko) | 2014-07-10 |
Family
ID=50139098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120069609A KR101418051B1 (ko) | 2012-06-28 | 2012-06-28 | 공통 선택소자를 갖는 수직형 저항 변화 메모리 소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101418051B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11335730B2 (en) | 2019-12-03 | 2022-05-17 | International Business Machines Corporation | Vertical resistive memory device with embedded selectors |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101532874B1 (ko) * | 2014-04-22 | 2015-07-01 | 한양대학교 산학협력단 | 신경 네트워킹 시스템의 소마를 모델링한 상변화 랜덤 액세스 메모리 |
| KR102551799B1 (ko) * | 2016-12-06 | 2023-07-05 | 삼성전자주식회사 | 반도체 소자 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100852206B1 (ko) * | 2007-04-04 | 2008-08-13 | 삼성전자주식회사 | 저항 메모리 소자 및 그 제조 방법. |
| KR20100053205A (ko) * | 2008-11-12 | 2010-05-20 | 삼성전자주식회사 | 비휘발성 메모리 소자 |
| KR20110093309A (ko) * | 2010-02-12 | 2011-08-18 | 주식회사 하이닉스반도체 | 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법 |
| KR101088487B1 (ko) * | 2009-04-23 | 2011-11-30 | 광주과학기술원 | 선택소자 및 3차원 구조 저항 변화 메모리 소자를 갖는 저항 변화 메모리 소자 어레이, 전자제품 및 소자 어레이 제조방법 |
-
2012
- 2012-06-28 KR KR1020120069609A patent/KR101418051B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100852206B1 (ko) * | 2007-04-04 | 2008-08-13 | 삼성전자주식회사 | 저항 메모리 소자 및 그 제조 방법. |
| KR20100053205A (ko) * | 2008-11-12 | 2010-05-20 | 삼성전자주식회사 | 비휘발성 메모리 소자 |
| KR101088487B1 (ko) * | 2009-04-23 | 2011-11-30 | 광주과학기술원 | 선택소자 및 3차원 구조 저항 변화 메모리 소자를 갖는 저항 변화 메모리 소자 어레이, 전자제품 및 소자 어레이 제조방법 |
| KR20110093309A (ko) * | 2010-02-12 | 2011-08-18 | 주식회사 하이닉스반도체 | 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11335730B2 (en) | 2019-12-03 | 2022-05-17 | International Business Machines Corporation | Vertical resistive memory device with embedded selectors |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20140001601A (ko) | 2014-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7569845B2 (en) | Phase-change memory and fabrication method thereof | |
| WO2014003396A1 (ko) | 수직형 저항 변화 메모리 소자 및 그 제조방법 | |
| US8525298B2 (en) | Phase change memory device having 3 dimensional stack structure and fabrication method thereof | |
| EP2324503B1 (en) | Memory devices and methods of forming the same | |
| CN205542903U (zh) | 非易失性集成电路存储器单元和电阻性随机存取存储结构 | |
| US11043537B2 (en) | Three-dimensional phase change memory device including vertically constricted current paths and methods of manufacturing the same | |
| CN101136426B (zh) | 半导体器件及其制造方法 | |
| US8501574B2 (en) | Resistive memory device and manufacturing method thereof and operating method thereof | |
| US20230380310A1 (en) | Semiconductor memory devices with electrically isolated stacked bit lines and methods of manufacture | |
| KR101511421B1 (ko) | 다층 상변화 물질을 이용하는 3차원 메모리 | |
| CN101981720B (zh) | 垂直相变存储单元 | |
| US9257486B2 (en) | RRAM array having lateral RRAM cells and vertical conducting structures | |
| KR101418051B1 (ko) | 공통 선택소자를 갖는 수직형 저항 변화 메모리 소자 및 그 제조방법 | |
| US20130313502A1 (en) | High density variable resistive memory and method of fabricating the same | |
| KR102511693B1 (ko) | 반도체 메모리 소자 및 이의 제조 방법 | |
| KR101355623B1 (ko) | 수평 전극 구조가 개선된 수직형 저항 변화 메모리 소자 및 그 제조방법 | |
| TWI559517B (zh) | 側壁二極體驅動裝置及使用此種裝置的記憶體 | |
| KR101355622B1 (ko) | 수직형 저항 변화 메모리 소자 및 그 제조방법 | |
| KR101375773B1 (ko) | 선택 소자가 필요없는 수직형 저항 변화 메모리 소자 및 그 제조방법 | |
| CN111584495B (zh) | 电阻式随机存取存储器及其制造方法 | |
| KR101088487B1 (ko) | 선택소자 및 3차원 구조 저항 변화 메모리 소자를 갖는 저항 변화 메모리 소자 어레이, 전자제품 및 소자 어레이 제조방법 | |
| KR101328506B1 (ko) | 하이브리드 스위칭 막을 갖는 수직형 저항 변화 메모리 소자 및 그 제조방법 | |
| KR20070069767A (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| US20140061565A1 (en) | Nonvolatile memory | |
| WO2016118160A1 (en) | Film-edge top electrode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |