JP5044042B2 - 側壁構造化スイッチャブル抵抗器セル - Google Patents

側壁構造化スイッチャブル抵抗器セル Download PDF

Info

Publication number
JP5044042B2
JP5044042B2 JP2011504064A JP2011504064A JP5044042B2 JP 5044042 B2 JP5044042 B2 JP 5044042B2 JP 2011504064 A JP2011504064 A JP 2011504064A JP 2011504064 A JP2011504064 A JP 2011504064A JP 5044042 B2 JP5044042 B2 JP 5044042B2
Authority
JP
Japan
Prior art keywords
switching element
resistivity switching
insulating
conductive electrode
sidewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011504064A
Other languages
English (en)
Other versions
JP2011517855A5 (ja
JP2011517855A (ja
Inventor
イー． シャーエウエルライン，ロイ
Original Assignee
サンディスク スリーディー，エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サンディスク スリーディー，エルエルシー filed Critical サンディスク スリーディー，エルエルシー
Publication of JP2011517855A publication Critical patent/JP2011517855A/ja
Publication of JP2011517855A5 publication Critical patent/JP2011517855A5/ja
Application granted granted Critical
Publication of JP5044042B2 publication Critical patent/JP5044042B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/22—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/023—Formation of the switching material, e.g. layer deposition by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/068—Patterning of the switching material by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa or cup type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors
    • H10N70/8845—Carbon or carbides

Description

本発明は、一般的には半導体デバイスを作る方法に関し、特に半導体不揮発性メモリセルを作る方法に関する。
関連特許出願との相互参照
本願は、２００８年４月１１日に出願された米国仮特許出願第６１／０７１，０９３号（特許文献１）および２００８年６月３０日に出願された米国特許出願第１２／２１６，１１０号（特許文献２）の利益を主張し、その両方の全体が本願明細書において参照により援用されている。
半導体材料から作られたデバイスは、電気的なコンポーネントおよびシステムにおいてメモリ回路を作るために使用される。メモリ回路は、データおよび命令セットがその中に格納されるので、そのようなデバイスのバックボーンである。そのような回路において単位面積当たりのメモリ素子の数を最大にすれば、そのコストは最小になるので、そのようなメモリ素子数の最大化は、そのような回路の設計における主要なモチベーションである。
図１は代表的な従来技術のメモリセル２０を示し、これは、セルのステアリング素子としての垂直向きのシリンダ状柱形の接合ダイオード２２と、アンチヒューズ誘電体または金属酸化物抵抗率スイッチング層などの記憶素子２４とを含む。ダイオード２２および記憶素子２４は、頂部２６および底部２８の導体または電極の間に置かれている。垂直向きの接合ダイオード２２は、ｐｉｎダイオードを形成するために、第１の導電型（ｎ形など）の強くドープされた半導体領域３０と、ドープされていない半導体材料または軽くドープされた半導体材料（これは真性領域と称される）である中間領域３２と、第２の伝導型（ｐ形など）の強くドープされた半導体領域３４とを含む。所望ならば、ｐ形領域とｎ形領域との位置は逆にされてもよい。接合ダイオード２２の半導体材料は、一般的にシリコン、ゲルマニウム、あるいはシリコンおよび／またはゲルマニウムの合金である。他の半導体材料も使用され得る。接合ダイオード２２および記憶素子２４は底部導体２８および頂部導体２６の間に直列に配列され、それらはタングステンおよび／またはＴｉＮなどの金属から形成され得る。記憶素子２４はダイオード２２より上にまたは下に配置され得る。図１Ａを参照すると、その全体が本願明細書において参照により援用されている、Hernerらに発行された「HIGH-DENSITY THREE-DIMENSIONAL MEMORY CELL」という米国特許第６，９５２，０３０号（特許文献３）は、代表的な不揮発性メモリセルを開示している。
金属酸化物スイッチャブル抵抗器の抵抗は、３次元（３Ｄ）ダイオードアレイにより効率的に感知されるには低すぎることがある。大きなリセット電流よりは小さなリセット電流のほうが一般的に好ましいので、抵抗器素子の抵抗は大きいほうが一般的に好ましい。金属酸化物素子２４はダイオード柱２２の上に配置されているので、酸化物素子の抵抗は低すぎて、望ましくない大リセット電流を生じさせることがある。さらに、金属酸化物抵抗器材料は、製造中にエッチングの結果として損傷することがあるので、スイッチング機能を提供できない場合がある。
米国仮特許出願第６１／０７１，０９３号 米国特許出願第１２／２１６，１１０号 米国特許第６，９５２，０３０号 米国特許第５，９１５，１６７号
メモリデバイスを作る方法は、第１の伝導性電極を形成するステップと、第１の伝導性電極の上に絶縁構造を形成するステップと、絶縁構造の側壁上に抵抗率スイッチング素子を形成するステップと、抵抗率スイッチング素子の上に第２の伝導性電極を形成するステップと、第１の伝導性電極および第２の伝導性電極の間に抵抗率スイッチング素子と直列にステアリング素子を形成するステップと、を含み、第１の伝導性電極から第２の伝導性電極への第１の方向における抵抗率スイッチング素子の高さは第１の方向に垂直な第２の方向における抵抗率スイッチング素子の厚さより大きい。
従来技術のメモリセルの３次元図を示す。 従来技術のセルの抵抗率スイッチング記憶素子の側面図を示す。 従来技術のセルの抵抗率スイッチング記憶素子の平面図を示す。 本発明の実施形態に従うセルの側面図を示す。 本発明の実施形態に従うセルの平面図を示す。 本発明の実施形態に従うメモリセルの側面横断面図を示す。 本発明の実施形態に従うメモリセルの側面横断面図を示す。 本発明の実施形態に従うメモリセルの側面横断面図を示す。 本発明の実施形態に従うメモリセルの側面横断面図を示す。 図６Ａのセルの平面図である。 本発明の実施形態に従うメモリセルの側面横断面図を示す。
本願の発明者は、本願明細書において抵抗率スイッチング素子とも称される記憶素子の抵抗がジオメトリ効果によって高められ得るということを認識した。抵抗率スイッチング素子はステアリング素子と直列に絶縁構造の側壁上に形成される。この構成では、底部伝導性電極から上部伝導性電極への「垂直」方向における抵抗率スイッチング素子の高さは、「垂直」方向に対して直角をなす第２の方向における抵抗率スイッチング素子の厚さより大きい。抵抗率スイッチング素子は、絶縁構造の側壁上に置かれた二元金属酸化物の薄い層であり、なお下部電極および上部電極の間にダイオードステアリング素子と直列に設けることができる。
抵抗率スイッチング材料２４の抵抗Ｒを、
Ｒ＝ρ＊ｔ／（Ｌ＊Ｗ） ［１］
により計算することができ、ここでρは材料の抵抗率であり、ｔは層の高さであり、（Ｌ＊Ｗ）は伝導性経路の面積である。その結果として、層の抵抗はジオメトリに大きく依存することがある。図１Ｂ、１Ｃ、２Ａおよび２Ｂは、抵抗のそのような依存性を示す。図１Ｂおよび１Ｃは、ダイオード（これは、明瞭性を目的として図１Ｂおよび１Ｃから省略されているけれども素子２４より上または下に置かれることができる）の頂部に置かれた抵抗率スイッチング素子２４を示す。素子２４の低抵抗率状態へのスイッチングの間に形成される伝導性フィラメント２５のＬ＊Ｗ面積はセルの構造によって限定されないので、伝導性フィラメントの抵抗は割合に低い抵抗であり得る。代表的な金属酸化物スイッチャブル抵抗材料は１ＫΩから１０ＫΩまでの範囲内の抵抗を有するフィラメントを形成することができ、３次元ダイオードアレイに用いられるべく形成されるダイオードにより通常達成される抵抗より低い抵抗である。３次元ダイオードアレイ内のダイオードは、比較的に低い抵抗のフィラメントを確実にリセットすることはできないかもしれない。
図２Ａおよび２Ｂは、本発明の一実施形態に従うメモリセル構造の一部分の側面横断面図および平面図を示し、ここでダイオードは、再び明瞭性を目的として省略されているけれども、電極２６および２８の間で抵抗率スイッチング素子１４より上または下で素子と直列に置かれる。この実施形態では、抵抗率スイッチング素子１４は絶縁構造１３の側壁上に形成される。この構成では、抵抗を、
Ｒ＝ρ＊Ｔ／（ｌ＊Ｗ） ［２］
によって計算し、ここでｌは絶縁構造の側壁上の素子１４の堆積された厚さである。長さｌは図１Ｂおよび１Ｃの長さＬより著しく小さいことがある。抵抗は、図２Ａおよび２Ｂの構成では図１Ｂおよび１Ｃのものと比べて（Ｌ／ｌ）の率で増大する。高さＴは、絶縁構造１３の側壁を覆う抵抗率スイッチング素子１４の高さである。高さＴは、図１Ｂおよび１Ｃの、前の平面厚さｔと同じであることがあり、場合によっては平面厚さｔより大きいことがある。
図２Ａおよび２Ｂに示されている本発明の実施形態の１つの利点は、高さＴの大きさに依存する低抵抗状態の増大である。高抵抗にスイッチングする領域は、或る材料については図３に示されているようにＴより小さくてよいということに留意するべきである。前述した図から分かるように、Ｗは、図１Ｂおよび１Ｃに示されている従来技術の構成ではｔより大きくなりがちであり、図２Ａおよび２Ｂに示されている本発明の実施形態の側壁構成ではＴより小さくなりがちである。側壁層の厚さｌは、フィラメント状領域の代表的な寸法より小さくてよい。ｌは、従来技術のフィラメント直径より小さくてよいのであるから、さらに抵抗を増大させるように或る材料ではフィラメントのＷ寸法の大きさを減少させがちでもある。
本発明の実施形態における抵抗率スイッチング素子の抵抗は、可変フィラメント形成のサイズに、それが寸法ｌにより制限されるので、あまり依存しない。抵抗率スイッチング素子を通る電流経路の横断面積は或る材料では代表的なフィラメントサイズ未満に制限されるので、リセット電流もより少ない。リセット電流の減少と、それに関連するスイッチおよびアレイ線におけるＩＲ降下とは、側壁抵抗率スイッチング素子を含むメモリアレイにおいてリセット電圧および電力の減少を可能にするために著しく有利である。３次元ダイオードアレイにおけるダイオードは、本発明の実施形態において形成された比較的に高い抵抗のフィラメントを確実にリセットすることができる。
図１では、Ｌは、ｔと共に大きくなりがちであって、ｔの約４倍であることができ、例えばｔは５ｎｍであり、Ｌは２０ｎｍである。けれども、図２では、Ｔがプロセス選択により大きくされ得るようにｌはＴに不感である。例えば、抵抗率スイッチング材料層の高さＴは５ｎｍ、例えば２０ｎｍより大きくてよく、厚さｌは２０ｎｍ未満、例えば５ｎｍ未満であってよい。その結果として、抵抗は図１に示されているものから、この例では１６倍の増大が得られるように、（Ｔ／ｔ）の（Ｌ／ｌ）倍の率で大きくされ得る。
図３〜７は、本発明の実施形態に従う種々の絶縁構造１３を有する代表的なメモリセル構造を示す。抵抗率スイッチング素子１４は様々な形状を持つことができる。例えば、環状に絶縁構造を囲むことができ、あるいは絶縁材料内のトレンチの中に置かれることができる。同様に、絶縁構造は、柱あるいはレール形状などの、様々な形状を持つことができる。
図３に示されているように、柱状ダイオード２２（図１Ａに詳しく示されている）は下部電極２８（これも図１に示されている）の上に形成されている。ダイオード２２を、シリコン、ゲルマニウム、ＳｉＧｅまたは他の化合物半導体材料などの任意の適切な半導体材料から作ることができ、多結晶質、単結晶質、あるいは非晶質であってよい。電極２８は、半導体ウェハ（シリコンまたは化合物半導体ウェハを含む）、またはガラス、プラスチックまたは金属基板などの基板上にあるいは基板を覆うように置かれる。電極２８は、タングステン、アルミニウムまたはそれらの合金、あるいは窒化チタンなどの金属性化合物を含むことができる。
その後、任意の伝導性障壁１６がダイオード２２の上に形成される。障壁１６は、窒化チタンなどの、任意の伝導性材料を含むことができる。その後、絶縁構造１３が障壁１６の上に形成される。絶縁構造１３は、酸化シリコンまたは窒化シリコンまたは有機絶縁材料などの、任意の適切な絶縁材料を含むことができる。構造１３は、側壁１５を含んでさえいれば、レールまたは柱状などの、任意の適切な形状を持つことができる。
その後、少なくとも１つの抵抗率スイッチング素子１４が絶縁構造１３の少なくとも１つの側壁上に形成される。図２Ｂに示されているように、構造がシリンダ状であれば、それは唯一の側壁１５を有する。抵抗率スイッチング素子１４は、ヒューズ、ポリシリコン記憶効果材料、金属酸化物（例えば、酸化ニッケルなどの二元金属酸化物あるいはペロブスカイト酸化物などのスイッチャブルな複合金属酸化物）、カーボンナノチューブ、グラフェンスイッチャブル抵抗材料、例えば非晶質、多結晶質または微晶質の炭素などの他の炭素抵抗率スイッチング材料、相変化材料、電解質スイッチング材料、スイッチャブルな複合金属酸化物、伝導性ブリッジ素子、あるいはスイッチャブルなポリマーを含むことができる。抵抗率スイッチング素子の抵抗率は、図１Ａに示されている電極２６および２８の間に提供される順方向および／または逆方向バイアスに応答して増減され得る。
抵抗率スイッチング素子１４は、化学蒸着、物理蒸着（スパッタリングなど）などの任意の適切な方法によって絶縁構造１３上に形成され得る。素子１４は、絶縁構造１３の上面の上におよび絶縁構造１３の側壁１５上に置かれることができる。あるいは、金属酸化物絶縁層などの素子１４は、絶縁構造１３の上に形成され、その後、構造１３の上面上に位置する素子１４の厚さＬｏを除去し絶縁構造１３の上面を露出させるためにＣＭＰまたは他の方法により平坦化される。図３に示されているように、素子１４のアクティブなスイッチング領域１８は、ＰＶＤ蒸着のシャドウイング効果に起因して素子のプレーナ厚さより薄いかもしれないある長さＬを有する。領域１８におけるこの側壁括れは素子１４の抵抗を大きくする。
図４に示されている代替の実施形態では、金属または金属窒化物フィルム、例えば窒化チタンフィルムが構造１３の上に堆積させられ、その後にＣＭＰまたは他の平坦化方法によって絶縁構造の頂部から選択的に除去される。その後、パターニングされたフィルムは酸化性雰囲気中で酸化され、これにより金属酸化物またはオキシニトリド抵抗率スイッチング素子１４、例えばチタンオキシニトリド素子を形成する。前述した括れに起因して、素子のアクティブ領域１８を絶縁性の金属酸化物またはオキシニトリドに完全に変換することができ、素子１４の上方部分４２は伝導性の金属または金属窒化物のままであることができる。素子１４の厚さは図４において明瞭性を目的として拡大されている。素子１４は１０〜３０ｎｍの垂直厚さを持つことができる。
図４の実施形態では構造１３の側壁１５は、酸化シリコン層などの、絶縁層１３に形成された穴またはトレンチ４２の（単数または複数の）側壁を含む。穴またはトレンチは、抵抗率スイッチング材料が底部電極２８に電気的に連絡し得るように底部電極２８を露出させる。所望ならば、抵抗率スイッチング素子１４に残っている溝は、酸化シリコンまたは有機材料などの絶縁充填材料４４で充填され、素子１４の上面を露出させるためにＣＭＰまたは他の適切な方法により平坦化されることができる。
図４に示されているように、底部電極２８はＴｉＮ層およびタングステン層の組み合わせを含むことができる。さらに、図４に示されているように、ダイオード２２は抵抗率スイッチング素子１４および障壁１６より上に置かれている。しかし、その順序は逆にされてもよく、ダイオード２２は障壁１６および素子１４より下に形成されてもよい。所望ならば、上部障壁４６がダイオード２２および上部電極２６の間に形成され得る。上部障壁４６は、チタン層をダイオードのポリシリコン材料と反応させることにより形成されるＣ４９相チタンシリサイド層などのチタンシリサイド層と、Ｔｉ／ＴｉＮ二重層とを含むことができる。
前に論じられたように、ダイオード２２はセルのステアリング素子としてふるまう。例えば、メモリセルは、垂直に向いた、シリンダ状柱形の接合ダイオードを含むことができる。接合ダイオードという用語は、本願明細書では、非オーミック伝導の特性を有し、２つの端子電極を有し、一方の電極においてｐ形で他方においてｎ形である半導性材料から作られている半導体デバイスを指すために使用される。例としては、ツェナーダイオードなどの、接触しているｐ形半導体材料およびｎ形半導体材料を有するｐｎダイオードおよびｎｐダイオードと、ｐ形半導体材料およびｎ形半導体材料の間に真性（ドープされていない）半導体材料が挟まれているｐｉｎダイオードとを含む。他の実施形態では、ＭＩＭまたはＭＩＩＭ構造を含むトンネリングダイオードが使用され得る。
図５に示されている他の代替の実施形態では、抵抗率スイッチング素子１４は、（図４に示されているように伝導層を酸化する代わりに）穴またはトレンチ４２の中に絶縁状態で堆積させられる金属酸化物層（例えば、Ａｌ2 Ｏ3 ）などの絶縁層を含む。従って、素子はダマシン型のプロセスを用いて形成される。図５に示されているように、素子１４を形成する絶縁層は、必ずしも平坦化されなくてもよく、構造１３の上に広がってもよい。さらに、図５に示されているように、ダイオード２２は、素子１４がダイオード２２に確実に接続するように、素子１４に対してオフセットされてもよい。図５に示されているように、素子１４の高さは５〜３０ｎｍであってよく、電極２８の高さは約２００ｎｍであってよい。
図６Ａの側面図および図６Ｂの平面図において示されている他の実施形態では、絶縁構造１３は絶縁性レール形構造１３を含むことができる。このレールは、酸化シリコンまたは窒化シリコンなどの絶縁層を絶縁構造レール１３にパターニングすることによって形成され得る。レール１３は、下部電極２８（例えば、ＴｉＮ／Ｗ／ＴｉＮ電極）と同じ方向に延びることができる。好ましくは、各レール１３の側壁１５が隣接する電極２８の上面の上に置かれるように、レール１３は電極２８からオフセットされる。その後、抵抗率スイッチング素子１４がレール１３の側壁１５上に形成される。従って、底部電極２８は、隣接するレール１３の間で露出される。レール１３は電極２８およびダイオード２２と部分的に位置ずれをおこしているので、これにより抵抗率スイッチング素子１４は、それぞれの下にある電極２８およびそれぞれの上にあるダイオード２２と接触して位置することができる。例えば、素子１４は、金属酸化物層をレール１３の上に堆積させ、その後に金属酸化物層を平坦化することによって形成され得る。金属酸化物層は、金属層の上にダイオード２２が形成されていないところでレールの上面より下に窪められてもよい。レール１３間のスペースは、酸化シリコンなどの絶縁性充填材料４４で充填され、次にＣＭＰまたは他の平坦化が行われ得る。同様に、ダイオード２２間のスペースも、平坦化された充填材料４８で充填され得る。
図７に示されている他の代替の実施形態では、メモリデバイスは、少なくとも１つのダイオード２２を底部電極２８の上に形成することによって形成され得る。その後、障壁層１６と、シリンダ状柱構造１３などの絶縁構造１３とがダイオードの上に形成される。抵抗率スイッチング素子１４は構造１３の側壁１５上に形成される。
構造１３は、絶縁テンプレート層の上にハードマスクパターン層を形成することによって形成され得る。ハードマスク層は、タングステンまたは無定形炭素または他の材料を含むことができる。テンプレート層は、ハードマスクパターンをアンダーカットするためのマスクとしてハードマスクパターンを用いて、等方性エッチングなどの任意の適切な方法により、選択的に除去され得る。その結果として、テンプレート層の幅は減少し、テンプレート層から少なくとも１つの絶縁柱が形成される。これは、より大きな直径のハードマスクキャップで覆われた絶縁構造１３柱ステムの「マッシュルーム」形状を形成する。
金属酸化物層などの抵抗率スイッチング材料が、その後、例えば原子層堆積法などの任意の適切な方法によって絶縁構造１３柱の側壁の上およびハードマスクキャップ上に堆積させられる。（単数または複数の）半導体ダイオード層（および任意に障壁層１６）は、少なくとも１つの柱状ダイオードステアリング素子（および任意にパターニングされた障壁１６）を形成するためにハードマスクパターンをマスクとして用いて選択的にエッチングされ得る。ハードマスクパターン層を、上部電極２６が抵抗率スイッチング素子１４と接触して形成される前に任意に除去することができ、あるいは、ハードマスクが電導性であるならばハードマスクを上部電極２６の一部として維持することができる。従って、この構造では、ダイオードはハードマスクパターンと同じ直径を有し、絶縁構造１３は等方性エッチングおよびアンダーカットに起因してダイオードより小さな直径（または幅）を有する。そのため、抵抗率スイッチング素子１４の縁は、構造１３の下のダイオード２２に直接または間接的に電気的に連絡することができるとともに構造１３の上に位置する上部電極２６に直接または間接的に電気的に接続することができる。
本発明の実施形態のメモリセルは、ワンタイムプログラマブル（ＯＴＰ）または再書き込み可能な不揮発性メモリセルを含むことができ、アンチヒューズ、ヒューズ、連続して配置されたダイオードおよびアンチヒューズ、ポリシリコン記憶効果セル、金属酸化物メモリ、スイッチャブルな複合金属酸化物、カーボンナノチューブメモリ、グラフェンまたは他の炭素スイッチャブル抵抗材料、相変化材料メモリ、伝導性ブリッジ素子、またはスイッチャブルポリマーメモリのうちの少なくとも１つから選択され得る。
第１のメモリレベルの形成を説明した。モノリシックな３次元メモリアレイを形成するためにこの第１のメモリレベルより上に追加のメモリレベルが形成され得る。或る実施形態では、メモリレベル間で導体が共有され得る。すなわち、頂部導体は次のメモリレベルの底部導体として役立つ。他の実施形態では、中間レベル誘電体（図示せず）が第１のメモリレベルより上に形成され、その表面が平坦化され、この平坦化されたレベル間誘電体上で第２のメモリレベルの構築が共有される導体なしで始まる。
モノリシックな３次元メモリアレイは、複数のメモリレベルがウェハなどの単一の基板より上に、介在する基板を伴わずに形成されているものである。１つのメモリレベルを形成する層は現存する１つまたは複数のレベルの層の直ぐ上に堆積あるいは成長させられる。対照的に、Leedy の「THREE DIMENSIONAL STRUCTURE MEMORY」という米国特許第５，９１５，１６７号（特許文献４）のように、積層されたメモリは、別々の基板上にメモリレベルを形成してメモリレベルを互いの上に接着することによって構築されている。基板を接着の前に薄くするかあるいはメモリレベルから除去することができるけれども、メモリレベルは初めに別々の基板の上に形成されるので、そのようなメモリは真のモノリシックな３次元メモリアレイではない。
基板より上に形成されたモノリシックな３次元メモリアレイは、少なくとも、基板より上の第１の高さに形成された第１のメモリレベルと、第１の高さとは異なる第２の高さに形成された第２のメモリレベルとを含む。そのようなマルチレベルアレイでは３、４、８、あるいは実際に任意の数のメモリレベルが基板より上に形成され得る。
本願明細書全体において、１つの層が他のものより「上に」あるいは「下に」あるとして記述された。これらの用語は、層および素子の、それらが形成される、大抵の実施形態においては単結晶シリコンウェハ基板である基板に対する位置を記述し、構造物は、それがウェハ基板からより遠くにあれば他の構造物より上にあり、より近くにあれば他の構造物より下にあるということを理解するべきである。明らかにウェハあるいはダイはどんな方向にも回転させられ得るけれども、ウェハあるいはダイ上の主要構造物の相対方位は変化しない。さらに、図面は、意図的に一定スケールで示されていなくて、単に層および処理された層を表すに過ぎない。
本発明は、例示を用いて記述されている。使用された用語は、用語の本質において限定的ではなくて説明的であるように意図されているということを理解するべきである。前の教示に照らして本発明の多くの改変および変化形が可能である。したがって、添付されている特許請求の範囲内において、ここに明確に記載されたもの以外にも本発明を実施でき得る。

Claims (19)

  1. メモリデバイスであって、
    第１の伝導性電極と、
    絶縁構造と、
    前記絶縁構造の側壁上に置かれている抵抗率スイッチング素子と、
    前記抵抗率スイッチング素子の上に置かれている第２の伝導性電極と、
    前記第１の伝導性電極および前記第２の伝導性電極の間に前記抵抗率スイッチング素子と直列に置かれているステアリング素子と、を備え、
    前記第１の伝導性電極から前記第２の伝導性電極への第１の方向における前記抵抗率スイッチング素子の高さは、第１の方向と直角をなす第２の方向における前記抵抗率スイッチング素子の厚さより大きく、
    前記絶縁構造は、複数の絶縁レールを含み、
    前記抵抗率スイッチング素子は、少なくとも１つの絶縁レールの側壁上に、隣接するレール間に露出した前記第１の伝導性電極と接触して置かれ、
    複数の絶縁レールの間のスペースは、絶縁充填材料で充填され、
    各絶縁レールは、前記抵抗率スイッチング素子が前記第１の伝導性電極および前記ステアリング素子と接触して置かれるように、前記第１の伝導性電極および前記ステアリング素子と部分的に位置ずれをしているデバイス。
  2. 請求項１記載のデバイスにおいて、
    前記ステアリング素子は、前記抵抗率スイッチング素子より上に置かれているダイオードを含むデバイス。
  3. 請求項１記載のデバイスにおいて、
    前記ステアリング素子は、前記抵抗率スイッチング素子より下に置かれているダイオードを含むデバイス。
  4. 請求項１記載のデバイスにおいて、
    前記ステアリング素子は、伝導性障壁層によって前記抵抗率スイッチング素子から分離されている柱形ｐｉｎダイオードを含むデバイス。
  5. 請求項１記載のデバイスにおいて、
    前記抵抗率スイッチング素子は、前記絶縁構造の側壁上に置かれている金属酸化物層であるデバイス。
  6. 請求項１記載のデバイスにおいて、
    前記抵抗率スイッチング素子は、アンチヒューズ誘電体、ヒューズ、ポリシリコン記憶効果材料、金属酸化物またはスイッチャブルな複合金属酸化物材料、カーボンナノチューブ材料、グラフェンスイッチャブル抵抗材料、炭素抵抗率スイッチング材料、相変化材料、伝導性ブリッジ素子、電解質スイッチング材料、あるいはスイッチャブルなポリマー材料から選択されるデバイス。
  7. 請求項１記載のデバイスにおいて、
    前記絶縁構造は、絶縁層内のトレンチを含み、
    前記抵抗率スイッチング素子は、前記絶縁層内のトレンチの側壁上に、前記絶縁層内のトレンチの底に露出した前記第１の伝導性電極と接触して置かれているデバイス。
  8. 請求項１記載のデバイスにおいて、
    前記抵抗率スイッチング素子は、１０ｎｍより大きい高さと１０ｎｍより小さい厚さとを有するデバイス。
  9. メモリデバイスを作る方法であって、
    第１の伝導性電極を形成するステップと、
    前記第１の伝導性電極の上に絶縁構造を形成するステップと、
    前記絶縁構造の側壁上に抵抗率スイッチング素子を形成するステップと、
    前記抵抗率スイッチング素子の上に第２の伝導性電極を形成するステップと、
    前記第１の伝導性電極および前記第２の伝導性電極の間に前記抵抗率スイッチング素子と直列にステアリング素子を形成するステップと、
    絶縁レール形の絶縁構造を形成するために絶縁層を、前記第１の伝導性電極が隣接する絶縁レール間で露出され、かつ前記抵抗率スイッチング素子が少なくとも１つの絶縁レールの側壁上に前記第１の伝導性電極と接触して形成されるように、パターニングするステップと、
    前記絶縁レール間のスペースを絶縁充填材料で充填するステップと、を含み、
    前記第１の伝導性電極から前記第２の伝導性電極への第１の方向における前記抵抗率スイッチング素子の高さは、第１の方向と直角をなす第２の方向における前記抵抗率スイッチング素子の厚さより大きく、
    前記ステアリング素子は、前記抵抗率スイッチング素子より上または下に置かれているダイオードを含む方法。
  10. 請求項９記載の方法において、
    前記抵抗率スイッチング素子の上に絶縁層を形成するステップと、
    前記第２の伝導性電極を形成するステップの前に、前記抵抗率スイッチング素子の上面を露出させるために前記絶縁層を平坦化するステップと、
    をさらに含む方法。
  11. 請求項９記載の方法において、
    前記抵抗率スイッチング素子は、
    前記絶縁構造の側壁上に置かれている金属酸化物層であるか、または
    アンチヒューズ誘電体、ヒューズ、ポリシリコン記憶効果材料、金属酸化物またはスイッチャブルな複合金属酸化物材料、カーボンナノチューブ材料、グラフェンスイッチャブル抵抗材料、炭素抵抗率スイッチング材料、相変化材料、伝導性ブリッジ素子、電解質スイッチング材料、あるいはスイッチャブルなポリマー材料から選択されるか、または
    金属または金属窒化物層を前記絶縁構造の側壁上に堆積させ、金属酸化物または金属オキシニトリド層を形成するために金属または金属窒化物層を酸化させることによって形成された金属酸化物を含む方法。
  12. 請求項９記載の方法において、
    前記絶縁構造を形成するために絶縁層内にトレンチを、前記第１の伝導性電極が前記トレンチの底で露出され、かつ前記抵抗率スイッチング素子が前記トレンチの絶縁構造の側壁上に前記第１の伝導性電極と接触して形成されるように、形成するステップをさらに含む方法。
  13. 請求項９記載の方法において、
    柱形絶縁構造を形成するために絶縁層を、前記抵抗率スイッチング素子が前記柱形絶縁構造の側壁上に形成されるように、パターニングするステップをさらに含む方法。
  14. メモリデバイスであって、
    第１の伝導性電極と、
    絶縁構造と、
    前記絶縁構造の側壁上に置かれている抵抗率スイッチング素子と、
    前記抵抗率スイッチング素子の上に置かれている第２の伝導性電極と、
    前記第１の伝導性電極および前記第２の伝導性電極の間に前記抵抗率スイッチング素子と直列に置かれているステアリング素子と、を備え、
    前記第１の伝導性電極から前記第２の伝導性電極への第１の方向における前記抵抗率スイッチング素子の高さは、第１の方向と直角をなす第２の方向における前記抵抗率スイッチング素子の厚さより大きく、
    前記ステアリング素子は、前記抵抗率スイッチング素子より上または下に置かれているダイオードを含み、
    前記絶縁構造は、複数の絶縁レールを含み、
    前記抵抗率スイッチング素子は、少なくとも１つの絶縁レールの側壁上に、隣接するレール間に露出した前記第１の伝導性電極と接触して置かれ、
    複数の絶縁レールの間のスペースは、絶縁充填材料で充填され、
    各絶縁レールは、前記抵抗率スイッチング素子が前記第１の伝導性電極および前記ステアリング素子と接触して置かれるように、前記第１の伝導性電極および前記ステアリング素子と部分的に位置ずれをしているデバイス。
  15. 請求項１４記載のデバイスにおいて、
    前記ステアリング素子は、伝導性障壁層によって前記抵抗率スイッチング素子から分離されている柱形ｐｉｎダイオードを含み、
    前記抵抗率スイッチング素子は、前記絶縁構造の側壁上に置かれている金属酸化物層であるデバイス。
  16. 請求項１４記載のデバイスにおいて、
    前記抵抗率スイッチング素子は、アンチヒューズ誘電体、ヒューズ、ポリシリコン記憶効果材料、金属酸化物またはスイッチャブルな複合金属酸化物材料、カーボンナノチューブ材料、グラフェンスイッチャブル抵抗材料、炭素抵抗率スイッチング材料、相変化材料、伝導性ブリッジ素子、電解質スイッチング材料、あるいはスイッチャブルなポリマー材料から選択されるデバイス。
  17. 請求項１４記載のデバイスにおいて、
    前記絶縁構造は、絶縁層内のトレンチを含み、
    前記抵抗率スイッチング素子は、前記絶縁層内のトレンチの側壁上に、前記絶縁層内のトレンチの底に露出した前記第１の伝導性電極と接触して置かれているデバイス。
  18. 請求項１４記載のデバイスにおいて、
    前記絶縁構造は、絶縁柱を含み、前記抵抗率スイッチング素子が前記絶縁柱の少なくとも１つの側壁上に形成されるデバイス。
  19. 請求項１４記載のデバイスにおいて、
    前記抵抗率スイッチング素子は、１０ｎｍより大きい高さと１０ｎｍより小さい厚さとを有するデバイス。
JP2011504064A 2008-04-11 2009-04-01 側壁構造化スイッチャブル抵抗器セル Expired - Fee Related JP5044042B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US7109308P 2008-04-11 2008-04-11
US61/071,093 2008-04-11
US12/216,110 US7812335B2 (en) 2008-04-11 2008-06-30 Sidewall structured switchable resistor cell
US12/216,110 2008-06-30
PCT/US2009/039126 WO2009126492A1 (en) 2008-04-11 2009-04-01 Sidewall structured switchable resistor cell

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012130412A Division JP5395213B2 (ja) 2008-04-11 2012-06-08 側壁構造化スイッチャブル抵抗器セル

Publications (3)

Publication Number Publication Date
JP2011517855A JP2011517855A (ja) 2011-06-16
JP2011517855A5 JP2011517855A5 (ja) 2012-05-24
JP5044042B2 true JP5044042B2 (ja) 2012-10-10

Family

ID=40839545

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011504064A Expired - Fee Related JP5044042B2 (ja) 2008-04-11 2009-04-01 側壁構造化スイッチャブル抵抗器セル
JP2012130412A Expired - Fee Related JP5395213B2 (ja) 2008-04-11 2012-06-08 側壁構造化スイッチャブル抵抗器セル

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2012130412A Expired - Fee Related JP5395213B2 (ja) 2008-04-11 2012-06-08 側壁構造化スイッチャブル抵抗器セル

Country Status (7)

Country Link
US (1) US7812335B2 (ja)
EP (1) EP2277201A1 (ja)
JP (2) JP5044042B2 (ja)
KR (1) KR101532203B1 (ja)
CN (2) CN102983273A (ja)
TW (1) TWI380437B (ja)
WO (1) WO2009126492A1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7830698B2 (en) * 2008-04-11 2010-11-09 Sandisk 3D Llc Multilevel nonvolatile memory device containing a carbon storage material and methods of making and using same
KR20110050422A (ko) * 2008-07-08 2011-05-13 쌘디스크 3디 엘엘씨 탄소계 저항률 스위칭 물질과 이를 형성하는 방법
US8470646B2 (en) * 2008-12-31 2013-06-25 Sandisk 3D Llc Modulation of resistivity in carbon-based read-writeable materials
WO2011034541A1 (en) * 2009-09-18 2011-03-24 Hewlett-Packard Development Company, L.P. Light-emitting diode including a metal-dielectric-metal structure
JP5439147B2 (ja) 2009-12-04 2014-03-12 株式会社東芝 抵抗変化メモリ
US8374018B2 (en) * 2010-07-09 2013-02-12 Crossbar, Inc. Resistive memory using SiGe material
CN102332454B (zh) * 2010-07-15 2013-04-10 复旦大学 一次可编程存储单元、存储器及其制备方法
JP5572056B2 (ja) * 2010-10-20 2014-08-13 株式会社東芝 記憶装置及びその製造方法
US8502185B2 (en) * 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
US8482078B2 (en) * 2011-05-10 2013-07-09 International Business Machines Corporation Integrated circuit diode
US8394682B2 (en) * 2011-07-26 2013-03-12 Micron Technology, Inc. Methods of forming graphene-containing switches
US8879299B2 (en) 2011-10-17 2014-11-04 Sandisk 3D Llc Non-volatile memory cell containing an in-cell resistor
KR20130043533A (ko) * 2011-10-20 2013-04-30 삼성전자주식회사 도전성 버퍼 패턴을 갖는 비-휘발성 메모리소자 및 그 형성 방법
US8710481B2 (en) 2012-01-23 2014-04-29 Sandisk 3D Llc Non-volatile memory cell containing a nano-rail electrode
KR20130087233A (ko) 2012-01-27 2013-08-06 삼성전자주식회사 가변 저항 메모리 장치 및 그 형성 방법
US9276204B2 (en) 2012-02-29 2016-03-01 Hewlett Packard Enterprise Development Lp Memristor with channel region in thermal equilibrium with containing region
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
WO2014050198A1 (ja) * 2012-09-28 2014-04-03 日本電気株式会社 スイッチング素子およびスイッチング素子の製造方法
CN104051619B (zh) * 2013-03-13 2017-07-04 旺宏电子股份有限公司 具有相变元件的存储器单元及其形成方法
US9093635B2 (en) * 2013-03-14 2015-07-28 Crossbar, Inc. Controlling on-state current for two-terminal memory
KR101458566B1 (ko) * 2013-05-21 2014-11-07 재단법인대구경북과학기술원 정류소자 및 그의 제조 방법
KR102225782B1 (ko) 2014-07-28 2021-03-10 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조 방법
US10062842B2 (en) 2015-01-30 2018-08-28 Hewlett Packard Enterprise Development Lp Composite selector electrodes
US9806256B1 (en) 2016-10-21 2017-10-31 Sandisk Technologies Llc Resistive memory device having sidewall spacer electrode and method of making thereof
KR102474306B1 (ko) * 2018-02-20 2022-12-06 에스케이하이닉스 주식회사 크로스-포인트 어레이 장치 및 이의 제조 방법
KR20200127712A (ko) 2019-05-03 2020-11-11 삼성전자주식회사 가변 저항 메모리 소자
US10991879B2 (en) 2019-06-26 2021-04-27 Western Digital Technologies, Inc. Multi-level phase change memory cells and method of making the same
CN112018234B (zh) * 2020-07-22 2021-10-15 厦门半导体工业技术研发有限公司 半导体器件和半导体器件的制造方法
WO2022260701A1 (en) * 2021-06-09 2022-12-15 Microchip Technology Incorporated Carbon nanotube (cnt) memory cell element and methods of construction

Family Cites Families (96)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8400959D0 (en) 1984-01-13 1984-02-15 British Petroleum Co Plc Semiconductor device
US4646266A (en) 1984-09-28 1987-02-24 Energy Conversion Devices, Inc. Programmable semiconductor structures and methods for using the same
US5166760A (en) 1990-02-28 1992-11-24 Hitachi, Ltd. Semiconductor Schottky barrier device with pn junctions
DE69426695T2 (de) 1993-04-23 2001-08-09 Irvine Sensors Corp Elektronisches modul mit einem stapel von ic-chips
US5555204A (en) 1993-06-29 1996-09-10 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
US5535156A (en) 1994-05-05 1996-07-09 California Institute Of Technology Transistorless, multistable current-mode memory cells and memory arrays and methods of reading and writing to the same
US5559732A (en) 1994-12-27 1996-09-24 Syracuse University Branched photocycle optical memory device
US5751012A (en) 1995-06-07 1998-05-12 Micron Technology, Inc. Polysilicon pillar diode for use in a non-volatile memory cell
US5693556A (en) 1995-12-29 1997-12-02 Cypress Semiconductor Corp. Method of making an antifuse metal post structure
US5723358A (en) 1996-04-29 1998-03-03 Vlsi Technology, Inc. Method of manufacturing amorphous silicon antifuse structures
US5835396A (en) 1996-10-17 1998-11-10 Zhang; Guobiao Three-dimensional read-only memory
US5915167A (en) 1997-04-04 1999-06-22 Elm Technology Corporation Three dimensional structure memory
NO972803D0 (no) 1997-06-17 1997-06-17 Opticom As Elektrisk adresserbar logisk innretning, fremgangsmåte til elektrisk adressering av samme og anvendelse av innretning og fremgangsmåte
NO973993L (no) 1997-09-01 1999-03-02 Opticom As Leseminne og leseminneinnretninger
US6111784A (en) 1997-09-18 2000-08-29 Canon Kabushiki Kaisha Magnetic thin film memory element utilizing GMR effect, and recording/reproduction method using such memory element
US5991193A (en) 1997-12-02 1999-11-23 International Business Machines Corporation Voltage biasing for magnetic ram with magnetic tunnel memory cells
US6483736B2 (en) 1998-11-16 2002-11-19 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6034882A (en) 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6377502B1 (en) 1999-05-10 2002-04-23 Kabushiki Kaisha Toshiba Semiconductor device that enables simultaneous read and write/erase operation
US6187617B1 (en) 1999-07-29 2001-02-13 International Business Machines Corporation Semiconductor structure having heterogeneous silicide regions and method for forming same
US6306718B1 (en) 2000-04-26 2001-10-23 Dallas Semiconductor Corporation Method of making polysilicon resistor having adjustable temperature coefficients
US6420215B1 (en) 2000-04-28 2002-07-16 Matrix Semiconductor, Inc. Three-dimensional memory array and method of fabrication
US8575719B2 (en) 2000-04-28 2013-11-05 Sandisk 3D Llc Silicon nitride antifuse for use in diode-antifuse memory arrays
US6777773B2 (en) 2000-08-14 2004-08-17 Matrix Semiconductor, Inc. Memory cell with antifuse layer formed at diode junction
JP5792918B2 (ja) 2000-08-14 2015-10-14 サンディスク・スリー・ディ・リミテッド・ライアビリティ・カンパニーＳａｎｄｉｓｋ ３Ｄ Ｌｌｃ 高集積メモリデバイス
US6541312B2 (en) 2000-12-22 2003-04-01 Matrix Semiconductor, Inc. Formation of antifuse structure in a three dimensional memory
US6486065B2 (en) 2000-12-22 2002-11-26 Matrix Semiconductor, Inc. Method of forming nonvolatile memory device utilizing a hard mask
US6706402B2 (en) 2001-07-25 2004-03-16 Nantero, Inc. Nanotube films and articles
US6574130B2 (en) 2001-07-25 2003-06-03 Nantero, Inc. Hybrid circuit having nanotube electromechanical memory
US6584029B2 (en) 2001-08-09 2003-06-24 Hewlett-Packard Development Company, L.P. One-time programmable memory using fuse/anti-fuse and vertically oriented fuse unit memory cells
US6567301B2 (en) 2001-08-09 2003-05-20 Hewlett-Packard Development Company, L.P. One-time programmable unit memory cell based on vertically oriented fuse and diode and one-time programmable memory using the same
US6525953B1 (en) 2001-08-13 2003-02-25 Matrix Semiconductor, Inc. Vertically-stacked, field-programmable, nonvolatile memory and method of fabrication
US6580144B2 (en) * 2001-09-28 2003-06-17 Hewlett-Packard Development Company, L.P. One time programmable fuse/anti-fuse combination based memory cell
US6693823B2 (en) 2002-01-02 2004-02-17 Intel Corporation Minimization of metal migration in magnetic random access memory
US6559516B1 (en) 2002-01-16 2003-05-06 Hewlett-Packard Development Company Antifuse structure and method of making
US7038248B2 (en) 2002-02-15 2006-05-02 Sandisk Corporation Diverse band gap energy level semiconductor device
US6853049B2 (en) 2002-03-13 2005-02-08 Matrix Semiconductor, Inc. Silicide-silicon oxide-semiconductor antifuse device and method of making
US6778421B2 (en) 2002-03-14 2004-08-17 Hewlett-Packard Development Company, Lp. Memory device array having a pair of magnetic bits sharing a common conductor line
US6548313B1 (en) 2002-05-31 2003-04-15 Intel Corporation Amorphous carbon insulation and carbon nanotube wires
US7081377B2 (en) 2002-06-27 2006-07-25 Sandisk 3D Llc Three-dimensional memory
US6952043B2 (en) 2002-06-27 2005-10-04 Matrix Semiconductor, Inc. Electrically isolated pillars in active devices
US7071008B2 (en) 2002-08-02 2006-07-04 Unity Semiconductor Corporation Multi-resistive state material that uses dopants
US6834008B2 (en) 2002-08-02 2004-12-21 Unity Semiconductor Corporation Cross point memory array using multiple modes of operation
US7105108B2 (en) 2002-08-15 2006-09-12 Advanced Energy Technology Inc. Graphite intercalation and exfoliation process
JP4509467B2 (ja) * 2002-11-08 2010-07-21 シャープ株式会社 不揮発可変抵抗素子、及び記憶装置
US6813177B2 (en) 2002-12-13 2004-11-02 Ovoynx, Inc. Method and system to store information
US8637366B2 (en) 2002-12-19 2014-01-28 Sandisk 3D Llc Nonvolatile memory cell without a dielectric antifuse having high- and low-impedance states
US7800932B2 (en) * 2005-09-28 2010-09-21 Sandisk 3D Llc Memory cell comprising switchable semiconductor memory element with trimmable resistance
US7176064B2 (en) 2003-12-03 2007-02-13 Sandisk 3D Llc Memory cell comprising a semiconductor junction diode crystallized adjacent to a silicide
US6946719B2 (en) 2003-12-03 2005-09-20 Matrix Semiconductor, Inc Semiconductor device including junction diode contacting contact-antifuse unit comprising silicide
JP2006511965A (ja) 2002-12-19 2006-04-06 マトリックス セミコンダクター インコーポレイテッド 高密度不揮発性メモリを製作するための改良された方法
US7618850B2 (en) 2002-12-19 2009-11-17 Sandisk 3D Llc Method of making a diode read/write memory cell in a programmed state
US20050226067A1 (en) 2002-12-19 2005-10-13 Matrix Semiconductor, Inc. Nonvolatile memory cell operating by increasing order in polycrystalline semiconductor material
US7285464B2 (en) 2002-12-19 2007-10-23 Sandisk 3D Llc Nonvolatile memory cell comprising a reduced height vertical diode
DE60323202D1 (de) 2003-02-21 2008-10-09 St Microelectronics Srl Phasenwechselspeicheranordnung
US7113426B2 (en) 2003-03-28 2006-09-26 Nantero, Inc. Non-volatile RAM cell and array using nanotube switch position for information state
US6914801B2 (en) 2003-05-13 2005-07-05 Ovonyx, Inc. Method of eliminating drift in phase-change memory
US7511352B2 (en) 2003-05-19 2009-03-31 Sandisk 3D Llc Rail Schottky device and method of making
US6873543B2 (en) 2003-05-30 2005-03-29 Hewlett-Packard Development Company, L.P. Memory device
US6815704B1 (en) 2003-09-04 2004-11-09 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids
JP2005109659A (ja) 2003-09-29 2005-04-21 Toshiba Corp 半導体集積回路装置
US6847544B1 (en) 2003-10-20 2005-01-25 Hewlett-Packard Development Company, L.P. Magnetic memory which detects changes between first and second resistive states of memory cell
US6999366B2 (en) 2003-12-03 2006-02-14 Hewlett-Packard Development Company, Lp. Magnetic memory including a sense result category between logic states
US7172840B2 (en) 2003-12-05 2007-02-06 Sandisk Corporation Photomask features with interior nonprinting window using alternating phase shifting
US7474000B2 (en) 2003-12-05 2009-01-06 Sandisk 3D Llc High density contact to relaxed geometry layers
US6951780B1 (en) 2003-12-18 2005-10-04 Matrix Semiconductor, Inc. Selective oxidation of silicon in diode, TFT, and monolithic three dimensional memory arrays
US20050221200A1 (en) 2004-04-01 2005-10-06 Matrix Semiconductor, Inc. Photomask features with chromeless nonprinting phase shifting window
US7307013B2 (en) 2004-06-30 2007-12-11 Sandisk 3D Llc Nonselective unpatterned etchback to expose buried patterned features
US7405465B2 (en) 2004-09-29 2008-07-29 Sandisk 3D Llc Deposited semiconductor structure to minimize n-type dopant diffusion and method of making
US7224013B2 (en) 2004-09-29 2007-05-29 Sandisk 3D Llc Junction diode comprising varying semiconductor compositions
US7608503B2 (en) 2004-11-22 2009-10-27 Macronix International Co., Ltd. Side wall active pin memory and manufacturing method
KR100719346B1 (ko) 2005-04-19 2007-05-17 삼성전자주식회사 저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열
US7812404B2 (en) 2005-05-09 2010-10-12 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
US20060250836A1 (en) 2005-05-09 2006-11-09 Matrix Semiconductor, Inc. Rewriteable memory cell comprising a diode and a resistance-switching material
US7426128B2 (en) 2005-07-11 2008-09-16 Sandisk 3D Llc Switchable resistive memory with opposite polarity write pulses
US7345907B2 (en) 2005-07-11 2008-03-18 Sandisk 3D Llc Apparatus and method for reading an array of nonvolatile memory cells including switchable resistor memory elements
US7615770B2 (en) 2005-10-27 2009-11-10 Infineon Technologies Ag Integrated circuit having an insulated memory
US7601995B2 (en) 2005-10-27 2009-10-13 Infineon Technologies Ag Integrated circuit having resistive memory cells
US20070111429A1 (en) * 2005-11-14 2007-05-17 Macronix International Co., Ltd. Method of manufacturing a pipe shaped phase change memory
US7397060B2 (en) * 2005-11-14 2008-07-08 Macronix International Co., Ltd. Pipe shaped phase change memory
US7884346B2 (en) * 2006-03-30 2011-02-08 Panasonic Corporation Nonvolatile memory element and manufacturing method thereof
JP2007281208A (ja) * 2006-04-07 2007-10-25 Matsushita Electric Ind Co Ltd 多層抵抗変化素子アレイ、抵抗変化装置、多層不揮発性記憶素子アレイ、及び不揮発性記憶装置
US7575984B2 (en) * 2006-05-31 2009-08-18 Sandisk 3D Llc Conductive hard mask to protect patterned features during trench etch
US7492630B2 (en) 2006-07-31 2009-02-17 Sandisk 3D Llc Systems for reverse bias trim operations in non-volatile memory
KR100881181B1 (ko) * 2006-11-13 2009-02-05 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
US7667999B2 (en) 2007-03-27 2010-02-23 Sandisk 3D Llc Method to program a memory cell comprising a carbon nanotube fabric and a steering element
US7982209B2 (en) 2007-03-27 2011-07-19 Sandisk 3D Llc Memory cell comprising a carbon nanotube fabric element and a steering element
KR100888617B1 (ko) * 2007-06-15 2009-03-17 삼성전자주식회사 상변화 메모리 장치 및 그 형성 방법
WO2009015298A2 (en) * 2007-07-25 2009-01-29 Intermolecular, Inc. Nonvolatile memory elements
US8665629B2 (en) 2007-09-28 2014-03-04 Qimonda Ag Condensed memory cell structure using a FinFET
JP5374865B2 (ja) * 2007-12-10 2013-12-25 富士通株式会社 抵抗変化素子、これを用いた記憶装置、及びそれらの作製方法
US7764534B2 (en) 2007-12-28 2010-07-27 Sandisk 3D Llc Two terminal nonvolatile memory using gate controlled diode elements
JP5364280B2 (ja) * 2008-03-07 2013-12-11 株式会社東芝 不揮発性記憶装置及びその製造方法
US7830698B2 (en) 2008-04-11 2010-11-09 Sandisk 3D Llc Multilevel nonvolatile memory device containing a carbon storage material and methods of making and using same
US7859887B2 (en) 2008-04-11 2010-12-28 Sandisk 3D Llc Multilevel nonvolatile memory device containing a carbon storage material and methods of making and using same
US7723180B2 (en) 2008-04-11 2010-05-25 Sandisk 3D Llc Multilevel nonvolatile memory device containing a carbon storage material and methods of making and using same

Also Published As

Publication number Publication date
CN101999170B (zh) 2013-01-16
TWI380437B (en) 2012-12-21
CN101999170A (zh) 2011-03-30
KR101532203B1 (ko) 2015-07-06
JP5395213B2 (ja) 2014-01-22
EP2277201A1 (en) 2011-01-26
CN102983273A (zh) 2013-03-20
KR20110005830A (ko) 2011-01-19
TW200950078A (en) 2009-12-01
JP2011517855A (ja) 2011-06-16
JP2012212902A (ja) 2012-11-01
WO2009126492A1 (en) 2009-10-15
US7812335B2 (en) 2010-10-12
US20090256129A1 (en) 2009-10-15

Similar Documents

Publication Publication Date Title
JP5044042B2 (ja) 側壁構造化スイッチャブル抵抗器セル
US7351992B2 (en) Forming nonvolatile phase change memory cell having a reduced thermal contact area
US7781269B2 (en) Triangle two dimensional complementary patterning of pillars
TWI381490B (zh) 製造非揮發性記憶體裝置之方法
US8283711B2 (en) Non-volatile memory devices having data storage layer
US8624293B2 (en) Carbon/tunneling-barrier/carbon diode
US7759201B2 (en) Method for fabricating pitch-doubling pillar structures
US20110147690A1 (en) Phase change memory device having 3 dimensional stack structure and fabrication method thereof
JP2012533885A (ja) 犠牲材を使用してダマシンダイオードを作る方法
US20130187114A1 (en) Non-Volatile Memory Cell Containing a Nano-Rail Electrode
US11043537B2 (en) Three-dimensional phase change memory device including vertically constricted current paths and methods of manufacturing the same
US8148230B2 (en) Method of making damascene diodes using selective etching methods
KR102532156B1 (ko) 제한된 전류 경로들을 포함하는 3차원 메모리 디바이스 및 그 제조 방법들
CN110176471B (zh) 交叉点阵列器件及其制造方法
US20100283053A1 (en) Nonvolatile memory array comprising silicon-based diodes fabricated at low temperature

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120330

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120330

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20120330

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20120509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120710

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120712

R150 Certificate of patent or registration of utility model

Ref document number: 5044042

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150720

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees