CN107316869A - 三维纵向一次编程存储器 - Google Patents
三维纵向一次编程存储器 Download PDFInfo
- Publication number
- CN107316869A CN107316869A CN201710246992.XA CN201710246992A CN107316869A CN 107316869 A CN107316869 A CN 107316869A CN 201710246992 A CN201710246992 A CN 201710246992A CN 107316869 A CN107316869 A CN 107316869A
- Authority
- CN
- China
- Prior art keywords
- otp
- address wire
- storage
- vertical
- further characterized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003860 storage Methods 0.000 claims abstract description 93
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 239000010410 layer Substances 0.000 claims description 31
- 239000004020 conductor Substances 0.000 claims description 26
- 230000014759 maintenance of location Effects 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 8
- 239000007769 metal material Substances 0.000 claims description 4
- 239000002365 multiple layer Substances 0.000 claims description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims 1
- 239000012528 membrane Substances 0.000 description 12
- 238000003491 array Methods 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000178 monomer Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
- 230000007306 turnover Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/003—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
- G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
- H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/27—ROM only
- H10B20/50—ROM only having transistors on different levels, e.g. 3D ROM
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
- G11C2013/0045—Read using current through the cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/10—Resistive cells; Technology aspects
- G11C2213/15—Current-voltage curve
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/71—Three dimensional array
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/73—Array where access device function, e.g. diode function, being merged with memorizing function of memory element
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提出一种三维纵向一次编程存储器（3D‑OTPV）。它含有多个在衬底电路上并肩排列的竖直存储串，每个竖直存储串垂直与衬底且含有多个垂直堆叠的OTP存储元，每个存储元含有一反熔丝膜，在编程时该反熔丝膜从高电阻态不可逆转地转变为低电阻态。
Description
技术领域
本发明涉及集成电路存储器领域，更确切地说，涉及一次编程存储器（OTP）。
背景技术
三维一次编程存储器（3D-OTP）是一种单体（monolithic）半导体存储器，它含有多个垂直堆叠的OTP存储元。3D-OTP的存储元分布在三维空间中，而传统的平面型OTP的存储元分布在二维平面上。相对于传统OTP，3D-OTP具有存储密度大，存储成本低等优点。此外，3D-OTP数据寿命长（>100年），适合长久存储数据。
美国专利5,835,396（发明人：张国飙；授权日：1998年11月10日）披露了一种3D-OTP。3D-OTP芯片含有一衬底及多个堆叠于衬底电路层上的OTP存储层。衬底上的晶体管及其互连线构成衬底电路（包括3D-OTP的周边电路）。每个OTP存储层含有多条水平地址线（包括字线和位线）及多个OTP存储元。每个OTP存储层含有多个OTP阵列，每个OTP阵列是共享有至少一条地址线的OTP存储元的集合。接触通道孔将地址线与衬底电路电耦合。
由于其地址线都是水平的，该3D-OTP被称为橫向3D-OTP（3D-OTPH）。当3D-OTPH的存储容量超过100Gb时，其地址线线宽进入1x nm，这需要采用高精度光刻技术（如多次曝光技术），增加芯片成本。同时，随着OTP存储层数目的增加，平面化将越来越困难。因此，3D-OTPH的OTP存储层数目受到限制。
发明内容
本发明的主要目的是提供一种廉价且高密度的三维一次编程存储器（3D-OTP）。
本发明的另一目的是采用较低精度光刻技术制造3D-OTP。
本发明的另一目的是增加OTP存储层的数目。
本发明的另一目的是在OTP存储元漏电流较大的情况下保证3D-OTP的正常工作。
为了实现这些以及别的目的，本发明提出一种三维纵向一次编程存储器（3D-OTPV）。它含有多个在衬底电路上并肩排列的OTP存储串，每个OTP存储串垂直与衬底且含有多个垂直堆叠的OTP存储元。具体说来，3D-OTPV含有多条垂直堆叠的水平地址线（字线）。在刻蚀出多个穿透这些水平地址线的存储井后，在存储井的边墙覆盖一层反熔丝膜，并填充导体材料以形成竖直地址线（位线）。导体材料可以是金属材料或掺杂的半导体材料。OTP存储元形成在字线和位线的交叉处。
每个OTP存储元含有一反熔丝和一二极管，反熔丝含有一反熔丝膜。反熔丝膜就是一层绝缘膜（如氧化硅、氮化硅），它在编程时从高电阻态不可逆转地转变为低电阻态。对于多位元3D-OTPV（即每个OTP存储元存储n>1位信息），每个OTP存储元存储>1位数据，它具有N>2种状态。不同状态的OTP存储元采用的编程电流不同，因此，它们具有不同电阻。二极管含有一准导通膜，它具有如下广义特征：当外加电压的数值小于读电压或外加电压的方向与读电压相反时，其电阻远大于其在读电压下的电阻（读电阻）。
在OTP存储元中，二极管的阴极尺寸仅为存储井的半径。由于该尺寸太小而难以压制二极管的漏电流，3D-OTPV中OTP存储元的漏电流高于3D-OTPH。为了解决这个问题，本发明提出一种“全读”模式。全读模式是指：在一个读周期中读出与一条字线电耦合的所有OTP存储元存储的信息。读周期分两个阶段：预充电阶段和读阶段。在预充电阶段，OTP阵列中所有地址线（包括所有字线和所有位线）均被预充电到一预设电压。在读阶段，当一选中字线上的电压上升到读电压VR后，它通过与之耦合的OTP存储元向所有位线充电。通过测量位线上的电压变化，可确定相应OTP存储元所存储的信息。
相应地，本发明提出一种三维纵向一次编程存储器（3D-OTPV），其特征在于含有：一含有一衬底电路(0K)的半导体衬底(0)；一位于该衬底电路(0K)上的OTP存储串(1A)，该OTP存储串(1A)含有多个相互垂直堆叠、且与一竖直地址线(4a)电耦合的OTP存储元(1aa-1ha)；每个OTP存储元(1aa)含有一层反熔丝膜(6a)，在编程时该反熔丝膜(6a)从高电阻态不可逆转地转变为低电阻态。
本发明还提出一种3D-OTPV，其特征还在于含有：一含有一衬底电路(0K)的半导体衬底(0)；多层处于该衬底电路(0K)之上、且相互垂直堆叠的水平地址线(8a-8h)；至少一穿透所述多层水平地址线(8a-8h)的存储井(2a)；一层覆盖该存储井(2a)边墙的反熔丝膜(6a)，在编程时该反熔丝膜(6a)从高电阻态不可逆转地转变为低电阻态；一条通过对存储井(2a)填充一导电材料而形成的竖直地址线(4a)；多个形成在该水平地址线(8a-8h) 与该竖直地址线(4a)交叉处的OTP存储元(1aa-1ha)。
附图说明
图1A是第一种3D-OTPV的z-x截面图；图1B是其沿AA’的x-y截面图。
图2A-图2C是该3D-OTPV三个工艺步骤的截面图。
图3A是第二种3D-OTPV的z-x截面图；图3B是其沿BB’的x-y截面图。
团4A表示OTP存储元的符号及其意义；图4B是第一种OTP阵列采用的读出电路的电路图；图4C是其时序图；图4D是一种准导通膜的I-V曲线。
图5A是第三种3D-OTPV的z-x截面图；图5B是其沿CC’的x-y截面图；图5C是第二种OTP阵列采用的读出电路的电路图。
图6是一种多位元3D-OTPV的x-y截面图。
注意到，这些附图仅是概要图，它们不按比例绘图。为了显眼和方便起见，图中的部分尺寸和结构可能做了放大或缩小。在不同实施例中，相同的符号一般表示对应或类似的结构。“/”表示“和”或“或”的关系。“衬底中”是指功能器件均形成在衬底中（包括衬底表面上），而互连线形成在衬底上方、不与衬底接触。“衬底上”是指功能器件形成在衬底上方、不与衬底接触。
具体实施方式
图1A是一种三维纵向一次编程存储器（3D-OTPV）的z-x截面图。它含有多个位于衬底电路0K上、且并肩排列的竖直OTP存储串（简称为OTP存储串）1A、1B…。每个OTP存储串1A与衬底0垂直，它含有多个垂直堆叠的OTP存储元1aa-1ha。
本图中的实施例是一OTP阵列10。OTP阵列10是所有共享有至少一条地址线的存储元的集合。它含有多条垂直堆叠的水平地址线（字线）8a-8h。在刻蚀出多个穿透这些水平地址线8a-8h的存储井2a-2d后，在存储井2a-2d的边墙覆盖一层反熔丝膜6a-6d，并填充导体材料以形成竖直地址线4a-4d（位线）。导体材料可以是金属材料或掺杂的半导体材料。。
OTP存储元1aa-1ha形成在字线8a-8h与位线4a的交叉处。在OTP存储元1aa中，反熔丝膜6a是一层绝缘介质膜。它在未编程时具有高电阻；编程时在其中形成导体丝（conductive filament）11，故其电阻不可逆转地转变为低电阻。为简便计，图1A只画出存储元1aa中的导体丝，而未画出其它存储元中的导体丝。
图1B是该3D-OTPV沿AA’的x-y截面图。水平地址线8a为一导体板，它可以与两行或两行以上的竖直地址线（此处为八条竖直地址线4a-4h）耦合，以形成八个OTP存储元1aa-1ah。这些OTP存储元（与一条水平地址线8a电耦合的所有OTP存储元）1aa-1ah构成一OTP存储组1a。由于水平地址线8a很宽，它可以采用低精度光刻技术（如特征线宽>60 nm的光刻技术）来形成。
图2A-图2C表示3D-OTPV的三个工艺步骤。所有的水平地址层12a-12h连续形成（图2A）。具体说来，在将衬底电路0K平面化后，形成第一水平导体层12a。这个水平导体层12a不含有任何图形。在该第一水平导体层12a上形成第一绝缘层5a。类似地，第一绝缘层5a也不含有任何图形。在第一绝缘层5a上再形成第二水平导体层12b。如此类推，直到形成所有的水平导体层（此处共八层）。在图2A的形成过程中，没有图像转换步骤（如光刻步骤）。由于每个水平导体层的平面化保持良好，3D-OTPV可以含有数十上百个水平导体层，远多于3D-OTPH。在形成了所有的水平导体层12a-12h后，通过第一刻蚀一次性地刻蚀所有水平导体层12a-12h以形成多条垂直堆叠的水平地址线8a-8h（图2B）。之后，通过第二刻蚀一次性地形成多个穿透所有水平地址线8a-8h的存储井2a-2d（图2C）。在其侧壁上覆盖反熔丝膜6a-6d，并填充导体材料，以形成多条竖直地址线4a-4d。
图3A是第二种3D-OTPV 10的z-x截面图；图3B是其沿BB’的x-y截面图。它与图1A-图1B中实施例类似，唯一区别是存储井2a-2d中还含有一层准导通膜16a-16d。准导通膜是二极管的主要构成部件，它具有如下广义特性：当外加电压的数值小于读电压或外加电压的方向与读电压相反时，准导通膜的电阻远大于其在读电压下的电阻。准导通膜16a-16d可以是一层陶瓷薄膜（如金属氧化物）。在本实施例中，准导通膜16a-16d位于存储井2a-2d侧壁和反熔丝膜6a-6d之间；在其它实施例中，反熔丝膜6a-6d可位于存储井2a-2d侧壁和准导通膜16a-16d之间。
团4A是OTP存储元1的符号。它表示OTP存储元1含有反熔丝12和二极管14。反熔丝12含有一反熔丝膜6a-6d。反熔丝膜就是一层绝缘膜（如氧化硅、氮化硅），它在编程时从高电阻态不可逆转地转变为低电阻态。二极管14含有一准导通膜16a-16d，它具有如下广义特征：当外加电压的数值小于读电压或方向相反时，其电阻远大于在读电压下的电阻（读电阻）。
二极管14的例子包括半导体二极管、肖特基二极管等和陶瓷二极管等。对于半导体二极管，水平地址线8a-8h含有P型半导体材料、竖直地址线4a-4d含有N型半导体；对于肖特基二极管，水平地址线8a-8h含有金属材料，竖直地址线4a-4d含有半导体材料；对于陶瓷二极管，水平地址线8a-8h和竖直地址线4a-4d之间含有至少一层陶瓷膜（如金属氧化物）。
在OTP存储元中，二极管的阴极尺寸仅为存储井的半径。由于该尺寸太小而难以压制二极管的漏电流，3D-OTPV中OTP存储元的漏电流高于3D-OTPH。为了解决这个问题，本发明提出一种“全读”模式。全读模式是指：在一个读周期中读出与一条字线电耦合的所有OTP存储元存储的信息。
图4B表示第一种OTP阵列10采用的读出电路。它采用全读模式。在电路的语境下，水平地址线8a-8h是字线，竖直地址线4a-4h是位线。OTP阵列10含有字线8a-8h、位线4a-4h、以及存储元1aa-1ad...。OTP阵列10的周边电路含有一个多路复用器（MUX）40和一读出放大器30。在该实施例中，MUX 40为4-to-1 MUX。
图4C是其时序图。读周期T含有一预充电阶段tpre和一读阶段tR：在预充电tpre阶段，存储阵列16中所有地址线（8a-8h、4a-4h）都被充至一预设电压（如放大电路30的输入偏置电压Vi）。在读阶段tR，所有位线4a-4h悬浮，被选中字线8a的电压上升到读电压VR，并通过OTP存储元1aa-1ah向所有位线4a-4h充电。MUX 40将每条位线上的电压分别送到读出放大器30。如果该电压大于读出放大器30的翻转电压VT，则输出VO翻转。在读周期T结束时，存储组1a中所有存储元1aa-1ah存储的数字信息均被读出。
图4D是一种准导通膜的I-V曲线。由于读出放大器30的阈值电压Vt较小（~0.1V），在读阶段所有位线4a-4h上的电压变化较小，未被选中存储元（如1ca）上的反向电压约为-Vt。只要准导通膜的I-V特性满足I(VR)>>I(-VT)，即使有较大的漏电流，也不会影响3D-OTPV的正常工作。
为方便地址解码，本发明还利用存储井的侧壁形成多个纵向晶体管。图5A-图5C表示第三种3D-OTPV.。它含有纵向晶体管3aa-3ad。其中，纵向晶体管3aa是一传输晶体管（passtransistor），它含有栅极7a、栅介质6a和沟道9a（图5A）。沟道9a由填充在该存储井2a中的半导体材料构成，其掺杂可以与竖直地址线4a相同、较淡、或相反。栅极7a包围存储井2a、2e，并控制传输晶体管3aa、3ae（图5B）；栅极7b被包围存储井2b、2f，并控制传输晶体管3ab、3af；栅极7c包围存储井2c、2g，并控制传输晶体管 3ac、3ag；栅极7d包围存储井2d、2h，并控制传输晶体管3ad、3ah。传输晶体管3aa-3ah形成至少一解码级（图5C）。在一实施例中，当栅极7a上的电压为高，而栅极7b-7d上的电压为低时，仅传输晶体管3aa和3ae导通，其它传输晶体管均断开。这时，衬底电路层中的MUX 40`在位线4a和4e中选择一个信号，送至读出放大器30。通过在存储井2a-2d中形成多个纵向晶体管3aa-3ad，本发明能简化解码器的设计。
图6表示一种多位元纵向3D-OTPV 。它含有多个OTP存储元1aa-1ah。在该实施例中，OTP存储元1aa-1ah具有四种状态：’0’, ‘1’, ‘2’, ‘3’， 不同状态的OTP存储元1aa-1ah采用的编程电流不同，因此，它们具有不同电阻。其中，存储元1ac、1ae、1ah为状态’0’，它未编程，其反熔丝膜6c、6e、6h是完整的。其它存储元已编程。其中，存储元1ab、1ag为状态’1’，其导体丝11b最细，电阻在所有已编程反熔丝膜中最大；存储元1aa为状态’3’，其导体丝11d最粗，电阻在所有已编程反熔丝膜中最小；存储元1ad、1af为状态’2’，其导体丝11c的大小介于导体丝11b和11d之间，电阻也介于两者之间。
应该了解，在不远离本发明的精神和范围的前提下，可以对本发明的形式和细节进行改动，这并不妨碍它们应用本发明的精神。因此，除了根据附加的权利要求书的精神，本发明不应受到任何限制。
Claims (10)
1.一种三维纵向一次编程存储器（3D-OTPV），其特征在于含有：
一含有一衬底电路(0K)的半导体衬底(0)；
一位于该衬底电路(0K)上的OTP存储串(1A)，该OTP存储串(1A)含有多个相互垂直堆叠、且与一竖直地址线(4a)电耦合的OTP存储元(1aa-1ha)；
每个OTP存储元(1aa)含有一层反熔丝膜(6a)，在编程时该反熔丝膜(6a)从高电阻态不可逆转地转变为低电阻态。
2.根据权利要求1所述的存储器，其特征还在于含有：多条位于该衬底电路(0K)上的水平地址线(8a-8h)，所述OTP存储元(1aa-1ha)位于所述水平地址线(8a-8h)和所述竖直地址线(4a)之间。
3.一种三维纵向一次编程存储器（3D-OTPV），其特征还在于含有：
一含有一衬底电路(0K)的半导体衬底(0)；
多层处于该衬底电路(0K)之上、且相互垂直堆叠的水平地址线(8a-8h)；
至少一穿透所述多层水平地址线(8a-8h)的存储井(2a)；
一层覆盖该存储井(2a)边墙的反熔丝膜(6a)，在编程时该反熔丝膜(6a)从高电阻态不可逆转地转变为低电阻态；
一条通过对存储井(2a)填充一导电材料而形成的竖直地址线(4a)；
多个形成在该水平地址线(8a-8h) 与该竖直地址线(4a)交叉处的OTP存储元(1aa-1ha)。
4.根据权利要求3所述的存储器，其特征还在于：所述多个OTP存储元(1aa-1ha)构成一竖直存储串(1A)。
5.根据权利要求2或3所述的存储器，其特征还在于：该水平地址线(8a-8h)含第一导体材料，该竖直地址线(4a)含有第二导体材料。
6.根据权利要求2或3所述的存储器，其特征还在于：该水平地址线(8a-8h)含有一金属材料，该竖直地址线(4a)含有一掺杂的半导体材料。
7.根据权利要求2或3所述的存储器，其特征还在于：该水平地址线(8a-8h)含有一掺杂的半导体材料，该竖直地址线(4a)含有至少一反向掺杂的半导体材料。
8.根据权利要求2或3所述的存储器，其特征还在于：在一个读周期(T)中读出与被选中水平地址线(8a)电耦合的所有OTP存储元(1aa-1ah)存储的信息。
9.根据权利要求1或4所述的存储器，其特征还在于：所述竖直存储串(1A)与一纵向晶体管(7a)电耦合。
10.根据权利要求1或3所述的存储器，其特征还在于：每个所述存储元具有N（N>2）种状态(11b-11d)，不同状态下的反熔丝膜具有不同电阻。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610234999 | 2016-04-16 | ||
| CN2016102349995 | 2016-04-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107316869A true CN107316869A (zh) | 2017-11-03 |
Family
ID=60039018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710246992.XA Pending CN107316869A (zh) | 2016-04-16 | 2017-04-16 | 三维纵向一次编程存储器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10002872B2 (zh) |
| CN (1) | CN107316869A (zh) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109817622A (zh) * | 2017-11-13 | 2019-05-28 | 成都皮兆永存科技有限公司 | 多层纵向otp存储器 |
| CN110021610A (zh) * | 2018-01-10 | 2019-07-16 | 成都海存艾匹科技有限公司 | 不含单独二极管膜的三维纵向多次编程存储器 |
| CN110021601A (zh) * | 2018-01-10 | 2019-07-16 | 杭州海存信息技术有限公司 | 含有多层反熔丝膜的三维纵向一次编程存储器 |
| CN110021623A (zh) * | 2018-01-10 | 2019-07-16 | 杭州海存信息技术有限公司 | 含有自建肖特基二极管的三维纵向多次编程存储器 |
| CN110021624A (zh) * | 2018-01-10 | 2019-07-16 | 成都海存艾匹科技有限公司 | 含有多层编程膜的三维纵向多次编程存储器 |
| CN110021600A (zh) * | 2018-01-10 | 2019-07-16 | 成都海存艾匹科技有限公司 | 不含单独二极管膜的三维纵向一次编程存储器 |
| CN110021622A (zh) * | 2018-01-10 | 2019-07-16 | 厦门海存艾匹科技有限公司 | 地址线含有不同金属材料的三维纵向多次编程存储器 |
| CN110071136A (zh) * | 2018-01-21 | 2019-07-30 | 成都海存艾匹科技有限公司 | 三维纵向电编程存储器 |
| CN110534519A (zh) * | 2018-05-27 | 2019-12-03 | 杭州海存信息技术有限公司 | 改进的三维纵向存储器 |
| WO2024067048A1 (zh) * | 2022-09-30 | 2024-04-04 | 华为技术有限公司 | 一种三维存储阵列、存储器及电子设备 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180137927A1 (en) * | 2016-04-16 | 2018-05-17 | Chengdu Haicun Ip Technology Llc | Three-Dimensional Vertical One-Time-Programmable Memory Comprising No Separate Diode Layer |
| KR102538701B1 (ko) * | 2018-02-22 | 2023-06-01 | 에스케이하이닉스 주식회사 | 강유전성 메모리 장치 및 그 구동 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101872788A (zh) * | 2009-04-27 | 2010-10-27 | 旺宏电子股份有限公司 | 集成电路3d存储器阵列及其制造方法 |
Family Cites Families (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4404655A (en) | 1981-01-28 | 1983-09-13 | General Instrument Corporation | Data sense apparatus for use in multi-threshold read only memory |
| US4424579A (en) | 1981-02-23 | 1984-01-03 | Burroughs Corporation | Mask programmable read-only memory stacked above a semiconductor substrate |
| US4603341A (en) | 1983-09-08 | 1986-07-29 | International Business Machines Corporation | Stacked double dense read only memory |
| US4598386A (en) | 1984-04-18 | 1986-07-01 | Roesner Bruce B | Reduced-area, read-only memory |
| US4646266A (en) | 1984-09-28 | 1987-02-24 | Energy Conversion Devices, Inc. | Programmable semiconductor structures and methods for using the same |
| KR900008647B1 (ko) | 1986-03-20 | 1990-11-26 | 후지쓰 가부시끼가이샤 | 3차원 집적회로와 그의 제조방법 |
| US4796074A (en) | 1987-04-27 | 1989-01-03 | Instant Circuit Corporation | Method of fabricating a high density masked programmable read-only memory |
| JPH04115565A (ja) | 1990-09-05 | 1992-04-16 | Mitsubishi Electric Corp | 半導体記憶装置 |
| GB9113795D0 (en) | 1991-06-26 | 1991-08-14 | Philips Electronic Associated | Thin-film rom devices and their manufacture |
| US5375085A (en) | 1992-09-30 | 1994-12-20 | Texas Instruments Incorporated | Three-dimensional ferroelectric integrated circuit without insulation layer between memory layers |
| KR0121992B1 (ko) | 1993-03-03 | 1997-11-12 | 모리시다 요이치 | 반도체장치 및 그 제조방법 |
| US5455435A (en) | 1993-11-09 | 1995-10-03 | United Microelectronics Corp. | Late programming mask ROM and process for producing the same |
| US5535156A (en) | 1994-05-05 | 1996-07-09 | California Institute Of Technology | Transistorless, multistable current-mode memory cells and memory arrays and methods of reading and writing to the same |
| DE19505293A1 (de) | 1995-02-16 | 1996-08-22 | Siemens Ag | Mehrwertige Festwertspeicherzelle mit verbessertem Störabstand |
| AU6048896A (en) | 1995-06-07 | 1996-12-30 | Micron Technology, Inc. | A stack/trench diode for use with a multi-state material in a non-volatile memory cell |
| US5751012A (en) | 1995-06-07 | 1998-05-12 | Micron Technology, Inc. | Polysilicon pillar diode for use in a non-volatile memory cell |
| US5721169A (en) | 1996-04-29 | 1998-02-24 | Chartered Semiconductor Manufacturing Pte Ltd. | Multiple storage planes read only memory integrated circuit device and method of manufacture thereof |
| US5838530A (en) | 1996-07-22 | 1998-11-17 | Zhang; Guobiao | Applications of protective ceramics |
| US5835396A (en) | 1996-10-17 | 1998-11-10 | Zhang; Guobiao | Three-dimensional read-only memory |
| US5847442A (en) | 1996-11-12 | 1998-12-08 | Lucent Technologies Inc. | Structure for read-only-memory |
| TW329041B (en) | 1997-01-27 | 1998-04-01 | United Microelectronics Corp | Super density ROM |
| TW329042B (en) | 1997-02-17 | 1998-04-01 | United Microelectronics Corp | Binary ROM and its manufacturing method |
| TW402812B (en) | 1997-03-27 | 2000-08-21 | United Microelectronics Corp | The read-only memory device of shockly diode structure and its manufacture method |
| DE19713173C2 (de) | 1997-03-27 | 2001-02-15 | Siemens Ag | ROM-Speicher |
| US5907778A (en) | 1997-06-07 | 1999-05-25 | United Microelectronics Corp. | Method of fabricating the high-density diode-based read-only memory device |
| NO972803D0 (no) | 1997-06-17 | 1997-06-17 | Opticom As | Elektrisk adresserbar logisk innretning, fremgangsmåte til elektrisk adressering av samme og anvendelse av innretning og fremgangsmåte |
| JP3204299B2 (ja) | 1997-06-30 | 2001-09-04 | 日本電気株式会社 | 半導体記憶装置 |
| NO973993L (no) | 1997-09-01 | 1999-03-02 | Opticom As | Leseminne og leseminneinnretninger |
| JP3185862B2 (ja) | 1997-09-10 | 2001-07-11 | 日本電気株式会社 | マスク型半導体装置の製造方法 |
| US6021079A (en) | 1998-05-13 | 2000-02-01 | Richard Mann | Fast, low cost method of developing code for contact programmable ROMs |
| US6034882A (en) | 1998-11-16 | 2000-03-07 | Matrix Semiconductor, Inc. | Vertically stacked field programmable nonvolatile memory and method of fabrication |
| US6717222B2 (en) | 2001-10-07 | 2004-04-06 | Guobiao Zhang | Three-dimensional memory |
| US6624485B2 (en) | 2001-11-05 | 2003-09-23 | Matrix Semiconductor, Inc. | Three-dimensional, mask-programmed read only memory |
| JP2011023464A (ja) * | 2009-07-14 | 2011-02-03 | Toshiba Corp | 半導体記憶装置 |
| JP2013084715A (ja) * | 2011-10-07 | 2013-05-09 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
| US9588701B2 (en) * | 2014-09-09 | 2017-03-07 | Sandisk Technologies Llc | Multi-stage programming at a storage device using multiple instructions from a host |
| WO2017091778A1 (en) * | 2015-11-24 | 2017-06-01 | Fu-Chang Hsu | 3d vertical memory array cell structures and processes |
-
2017
- 2017-04-16 CN CN201710246992.XA patent/CN107316869A/zh active Pending
- 2017-04-16 US US15/488,489 patent/US10002872B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101872788A (zh) * | 2009-04-27 | 2010-10-27 | 旺宏电子股份有限公司 | 集成电路3d存储器阵列及其制造方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109817622A (zh) * | 2017-11-13 | 2019-05-28 | 成都皮兆永存科技有限公司 | 多层纵向otp存储器 |
| CN110021610A (zh) * | 2018-01-10 | 2019-07-16 | 成都海存艾匹科技有限公司 | 不含单独二极管膜的三维纵向多次编程存储器 |
| CN110021601A (zh) * | 2018-01-10 | 2019-07-16 | 杭州海存信息技术有限公司 | 含有多层反熔丝膜的三维纵向一次编程存储器 |
| CN110021623A (zh) * | 2018-01-10 | 2019-07-16 | 杭州海存信息技术有限公司 | 含有自建肖特基二极管的三维纵向多次编程存储器 |
| CN110021624A (zh) * | 2018-01-10 | 2019-07-16 | 成都海存艾匹科技有限公司 | 含有多层编程膜的三维纵向多次编程存储器 |
| CN110021600A (zh) * | 2018-01-10 | 2019-07-16 | 成都海存艾匹科技有限公司 | 不含单独二极管膜的三维纵向一次编程存储器 |
| CN110021622A (zh) * | 2018-01-10 | 2019-07-16 | 厦门海存艾匹科技有限公司 | 地址线含有不同金属材料的三维纵向多次编程存储器 |
| CN110071136A (zh) * | 2018-01-21 | 2019-07-30 | 成都海存艾匹科技有限公司 | 三维纵向电编程存储器 |
| CN110534519A (zh) * | 2018-05-27 | 2019-12-03 | 杭州海存信息技术有限公司 | 改进的三维纵向存储器 |
| WO2024067048A1 (zh) * | 2022-09-30 | 2024-04-04 | 华为技术有限公司 | 一种三维存储阵列、存储器及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20170301674A1 (en) | 2017-10-19 |
| US10002872B2 (en) | 2018-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107316869A (zh) | 三维纵向一次编程存储器 | |
| US6560135B2 (en) | Magnetic semiconductor memory apparatus and method of manufacturing the same | |
| CN108133936A (zh) | 集成电路器件及其制造方法 | |
| CN101350360B (zh) | 一种三维堆叠非相变所致电阻转换存储装置及其制造方法 | |
| US20160254320A1 (en) | Memory device | |
| JP4718119B2 (ja) | Ｒｒａｍアレイの製造方法及びｒｒａｍ | |
| CN109119121A (zh) | 双偏置的三维一次编程存储器 | |
| CN1316503C (zh) | 集成内存以及制造和操作集成内存的方法 | |
| TW202029191A (zh) | 記憶體裝置及讀取記憶體裝置的方法 | |
| JP2012191227A (ja) | チャージトラップインシュレータメモリ装置 | |
| CN110534519B (zh) | 改进的三维纵向存储器 | |
| US6788570B2 (en) | Magnetic random access memory | |
| TW202036563A (zh) | 記憶體裝置 | |
| CN110164902A (zh) | 一种多级单元磁存储结构及其读写方法 | |
| CN102034804B (zh) | 多层堆叠的存储器及其制造方法 | |
| KR20220025865A (ko) | 셋 이상의 상이한 물질을 갖는 전도성 구조물을 갖는 조립체 | |
| US20130193399A1 (en) | 3d solid-state arrangement for solid state memory | |
| CN110021610A (zh) | 不含单独二极管膜的三维纵向多次编程存储器 | |
| CN110021623A (zh) | 含有自建肖特基二极管的三维纵向多次编程存储器 | |
| CN110071136A (zh) | 三维纵向电编程存储器 | |
| US20110026301A1 (en) | Semiconductor memory device | |
| KR20050001022A (ko) | 자기저항 램 | |
| CN110085587A (zh) | 三维纵向一次编程存储器 | |
| CN110085588A (zh) | 三维纵向一次编程存储器 | |
| JP4303932B2 (ja) | バイポーラ接合トランジスターを用いたマグネチックｒａｍの動作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171103 |
|
| RJ01 | Rejection of invention patent application after publication |